JP4943589B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4943589B2 JP4943589B2 JP2001130421A JP2001130421A JP4943589B2 JP 4943589 B2 JP4943589 B2 JP 4943589B2 JP 2001130421 A JP2001130421 A JP 2001130421A JP 2001130421 A JP2001130421 A JP 2001130421A JP 4943589 B2 JP4943589 B2 JP 4943589B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- insulating film
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置の製造方法に係り、特に、広視野角表示を可能にした広視野角液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
広視野角液晶表示装置は、一般に、共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にし、その代表的なものとして、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型液晶表示装置がある。
【０００３】
上述した従来のＩＰＳ型液晶表示装置として、図２０に、特開平１０−１８６４０７号公報に記載された広視野角液晶表示装置の概略構成を示す。この装置は、ゲート線２０４と、ドレイン線２０６と、共通電極（ＩＴＯ）２１０と、共通電極２０７と、画素電極（ＩＴＯ）２１１と、画素電極（ドレイン層）２１３と、ＴＦＴとを備え、画素電極（ＩＴＯ）２１１と共通電極（ＩＴＯ）２１０との間で、基板表面に対して実質的に水平な電界を生じさせ、該電界に従って液晶分子のディレクタを基板表面と水平な面内で回転させて表示を行う。一方、ＴＦＴ部分は、ソース電極２１８と、ドレイン電極２１５と、半導体層２１９等を備え、コンタクトホールとしては、共通電極（ＩＴＯ）用コンタクトホールと、画素電極（ＩＴＯ）用コンタクトホールとを備える。
【０００４】
図２１乃至図２６は、図２０に示した従来の広視野角液晶表示装置の製造方法における各工程を示す断面図である。なお、これらの図において、ＴＦＴ素子部は図２０のＡ−Ａ’線断面、画素部は図２０のＢ−Ｂ’線断面、共通電極コンタクト部は図２０のＣ−Ｃ’線断面を示し、ゲート端子部，ドレイン端子部は、それぞれゲート端子，ドレイン端子部の横断面を示している。
【０００５】
まず、図２１に示すように、ガラス基板上にゲート金属層をスパッタして、第１のマスクを用いて所定の領域にゲート電極２０４を画成し、走査用信号線とゲート電極２０４とを一体として形成する。次に、図２２に示すように、ガラス基板全面に層間（ゲート）絶縁膜２２３，ａ−Ｓｉ層２３８，ｎ＋ ａ−Ｓｉ層２３９を連続して成膜し、第２のマスクを用いて、層間絶縁膜２２３上にアイランド２３５を形成する。次に、図２３に示すように、ガラス基板上にドレイン電極金属をスパッタして、第３のマスクを用いて、ソース電極と画素電極、及びドレイン電極とデータ線とが、各々一体となるようにして、ソース電極、画素電極、ドレイン電極、データ線を形成すると共に、チャネル部をドライ（プラズマ）エッチして、図に示すようなくぼみを形成する。この際、ｎ＋ ａ−Ｓｉ層だけでなく、ａ−Ｓｉ層も若干エッチングされることになるので、蒸着したａ−Ｓｉ層の厚さを厚くしている。次に、図２４に示すように、ガラス基板上にパッシベーション膜２２２，有機絶縁膜２２１を堆積させ、有機絶縁膜２２１を、第４のマスクを用いて、ソース電極に接続するために有機絶縁膜２２１を貫通してパッシベーション膜２２２までの有機絶縁膜コンタクトを形成する。次に、図２５に示すように、露出されたパッシベーション膜２２及び層間絶縁膜２３を、第５のマスクを用いてエッチング除去し、所定のコンタクトホールを形成する。次に、図２６に示すように、最後に、ＩＴＯ１１をスパッタ法等により５０ｎｍ程度の膜厚で堆積し、第６のマスクを用いて、不要なＩＴＯをウェットエッチングし、ソース電極と画素電極とを接続する．その際、ＩＴＯは、パッシベーション膜上に対して、Ｃｒを１００ｎｍ程度スパッタして、共通電極が前述の条件を満たすように共通電極を形成し、それらすべてを覆うようにして配向膜を形成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した特開平１０−１８６４０７号公報では、第１乃至第６のマスクを使用しているので、ＴＦＴの製造工程が長いという問題があった。
【０００７】
また、公知であるＴＦＴの短縮プロセスをＩＰＳ型液晶表示装置に適用した場合においては、半導体層と電極とを１ＰＲでパターニングするために互いに同一形状となるため、ＴＦＴの段差が大きくなり、配向制御が困難となり、このために黒輝度が上がり、黒浮きの原因ともなっていた。
【０００８】
さらに、ＴＦＴの短縮プロセスを適用した場合、パッシベーション膜のカバレッジが悪くなり、カバレッジ不良部から電極材（ソース，ドレイン）が液晶中に浸透し、進行性の表示不良（点状シミあるいは黒シミ）を生じるという問題があった。
【０００９】
この発明は、上述した事情に鑑みてなされたものであって、プロセス短縮を可能にし、かつ、信頼性が向上した広視野角液晶表示装置の製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にした広視野角液晶表示装置の製造方法に係り、
（ａ）透明絶縁性基板上に、ゲート電極金属層とゲート絶縁体とａ−Ｓｉ層とをこの順に積層し、ゲート電極とゲート絶縁膜と半導体層とからなるアイランドを、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｂ）上記透明絶縁性基板上に、層間絶縁膜とドレイン配線金属層とをこの順に堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な上記ドレイン配線金属層を除去してドレイン配線を形成する工程と、
（ｃ）上記透明絶縁性基板上に、絶縁膜を堆積し、上記絶縁膜を貫通し、所定の位置にソース／ドレイン電極と接続するための絶縁膜コンタクトを、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｄ）上記透明絶縁性基板上に、透明導電膜を堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な上記透明導電膜を除去して、互い違いのクシ歯状に配置された上記画素電極と上記共通電極とを形成すると共に、上記ソース電極と上記画素電極とを接続し、かつ、上記ドレイン電極と上記ドレイン配線とを接続する工程とを含むことを特徴としている。
【００１１】
また、請求項２記載の発明は、共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にした広視野角液晶表示装置の製造方法に係り、
（ａ）透明絶縁性基板上に、ゲート電極金属層を積層し、ゲート電極をフォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｂ）上記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ層とｎ＋ａ−Ｓｉ層とドレイン電極金属層とをこの順に堆積し、厚さの異なる複数の領域を持つレジストを使用したフォトリソグラフィー工程によって、上記ドレイン電極金属層の不要な部分を除去してパターニングし、未露光部をアッシングしてリフローした後、上記ｎ＋ａ−Ｓｉ層および上記ａ−Ｓｉ層の一部を除去し、リフロー後の上記レジストを剥離することによって、ゲート電極とゲート絶縁膜と半導体層とからなるアイランドとドレイン配線とをパターニング形成する工程と、
（ｃ）上記透明絶縁性基板上に、絶縁膜を堆積し、上記絶縁膜を貫通し、所定の位置に上記アイランドのソース電極に接続するための絶縁膜コンタクトを、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｄ）上記透明絶縁性基板上に、透明導電膜を堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な上記透明導電膜を除去して、互い違いのクシ歯状に配置された上記画素電極と上記共通電極とを形成すると共に、上記画素電極と上記ソース電極とを接続する工程とを含むことを特徴としている。
【００１２】
また、請求項３記載の発明は、共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にした広視野角液晶表示装置の製造方法に係り、
（ａ）透明絶縁性基板上に、ゲート電極金属層を積層し、ゲート電極を、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｂ）上記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ層とｎ＋ａ−Ｓｉ層とドレイン電極金属層とをこの順に堆積し、厚さの異なる複数の領域を持つレジストを使用したフォトリソグラフィー工程によって、上記ａ−Ｓｉ層，ｎ＋ａ−Ｓｉ層，ドレイン電極金属層の不要な部分を除去してパターニングし、未露光部をアッシングした後、所定の上記ａ−Ｓｉ層の一部，上記ｎ＋ａ−Ｓｉ層，上記ドレイン電極金属層を除去した後、上記未露光部を剥離して、ゲート電極とゲート絶縁膜と半導体層とからなるアイランドとドレイン配線とをパターニング形成する工程と、
（ｃ）上記透明絶縁性基板上に、絶縁膜を堆積し、上記絶縁膜を貫通し、所定の位置に上記アイランドのソース電極に接続するための絶縁膜コンタクトをフォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｄ）上記透明絶縁性基板上に、透明導電膜を堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な上記透明導電膜を除去して、互い違いのクシ歯状に配置された上記画素電極と上記共通電極とを形成すると共に、上記画素電極と上記ソース電極とを接続する工程とを含むことを特徴としている。
【００１６】
また、請求項４記載の発明は、請求項１、２又は３記載の広視野角液晶表示装置の製造方法に係り、上記絶縁膜は、下層の無機絶縁膜と上層の有機絶縁膜の積層膜とからなり、上記上層の有機絶縁膜をフォトリソグラフィー工程によって所定の位置を開口した後に、上記上層の有機絶縁膜をマスクに上記下層の無機絶縁膜のエッチングを行うことを特徴としている。
【００１７】
また、請求項５記載の発明は、請求項１、２又は３記載の広視野角液晶表示装置の製造方法に係り、上記ゲート電極は、高融点金属の単層、もしくは上層の高融点金属と下層のＡｌ又はＡｌ合金とから構成される２層積層膜であることを特徴としている。
【００１８】
また、請求項６記載の発明は、請求項１、２又は３記載の広視野角液晶表示装置の製造方法に係り、上記ソース電極及び上記ドレイン電極は、高融点金属の単層、もしくは上層の高融点金属と下層のＡｌ又はＡｌ合金とから構成される２層積層膜、もしくは上層の高融点金属と中層のＡｌ又はＡｌ合金と下層の高融点金属とから構成される３層積層膜であることを特徴としている。
【００１９】
また、請求項７記載の発明は、請求項５又は６記載の広視野角液晶表示装置の製造方法に係り、上記高融点金属は、Ｃｒ又はＭｏであることを特徴としている。
【００２０】
また、請求項８記載の発明は、請求項１、２又は３記載の広視野角液晶表示装置の製造方法に係り、上記絶縁膜は、感光性であることを特徴としている。
【００２１】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態に係る液晶表示装置の製造方法について説明する、説明は実施例を用いて具体的に行う。
（第１実施例）
【００２２】
図１は、この発明の第１実施例に係る広視野角液晶表示装置のアクティブマトリックス基板の構成を示す回路図である。この実施例では、共通電極，画素電極が、ＴＦＴの保護膜（有機膜）上に配置され、画素電極としてＩＴＯを用いたＩＴＯ−ＴＯＰ構造のＩＰＳアクティブマトリックス基板を用いる。従って、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行う。この基板の構造は、ＴＦＴ基板１上に、ＴＦＴ２と、ゲート端子３と、ドレイン端子５と、ゲート端子３及びドレイン端子５から延びているゲート線４及びドレイン線６と、共通電極７と、共通電極端子８と、共通電極端子から延び共通電極７を結束する共通電極結束線９とを備える。
【００２３】
図２は、この発明の第１実施例に係る広視野角液晶表示装置におけるアクティブマトリックス基板のＴＦＴ構造を示す平面図である。この基板は、ドレイン線６，ゲート線４，共通電極７，画素電極（ドレイン層）１３，共通電極（ＩＴＯ）１０，画素電極（ＩＴＯ）１１を備え、ＴＦＴ部分は、ソース電極１８，ドレイン電極１５，半導体層１９を備え、さらに、画素電極（ドレイン層）用コンタクトホール１４，画素電極（ＩＴＯ）用コンタクトホール１２，ドレイン線用コンタクトホール１６を備える。
【００２４】
図３は、この発明の第１実施例に係る広視野角液晶表示装置における画素部の構成を示す断面図である。この画素部は、１画素を抜き出したもので、液晶２７を挟んで配向膜２０を介して、第１の透明基板２８と第２の透明基板２９とが対向し、第１の透明基板２８側には、層間絶縁膜２３，画素電極（ドレイン層）１３及びドレイン線６，パッシベーション膜２２，有機絶縁膜２１，共通電極（ＩＴＯ）１０及び画素電極（ＩＴＯ）１１が順次積層され、第２の透明基板２９側には、ブラックマトリックス２５，色層２６，オーバーコート２４，導電層３０，偏光板３１が配置されている。
【００２５】
図４乃至図８は、図１乃至図３に示したこの発明の第１実施例に係る液晶表示装置の製造方法における各工程を示す断面図である。なお、これらの図において、ＴＦＴ素子部は図２のＡ−Ａ’線断面、画素部は図２のＢ−Ｂ’線断面、共通電極コンタクト部は図２のＣ−Ｃ’線断面を示し、ゲート端子部，ドレイン端子部は、それぞれゲート端子，ドレイン端子部の横断面を示している。
【００２６】
まず、図４に示すように、ガラス等の透明絶縁性基板２８上に、Ｃｒ，Ｍｏ等からなる上層高融点金属とＡｌ等を積層したゲート電極層３２と、ＳｉＮｘ（シリコン窒化膜）等のゲート絶縁膜３３と、半導体層１９となるアモルファスシリコン（ａ−Ｓｉ）層３４とを順次積層する。それぞれの膜の製造方法として、例えば、ゲート電極層３２は、スパッタ法を用いて、Ａｌを１００〜３００ｎｍ程度、Ｃｒ，Ｍｏ，Ｔｉ等の上層高融点金属を５０〜１５０ｎｍ程度の膜厚で積層する。ゲート絶縁膜３３及びａ−Ｓｉ層３４は、プラズマＣＶＤ法を用いて、それぞれ２００〜４００ｎｍ、１００〜３００ｎｍ程度の膜厚で積層する。その後、第１のマスクを用いて、ゲート電極層３２及びゲート線４となる領域にレジストパターンを形成し、レジストパターンで覆われていない領域のゲート電極層３２、ゲート絶縁膜３３及びａ−Ｓｉ層３４をドライエッチングにより除去する。
【００２７】
次に、図５に示すように、透明絶縁性基板２８全面に、ＳｉＮｘ（シリコン窒化膜）等の層間絶縁膜２３をプラズマＣＶＤ法等により、ソース／ドレイン電極層１８／１５となるＣｒ，Ｍｏからなる上層高融点金属とＡｌ等とＣｒ，Ｍｏ等からなる下層高融点金属の積層膜とをスパッタ法等により成膜する。層間絶縁膜２３の膜厚は、１００〜２００ｎｍ程度、ソース／ドレイン電極層１８／１５の膜厚は、Ｃｒ，Ｍｏ等からなる上層高融点金属を５０〜１５０ｎｍ程度、Ａｌ等を１００〜３００ｎｍ程度、Ｃｒ，Ｍｏ等からなる下層高融点金属を３０〜１００ｎｍ程度とすることが望ましい。成膜後、第２のマスクを用いて、ドレイン線６を覆うようにレジストパターンを形成し、不要な金属層をエッチング除去し、ドレイン線を形成する。
【００２８】
次に、基板２８全面にＳｉＮｘ等のパッシベーション膜２２を、スパッタ法により、例えば、膜厚１００〜２００ｎｍ程度で成膜する。ここで、パッシベーション膜２２の材料としては、後の工程でコンタクトホールを良好に形成するために、ａ−Ｓｉ層３４及びゲート絶縁膜３３とのエッチングの選択比が十分に大きいものを選択することが好ましい。
【００２９】
次に、図６に示すように、基板２８全面にポジ型ノボラック系レジスト等の有機絶縁膜２１を、膜厚２．０〜３．５ミクロン程度で成膜する。この有機絶縁膜の材料としては、例えば、ＪＳＲ製オプトマーＰＣシリーズ等を用いる。続いて、第３のマスクを用いて、ａ−Ｓｉ層３４上部のソース開口部３６ドレイン開口部３７、ゲート線４，ドレイン線６に開口を有するレジストパターンを形成し、有機絶縁膜を形成する。
【００３０】
次に、図７に示すように、露出されたパッシベーション膜２２及び層間絶縁膜２３を第４のマスクを使用するドライエッチングにより除去し、所定のコンタクトホールを形成する。ａ−Ｓｉ層３４とのオーミック接続を得るために、基板２８をＰＨ３ プラズマ雰囲気中に保持し、リンをａ−Ｓｉ層３４に拡散させ、その表層にｎ＋ ａ−Ｓｉを形成する。その際の処理条件としては、例えば、プラズマＣＶＤ装置を用いて３００度の温度で、ＰＨ３ ／Ｈ２ （０．５％ＰＨ３ ）ガスを１０００ｓｃｃｍで供給し、圧力：２００Ｐａ、ＲＦパワー：０．１Ｗ／ｃｍ２ で５分間処理することにより達成できる。
【００３１】
次に、図８に示すように、基板２８全面に画素電極となるＩＴＯ１１をスパッタ法等により４０〜１２０ｎｍ程度の膜厚で堆積し、第５のマスクを用いて、不要なＩＴＯ１１をウェットエッチングし、ソース電極１８と画素電極１１とを接続すると共に、ドレイン電極１５とドレイン線６とを接続する。なお、この実施例では、画素電極として、ＩＴＯ１１を用いた例を記載しているが、ＩＴＯ１１の他に、ＺｎＯ、ＩＴＯのＳｎの代わりにＺｎを用いたＩＺＯ等を使用することもできる。
【００３２】
そして最後に、ＩＴＯをマスクとして、ａ−Ｓｉ層３４とゲート絶縁膜３３とをドライエッチングによって除去することによって、図に示す構造のアクティブマトリックス基板を製造することができる。
【００３３】
なお。図９は、上述したＰＲ工程１で記したゲート／アイランド形成をより詳細に説明する工程図である。この実施例では、ゲートメタル（金属）３２，ゲート絶縁膜３３，半導体層３４よりなるアイランド３５上にフォトレジストを形成し、アイランド３５の方は遮光膜を、ゲート端子部３の方は半透過膜を用いるハーフトーン露光を用いる。この露光後、現像，エッチングして、アイランド３５の上部及びゲート端子部３のフォトレジスト（未露光部）をアッシングして除去する。その後、ゲート端子部の半導体層３４及びゲート絶縁膜３３をエッチングして、最後に、アイランド上の残りのフォトレジストを剥離する。
【００３４】
このように、本実施例の広視野角液晶表示装置の製造方法によれば、５枚のマスクのみで、ゲート電極３２、ドレイン電極１５及び画素電極１１が互いに絶縁膜によって層間分離されると共に、ａ−Ｓｉ層３４の表面及び側壁を層間絶縁膜２３とパッシベーション膜２２とで完全に覆ったチャネル保護型アクティブマトリックス基板を形成することができ、従来の製造方法に比べて、少なくとも１ＰＲ分工程を簡略化することができる。
【００３５】
なお、上記実施例で用いた材料について、以下に具体的に説明する。ゲート電極は、膜厚１００乃至４５０ｎｍのＣｒ，Ｍｏ，Ｃｒ／Ａｌ，Ｍｏ／Ａｌ等を、ソース電極，ドレイン電極は、膜厚１５０乃至５５０ｎｍのＣｒ，Ｍｏ，Ｃｒ／Ａｌ，Ｍｏ／Ａｌ／Ｍｏ等を、画素電極は、膜厚４０乃至１２０ｎｍのＩＴＯを、ゲート絶縁膜は、膜厚２００乃至４００ｎｍのＳｉＮｘを、半導体層は、膜厚１５０乃至３００ｎｍのアモルファスシリコン（ａ−Ｓｉ），膜厚３０乃至７０ｎｍのＮ型アモルファスシリコン（ｎ＋ ａ−Ｓｉ）を、パッシベーション膜は、膜厚１００乃至３００ｎｍのシリコン窒化膜（ＳｉＮｘ）を、有機絶縁膜は、膜厚２．０乃至３．５μｍのポジ型感光性ノボラック系レジスト（例えば、ＪＳＲ製オプトマーＰＣシリーズ）を用いた。
【００３６】
また、その他の材料として、ガラス基板は、板厚０．７ｍｍの無アルカリガラス、カラーフィルタは、膜厚１．０乃至１．５μｍのネガ型感光性アクリル系顔料分散レジスト（例えば、ＪＳＲ製オプトマーＣＲシリーズ）を、ブラックマトリクスは、膜厚１乃至３μｍ、光学濃度（ＯＤ値）３以上、シート抵抗値１０Ｅ１０Ω／□以上のネガ型感光性アクリル系顔料分散レジストあるいはカーボン系レジスト（例えば、ＪＳＲ製オプトマーＣＲシリーズ）を、偏光板は、ヨウ素系偏光フィルム（例えば、日東電工製ＮＰＦシリーズあるいは住友化学製スミカランシリーズ）を、対向電極は、膜厚８０乃至１５０ｎｍ、シート抵抗値２０乃至４０Ω／□のＩＴＯ（Ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）を、液晶は、フッ素系化合物（例えば、チッソ石油化学製ＬＩＸＯＮシリーズ）を、面内スペーサは、径４．０乃至５．５μｍのジビニルベンゼン系架橋重合体を、シール材は、エポキシ系樹脂接着剤（例えば、三井化学製ストラクトボンドシリーズ）を、封孔剤は、ＵＶ硬化型アクリレート系樹脂を、配向膜は、膜厚３０乃至６０ｎｍのポリイミド系配向膜（例えば、日産化学製配向膜サンエバーシリーズあるいはＪＳＲ製オプトマーＡＬシリーズ）を用いた。
（第２，第３実施例）
【００３７】
図１０は、この発明の第２，第３実施例に係る広視野角液晶表示装置におけるアクティブマトリックス基板のＴＦＴ構造を示す平面図である。この実施例では、上述した第１の実施例を示す図２で見られた画素電極（ドレイン層）用コンタクトホール，ドレイン線用コンタクトホールが見られない。これは、以下の製造方法の違いによるものである。また、基本的な構成は、上述した第１実施例の構成と略同様であるので、図１０において、図２と同一の構成各部について、同一の符号を付してその説明を省略する。さらに、これらの実施例で使用した材料についても、第１実施例の説明のところで上述したので省略する。
【００３８】
次に、図１１は、この発明の第２，第３実施例に係る広視野角液晶表示装置における画素部の構造を示す断面図である。この画素部は、１画素を抜き出したもので、液晶１２７を挟んで配向膜１２０を介して、第１の透明基板１２８と第２の透明基板１２９とが対向し、第１の透明基板１２８側には、層間絶縁膜１２３，画素電極（ドレイン層）１１３及びドレイン線１６，パッシベーション膜１２２，有機絶縁膜１２１，共通電極（ＩＴＯ）１１０及び画素電極（ＩＴＯ）１１１が順次積層され、第２の透明基板１２９側には、ブラックマトリックス１２５，色層１２６，オーバーコート１２４，導電層１３０，偏光板１３１が配置されている。上述した第１実施例と大きく異なる部分は、ドレイン線１０６の下層にａ−Ｓｉ層，ｎ＋ ａ−Ｓｉ層が見られることである。
【００３９】
図１２乃至図１８は、この発明の第２，第３実施例に係る広視野角液晶表示装置の製造方法の工程を示す断面図である。
【００４０】
まず、図１２に示すように、透明絶縁性基板上に、ゲート電極金属層を積層し、この金属層の所定の領域に第１のマスクを用いて、公知のフォトリソグラフィー技術によりゲート電極１０４を形成する。
【００４１】
次に、図１３に示すように、透明絶縁性基板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８とｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６とをこの順に堆積し、第２のマスクを用いて、ａ−Ｓｉ層１３８とｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６の不要な部分を除去して、ドレイン線１０６とアイランド１３５とを形成する。
【００４２】
次に、図１４に示すように、透明絶縁性基板上に、パッシベーション膜１２２と有機絶縁膜１２１とをこの順に堆積し、第３のマスクを用いて、有機絶縁膜１２１を貫通し、パッシベーション膜１２２上の所定の位置に、アイランドのソース電極に接続するための開口を形成する。
【００４３】
次に、図１５に示すように、ソース電極に接続するための開口部に露出したパッシベーション層１２２を第４のマスクを用いて除去して、ソース電極に接続し、パッシベーションコンタクトを形成する。
【００４４】
次に、図１６に示すように、透明絶縁性基板上に、画素電極となるＩＴＯを堆積し、第５のマスクを用いて不要なＩＴＯを除去し、ソース電極と画素電極とを接続する。
【００４５】
ここで、第２実施例では、図１３で上述した工程において、図１７に示すように、ハーフトーン露光してドレイン電極金属層１０６の不要な部分を除去し、未露光部をアッシングしてリフローした後、ｎ＋ ａ−Ｓｉ層１３９およびａ−Ｓｉ層１３８の一部を除去した後、リフロー後の第２のマスクを剥離して、アイランドを形成する。また、第３実施例では、図１３で上述した工程において、図１８に示すように、上記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層とをこの順に堆積し、第２のマスクを用いて、ハーフトーン露光して上記ａ−Ｓｉ層，ｎ＋ ａ−Ｓｉ層，ドレイン電極金属層の不要な部分を除去し、レジストの未露光部をアッシングした後、所定の上記ａ−Ｓｉ層の一部，上記ｎ＋ ａ−Ｓｉ層，上記ドレイン電極金属層を除去した後、上記未露光部を剥離して、アイランドを形成する。
【００４６】
このように、第２，第３実施例の広視野角液晶表示装置の製造方法によっても、５枚のマスクのみで、ゲート電極１３２、ドレイン電極１１５及び画素電極１１１が互いに絶縁膜によって層間分離されると共に、ａ−Ｓｉ層１３４の表面及び側壁を層間絶縁膜１２３とパッシベーション膜１２２とで完全に覆ったチャネルエッチング型アクティブマトリックス基板を形成することができ、従来の製造方法に比べて、少なくとも１ＰＲ分工程を簡略化することができる。
（第４実施例）
【００４７】
次に、図４乃至図９、及び図１１乃至図１８を参照して、この発明の第４実施例に係る広視野角液晶表示装置の製造方法について説明する。ここで説明する第４実施例は、上述した第１乃至第３実施例において、有機絶縁膜コンタクトの形成とパッシベーションコンタクトの形成とを同一工程で行うものであり、第１乃至第３実施例よりも更に１ＰＲ分工程を簡略化するものである。
【００４８】
すなわち、第１実施例に係る第４実施例においては、透明絶縁性基板上に、ゲート電極金属層とゲート絶縁体とａ−Ｓｉ層とをこの順に積層し、第１のマスクを用いて、ゲート電極３２とゲート絶縁膜３３と半導体層３４とを形成し、次に、透明絶縁性基板上に、層間絶縁膜２３とドレイン配線金属層６とをこの順に堆積し、第２のマスクを用いて、所定の領域のドレイン配線金属層を除去することによってドレイン配線６を形成し、次に、透明絶縁性基板上に、パッシベーション膜２２と有機絶縁膜２１とをこの順に堆積し、第３のマスクを用いて、有機絶縁膜２１を貫通し、パッシベーション膜２２上の所定の位置に、ソース／ドレイン電極と接続するための開口３６，３７とドレイン配線上の開口とを形成し、かつ、ソース／ドレイン電極と接続するための開口部に露出したパッシベーション層と、ＴＦＴ素子部のドレイン配線上の開口部に露出したパッシベーション層とを除去して、パッシベーションコンタクトを形成し、次に、透明絶縁性基板上に、画素電極となるＩＴＯを堆積し、第４のマスクを用いて不要なＩＴＯを除去し、ソース電極１８と画素電極１１とを接続すると共に、ドレイン電極１５とドレイン配線とを接続する。
【００４９】
また、第２実施例に係る第４実施例では、透明絶縁性基板上に、ゲート電極金属層を積層し、第１のマスクを用いて、ゲート電極１０４を形成し、透明絶縁性基板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８とｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６とをこの順に堆積し、第２のマスクを用いて、ハーフトーン露光してドレイン金属層１０６の不要な部分を除去し、第２のマスクの未露光部をアッシングしてリフローした後、ｎ＋ ａ−Ｓｉ層１３９およびａ−Ｓｉ層１３８の一部を除去した後、リフロー後の第２のマスクを剥離して、アイランドを形成し、次に、透明絶縁性基板上に、パッシベーション膜１２２と有機絶縁膜１２１とをこの順に堆積し、第３のマスクを用いて、有機絶縁膜１２１を貫通し、パッシベーション膜１２２上の所定の位置に、アイランドのソース電極に接続するための開口を形成し、かつ、ソース電極に接続するための開口部に露出したパッシベーション層１２２を除去して、ソース電極１１８に接続し、パッシベーションコンタクトを形成し、次に、透明絶縁性基板上に、画素電極１１となるＩＴＯを堆積し、第４のマスクを用いて不要なＩＴＯを除去し、ソース電極１１８と画素電極１１１とを接続する。
【００５０】
また、第３実施例に係る第４実施例では、透明絶縁性基板上に、ゲート電極金属層を積層し、第１のマスクを用いて、ゲート電極１０４を形成し、透明絶縁性基板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８とｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６とをこの順に堆積し、第２のマスクを用いて、ハーフトーン露光してａ−Ｓｉ層１３８，ｎ＋ ａ−Ｓｉ層１３９，ドレイン電極金属層１０６の不要な部分を除去し、第２のマスクの未露光部をアッシングした後、所定のａ−Ｓｉ層１３８の一部，ｎ＋ ａ−Ｓｉ層１３９，ドレイン電極金属層１０６を除去した後、上記未露光部を剥離して、アイランドを形成し、透明絶縁性基板上に、パッシベーション膜１２２と有機絶縁膜１２１とをこの順に堆積し、第３のマスクを用いて、有機絶縁膜１２１を貫通し、パッシベーション膜１２１上の所定の位置に、アイランドのソース電極に接続するための開口を形成し、かつ、ソース電極に接続するための開口部に露出したパッシベーション層１２１を除去して、ソース電極１１８に接続し、パッシベーションコンタクトを形成し、透明絶縁性基板上に、画素電極１１１となるＩＴＯを堆積し、第５のマスクを用いて不要なＩＴＯを除去し、ソース電極１１８と画素電極１１１とを接続する。
【００５１】
以上の実施例では、有機絶縁膜は、塗布により形成した例を示したが、印刷により成膜しても良い。この場合、有機絶縁膜の形成工程のフォトプロセスが不要になるので、さらに工程を短縮することができる。
【００５２】
図１９は、この発明の液晶表示装置に係る金属イオン溶出量を示すグラフである。このグラフは、パネルに対して、７２９時間，２０Ｖ，６０℃のストレスを印加し続けた場合の液晶への金属イオン溶出量を示すものである（参考として、電圧印加なしの場合のＣｒ溶出量も示した）。これによると、液晶中への金属イオン溶出量は、高融点金属であるＣｒ，Ｍｏは、溶出量の多い金属であり、保護膜によるカバレッジの重要性が非常に高いことを示している。
【００５３】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
【００５４】
例えば、上述の実施例においては、共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子がアクティブマトリックス基板表面と水平な表面で回転させて表示を行う広視野角表示を可能にした広視野角液晶表示装置について説明したが、これに限らず、この発明がすべての液晶表示装置の製造方法に適用できることは明らかである。
【００５５】
また、上述の実施例においては、また、アイランドの構成をゲート電極，ゲート絶縁体，半導体層としたが、これに限らず、他のすべてのアイランドに適用することができる。
【００５６】
また、上述の実施例においては、半導体層の材料をアモルファスシリコン（ａ−Ｓｉ）としたが、これに限らず、他の材料を用いても良い。
【００５７】
また、上述の実施例においては、パッシベーション膜の材料をＳｉＮとしたが、これに限らず、他の材料を用いても良い。
【００５８】
【発明の効果】
以上説明したように、この発明の方法によれば、プロセス短縮を可能にし、かつ、ＴＦＴの段差が大きくならず、パッシベーション層のカバレッジが良好な広視野角液晶表示装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】この発明の実施例に係る広視野角液晶表示装置のアクティブマトリックス基板の回路図である。
【図２】この発明の第１実施例に係る液晶表示装置の１画素を抜き出した平面図である。
【図３】この発明の第１実施例に係る液晶表示装置の１画素を抜き出した断面図である。
【図４】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程１を示す断面図である。
【図５】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程２を示す断面図である。
【図６】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程３を示す断面図である。
【図７】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程４を示す断面図である。
【図８】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程５を示す断面図である。
【図９】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程１をより詳細に説明する断面図である。
【図１０】この発明の第２，第３実施例に係る液晶表示装置の１画素を抜き出した平面図である。
【図１１】この発明の第２，第３実施例に係る液晶表示装置の１画素を抜き出した断面図である。
【図１２】この発明の第２，第３実施例である液晶表示装置の製造方法のＰＲ工程１を示す断面図である。
【図１３】この発明の第２，第３実施例である液晶表示装置の製造方法のＰＲ工程２を示す断面図である。
【図１４】この発明の第２，第３実施例である液晶表示装置の製造方法のＰＲ工程３を示す断面図である。
【図１５】この発明の第２，第３実施例である液晶表示装置の製造方法のＰＲ工程４を示す断面図である。
【図１６】この発明の第２，第３実施例である液晶表示装置の製造方法のＰＲ工程５を示す断面図である。
【図１７】この発明の第２実施例である液晶表示装置の製造方法のＰＲ工程２をより詳細に説明する断面図である。
【図１８】この発明の第３実施例である液晶表示装置の製造方法のＰＲ工程２をより詳細に説明する断面図である。
【図１９】この発明の液晶表示装置に係る金属イオン溶出量を示すグラフである。
【図２０】従来例の広視野角液晶表示装置の１画素を抜き出した平面図である。
【図２１】従来例の液晶表示装置の製造方法におけるＰＲ工程１を示す断面図である。
【図２２】従来例の液晶表示装置の製造方法におけるＰＲ工程２を示す断面図である。
【図２３】従来例の液晶表示装置の製造方法におけるＰＲ工程３を示す断面図である。
【図２４】従来例の液晶表示装置の製造方法におけるＰＲ工程４を示す断面図である。
【図２５】従来例の液晶表示装置の製造方法におけるＰＲ工程５を示す断面図である。
【図２６】従来例の液晶表示装置の製造方法におけるＰＲ工程６を示す断面図である。
【符号の説明】
１ ＴＦＴ基板
２ ＴＦＴ
３ ゲート端子
４，１０４，２０４ ゲート線
５ ドレイン端子
６，１０６，２０６ ドレイン線
７ 共通電極
８ 共通電極端子
９ 共通電極結束線
１０，１１０，２１０ 共通電極（ＩＴＯ）
１１，１１１，２１１ 画素電極（ＩＴＯ）
１２，１１２，２１２ 画素電極（ＩＴＯ）用コンタクトホール
１３，１１３，２１３ 画素電極（ドレイン線）
１４ 画素電極（ドレイン層）用コンタクトホール
１５，１１５，２１５ ドレイン電極
１６ ドレイン線用コンタクトホール
１７，１１７，２１７ 共通電極（ＩＴＯ）用コンタクトホール
１８，１１８，２１８ ソース電極
１９，１１９，２１９ 半導体層
２０ 配向膜
２１ 有機絶縁膜
２２ パッシベーション膜
２３ 層間絶縁膜
２４ オーバーコート
２５ ブラックマトリックス
２６ 色層
２７ 液晶
２８ 第１の透明基板
２９ 第２の透明基板
３０ 導電層
３１ 偏光板
３２ ゲート電極
３３ ゲート絶縁膜
３４ ａ−Ｓｉ層
３５ アイランド
３６ チャネル
３７ ｎ＋ ａ−Ｓｉ層
【発明の属する技術分野】
この発明は、液晶表示装置の製造方法に係り、特に、広視野角表示を可能にした広視野角液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
広視野角液晶表示装置は、一般に、共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にし、その代表的なものとして、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型液晶表示装置がある。
【０００３】
上述した従来のＩＰＳ型液晶表示装置として、図２０に、特開平１０−１８６４０７号公報に記載された広視野角液晶表示装置の概略構成を示す。この装置は、ゲート線２０４と、ドレイン線２０６と、共通電極（ＩＴＯ）２１０と、共通電極２０７と、画素電極（ＩＴＯ）２１１と、画素電極（ドレイン層）２１３と、ＴＦＴとを備え、画素電極（ＩＴＯ）２１１と共通電極（ＩＴＯ）２１０との間で、基板表面に対して実質的に水平な電界を生じさせ、該電界に従って液晶分子のディレクタを基板表面と水平な面内で回転させて表示を行う。一方、ＴＦＴ部分は、ソース電極２１８と、ドレイン電極２１５と、半導体層２１９等を備え、コンタクトホールとしては、共通電極（ＩＴＯ）用コンタクトホールと、画素電極（ＩＴＯ）用コンタクトホールとを備える。
【０００４】
図２１乃至図２６は、図２０に示した従来の広視野角液晶表示装置の製造方法における各工程を示す断面図である。なお、これらの図において、ＴＦＴ素子部は図２０のＡ−Ａ’線断面、画素部は図２０のＢ−Ｂ’線断面、共通電極コンタクト部は図２０のＣ−Ｃ’線断面を示し、ゲート端子部，ドレイン端子部は、それぞれゲート端子，ドレイン端子部の横断面を示している。
【０００５】
まず、図２１に示すように、ガラス基板上にゲート金属層をスパッタして、第１のマスクを用いて所定の領域にゲート電極２０４を画成し、走査用信号線とゲート電極２０４とを一体として形成する。次に、図２２に示すように、ガラス基板全面に層間（ゲート）絶縁膜２２３，ａ−Ｓｉ層２３８，ｎ＋ ａ−Ｓｉ層２３９を連続して成膜し、第２のマスクを用いて、層間絶縁膜２２３上にアイランド２３５を形成する。次に、図２３に示すように、ガラス基板上にドレイン電極金属をスパッタして、第３のマスクを用いて、ソース電極と画素電極、及びドレイン電極とデータ線とが、各々一体となるようにして、ソース電極、画素電極、ドレイン電極、データ線を形成すると共に、チャネル部をドライ（プラズマ）エッチして、図に示すようなくぼみを形成する。この際、ｎ＋ ａ−Ｓｉ層だけでなく、ａ−Ｓｉ層も若干エッチングされることになるので、蒸着したａ−Ｓｉ層の厚さを厚くしている。次に、図２４に示すように、ガラス基板上にパッシベーション膜２２２，有機絶縁膜２２１を堆積させ、有機絶縁膜２２１を、第４のマスクを用いて、ソース電極に接続するために有機絶縁膜２２１を貫通してパッシベーション膜２２２までの有機絶縁膜コンタクトを形成する。次に、図２５に示すように、露出されたパッシベーション膜２２及び層間絶縁膜２３を、第５のマスクを用いてエッチング除去し、所定のコンタクトホールを形成する。次に、図２６に示すように、最後に、ＩＴＯ１１をスパッタ法等により５０ｎｍ程度の膜厚で堆積し、第６のマスクを用いて、不要なＩＴＯをウェットエッチングし、ソース電極と画素電極とを接続する．その際、ＩＴＯは、パッシベーション膜上に対して、Ｃｒを１００ｎｍ程度スパッタして、共通電極が前述の条件を満たすように共通電極を形成し、それらすべてを覆うようにして配向膜を形成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した特開平１０−１８６４０７号公報では、第１乃至第６のマスクを使用しているので、ＴＦＴの製造工程が長いという問題があった。
【０００７】
また、公知であるＴＦＴの短縮プロセスをＩＰＳ型液晶表示装置に適用した場合においては、半導体層と電極とを１ＰＲでパターニングするために互いに同一形状となるため、ＴＦＴの段差が大きくなり、配向制御が困難となり、このために黒輝度が上がり、黒浮きの原因ともなっていた。
【０００８】
さらに、ＴＦＴの短縮プロセスを適用した場合、パッシベーション膜のカバレッジが悪くなり、カバレッジ不良部から電極材（ソース，ドレイン）が液晶中に浸透し、進行性の表示不良（点状シミあるいは黒シミ）を生じるという問題があった。
【０００９】
この発明は、上述した事情に鑑みてなされたものであって、プロセス短縮を可能にし、かつ、信頼性が向上した広視野角液晶表示装置の製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にした広視野角液晶表示装置の製造方法に係り、
（ａ）透明絶縁性基板上に、ゲート電極金属層とゲート絶縁体とａ−Ｓｉ層とをこの順に積層し、ゲート電極とゲート絶縁膜と半導体層とからなるアイランドを、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｂ）上記透明絶縁性基板上に、層間絶縁膜とドレイン配線金属層とをこの順に堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な上記ドレイン配線金属層を除去してドレイン配線を形成する工程と、
（ｃ）上記透明絶縁性基板上に、絶縁膜を堆積し、上記絶縁膜を貫通し、所定の位置にソース／ドレイン電極と接続するための絶縁膜コンタクトを、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｄ）上記透明絶縁性基板上に、透明導電膜を堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な上記透明導電膜を除去して、互い違いのクシ歯状に配置された上記画素電極と上記共通電極とを形成すると共に、上記ソース電極と上記画素電極とを接続し、かつ、上記ドレイン電極と上記ドレイン配線とを接続する工程とを含むことを特徴としている。
【００１１】
また、請求項２記載の発明は、共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にした広視野角液晶表示装置の製造方法に係り、
（ａ）透明絶縁性基板上に、ゲート電極金属層を積層し、ゲート電極をフォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｂ）上記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ層とｎ＋ａ−Ｓｉ層とドレイン電極金属層とをこの順に堆積し、厚さの異なる複数の領域を持つレジストを使用したフォトリソグラフィー工程によって、上記ドレイン電極金属層の不要な部分を除去してパターニングし、未露光部をアッシングしてリフローした後、上記ｎ＋ａ−Ｓｉ層および上記ａ−Ｓｉ層の一部を除去し、リフロー後の上記レジストを剥離することによって、ゲート電極とゲート絶縁膜と半導体層とからなるアイランドとドレイン配線とをパターニング形成する工程と、
（ｃ）上記透明絶縁性基板上に、絶縁膜を堆積し、上記絶縁膜を貫通し、所定の位置に上記アイランドのソース電極に接続するための絶縁膜コンタクトを、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｄ）上記透明絶縁性基板上に、透明導電膜を堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な上記透明導電膜を除去して、互い違いのクシ歯状に配置された上記画素電極と上記共通電極とを形成すると共に、上記画素電極と上記ソース電極とを接続する工程とを含むことを特徴としている。
【００１２】
また、請求項３記載の発明は、共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にした広視野角液晶表示装置の製造方法に係り、
（ａ）透明絶縁性基板上に、ゲート電極金属層を積層し、ゲート電極を、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｂ）上記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ層とｎ＋ａ−Ｓｉ層とドレイン電極金属層とをこの順に堆積し、厚さの異なる複数の領域を持つレジストを使用したフォトリソグラフィー工程によって、上記ａ−Ｓｉ層，ｎ＋ａ−Ｓｉ層，ドレイン電極金属層の不要な部分を除去してパターニングし、未露光部をアッシングした後、所定の上記ａ−Ｓｉ層の一部，上記ｎ＋ａ−Ｓｉ層，上記ドレイン電極金属層を除去した後、上記未露光部を剥離して、ゲート電極とゲート絶縁膜と半導体層とからなるアイランドとドレイン配線とをパターニング形成する工程と、
（ｃ）上記透明絶縁性基板上に、絶縁膜を堆積し、上記絶縁膜を貫通し、所定の位置に上記アイランドのソース電極に接続するための絶縁膜コンタクトをフォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｄ）上記透明絶縁性基板上に、透明導電膜を堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な上記透明導電膜を除去して、互い違いのクシ歯状に配置された上記画素電極と上記共通電極とを形成すると共に、上記画素電極と上記ソース電極とを接続する工程とを含むことを特徴としている。
【００１６】
また、請求項４記載の発明は、請求項１、２又は３記載の広視野角液晶表示装置の製造方法に係り、上記絶縁膜は、下層の無機絶縁膜と上層の有機絶縁膜の積層膜とからなり、上記上層の有機絶縁膜をフォトリソグラフィー工程によって所定の位置を開口した後に、上記上層の有機絶縁膜をマスクに上記下層の無機絶縁膜のエッチングを行うことを特徴としている。
【００１７】
また、請求項５記載の発明は、請求項１、２又は３記載の広視野角液晶表示装置の製造方法に係り、上記ゲート電極は、高融点金属の単層、もしくは上層の高融点金属と下層のＡｌ又はＡｌ合金とから構成される２層積層膜であることを特徴としている。
【００１８】
また、請求項６記載の発明は、請求項１、２又は３記載の広視野角液晶表示装置の製造方法に係り、上記ソース電極及び上記ドレイン電極は、高融点金属の単層、もしくは上層の高融点金属と下層のＡｌ又はＡｌ合金とから構成される２層積層膜、もしくは上層の高融点金属と中層のＡｌ又はＡｌ合金と下層の高融点金属とから構成される３層積層膜であることを特徴としている。
【００１９】
また、請求項７記載の発明は、請求項５又は６記載の広視野角液晶表示装置の製造方法に係り、上記高融点金属は、Ｃｒ又はＭｏであることを特徴としている。
【００２０】
また、請求項８記載の発明は、請求項１、２又は３記載の広視野角液晶表示装置の製造方法に係り、上記絶縁膜は、感光性であることを特徴としている。
【００２１】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態に係る液晶表示装置の製造方法について説明する、説明は実施例を用いて具体的に行う。
（第１実施例）
【００２２】
図１は、この発明の第１実施例に係る広視野角液晶表示装置のアクティブマトリックス基板の構成を示す回路図である。この実施例では、共通電極，画素電極が、ＴＦＴの保護膜（有機膜）上に配置され、画素電極としてＩＴＯを用いたＩＴＯ−ＴＯＰ構造のＩＰＳアクティブマトリックス基板を用いる。従って、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行う。この基板の構造は、ＴＦＴ基板１上に、ＴＦＴ２と、ゲート端子３と、ドレイン端子５と、ゲート端子３及びドレイン端子５から延びているゲート線４及びドレイン線６と、共通電極７と、共通電極端子８と、共通電極端子から延び共通電極７を結束する共通電極結束線９とを備える。
【００２３】
図２は、この発明の第１実施例に係る広視野角液晶表示装置におけるアクティブマトリックス基板のＴＦＴ構造を示す平面図である。この基板は、ドレイン線６，ゲート線４，共通電極７，画素電極（ドレイン層）１３，共通電極（ＩＴＯ）１０，画素電極（ＩＴＯ）１１を備え、ＴＦＴ部分は、ソース電極１８，ドレイン電極１５，半導体層１９を備え、さらに、画素電極（ドレイン層）用コンタクトホール１４，画素電極（ＩＴＯ）用コンタクトホール１２，ドレイン線用コンタクトホール１６を備える。
【００２４】
図３は、この発明の第１実施例に係る広視野角液晶表示装置における画素部の構成を示す断面図である。この画素部は、１画素を抜き出したもので、液晶２７を挟んで配向膜２０を介して、第１の透明基板２８と第２の透明基板２９とが対向し、第１の透明基板２８側には、層間絶縁膜２３，画素電極（ドレイン層）１３及びドレイン線６，パッシベーション膜２２，有機絶縁膜２１，共通電極（ＩＴＯ）１０及び画素電極（ＩＴＯ）１１が順次積層され、第２の透明基板２９側には、ブラックマトリックス２５，色層２６，オーバーコート２４，導電層３０，偏光板３１が配置されている。
【００２５】
図４乃至図８は、図１乃至図３に示したこの発明の第１実施例に係る液晶表示装置の製造方法における各工程を示す断面図である。なお、これらの図において、ＴＦＴ素子部は図２のＡ−Ａ’線断面、画素部は図２のＢ−Ｂ’線断面、共通電極コンタクト部は図２のＣ−Ｃ’線断面を示し、ゲート端子部，ドレイン端子部は、それぞれゲート端子，ドレイン端子部の横断面を示している。
【００２６】
まず、図４に示すように、ガラス等の透明絶縁性基板２８上に、Ｃｒ，Ｍｏ等からなる上層高融点金属とＡｌ等を積層したゲート電極層３２と、ＳｉＮｘ（シリコン窒化膜）等のゲート絶縁膜３３と、半導体層１９となるアモルファスシリコン（ａ−Ｓｉ）層３４とを順次積層する。それぞれの膜の製造方法として、例えば、ゲート電極層３２は、スパッタ法を用いて、Ａｌを１００〜３００ｎｍ程度、Ｃｒ，Ｍｏ，Ｔｉ等の上層高融点金属を５０〜１５０ｎｍ程度の膜厚で積層する。ゲート絶縁膜３３及びａ−Ｓｉ層３４は、プラズマＣＶＤ法を用いて、それぞれ２００〜４００ｎｍ、１００〜３００ｎｍ程度の膜厚で積層する。その後、第１のマスクを用いて、ゲート電極層３２及びゲート線４となる領域にレジストパターンを形成し、レジストパターンで覆われていない領域のゲート電極層３２、ゲート絶縁膜３３及びａ−Ｓｉ層３４をドライエッチングにより除去する。
【００２７】
次に、図５に示すように、透明絶縁性基板２８全面に、ＳｉＮｘ（シリコン窒化膜）等の層間絶縁膜２３をプラズマＣＶＤ法等により、ソース／ドレイン電極層１８／１５となるＣｒ，Ｍｏからなる上層高融点金属とＡｌ等とＣｒ，Ｍｏ等からなる下層高融点金属の積層膜とをスパッタ法等により成膜する。層間絶縁膜２３の膜厚は、１００〜２００ｎｍ程度、ソース／ドレイン電極層１８／１５の膜厚は、Ｃｒ，Ｍｏ等からなる上層高融点金属を５０〜１５０ｎｍ程度、Ａｌ等を１００〜３００ｎｍ程度、Ｃｒ，Ｍｏ等からなる下層高融点金属を３０〜１００ｎｍ程度とすることが望ましい。成膜後、第２のマスクを用いて、ドレイン線６を覆うようにレジストパターンを形成し、不要な金属層をエッチング除去し、ドレイン線を形成する。
【００２８】
次に、基板２８全面にＳｉＮｘ等のパッシベーション膜２２を、スパッタ法により、例えば、膜厚１００〜２００ｎｍ程度で成膜する。ここで、パッシベーション膜２２の材料としては、後の工程でコンタクトホールを良好に形成するために、ａ−Ｓｉ層３４及びゲート絶縁膜３３とのエッチングの選択比が十分に大きいものを選択することが好ましい。
【００２９】
次に、図６に示すように、基板２８全面にポジ型ノボラック系レジスト等の有機絶縁膜２１を、膜厚２．０〜３．５ミクロン程度で成膜する。この有機絶縁膜の材料としては、例えば、ＪＳＲ製オプトマーＰＣシリーズ等を用いる。続いて、第３のマスクを用いて、ａ−Ｓｉ層３４上部のソース開口部３６ドレイン開口部３７、ゲート線４，ドレイン線６に開口を有するレジストパターンを形成し、有機絶縁膜を形成する。
【００３０】
次に、図７に示すように、露出されたパッシベーション膜２２及び層間絶縁膜２３を第４のマスクを使用するドライエッチングにより除去し、所定のコンタクトホールを形成する。ａ−Ｓｉ層３４とのオーミック接続を得るために、基板２８をＰＨ３ プラズマ雰囲気中に保持し、リンをａ−Ｓｉ層３４に拡散させ、その表層にｎ＋ ａ−Ｓｉを形成する。その際の処理条件としては、例えば、プラズマＣＶＤ装置を用いて３００度の温度で、ＰＨ３ ／Ｈ２ （０．５％ＰＨ３ ）ガスを１０００ｓｃｃｍで供給し、圧力：２００Ｐａ、ＲＦパワー：０．１Ｗ／ｃｍ２ で５分間処理することにより達成できる。
【００３１】
次に、図８に示すように、基板２８全面に画素電極となるＩＴＯ１１をスパッタ法等により４０〜１２０ｎｍ程度の膜厚で堆積し、第５のマスクを用いて、不要なＩＴＯ１１をウェットエッチングし、ソース電極１８と画素電極１１とを接続すると共に、ドレイン電極１５とドレイン線６とを接続する。なお、この実施例では、画素電極として、ＩＴＯ１１を用いた例を記載しているが、ＩＴＯ１１の他に、ＺｎＯ、ＩＴＯのＳｎの代わりにＺｎを用いたＩＺＯ等を使用することもできる。
【００３２】
そして最後に、ＩＴＯをマスクとして、ａ−Ｓｉ層３４とゲート絶縁膜３３とをドライエッチングによって除去することによって、図に示す構造のアクティブマトリックス基板を製造することができる。
【００３３】
なお。図９は、上述したＰＲ工程１で記したゲート／アイランド形成をより詳細に説明する工程図である。この実施例では、ゲートメタル（金属）３２，ゲート絶縁膜３３，半導体層３４よりなるアイランド３５上にフォトレジストを形成し、アイランド３５の方は遮光膜を、ゲート端子部３の方は半透過膜を用いるハーフトーン露光を用いる。この露光後、現像，エッチングして、アイランド３５の上部及びゲート端子部３のフォトレジスト（未露光部）をアッシングして除去する。その後、ゲート端子部の半導体層３４及びゲート絶縁膜３３をエッチングして、最後に、アイランド上の残りのフォトレジストを剥離する。
【００３４】
このように、本実施例の広視野角液晶表示装置の製造方法によれば、５枚のマスクのみで、ゲート電極３２、ドレイン電極１５及び画素電極１１が互いに絶縁膜によって層間分離されると共に、ａ−Ｓｉ層３４の表面及び側壁を層間絶縁膜２３とパッシベーション膜２２とで完全に覆ったチャネル保護型アクティブマトリックス基板を形成することができ、従来の製造方法に比べて、少なくとも１ＰＲ分工程を簡略化することができる。
【００３５】
なお、上記実施例で用いた材料について、以下に具体的に説明する。ゲート電極は、膜厚１００乃至４５０ｎｍのＣｒ，Ｍｏ，Ｃｒ／Ａｌ，Ｍｏ／Ａｌ等を、ソース電極，ドレイン電極は、膜厚１５０乃至５５０ｎｍのＣｒ，Ｍｏ，Ｃｒ／Ａｌ，Ｍｏ／Ａｌ／Ｍｏ等を、画素電極は、膜厚４０乃至１２０ｎｍのＩＴＯを、ゲート絶縁膜は、膜厚２００乃至４００ｎｍのＳｉＮｘを、半導体層は、膜厚１５０乃至３００ｎｍのアモルファスシリコン（ａ−Ｓｉ），膜厚３０乃至７０ｎｍのＮ型アモルファスシリコン（ｎ＋ ａ−Ｓｉ）を、パッシベーション膜は、膜厚１００乃至３００ｎｍのシリコン窒化膜（ＳｉＮｘ）を、有機絶縁膜は、膜厚２．０乃至３．５μｍのポジ型感光性ノボラック系レジスト（例えば、ＪＳＲ製オプトマーＰＣシリーズ）を用いた。
【００３６】
また、その他の材料として、ガラス基板は、板厚０．７ｍｍの無アルカリガラス、カラーフィルタは、膜厚１．０乃至１．５μｍのネガ型感光性アクリル系顔料分散レジスト（例えば、ＪＳＲ製オプトマーＣＲシリーズ）を、ブラックマトリクスは、膜厚１乃至３μｍ、光学濃度（ＯＤ値）３以上、シート抵抗値１０Ｅ１０Ω／□以上のネガ型感光性アクリル系顔料分散レジストあるいはカーボン系レジスト（例えば、ＪＳＲ製オプトマーＣＲシリーズ）を、偏光板は、ヨウ素系偏光フィルム（例えば、日東電工製ＮＰＦシリーズあるいは住友化学製スミカランシリーズ）を、対向電極は、膜厚８０乃至１５０ｎｍ、シート抵抗値２０乃至４０Ω／□のＩＴＯ（Ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）を、液晶は、フッ素系化合物（例えば、チッソ石油化学製ＬＩＸＯＮシリーズ）を、面内スペーサは、径４．０乃至５．５μｍのジビニルベンゼン系架橋重合体を、シール材は、エポキシ系樹脂接着剤（例えば、三井化学製ストラクトボンドシリーズ）を、封孔剤は、ＵＶ硬化型アクリレート系樹脂を、配向膜は、膜厚３０乃至６０ｎｍのポリイミド系配向膜（例えば、日産化学製配向膜サンエバーシリーズあるいはＪＳＲ製オプトマーＡＬシリーズ）を用いた。
（第２，第３実施例）
【００３７】
図１０は、この発明の第２，第３実施例に係る広視野角液晶表示装置におけるアクティブマトリックス基板のＴＦＴ構造を示す平面図である。この実施例では、上述した第１の実施例を示す図２で見られた画素電極（ドレイン層）用コンタクトホール，ドレイン線用コンタクトホールが見られない。これは、以下の製造方法の違いによるものである。また、基本的な構成は、上述した第１実施例の構成と略同様であるので、図１０において、図２と同一の構成各部について、同一の符号を付してその説明を省略する。さらに、これらの実施例で使用した材料についても、第１実施例の説明のところで上述したので省略する。
【００３８】
次に、図１１は、この発明の第２，第３実施例に係る広視野角液晶表示装置における画素部の構造を示す断面図である。この画素部は、１画素を抜き出したもので、液晶１２７を挟んで配向膜１２０を介して、第１の透明基板１２８と第２の透明基板１２９とが対向し、第１の透明基板１２８側には、層間絶縁膜１２３，画素電極（ドレイン層）１１３及びドレイン線１６，パッシベーション膜１２２，有機絶縁膜１２１，共通電極（ＩＴＯ）１１０及び画素電極（ＩＴＯ）１１１が順次積層され、第２の透明基板１２９側には、ブラックマトリックス１２５，色層１２６，オーバーコート１２４，導電層１３０，偏光板１３１が配置されている。上述した第１実施例と大きく異なる部分は、ドレイン線１０６の下層にａ−Ｓｉ層，ｎ＋ ａ−Ｓｉ層が見られることである。
【００３９】
図１２乃至図１８は、この発明の第２，第３実施例に係る広視野角液晶表示装置の製造方法の工程を示す断面図である。
【００４０】
まず、図１２に示すように、透明絶縁性基板上に、ゲート電極金属層を積層し、この金属層の所定の領域に第１のマスクを用いて、公知のフォトリソグラフィー技術によりゲート電極１０４を形成する。
【００４１】
次に、図１３に示すように、透明絶縁性基板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８とｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６とをこの順に堆積し、第２のマスクを用いて、ａ−Ｓｉ層１３８とｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６の不要な部分を除去して、ドレイン線１０６とアイランド１３５とを形成する。
【００４２】
次に、図１４に示すように、透明絶縁性基板上に、パッシベーション膜１２２と有機絶縁膜１２１とをこの順に堆積し、第３のマスクを用いて、有機絶縁膜１２１を貫通し、パッシベーション膜１２２上の所定の位置に、アイランドのソース電極に接続するための開口を形成する。
【００４３】
次に、図１５に示すように、ソース電極に接続するための開口部に露出したパッシベーション層１２２を第４のマスクを用いて除去して、ソース電極に接続し、パッシベーションコンタクトを形成する。
【００４４】
次に、図１６に示すように、透明絶縁性基板上に、画素電極となるＩＴＯを堆積し、第５のマスクを用いて不要なＩＴＯを除去し、ソース電極と画素電極とを接続する。
【００４５】
ここで、第２実施例では、図１３で上述した工程において、図１７に示すように、ハーフトーン露光してドレイン電極金属層１０６の不要な部分を除去し、未露光部をアッシングしてリフローした後、ｎ＋ ａ−Ｓｉ層１３９およびａ−Ｓｉ層１３８の一部を除去した後、リフロー後の第２のマスクを剥離して、アイランドを形成する。また、第３実施例では、図１３で上述した工程において、図１８に示すように、上記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ層とｎ＋ ａ−Ｓｉ層とドレイン電極金属層とをこの順に堆積し、第２のマスクを用いて、ハーフトーン露光して上記ａ−Ｓｉ層，ｎ＋ ａ−Ｓｉ層，ドレイン電極金属層の不要な部分を除去し、レジストの未露光部をアッシングした後、所定の上記ａ−Ｓｉ層の一部，上記ｎ＋ ａ−Ｓｉ層，上記ドレイン電極金属層を除去した後、上記未露光部を剥離して、アイランドを形成する。
【００４６】
このように、第２，第３実施例の広視野角液晶表示装置の製造方法によっても、５枚のマスクのみで、ゲート電極１３２、ドレイン電極１１５及び画素電極１１１が互いに絶縁膜によって層間分離されると共に、ａ−Ｓｉ層１３４の表面及び側壁を層間絶縁膜１２３とパッシベーション膜１２２とで完全に覆ったチャネルエッチング型アクティブマトリックス基板を形成することができ、従来の製造方法に比べて、少なくとも１ＰＲ分工程を簡略化することができる。
（第４実施例）
【００４７】
次に、図４乃至図９、及び図１１乃至図１８を参照して、この発明の第４実施例に係る広視野角液晶表示装置の製造方法について説明する。ここで説明する第４実施例は、上述した第１乃至第３実施例において、有機絶縁膜コンタクトの形成とパッシベーションコンタクトの形成とを同一工程で行うものであり、第１乃至第３実施例よりも更に１ＰＲ分工程を簡略化するものである。
【００４８】
すなわち、第１実施例に係る第４実施例においては、透明絶縁性基板上に、ゲート電極金属層とゲート絶縁体とａ−Ｓｉ層とをこの順に積層し、第１のマスクを用いて、ゲート電極３２とゲート絶縁膜３３と半導体層３４とを形成し、次に、透明絶縁性基板上に、層間絶縁膜２３とドレイン配線金属層６とをこの順に堆積し、第２のマスクを用いて、所定の領域のドレイン配線金属層を除去することによってドレイン配線６を形成し、次に、透明絶縁性基板上に、パッシベーション膜２２と有機絶縁膜２１とをこの順に堆積し、第３のマスクを用いて、有機絶縁膜２１を貫通し、パッシベーション膜２２上の所定の位置に、ソース／ドレイン電極と接続するための開口３６，３７とドレイン配線上の開口とを形成し、かつ、ソース／ドレイン電極と接続するための開口部に露出したパッシベーション層と、ＴＦＴ素子部のドレイン配線上の開口部に露出したパッシベーション層とを除去して、パッシベーションコンタクトを形成し、次に、透明絶縁性基板上に、画素電極となるＩＴＯを堆積し、第４のマスクを用いて不要なＩＴＯを除去し、ソース電極１８と画素電極１１とを接続すると共に、ドレイン電極１５とドレイン配線とを接続する。
【００４９】
また、第２実施例に係る第４実施例では、透明絶縁性基板上に、ゲート電極金属層を積層し、第１のマスクを用いて、ゲート電極１０４を形成し、透明絶縁性基板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８とｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６とをこの順に堆積し、第２のマスクを用いて、ハーフトーン露光してドレイン金属層１０６の不要な部分を除去し、第２のマスクの未露光部をアッシングしてリフローした後、ｎ＋ ａ−Ｓｉ層１３９およびａ−Ｓｉ層１３８の一部を除去した後、リフロー後の第２のマスクを剥離して、アイランドを形成し、次に、透明絶縁性基板上に、パッシベーション膜１２２と有機絶縁膜１２１とをこの順に堆積し、第３のマスクを用いて、有機絶縁膜１２１を貫通し、パッシベーション膜１２２上の所定の位置に、アイランドのソース電極に接続するための開口を形成し、かつ、ソース電極に接続するための開口部に露出したパッシベーション層１２２を除去して、ソース電極１１８に接続し、パッシベーションコンタクトを形成し、次に、透明絶縁性基板上に、画素電極１１となるＩＴＯを堆積し、第４のマスクを用いて不要なＩＴＯを除去し、ソース電極１１８と画素電極１１１とを接続する。
【００５０】
また、第３実施例に係る第４実施例では、透明絶縁性基板上に、ゲート電極金属層を積層し、第１のマスクを用いて、ゲート電極１０４を形成し、透明絶縁性基板上に、層間絶縁膜１２３とａ−Ｓｉ層１３８とｎ＋ ａ−Ｓｉ層１３９とドレイン電極金属層１０６とをこの順に堆積し、第２のマスクを用いて、ハーフトーン露光してａ−Ｓｉ層１３８，ｎ＋ ａ−Ｓｉ層１３９，ドレイン電極金属層１０６の不要な部分を除去し、第２のマスクの未露光部をアッシングした後、所定のａ−Ｓｉ層１３８の一部，ｎ＋ ａ−Ｓｉ層１３９，ドレイン電極金属層１０６を除去した後、上記未露光部を剥離して、アイランドを形成し、透明絶縁性基板上に、パッシベーション膜１２２と有機絶縁膜１２１とをこの順に堆積し、第３のマスクを用いて、有機絶縁膜１２１を貫通し、パッシベーション膜１２１上の所定の位置に、アイランドのソース電極に接続するための開口を形成し、かつ、ソース電極に接続するための開口部に露出したパッシベーション層１２１を除去して、ソース電極１１８に接続し、パッシベーションコンタクトを形成し、透明絶縁性基板上に、画素電極１１１となるＩＴＯを堆積し、第５のマスクを用いて不要なＩＴＯを除去し、ソース電極１１８と画素電極１１１とを接続する。
【００５１】
以上の実施例では、有機絶縁膜は、塗布により形成した例を示したが、印刷により成膜しても良い。この場合、有機絶縁膜の形成工程のフォトプロセスが不要になるので、さらに工程を短縮することができる。
【００５２】
図１９は、この発明の液晶表示装置に係る金属イオン溶出量を示すグラフである。このグラフは、パネルに対して、７２９時間，２０Ｖ，６０℃のストレスを印加し続けた場合の液晶への金属イオン溶出量を示すものである（参考として、電圧印加なしの場合のＣｒ溶出量も示した）。これによると、液晶中への金属イオン溶出量は、高融点金属であるＣｒ，Ｍｏは、溶出量の多い金属であり、保護膜によるカバレッジの重要性が非常に高いことを示している。
【００５３】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
【００５４】
例えば、上述の実施例においては、共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子がアクティブマトリックス基板表面と水平な表面で回転させて表示を行う広視野角表示を可能にした広視野角液晶表示装置について説明したが、これに限らず、この発明がすべての液晶表示装置の製造方法に適用できることは明らかである。
【００５５】
また、上述の実施例においては、また、アイランドの構成をゲート電極，ゲート絶縁体，半導体層としたが、これに限らず、他のすべてのアイランドに適用することができる。
【００５６】
また、上述の実施例においては、半導体層の材料をアモルファスシリコン（ａ−Ｓｉ）としたが、これに限らず、他の材料を用いても良い。
【００５７】
また、上述の実施例においては、パッシベーション膜の材料をＳｉＮとしたが、これに限らず、他の材料を用いても良い。
【００５８】
【発明の効果】
以上説明したように、この発明の方法によれば、プロセス短縮を可能にし、かつ、ＴＦＴの段差が大きくならず、パッシベーション層のカバレッジが良好な広視野角液晶表示装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】この発明の実施例に係る広視野角液晶表示装置のアクティブマトリックス基板の回路図である。
【図２】この発明の第１実施例に係る液晶表示装置の１画素を抜き出した平面図である。
【図３】この発明の第１実施例に係る液晶表示装置の１画素を抜き出した断面図である。
【図４】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程１を示す断面図である。
【図５】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程２を示す断面図である。
【図６】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程３を示す断面図である。
【図７】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程４を示す断面図である。
【図８】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程５を示す断面図である。
【図９】この発明の第１実施例である液晶表示装置の製造方法のＰＲ工程１をより詳細に説明する断面図である。
【図１０】この発明の第２，第３実施例に係る液晶表示装置の１画素を抜き出した平面図である。
【図１１】この発明の第２，第３実施例に係る液晶表示装置の１画素を抜き出した断面図である。
【図１２】この発明の第２，第３実施例である液晶表示装置の製造方法のＰＲ工程１を示す断面図である。
【図１３】この発明の第２，第３実施例である液晶表示装置の製造方法のＰＲ工程２を示す断面図である。
【図１４】この発明の第２，第３実施例である液晶表示装置の製造方法のＰＲ工程３を示す断面図である。
【図１５】この発明の第２，第３実施例である液晶表示装置の製造方法のＰＲ工程４を示す断面図である。
【図１６】この発明の第２，第３実施例である液晶表示装置の製造方法のＰＲ工程５を示す断面図である。
【図１７】この発明の第２実施例である液晶表示装置の製造方法のＰＲ工程２をより詳細に説明する断面図である。
【図１８】この発明の第３実施例である液晶表示装置の製造方法のＰＲ工程２をより詳細に説明する断面図である。
【図１９】この発明の液晶表示装置に係る金属イオン溶出量を示すグラフである。
【図２０】従来例の広視野角液晶表示装置の１画素を抜き出した平面図である。
【図２１】従来例の液晶表示装置の製造方法におけるＰＲ工程１を示す断面図である。
【図２２】従来例の液晶表示装置の製造方法におけるＰＲ工程２を示す断面図である。
【図２３】従来例の液晶表示装置の製造方法におけるＰＲ工程３を示す断面図である。
【図２４】従来例の液晶表示装置の製造方法におけるＰＲ工程４を示す断面図である。
【図２５】従来例の液晶表示装置の製造方法におけるＰＲ工程５を示す断面図である。
【図２６】従来例の液晶表示装置の製造方法におけるＰＲ工程６を示す断面図である。
【符号の説明】
１ ＴＦＴ基板
２ ＴＦＴ
３ ゲート端子
４，１０４，２０４ ゲート線
５ ドレイン端子
６，１０６，２０６ ドレイン線
７ 共通電極
８ 共通電極端子
９ 共通電極結束線
１０，１１０，２１０ 共通電極（ＩＴＯ）
１１，１１１，２１１ 画素電極（ＩＴＯ）
１２，１１２，２１２ 画素電極（ＩＴＯ）用コンタクトホール
１３，１１３，２１３ 画素電極（ドレイン線）
１４ 画素電極（ドレイン層）用コンタクトホール
１５，１１５，２１５ ドレイン電極
１６ ドレイン線用コンタクトホール
１７，１１７，２１７ 共通電極（ＩＴＯ）用コンタクトホール
１８，１１８，２１８ ソース電極
１９，１１９，２１９ 半導体層
２０ 配向膜
２１ 有機絶縁膜
２２ パッシベーション膜
２３ 層間絶縁膜
２４ オーバーコート
２５ ブラックマトリックス
２６ 色層
２７ 液晶
２８ 第１の透明基板
２９ 第２の透明基板
３０ 導電層
３１ 偏光板
３２ ゲート電極
３３ ゲート絶縁膜
３４ ａ−Ｓｉ層
３５ アイランド
３６ チャネル
３７ ｎ＋ ａ−Ｓｉ層
Claims (8)
- 共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にした広視野角液晶表示装置の製造方法において、
（ａ）透明絶縁性基板上に、ゲート電極金属層とゲート絶縁体とａ−Ｓｉ層とをこの順に積層し、ゲート電極とゲート絶縁膜と半導体層とからなるアイランドを、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｂ）前記透明絶縁性基板上に、層間絶縁膜とドレイン配線金属層とをこの順に堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な前記ドレイン配線金属層を除去してドレイン配線を形成する工程と、
（ｃ）前記透明絶縁性基板上に、絶縁膜を堆積し、前記絶縁膜を貫通し、所定の位置にソース／ドレイン電極と接続するための絶縁膜コンタクトを、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｄ）前記透明絶縁性基板上に、透明導電膜を堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な前記透明導電膜を除去して、互い違いのクシ歯状に配置された前記画素電極と前記共通電極とを形成すると共に、前記ソース電極と前記画素電極とを接続し、かつ、前記ドレイン電極と前記ドレイン配線とを接続する工程とを含むことを特徴とする広視野角液晶表示装置の製造方法。 - 共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にした広視野角液晶表示装置の製造方法において、
（ａ）透明絶縁性基板上に、ゲート電極金属層を積層し、ゲート電極をフォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｂ）前記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ層とｎ＋ａ−Ｓｉ層とドレイン電極金属層とをこの順に堆積し、厚さの異なる複数の領域を持つレジストを使用したフォトリソグラフィー工程によって、前記ドレイン電極金属層の不要な部分を除去してパターニングし、未露光部をアッシングしてリフローした後、前記ｎ＋ａ−Ｓｉ層および前記ａ−Ｓｉ層の一部を除去し、リフロー後の前記レジストを剥離することによって、ゲート電極とゲート絶縁膜と半導体層とからなるアイランドとドレイン配線とをパターニング形成する工程と、
（ｃ）前記透明絶縁性基板上に、絶縁膜を堆積し、前記絶縁膜を貫通し、所定の位置に前記アイランドのソース電極に接続するための絶縁膜コンタクトを、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｄ）前記透明絶縁性基板上に、透明導電膜を堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な前記透明導電膜を除去して、互い違いのクシ歯状に配置された前記画素電極と前記共通電極とを形成すると共に、前記画素電極と前記ソース電極とを接続する工程とを含むことを特徴とする広視野角液晶表示装置の製造方法。 - 共通電極，画素電極がＴＦＴの保護膜上に配置され、液晶層に封止されている液晶分子の分子軸の方向をアクティブマトリックス基板表面と水平な表面で回転させて表示を行うことにより、広視野角表示を可能にした広視野角液晶表示装置の製造方法において、
（ａ）透明絶縁性基板上に、ゲート電極金属層を積層し、ゲート電極を、フォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｂ）前記透明絶縁性基板上に、層間絶縁膜とａ−Ｓｉ層とｎ＋ａ−Ｓｉ層とドレイン電極金属層とをこの順に堆積し、厚さの異なる複数の領域を持つレジストを使用したフォトリソグラフィー工程によって、前記ａ−Ｓｉ層，ｎ＋ａ−Ｓｉ層，ドレイン電極金属層の不要な部分を除去してパターニングし、未露光部をアッシングした後、所定の前記ａ−Ｓｉ層の一部，前記ｎ＋ａ−Ｓｉ層，前記ドレイン電極金属層を除去した後、前記未露光部を剥離して、ゲート電極とゲート絶縁膜と半導体層とからなるアイランドとドレイン配線とをパターニング形成する工程と、
（ｃ）前記透明絶縁性基板上に、絶縁膜を堆積し、前記絶縁膜を貫通し、所定の位置に前記アイランドのソース電極に接続するための絶縁膜コンタクトをフォトリソグラフィー工程を用いたパターニングによって形成する工程と、
（ｄ）前記透明絶縁性基板上に、透明導電膜を堆積し、フォトリソグラフィー工程を用いたパターニングによって、不要な前記透明導電膜を除去して、互い違いのクシ歯状に配置された前記画素電極と前記共通電極とを形成すると共に、前記画素電極と前記ソース電極とを接続する工程とを含むことを特徴とする広視野角液晶表示装置の製造方法。 - 前記絶縁膜は、下層の無機絶縁膜と上層の有機絶縁膜の積層膜とからなり、前記上層の有機絶縁膜をフォトリソグラフィー工程によって所定の位置を開口した後に、前記上層の有機絶縁膜をマスクに前記下層の無機絶縁膜のエッチングを行うことを特徴とする請求項１、２又は３記載の広視野角液晶表示装置の製造方法。
- 前記ゲート電極は、高融点金属の単層、もしくは上層の高融点金属と下層のＡｌ又はＡｌ合金とから構成される２層積層膜であることを特徴とする請求項１、２又は３記載の広視野角液晶表示装置の製造方法。
- 前記ソース電極及び前記ドレイン電極は、高融点金属の単層、もしくは上層の高融点金属と下層のＡｌ又はＡｌ合金とから構成される２層積層膜、もしくは上層の高融点金属と中層のＡｌ又はＡｌ合金と下層の高融点金属とから構成される３層積層膜であることを特徴とする請求項１、２又は３記載の広視野角液晶表示装置の製造方法。
- 前記高融点金属は、Ｃｒ又はＭｏであることを特徴とする請求項５又は６記載の広視野角液晶表示装置の製造方法。
- 前記絶縁膜は、感光性であることを特徴とする請求項１、２又は３記載の広視野角液晶表示装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001130421A JP4943589B2 (ja) | 2001-04-26 | 2001-04-26 | 液晶表示装置の製造方法 |
| US10/127,929 US20020158994A1 (en) | 2001-04-26 | 2002-04-23 | Manufacturing method of liquid crystal display device |
| KR10-2002-0022634A KR100503681B1 (ko) | 2001-04-26 | 2002-04-25 | 액정 표시장치의 제조방법 |
| TW091108815A TWI316153B (en) | 2001-04-26 | 2002-04-26 | Manufacturing method of liquid crystal display device |
| US12/020,390 US7532270B2 (en) | 2001-04-26 | 2008-01-25 | Manufacturing method of a liquid crystal display device using a photo resist having regions with different thicknesses, ashing, and reflow processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001130421A JP4943589B2 (ja) | 2001-04-26 | 2001-04-26 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002328395A JP2002328395A (ja) | 2002-11-15 |
| JP4943589B2 true JP4943589B2 (ja) | 2012-05-30 |
Family
ID=18978802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001130421A Expired - Fee Related JP4943589B2 (ja) | 2001-04-26 | 2001-04-26 | 液晶表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20020158994A1 (ja) |
| JP (1) | JP4943589B2 (ja) |
| KR (1) | KR100503681B1 (ja) |
| TW (1) | TWI316153B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4643774B2 (ja) * | 1997-10-18 | 2011-03-02 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| US7288444B2 (en) * | 2001-04-04 | 2007-10-30 | Samsung Sdi Co., Ltd. | Thin film transistor and method of manufacturing the same |
| KR100760937B1 (ko) * | 2002-11-30 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 횡전계방식의 액정표시장치 및 그 제조방법 |
| JP2004341465A (ja) * | 2003-05-14 | 2004-12-02 | Obayashi Seiko Kk | 高品質液晶表示装置とその製造方法 |
| KR100731045B1 (ko) * | 2003-06-17 | 2007-06-22 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| CN100367101C (zh) * | 2004-07-26 | 2008-02-06 | 广辉电子股份有限公司 | 液晶显示装置 |
| KR101125254B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| KR101446341B1 (ko) * | 2005-12-30 | 2014-10-02 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100983716B1 (ko) | 2006-06-30 | 2010-09-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP4740203B2 (ja) * | 2006-08-04 | 2011-08-03 | 北京京東方光電科技有限公司 | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 |
| JP4952425B2 (ja) * | 2006-08-21 | 2012-06-13 | ソニー株式会社 | 液晶装置および電子機器 |
| JP4565572B2 (ja) * | 2006-09-05 | 2010-10-20 | 株式会社フューチャービジョン | 液晶表示パネルの製造方法 |
| US7656493B2 (en) * | 2007-07-31 | 2010-02-02 | Arthur Alan R | Pixel well electrodes |
| KR101058461B1 (ko) * | 2007-10-17 | 2011-08-24 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 |
| JP5505757B2 (ja) | 2008-03-25 | 2014-05-28 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
| KR101243824B1 (ko) * | 2008-09-24 | 2013-03-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101896703B1 (ko) | 2012-02-17 | 2018-10-04 | 리쿠아비스타 비.브이. | 전기 습윤 표시 장치 및 그 제조 방법 |
| JP6501514B2 (ja) | 2014-12-24 | 2019-04-17 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| KR102340409B1 (ko) | 2015-05-12 | 2021-12-17 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2952075B2 (ja) * | 1991-06-12 | 1999-09-20 | キヤノン株式会社 | 液晶素子の製造法 |
| JPH09127516A (ja) * | 1995-11-06 | 1997-05-16 | Sharp Corp | 液晶表示素子の製造方法 |
| JP3795589B2 (ja) * | 1996-09-30 | 2006-07-12 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| JP3087841B2 (ja) | 1996-10-29 | 2000-09-11 | 日本電気株式会社 | 広視野角液晶表示装置 |
| JP3788649B2 (ja) * | 1996-11-22 | 2006-06-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3674953B2 (ja) * | 1997-04-11 | 2005-07-27 | 株式会社日立製作所 | 液晶表示装置 |
| KR19990012990A (ko) * | 1997-07-31 | 1999-02-25 | 구자홍 | 횡전계방식 액정표시장치 및 그 제조방법 |
| US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| JP4493744B2 (ja) * | 1998-12-28 | 2010-06-30 | シャープ株式会社 | 液晶表示装置用基板及びその製造方法 |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP2000292801A (ja) * | 1999-04-06 | 2000-10-20 | Nec Corp | 液晶表示装置 |
| KR100333983B1 (ko) * | 1999-05-13 | 2002-04-26 | 윤종용 | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 |
| KR100355713B1 (ko) * | 1999-05-28 | 2002-10-12 | 삼성전자 주식회사 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
| JP3391304B2 (ja) * | 1999-07-19 | 2003-03-31 | 松下電器産業株式会社 | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
| JP3564417B2 (ja) * | 2000-05-31 | 2004-09-08 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶表示装置及びその製造方法 |
| KR20020053575A (ko) * | 2000-12-27 | 2002-07-05 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치와 그 제조방법 |
| KR100466387B1 (ko) * | 2000-12-28 | 2005-01-13 | 비오이 하이디스 테크놀로지 주식회사 | 5 마스크공정을 이용한 액정 디스플레이의 제조방법 |
| GB0105145D0 (en) * | 2001-03-02 | 2001-04-18 | Koninkl Philips Electronics Nv | Thin film transistors and method of manufacture |
-
2001
- 2001-04-26 JP JP2001130421A patent/JP4943589B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-23 US US10/127,929 patent/US20020158994A1/en not_active Abandoned
- 2002-04-25 KR KR10-2002-0022634A patent/KR100503681B1/ko not_active IP Right Cessation
- 2002-04-26 TW TW091108815A patent/TWI316153B/zh not_active IP Right Cessation
-
2008
- 2008-01-25 US US12/020,390 patent/US7532270B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002328395A (ja) | 2002-11-15 |
| US20020158994A1 (en) | 2002-10-31 |
| KR100503681B1 (ko) | 2005-07-26 |
| TWI316153B (en) | 2009-10-21 |
| US20080124825A1 (en) | 2008-05-29 |
| KR20020083143A (ko) | 2002-11-01 |
| US7532270B2 (en) | 2009-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532270B2 (en) | Manufacturing method of a liquid crystal display device using a photo resist having regions with different thicknesses, ashing, and reflow processing | |
| US7130003B2 (en) | Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same | |
| KR100804345B1 (ko) | 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치 | |
| US7511782B2 (en) | Liquid crystal display device and fabrication method having open gate/data pads with transparent conductive layer thereon to an edge thereof | |
| US7960199B2 (en) | Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| US8263442B2 (en) | Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof | |
| US7446337B2 (en) | Thin film transistor substrate using a horizontal electric field | |
| US7528918B2 (en) | Thin film transistor substrate of fringe field switching type and fabricating method thereof | |
| US7576822B2 (en) | Thin film transistor substrate using horizontal electric field and fabricating method thereof | |
| KR20030039112A (ko) | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7428032B2 (en) | Horizontal electric field LCD TFT substrate having gate insulating layer of varying thickness and fabricating method thereof | |
| US8283670B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| KR101012718B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| US6876405B1 (en) | Method for manufacturing a liquid crystal display with a novel structure of thin film transistor substrate | |
| JP2003295220A (ja) | 液晶用マトリクス基板、ならびに液晶用マトリクス基板の製造方法および電子回路基板の接続部形成方法 | |
| KR20080050711A (ko) | 액정표시패널의 제조 방법 | |
| KR20050057944A (ko) | 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070411 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4943589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |