KR0181781B1 - 액정표시장치의 배열기판 및 그 제조방법 - Google Patents

액정표시장치의 배열기판 및 그 제조방법 Download PDF

Info

Publication number
KR0181781B1
KR0181781B1 KR1019950069080A KR19950069080A KR0181781B1 KR 0181781 B1 KR0181781 B1 KR 0181781B1 KR 1019950069080 A KR1019950069080 A KR 1019950069080A KR 19950069080 A KR19950069080 A KR 19950069080A KR 0181781 B1 KR0181781 B1 KR 0181781B1
Authority
KR
South Korea
Prior art keywords
contact hole
electrode
signal line
scan line
redundancy
Prior art date
Application number
KR1019950069080A
Other languages
English (en)
Other versions
KR970048752A (ko
Inventor
이재균
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950069080A priority Critical patent/KR0181781B1/ko
Priority to US08/665,539 priority patent/US5905549A/en
Publication of KR970048752A publication Critical patent/KR970048752A/ko
Application granted granted Critical
Publication of KR0181781B1 publication Critical patent/KR0181781B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 신호선(4)과 드레인전극(2) 및 소스전극(3)의 단선을 방지하기 위한 액정표시장치의 배열기판에 관한 것으로, 보호막(8)의 신호선(4)과 주사선(5)이 교차하는 부분과 드레인전극(2) 및 소스전극(3)의 반도체층(7)과의 경계부분에 콘택홀을 형성한 후, 투명전극물질을 리던던시로서 성막하여 주사선(5)과 드레인전극(2) 및 소스전극(2)이 단선되는 것을 방지하여 액정표시장치 배열기판의 수율을 향상시킨다.

Description

액정표시장치의 배열기판 및 그 제조방법
제1도는 종래 액정표시장치 배열기판의 평면도.
제2도는 제1도의 A-A'선 단면도.
제3도는 제1도의 A-A' 선 단면도.
제4도는 본 발명의 제1실시예에 따른 액정표시장치 배열기판의 평면도.
제5도는 제4도의 B-B'선 단면도.
제6도는 본 발명의 제2실시예에 따른 액정표시장치 배열기판의 평면도.
제7도는 제6도의 C-C'선 단면도.
제8도는 본 발명의 제3실시예에 따른 액정표시장치 배열기판의 평면도.
제9도는 제8도의 D-D'선 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 게이트전극 2 : 드레인전극
3 : 소스전극 4 : 신호선
5 : 주사선 6 : 화소전극
7 : 반도체층 8 : 보호막
9 : 절연막 10 : 기판
22, 23, 33, 42, 43 : 콘택홀
본 발명은 박막트랜지스터가 적층된 액티브매트릭스 액정디스플레이에 관한 것으로, 특히 단차로 인한 신호선의 단선 또는 드레인전극과 소스전극의 단선을 방지하여 수율을 높일 수 있는 액정표시장치의 배열기판 및 그 제조방법에 관한 것이다.
일반적으로 액정디스플레이로서 주로 사용되는 액티브매트릭스 액정디스플레이(Active Matrix LCD)는 각 화소에 박막트랜지스터(TFT)가 형성되어 있다. 이 박막트랜지스터는 금속으로 이루어진 주사선 및 신호선을 통해 구동회로에 연결되어 상기한 구동회로로부터 인가되는 신호를 ITO(Indium Tin Oxide)로 이루어진 화소전극에 인가한다.
제1도는 종래 액정표시장치의 배열기판(array substrate)의 평면도로서, 박막트랜지스터(TFT)의 게이트전극(1)은 주사선(5)에 연결되어 있고, 드레인전극(2)은 신호선(4)에 연결되며 소스전극(3)은 화소전극(6)에 접속되어 있다. 상기한 구성의 액정표시장치의 배열기판에서 주사선(5)에 전압이 인가되면, 박막트랜지스터가 턴온(turn on)되어 신호선(4)으로 입력된 화상신호가 화소전극(6)에 인가되어 액정기판 사이에 주입된 액정분자를 작동하여 원하는 화상이 나타나게 된다.
그리고, 제2도는 제1도의 A-A'선 단면도이고, 제3도는 A- A'단면도로서, 도면에 나타낸 화소는 IOP(ITO on passivation)구조이다. 이 IOP구조의 화소 제조 방법은 다음과 같다. 우선, 기판(10) 위에 Cr, Ta, Al 등의 금속을 스퍼터링(sputtering)에 의해 성막한 후, 사진식각(photoetching)법으로 패터닝하여 원하는 모양의 게이트전극(1)과 주사선(5)을 헝성한다 그리고, 이 게이트전극(1)과 주사선(5)이 형성된 기판(10)에 SiNx, SiO2등의 절연막(9)을 성막한 후, 반도체층(7)을 플라즈마 CVD(Plasma Chemical Vapor Deposition) 방법에 의해 성막하고 패터닝하여 원하는 모양으로 형성한다. 그 후, Al이나 Al합금으로 이루어진 금속을 스퍼터링에 의해 성막하고 패터닝하여 신호선(4)과 드레인전극(2) 및 소스전극(3)을 형성한 후 보호막(8)을 성막한다. 그리고, 보호막(8)의 소스전극(3)쪽에 패터닝에 의해 콘택홀(11)을 형성한 후, 상기한 기판(10)의 화소영역에 화소전극(6)을 성막함과 동시에, 상기한 콘택홀(11) 부분까지 화소전극을 성막하여 화소전극(6)과 소스전극(3)이 서로 접속되게 한다. 이 때, 화소전극(6)으로서는 ITO로 이루어진 투명전극을 사용한다.
그러나, 상기한 방법에 의해 형성된 액정표시장치의 배열기판에서는 신호선이나 소스 및 드레인전극이 금속으로 이루어져 있어서 단선이 자주 발생하는 문제가 있었다. 즉, 주사선(5) 및 신호선(4)이 교차(crossover)하는 부분(나)에서는 주사선의 단차로 인하여 신호선(4)이 단선되고, TFT부분(가)에서는 반도체층의 단차로 인하여 소스전극이나 드레인전극이 단선되는 경우가 발생했다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 화소전극에 사용되는 투명전극을 신호선과 드레인전극 및 소스전극 위에 리던던시로서 형성함으로써, 단차에 의한 단선을 보완하며 수율도 향상시킨 액정표시장치의 배열기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시장치의 배열기판은 기판 위에 형성된 게이트전극 및 주사선과, 상기한 게이트전극과 주사선 위에 성막된 절연막과, 상기한 게이트전극 위의 절연막 위에 형성된 반도체층과, 상기한 반도체층 위에 형성된 신호선과 드레인전극 및 소스전극과, 반도체층 경계위의 상기한 드레인 및 소스전극과 주사선과 교차하는 신호선에 콘택홀이 형성되어 있는 보호막과, 상기한 콘택홀에 성막되어 신호선의 단선 및 소스 및 드레인 전극의 단선을 보완하는 리던던시물질로 구성된다.
이러한 박막트랜지스터 배열기판의 제조방법은 기판 위에 게이트전극과 주사선을 형성하는 단계와, 게이트전극이 형성된 상기한 기판 위에 절연막을 성막하는 단계와, 상기한 절연막 위에 반도체층을 형성하는 단계와, 상기한 반도체층 위에 신호선과 드레인전극 및 소스전극을 형성하는 단계와, 드레인전극과 소스전극 및 반도체층이 형성되어 있는 상기한 기판에 보호막을 성막하는 단계와, 주사선과 교차하는 신호선 부분 및 드레인전극과 소스전극영역 위에 콘택홀을 형성하는 단계와, 상기한 콘택홀에 리던던시물질을 성막하는 단계로 구성된다.
이하, 본 발명에 따른 박막트랜지스터 배열기판 및 그 제조방법을 첨부한도면을 참조하여 상세히 설명한다. 그리고, 도면의 구성에서 종래와 같은 부위에 대해서는 동일한 부호를 붙여 설명한다.
제4도는 본 발명의 제1실시예에 따른 액정표시장치 배열기판의 평면도를 나타내는 도면이고, 제5도는 제4도의 B-B'선 단면도로서 도면부호 1, 2, 3은 각각 게이트전극, 드레인전극, 소스전극을 나타낸다. 게이트전극(1)은 박막트랜지스터에 전압을 인가하는 주사선(5)에 접속되고 드레인전극(2)은 상기한 주사선(5)에 인가된 전압에 의해 박막트랜지스터가 턴온(turn on)될 때 화소에 화상신호를 인가하는 신호선(4)에 접속되며, 소스전극(3)은 콘택홀(11)을 통해 화소영역의 화소전극(6)에 접속된다. 그리고, 신호선(4) 위에 성막되어 있는 보호막(8)의 신호선(4) 및 주사선(5)이 교차(crossover)하는 부위에는 기판위에 성막되어 있는 보호막의 신호선(4)의 길이방향으로 콘택홀(22)이 상기한 주사선(4)의 폭보다 길게 형성되어 리던던시물질이 성막된다. 이때, 리던던시물질로는 화소전극(6)으로 사용되는 ITO가 성막된다.
그리고, 상기한 구조의 액정표시장치 배열기판을 제작하기 위해서는, 우선 스퍼터링에 의해 기판(10) 위에 Cr, Ta, Al과 같은 금속을 성막한 후, 사진식각으로 패터닝하여 게이트전극(1) 및 주사선(5)을 형성한다. 그 후, 게이트전극(1)이 형성된 상기한 기판(10)에 SiN이나 SiO2를 성막하여 절연막(9)을 형성한 후, 그 위에 비정질실리콘이나 다결정실리콘을 플라즈마 CVD방법에 의해 성막하고 패터닝하여 반도체층(7)을 형성한다. 계속해서, 반도체층(7)이 형성된 기판(10)에 Al이나 Al합금을 스퍼터링에 의해 성막하고, 사진식각으로 패터닝하여 신호선(4)과 드레인전극(2) 및 소스전극(3)을 형성한 후, 기판(10) 전체에 걸쳐서 보호막(8)을 성막한다.
그리고, 상기와 같이 형성된 보호막(8)을 패터닝하여 콘택홀(11), (22)을 형성한 후, 투명전극을 성막하고 패터닝한 다음 화소전극(6)을 성막한다. 이 때, 콘택홀(11), (22)은 소스전극(3) 및 신호선(4) 영역에 형성되는데, 이 콘택홀(11), (22)과 화소영역에 성막되는 물질은 ITO로서, 이 물질은 금속에 비해 접착력이 우수하며 단선이 잘 발생하지 않는 장점을 보유하고 있다.
본 실시예에서는 상기한 소스전극(3) 위의 보호막(8)에 형성된 콘택홀(11)을 통해 소스전극(3)과 화소전극(6)이 서로 접속된다. 그리고, 신호선(4) 위의 보호막(8)에 형성되는 콘택홀(22)은 상기한 신호선(4) 및 주사선(5)이 교차하는 부위에 신호선(4)의 길이방향으로 상기한 주사선(5)의 폭보다 길게 형성되어 ITO가 화소영역의 성막과 동시에 성막된다. 이 콘택홀(22)에 성막된 ITO는 주사선(5)과 신호선(4)이 교차할 때 발생하는 주사선의 단차에 의해 신호선(4)이 단선될 때를 대비하기 위한 리던던시(redundancy)로서, 신호선(4)을 형성하는 금속막보다 접착력이 우수하고 단선이 잘 발생하지 않으므로, 신호선(4)이 단선되는 경우에도 단선된 신호선(4)의 양쪽 부위를 훌륭하게 연결한다.
따라서, 본 발명의 제1실시예에서는 콘택홀(12)에 성막된 ITO가 리던던시로서 작용하기 때문에, 신호선(4)과 주사선(5)이 교차하는 영역의 신호선(4)에 주사선(5)의 단차에 의한 단선이 발생해도 신호선(4)에 입력되는 화상신호는 상기한 ITO에 의해 다음의 화소영역까지 전달된다.
제6도는 본 발명의 제2실시예에 따라 구성된 액정표시장치 배열기판의 평면도이고, 제7도는 제6도의 C-C'선 단면도이다. 도면에 의하면, 기판(10) 위에 성막되어 있는 보호막(8)에는 3개의 콘택홀(31), (32), (33)이 형성되어 있다. 신호선(4) 위에 성막된 보호막(8)에는 제1실시예와 마찬가지로, 신호선(4) 및 주사선(5)이 교차하는 영역에 상기한 신호선(4)의 길이방향으로 상기한 주사선(5)의 폭보다 길게 콘택홀(32)이 형성되어 ITO막이 성막되며, 소스전극(3) 위의 보호막(8)에 형성된 콘택홀(31)은 제1실시예의 콘택홀(11)과는 달리 소스전극(3)과 게이트전극(1)이 교차하는 영역까지 확대되어, 소스전극(3)을 화소전극(6)에 접속시키는 역할을 할 뿐만 아니라, 반도체층(7)의 단차에 의해 소스전극(3)이 단선될 때 상기한 콘택홀(31)에 형성되어 있는 ITO막이 리던던시의 역할을 하게 된다.
또한, 드레인전극(2) 위의 보호막(8)에 형성된 콘택홀(33)은 상기한 반도체층(7)에 의한 단차때문에, 상기한 드레인전극(2)이 단선될 때 리던던시로서 작용하여 드레인전극(2)의 단선을 방지한다.
상기한 바와 같은 본 발명의 제2실시예에서는, 리던던시로서 작용하는 ITO가 신호선(4) 뿐만 아니라, 반도체층(7) 단차위의 드레인전극(2)과 소스전극(3) 부분에까지 성막되어 있으므로, 신호선(4)과 드레인전극(2) 및 소스전극(3)에 단선이 발생할 때에도 액정표시장치의 배열기판이 정상적으로 작동되게 한다.
또한, 제8도는 본 발명의 제3실시예에 따라 구성된 액정표시장치 배열기판의 평면도이고, 제9도는 제8도의 D-D'선 단면도로서, 도면부호 41, 42, 43은 각각 소스전극(3)과 주사선(4) 및 드레인전극(2)에 형성된 콘택홀을 나타낸다. 신호선(4)에 형성되어 있는 콘택홀(42)은 제1 및 제2실시예와는 달리 주사선(4)의 길이 방향으로 주사선의 폭보다 길게 형성되어 있지 않고, 상기한 신호선(4)이 주사선(5)과 교차하는 부분에 상기한 주사선(5)의 폭보다 긴 거리를 사이에 두고 그 양쪽에 두개가 형성된다. 이는 신호선이 단락된 경우, 콘택홀 형성시 신호선의 단락된 틈을 통하여 에천트(etchant)가 침투해 게이트절연막이 손상되는 것을 방지할 수 있게 하기 위한 것이다. 또한, 신호선(4) 위에는 상기한 두개의 콘택홀(42)과 그 사이 전체에 걸쳐서 ITO가 성막되어 있기 때문에, 신호선(4)은 상기한 콘택홀(42)에 성막된 ITO에 의해 상기한 주사선(5)과 교차부분을 넘어 연결된다. 따라서, 신호선(4)은 주사선(5)의 단차에 의해 단선이 발생되어도 콘택홀(42)에 성막된 ITO에 의해 신호선(4)의 양쪽이 연결되게 된다.
그리고, 소스전극(3) 위에는 콘택홀이 2개가 형성된다. 화소영역의 소스전극(3)에는 종래의 박막트랜지스터 배열기판과 같이 콘택홀(11)이 형성되어 소스전극(3)과 화소전극(6)이 접속되며, 반도체층의 경계부분 위에 성막된 콘택홀(41)의 ITO는 반도체층의 단차에 의해 소스전극(3)이 단선되는 것을 보완해 준다. 또한, 드레인전극(2) 위의 콘택홀(43)은 반도체층의 경계부분에 형성되어 상기한 드레인 전극(2)이 단선되는 것을 방지해 둔다.
본 발명은 상기한 바와 같이 화소전극으로 사용되는 ITO를 리던던시로서 신호선의 주사선과 교차하는 부분에 성막하며, 또한 반도체층의 경계위, 드레인전극 및 소스전극에도 성막하였으므로 주사선 및 반도체층의 단차에 의해 단선이 발생할 때에도 상기한 ITO막이 그 역할을 대신하므로 단선이 방지되어 액정표시장치 배열기판의 수율이 향상된다.
본 발명의 상세한 설명에는 비록 바람직한 실시예만이 예시되어 있지만, 본 발명이 상기한 바람직한 실시예에만 한정되는 것은 아니다. 예를 들면, 상기한 실시예와는 달리 콘택홀을 신호선의 길이방향 전체에 걸쳐서 형성하거나 신호선과 드레인전극에 형성되는 콘택홀을 하나의 콘택홀로 형성하는 등의 본 발명의 개념을 이용한 어떠한 구성도 본 발명이 속하는 기술분야에 종사하는 사람이라면 누구나 용이하게 창작해 낼 수 있을 것이다. 또한, 상세한 설명에서 도면 등에 주사선과 신호선 사이에 절연막만이 적층되어 있는 구조로 되어 있지만, 반도체층 등이 추가로 적층된 구조에서도 본 발명의 개념은 동일하게 적용된다. 따라서, 본 발명의 권리의 범위는 상기한 상세한 설명에 의해 결정될 것이 아니라 첨부하는 특허청구의 범위에 의해 정해져야만 할 것이다.

Claims (13)

  1. 기판과, 상기한 기판에 형성된 게이트전극 및 주사선과, 게이트전극 및 주사선 위에 형성된 절연막과, 상기한 게이트전극 위의 절연막 위에 형성된 반도체층과, 상기한 반도체층 위에 형성된 드레인전극 및 소스전극과, 상기한 절연막 위에 형성되어 상기한 드레인전극과 연결되고 상기한 주사선과 교차하는 신호선과, 상기한 막들이 성막된 기판에 성막되어 상기한 소스전극상에 제1콘택홀을 가지며, 상기한 주사선과 신호선의 교차부의 신호선 위에 제2콘택홀을 가지는 보호막과, 상기한 제1콘택홀을 통해 상기한 소스전극과 접속되는 상기한 보호막 위의 화소전극과, 상기한 제2콘택홀에 성막된 리던던시로 구성된 액정표시장치의 배열기판.
  2. 제1항에 있어서, 상기한 반도체층이 상기한 주사선 위의 절연막 위에도 형성되는 것을 특징으로 하는 액정표시장치의 배열기판.
  3. 제1항에 있어서, 상기한 제1콘택홀이 상기한 반도체층의 경계위의 소스전극 부분까지 형성되고, 상기한 제1콘택홀 전체에 투명전극물질이 성막되는 것을 특징으로 하는 액정표시장치의 배열기판.
  4. 제1항에 있어서, 상기한 제1콘택홀이 상기한 반도체층의 소스전극과 중첩되는 영역과 중첩되지 않는 영역에 분리되어 형성되며, 상기한 콘택홀이 리던던시로 상호 연결되는 것을 특징으로 하는 액정표시장치의 배열기판.
  5. 제1항에 있어서, 상기한 제2콘택홀이 신호선의 길이방향으로 상기 주사선의 폭보다 길게 형성되는 것을 특징으로 하는 액정표시장치의 배열기판.
  6. 제1항에 있어서, 상기한 제2콘택홀이 상기한 주사선 양측의 신호선 위에 분리되어 형성되고, 상기한 분리된 콘택홀이 리던던시로 상호 연결되는 것을 특징으로 하는 액정표시장치의 배열기판.
  7. 제1항에 있어서, 상기한 제2콘택홀에 성막된 리던던시가 투명전극물질인 것을 특징으로 하는 액정표시장치의 배열기판.
  8. 제1항에 있어서, 상기한 드레인전극 위의 보호막에 제3콘택홀이 형성되며, 상기한 제3콘택홀에 리던던시가 성막되는 것을 특징으로 하는 액정표시장치의 배열기판.
  9. 제8항에 있어서, 상기한 제3콘택홀이 상기한 반도체층과 드레인전극이 중첩되는 영역과 중첩되지 않는 영역에 분리되어 형성되고, 상기한 분리된 콘택홀이 리던던시로 상호 연결되는 것을 특징으로 하는 액정표시장치의 배열기판.
  10. 기판위에 게이트전극 및 주사선을 형성하는 단계와, 상기한 게이트전극 및 주사선위에 절연막을 형성하는 단계와, 상기한 게이트전극 위의 절연막위에 반도체층을 형성하는 단계와, 상기한 반도체층 위에 드레인전극 및 소스전극은 형성하는 단계와, 상기한 절연막 위에 상기한 드레인전극과 연결되고 상기한 주사선과 교차하는 신호선을 형성하는 단계와, 상기한 막들이 성막된 기판위에 보호막을 성막한 후 패터닝하여 상기한 소스전극 위에 제1콘택홀을 형성하고 주사선과 신호선의 교차부의 신호선상에 제2콘택홀을 형성하는 단계와, 상기한 보호막위에 상기한 제1콘택홀을 통하여 소스전극과 접속되는 화소전극을 형성하고, 상기한 제2콘택홀에 리던던시를 성막하는 단계로 구성된 액정표시장치의 배열기판 제조방법.
  11. 제10항에 있어서, 상기한 제2콘택홀을 신호선의 길이방향으로 상기한 주사선의 폭보다 길게 형성하는 것을 특징으로 하는 액정표시장치의 배열기판 제조방법.
  12. 제10항에 있어서, 상기한 제2콘택홀을 상기한 주사선의 양측의 신호선 위에 분리하여 형성하고, 상기한 분리된 콘택홀을 리던던시로 상호 연결하는 것을 특징으로 하는 액정표시장치의 배열기판 제조방법.
  13. 제10항에 있어서, 상기한 제2콘택홀에 투명전극물질로 리던던시를 성막하는 것을 특징으로 하는 액정표시장치의 배열기판 제조방법.
KR1019950069080A 1995-12-30 1995-12-30 액정표시장치의 배열기판 및 그 제조방법 KR0181781B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950069080A KR0181781B1 (ko) 1995-12-30 1995-12-30 액정표시장치의 배열기판 및 그 제조방법
US08/665,539 US5905549A (en) 1995-12-30 1996-06-18 Redundant conductor structure for an LCD and method for formation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069080A KR0181781B1 (ko) 1995-12-30 1995-12-30 액정표시장치의 배열기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970048752A KR970048752A (ko) 1997-07-29
KR0181781B1 true KR0181781B1 (ko) 1999-05-01

Family

ID=19448297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069080A KR0181781B1 (ko) 1995-12-30 1995-12-30 액정표시장치의 배열기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US5905549A (ko)
KR (1) KR0181781B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488338B1 (ko) * 2000-05-09 2005-05-10 엘지.필립스 엘시디 주식회사 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100621534B1 (ko) * 1999-08-02 2006-09-12 엘지.필립스 엘시디 주식회사 액정 표시장치
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
JP2003066488A (ja) * 2001-08-30 2003-03-05 Hitachi Ltd 液晶表示装置
US7023016B2 (en) * 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100980020B1 (ko) * 2003-08-28 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102754022B (zh) 2010-02-26 2016-11-09 株式会社半导体能源研究所 液晶显示装置
KR101853033B1 (ko) 2011-07-11 2018-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2605442B1 (fr) * 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
JPS63186216A (ja) * 1987-01-28 1988-08-01 Nec Corp アクテイブマトリツクス液晶表示器
JPH0812358B2 (ja) * 1988-07-08 1996-02-07 シャープ株式会社 薄膜トランジスタアレイ
US5148301A (en) * 1990-02-27 1992-09-15 Casio Computer Co., Ltd. Liquid crystal display device having a driving circuit inside the seal boundary
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
US5559345A (en) * 1994-12-20 1996-09-24 Goldstar Co., Ltd. Thin film transistor having redundant metal patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488338B1 (ko) * 2000-05-09 2005-05-10 엘지.필립스 엘시디 주식회사 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법

Also Published As

Publication number Publication date
US5905549A (en) 1999-05-18
KR970048752A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
JP2616160B2 (ja) 薄膜電界効果型トランジスタ素子アレイ
KR100333983B1 (ko) 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
US6825907B2 (en) TFT array substrate, and liquid crystal display device using the same
US6459464B1 (en) Liquid crystal display device with reduced weighting trace defects
KR0181781B1 (ko) 액정표시장치의 배열기판 및 그 제조방법
JPH0720489A (ja) マトリックス型表示装置
US6876404B2 (en) Liquid crystal display device and fabricating method thereof
US6683660B1 (en) Active matrix liquid crystal display and method of making the same
JPH05142570A (ja) アクテイブマトリクス基板
US6791652B2 (en) Array substrate for IPS mode liquid crystal display device and method for fabricating the same
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US6356319B1 (en) Liquid crystal display device and method of manufacturing the same
KR20010056591A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JPH028821A (ja) アクティブマトリックス基板
JP2001021916A (ja) マトリクスアレイ基板
KR100318534B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100650981B1 (ko) 박막트랜지스터 액정표시장치용 어레이기판 제조방법
KR100488338B1 (ko) 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법
KR20020011574A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JPH0690373B2 (ja) アクティブマトリクス基板
KR100635945B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH06258665A (ja) 液晶パネルの製造方法
KR100482343B1 (ko) 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법
KR100265567B1 (ko) 액정표시소자및그의제조방법
JP2690404B2 (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 17

EXPY Expiration of term