JP2010075467A - Image display device and game machine - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image display device for efficiently generating data of a plurality of images to be respectively displayed, and to provide a game machine. <P>SOLUTION: The image display device 4 for displaying the images includes: an image generating means (VDP) 456 for generating first data and second data being respective kinds of image data, and successively outputting by each line, an image signal according to line data where data for the portion of one line of the second data is connected to data for the portion of one line of the first data; a transmission path T1 connected to the image generating means 456, so as to transmit the image signal; first display means (a main display device) 41 connected to the transmission path T1, so as to display the image according to the first data, based on the image signal to be inputted; a distributing means (a distributing circuit) 457 connected to the transmission path T1, so as to acquire the second data, based on the image signal to be inputted, and to output the second data; and second display means 42 to 44 for displaying the images according to the second data which is outputted by the distributing means 457. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、画像を表示する画像表示装置、及び、当該画像表示装置を備える遊技機に関する。   The present invention relates to an image display device that displays an image, and a gaming machine including the image display device.

従来、パチンコ機、パチスロ機及びピンボール機等の遊技機が知られている。これらのうち、パチンコ機は、遊技球が落下しつつ移動する遊技領域を有する遊技盤を備え、当該遊技盤に設けられた入賞口に遊技球が入賞した場合に、所定数の遊技球を払い出すものである。このようなパチンコ機として、遊技中画像を表示する画像表示装置を備えた遊技機が知られている（例えば、特許文献１参照）。
この特許文献１に記載の遊技機（パチンコ遊技機）では、画像表示装置は、遊技盤に対応する寸法を有し、当該遊技盤の背面側に設けられている。そして、遊技者は、遊技領域に対応する透光性領域を介して、画像表示装置により表示された画像を観察する。このような構成によれば、寸法の大きな遊技中画像（演出画像）を楽しむことができ、遊技機の興趣を高めることができる。 Conventionally, gaming machines such as a pachinko machine, a pachislot machine, and a pinball machine are known. Among these, the pachinko machine has a game board having a game area in which the game ball moves while falling, and when a game ball wins a winning opening provided in the game board, a predetermined number of game balls are paid out. It is something to be issued. As such a pachinko machine, a gaming machine including an image display device that displays an image during gaming is known (see, for example, Patent Document 1).
In the gaming machine (pachinko gaming machine) described in Patent Document 1, the image display device has a size corresponding to the gaming board and is provided on the back side of the gaming board. Then, the player observes the image displayed by the image display device through the translucent area corresponding to the game area. According to such a configuration, it is possible to enjoy a large game-in-game image (effect image), and to enhance the interest of the gaming machine.

特開２００８−１１９１０４号公報JP 2008-119104 A

しかしながら、このような大きな表示面積を有する画像表示装置は高価であるので、遊技機の製造コストが増大してしまう。このため、小さな表示面積を有する比較的安価な画像表示装置を複数備える構成を提案することができる。しかしながら、それぞれ画像を表示する複数の画像表示装置がそれぞれ画像データを個別に生成することは、効率が悪いという問題がある。   However, since an image display device having such a large display area is expensive, the manufacturing cost of the gaming machine increases. For this reason, a configuration including a plurality of relatively inexpensive image display devices having a small display area can be proposed. However, it is inefficient that a plurality of image display devices each displaying an image individually generate image data.

本発明の目的は、それぞれ表示される複数の画像のデータを効率よく生成することができる画像表示装置及び遊技機を提供することである。   An object of the present invention is to provide an image display device and a gaming machine that can efficiently generate data of a plurality of images to be displayed.

前記した目的を達成するために、本発明の画像表示装置は、画像を表示する画像表示装置であって、それぞれ画像データである第１データ及び第２データを生成し、前記第１データの１ライン分のデータに前記第２データの１ライン分のデータを繋げたラインデータに応じた画像信号を、ライン毎に順次出力する画像生成手段と、前記画像生成手段に接続され、前記画像信号が伝送される伝送路と、前記伝送路に接続され、入力される前記画像信号に基づいて、前記第１データに応じた画像を表示する第１表示手段と、前記伝送路に接続され、入力される前記画像信号に基づいて前記第２データを取得し、当該第２データを出力する分配手段と、前記分配手段により出力された前記第２データに応じた画像を表示する第２表示手段と、を備えることを特徴とする。   In order to achieve the above-described object, an image display device of the present invention is an image display device that displays an image, and generates first data and second data that are image data, respectively. An image signal corresponding to the line data obtained by connecting the data for one line of the second data to the data for the line is sequentially output for each line, and the image signal is connected to the image generation means. A transmission path to be transmitted; a first display means for displaying an image according to the first data based on the input image signal connected to the transmission path; and connected to and input to the transmission path. Distribution means for obtaining the second data based on the image signal and outputting the second data; second display means for displaying an image according to the second data output by the distribution means; With It is characterized in.

本発明によれば、画像生成手段は、第１データの１ライン分のデータに第２データの１ライン分のデータを繋げたラインデータに応じた画像信号を、ラインデータ毎に伝送路に出力する。この画像信号は、伝送路を介して第１表示手段に順次入力され、当該第１表示手段は、当該画像信号に基づいて、第１データに応じた画像を表示する。一方、画像生成手段により出力された画像信号は、同じく伝送路を介して分配手段に入力され、当該分配手段は、入力された画像信号に基づいて第２データを取得及び出力する。そして、第２表示手段は、当該第２データに応じた画像を表示する。   According to the present invention, the image generation means outputs an image signal corresponding to the line data obtained by connecting the data for one line of the second data to the data for one line of the first data to the transmission path for each line data. To do. The image signals are sequentially input to the first display unit via the transmission path, and the first display unit displays an image corresponding to the first data based on the image signal. On the other hand, the image signal output by the image generation unit is also input to the distribution unit via the transmission line, and the distribution unit acquires and outputs the second data based on the input image signal. Then, the second display means displays an image corresponding to the second data.

これによれば、第１表示手段及び第２表示手段によりそれぞれ表示される画像のデータ（第１データ及び第２データ）を、１つの画像生成手段により生成することができる。従って、第１表示手段及び第２表示手段によりそれぞれ表示される画像のデータを、それぞれ個別の画像生成手段により生成する場合に比べ、当該各画像のデータを効率よく生成することができる。   According to this, the image data (first data and second data) respectively displayed by the first display unit and the second display unit can be generated by one image generation unit. Therefore, the data of each image can be efficiently generated as compared with the case where the image data respectively displayed by the first display means and the second display means is generated by the individual image generation means.

また、本発明によれば、画像生成手段と第１表示手段とを接続する伝送路が、当該伝送路の途中で分岐され、画像生成手段と分配手段とが接続される。これによれば、従来のように、画像生成手段と第１表示手段とが一対一となるように、これらを接続することができるほか、画像生成手段から出力された画像信号が、当該伝送路を介して分配手段に入力されるので、第２表示手段による画像表示を行うことができる。従って、画像生成手段から出力された画像信号から第１データ及び第２データをそれぞれ抽出し、当該各データを第１表示手段及び第２表示手段にそれぞれ出力する構成を設ける必要がないので、画像表示装置の構成を簡略化することができる。また、画像生成手段と第１表示手段とを接続する伝送路に、分配手段及び第２表示手段を追加するかのように、画像表示装置を構成することができるので、当該画像表示装置の設計自由度を向上することができる。   According to the present invention, the transmission path connecting the image generation means and the first display means is branched in the middle of the transmission path, and the image generation means and the distribution means are connected. According to this, as in the prior art, the image generating means and the first display means can be connected so that they are in a one-to-one relationship, and the image signal output from the image generating means Therefore, the image can be displayed by the second display means. Accordingly, it is not necessary to provide a configuration for extracting the first data and the second data from the image signal output from the image generation unit and outputting the data to the first display unit and the second display unit, respectively. The configuration of the display device can be simplified. In addition, since the image display apparatus can be configured as if the distribution means and the second display means are added to the transmission path connecting the image generation means and the first display means, the design of the image display apparatus The degree of freedom can be improved.

本発明では、前記分配手段は、前記画像信号のうちの少なくとも前記第２データが含まれる部位をサンプリングするサンプリング実行部と、前記サンプリング実行部によりサンプリングされた１ライン分の前記第２データを、前記第２表示手段に出力するデータ出力部と、を備えることが好ましい。   In the present invention, the distribution means samples a sampling execution unit that samples at least a portion of the image signal including the second data, and the second data for one line sampled by the sampling execution unit, And a data output unit for outputting to the second display means.

本発明によれば、サンプリング実行部が、入力される画像信号のうち、少なくとも第２データが含まれる部位をサンプリングし、データ出力部が、サンプリングされた１ライン分の第２データを出力することにより、第１データ及び第２データが含まれる画像信号から、適切に第２データを抽出して第２表示手段に送信することができる。従って、第２表示手段による画像表示を適切に行うことができる。   According to the present invention, the sampling execution unit samples at least a portion including the second data in the input image signal, and the data output unit outputs the sampled second data for one line. Thus, the second data can be appropriately extracted from the image signal including the first data and the second data and transmitted to the second display means. Therefore, the image display by the second display means can be performed appropriately.

本発明では、前記分配手段は、前記第２データの１ライン分のデータサイズに応じた記憶容量を有する記憶手段を備え、前記サンプリング実行部は、前記画像信号をサンプリングしたデータを前記記憶手段に記憶させることが好ましい。   In the present invention, the distribution unit includes a storage unit having a storage capacity corresponding to the data size of one line of the second data, and the sampling execution unit stores data obtained by sampling the image signal in the storage unit. It is preferable to memorize.

このような記憶手段としては、リングバッファ及びＦＩＦＯ形式のメモリを例示することができる。
本発明によれば、サンプリング実行部により抽出されたデータは、第２データの１ライン分のデータサイズに応じた記憶容量を有する記憶手段に記憶される。この際、サンプリング実行部は、記憶手段の記憶容量を越えた場合に、入力順に更新されるようにデータを記憶させれば、ラインデータの末端に応じて画像信号のサンプリングを終了することにより、第２データのみを記憶手段に記憶させることができる。従って、画像信号からの第２データの抽出を適切かつ容易に行うことができ、データ出力部により、第２データのみを確実に第２表示手段に出力することができる。 Examples of such storage means include a ring buffer and a FIFO type memory.
According to the present invention, the data extracted by the sampling execution unit is stored in the storage unit having a storage capacity corresponding to the data size of one line of the second data. At this time, if the sampling execution unit stores the data to be updated in the input order when the storage capacity of the storage unit is exceeded, the sampling execution unit ends sampling of the image signal according to the end of the line data, Only the second data can be stored in the storage means. Accordingly, the second data can be extracted from the image signal appropriately and easily, and only the second data can be reliably output to the second display means by the data output unit.

本発明では、前記分配手段は、前記画像生成手段による１ライン分の前記ラインデータに応じた前記画像信号の出力期間が終了すると、前記サンプリング実行部によりサンプリングされた１ライン分の前記第２データを取得するデータ取得部と、前記データ取得部による前記第２データの取得後に、前記サンプリング実行部に対して、サンプリングを許可する許可信号を出力する許可信号出力部とを備え、前記サンプリング実行部は、前記出力期間が終了すると、前記画像信号のサンプリングを停止し、前記許可信号が入力されると、前記画像信号のサンプリングを実行し、前記データ出力部は、前記データ取得部により取得された前記第２データを出力することが好ましい。   In the present invention, the distribution means, when the output period of the image signal corresponding to the line data for one line by the image generation means ends, the second data for one line sampled by the sampling execution unit. A data acquisition unit that acquires the second data by the data acquisition unit, and a permission signal output unit that outputs a permission signal that permits sampling to the sampling execution unit, the sampling execution unit Stops the sampling of the image signal when the output period ends, executes the sampling of the image signal when the permission signal is input, and the data output unit is acquired by the data acquisition unit It is preferable to output the second data.

ここで、画像生成手段による１ライン分のラインデータに応じた画像信号の出力期間は、例えば、当該出力期間に応じてローレベルとなり、当該画像信号の非出力期間に応じてハイレベルとなるデータイネーブル信号を、画像生成手段から取得することにより判定することができる。
本発明によれば、サンプリング実行部は、画像生成手段による１ライン分のラインデータに応じた画像信号の入力が停止された場合に、当該画像信号のサンプリングを停止する。また、サンプリング実行部は、サンプリングされた第２データの取得がデータ取得部により行われ、許可信号出力部から許可信号が入力されると、サンプリングを再開する。これによれば、入力される画像信号の終端にて確実にサンプリングを停止することができるので、第２データの抽出を確実に行うことができるほか、抽出された第２データが、次のラインデータに応じた画像信号がサンプリングされることにより、更新されてしまうことを防ぐことができる。従って、各ラインデータに対応する画像信号から、第２データを適切に取得することができる。特に、分配手段が、前述の記憶手段を備えている場合には、第２データのみを確実に記憶手段に記憶させることができ、当該第２データの取得を確実かつ適切に行うことができる。 Here, the output period of the image signal according to the line data for one line by the image generation means is, for example, data that becomes low level according to the output period and becomes high level according to the non-output period of the image signal. The enable signal can be determined by obtaining it from the image generating means.
According to the present invention, the sampling execution unit stops the sampling of the image signal when the input of the image signal corresponding to the line data for one line by the image generation unit is stopped. The sampling execution unit resumes sampling when the sampled second data is acquired by the data acquisition unit and a permission signal is input from the permission signal output unit. According to this, since sampling can be surely stopped at the end of the input image signal, the second data can be reliably extracted, and the extracted second data is transferred to the next line. It is possible to prevent the image signal corresponding to the data from being updated by being sampled. Therefore, the second data can be appropriately acquired from the image signal corresponding to each line data. In particular, when the distribution unit includes the storage unit described above, only the second data can be reliably stored in the storage unit, and the acquisition of the second data can be performed reliably and appropriately.

本発明では、前記第２表示手段は、それぞれ入力される画像データに応じた画像を表示する複数の表示器を備え、前記第２データは、それぞれ所定のライン数を有する複数の画像データにより構成され、前記分配手段は、前記画像生成手段による１ライン分の前記ラインデータに応じた前記画像信号の出力期間が終了した回数を、前記第２データの入力済みライン数として計数するライン計数部を備え、前記データ出力部は、前記入力済みライン数に基づいて、取得された１ライン分の前記第２データを前記複数の表示器のいずれかに出力することが好ましい。   In the present invention, the second display means includes a plurality of displays for displaying images corresponding to the input image data, and the second data is composed of a plurality of image data each having a predetermined number of lines. And the distribution unit includes a line counting unit that counts the number of times that the output period of the image signal corresponding to the line data for one line by the image generation unit is completed as the number of input lines of the second data. The data output unit preferably outputs the acquired second data for one line to any one of the plurality of indicators based on the number of input lines.

本発明によれば、ライン計数部により計数される入力済みライン数に基づいて、データ出力部が、第２表示手段を構成する複数の表示器のうちのいずれかに第２データを出力する。これによれば、各表示器に表示させる画像のデータを、それぞれの表示器に適切に出力することができる。従って、第２表示手段が、それぞれ画像を表示する表示器を複数備えているので、画像表示装置の汎用性を高めることができるほか、当該各表示器により表示される画像のデータを適切に分配することができ、当該画像を適切に表示することができる。   According to the present invention, the data output unit outputs the second data to any one of the plurality of indicators constituting the second display unit based on the number of input lines counted by the line counting unit. According to this, the data of the image displayed on each display can be appropriately output to each display. Accordingly, since the second display means includes a plurality of displays for displaying images, the versatility of the image display device can be improved and the image data displayed by the respective displays can be appropriately distributed. And the image can be appropriately displayed.

本発明では、前記第１表示手段は、前記画像生成手段による１ライン分の前記ラインデータに応じた前記画像信号の出力期間に、入力される当該画像信号から、当該第１表示手段で表示可能な１ライン分の信号を取得して、当該信号に応じた画像を表示することが好ましい。   In the present invention, the first display means can display on the first display means from the input image signal during the output period of the image signal corresponding to the line data for one line by the image generating means. It is preferable to acquire a signal corresponding to one line and display an image corresponding to the signal.

本発明によれば、第１データの１ライン分のピクセル数と、第１表示手段にて表示可能な１ライン分のピクセル数とが同じであれば、第１表示手段が、入力される画像信号から、第１データに応じた画像信号を確実に取得することができる。そして、当該画像信号に応じた画像を表示することにより、第１表示手段は、第１データに応じた画像を表示することができる。従って、入力される画像信号をサンプリングなどの信号変調や加工をする必要がないので、画像表示装置の構成及び処理を簡略化することができる。   According to the present invention, if the number of pixels for one line of the first data is the same as the number of pixels for one line that can be displayed by the first display means, the first display means inputs the image to be input. An image signal corresponding to the first data can be reliably acquired from the signal. Then, by displaying an image according to the image signal, the first display means can display an image according to the first data. Accordingly, since it is not necessary to perform signal modulation or processing such as sampling on the input image signal, the configuration and processing of the image display apparatus can be simplified.

本発明では、前記分配手段は、取得された前記第２データを圧縮して出力し、前記第２表示手段は、圧縮された前記第２データを復元し、復元された前記第２データに応じた画像を表示させる処理回路を備えることが好ましい。
本発明によれば、第２表示手段は、分配手段により圧縮された第２データを復元する処理回路を備えていることにより、第２表示手段に出力されるデータ量を削減することができる。従って、分配手段により出力される第２データの遅延の発生を抑制することができ、当該第２データに応じた画像を第２表示手段により適切に表示することができる。 In the present invention, the distribution means compresses and outputs the acquired second data, and the second display means restores the compressed second data and responds to the restored second data. It is preferable to include a processing circuit for displaying the image.
According to the present invention, the second display means includes the processing circuit for restoring the second data compressed by the distribution means, so that the amount of data output to the second display means can be reduced. Accordingly, it is possible to suppress the delay of the second data output from the distribution unit, and it is possible to appropriately display the image corresponding to the second data on the second display unit.

また、本発明の遊技機は、所定の遊技領域を有する遊技機であって、前述の画像表示装置を備えることを特徴とする。
本発明によれば、前述の画像表示装置と同様の効果を奏することができるほか、複数の表示手段による画像表示が可能となるので、遊技機による演出を多様化することができ、当該遊技機の興趣を高めることができる。 A gaming machine according to the present invention is a gaming machine having a predetermined gaming area, and includes the above-described image display device.
According to the present invention, the same effects as those of the above-described image display device can be obtained, and since an image can be displayed by a plurality of display means, the effects by the gaming machine can be diversified. Can enhance the interest of

〔１．第１実施形態〕
以下、本発明の第１実施形態を図面に基づいて説明する。
〔遊技機の全体構成〕
図１は、本実施形態に係る遊技機１を示す斜視図である。
本実施形態に係る遊技機１は、パチンコ機として構成され、ハンドル３５の操作に応じて射出された遊技球が、遊技盤３１の盤面に沿って落下しつつ移動し、当該遊技球が入賞口に入賞した場合には、所定数の遊技球を払い出すものである。この遊技機１は、図１に示すように、枠体２と、当該枠体２に一端が回動自在に支持され、かつ、当該枠体２により背面側が覆われる遊技機本体３と、枠体２内に収納される射出装置（図示省略）、制御装置５及び払出装置６（ともに図２参照）とを備えて構成されている。 [1. First Embodiment]
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, a first embodiment of the invention will be described with reference to the drawings.
[Overall configuration of gaming machine]
FIG. 1 is a perspective view showing a gaming machine 1 according to the present embodiment.
The gaming machine 1 according to the present embodiment is configured as a pachinko machine, and a game ball ejected in response to an operation of the handle 35 moves while falling along the board surface of the game board 31, and the game ball is a prize opening. When a prize is won, a predetermined number of game balls are paid out. As shown in FIG. 1, the gaming machine 1 includes a frame body 2, a gaming machine main body 3 whose one end is rotatably supported by the frame body 2, and whose back side is covered by the frame body 2, An injection device (not shown) accommodated in the body 2, a control device 5 and a dispensing device 6 (both see FIG. 2) are provided.

〔遊技機本体の構成〕
遊技機本体３は、遊技盤３１、当該遊技盤３１の前面側（遊技者に対向する側）を覆う透明カバー３２、上皿３３、下皿３４及びハンドル３５を備えている。
このうち、上皿３３及び下皿３４は、遊技機本体３の前面側における略中央及び下方にそれぞれ設けられ、これら上皿３３及び下皿３４には、払出口３３１，３４１を介して払出装置６（図２参照）により遊技球がそれぞれ払い出される。
ハンドル３５は、遊技機本体３の前面における右側下方に回動自在に設けられている。このハンドル３５が回動されると、当該ハンドル３５の回動角に応じた強さで、射出装置（図示省略）が遊技球を射出する。 [Configuration of the machine body]
The gaming machine main body 3 includes a gaming board 31, a transparent cover 32 that covers the front side of the gaming board 31 (side facing the player), an upper dish 33, a lower dish 34, and a handle 35.
Among these, the upper plate 33 and the lower plate 34 are respectively provided substantially at the center and the lower side on the front side of the gaming machine body 3, and the upper plate 33 and the lower plate 34 are provided with a payout device via payout ports 331 and 341. 6 (see FIG. 2), each game ball is paid out.
The handle 35 is rotatably provided on the lower right side of the front surface of the gaming machine body 3. When the handle 35 is rotated, an injection device (not shown) injects a game ball with a strength corresponding to the rotation angle of the handle 35.

〔遊技盤の構成〕
遊技盤３１は、遊技機本体３の前面側上方に設けられており、当該遊技盤３１は、遊技領域３１Ａが形成されたゲージ盤３１１、パネル３１Ｂ及び画像表示装置４を備えている。
このうち、パネル３１Ｂは、中央に略円形状の開口３１Ｂ１を有する略矩形板状であり、ゲージ盤３１１の前面側に配置される。この開口３１Ｂ１の内側に対応するゲージ盤３１１の略円形状の領域が、遊技領域３１Ａとして形成され、射出装置により射出された遊技球が、パネル３１Ｂに形成されたレール３１Ｂ２により、遊技領域３１Ａ内に案内される。 [Composition of game board]
The game board 31 is provided above the front side of the gaming machine main body 3, and the game board 31 includes a gauge board 311, a panel 31B, and an image display device 4 in which a game area 31A is formed.
Among these, the panel 31 </ b> B has a substantially rectangular plate shape having a substantially circular opening 31 </ b> B <b> 1 at the center, and is disposed on the front side of the gauge board 311. A substantially circular area of the gauge board 311 corresponding to the inside of the opening 31B1 is formed as a game area 31A, and a game ball ejected by the ejection device is placed in the game area 31A by a rail 31B2 formed on the panel 31B. Be guided to.

このような遊技領域３１Ａには、適所に遊技球の軌道を変更する複数の釘３１２が配設されている。また、遊技領域３１Ａの略中央には、略横長長方形状の開口３１３が形成され、当該開口３１３には、透明カバー３１４が嵌め込まれている。この透明カバー３１４の背面側には、後述する画像表示装置４を構成するメイン表示器４１が配置され、当該メイン表示器４１による表示画像は、透明カバー３１４を介して観察される。更に、開口３１３の左側及び右側には、当該開口３１３より寸法の小さい開口３１５がそれぞれ形成され、当該各開口３１５にも、透明カバー３１６が嵌め込まれている。これら各透明カバー３１６の背面側には、同様に、後述する画像表示装置４を構成するサブ表示器４２，４３が、それぞれ配置されている。   In such a game area 31A, a plurality of nails 312 for changing the trajectory of the game ball are arranged at appropriate positions. Also, a substantially horizontally long rectangular opening 313 is formed in the approximate center of the game area 31 </ b> A, and a transparent cover 314 is fitted into the opening 313. On the back side of the transparent cover 314, a main display 41 constituting an image display device 4 described later is disposed, and a display image by the main display 41 is observed through the transparent cover 314. Further, openings 315 having smaller dimensions than the openings 313 are formed on the left and right sides of the openings 313, respectively, and the transparent cover 316 is fitted into each of the openings 315. Similarly, on the back side of each transparent cover 316, sub-displays 42 and 43 constituting the image display device 4 described later are respectively arranged.

開口３１３の下方略中央には、遊技球が入賞すると、遊技機１全体を制御する制御装置５（図２参照）に抽選処理を実行させる入賞口（スタートチャッカー）３１７が設けられている。また、当該入賞口３１７の下方には、当該抽選処理により大当りとなった場合に開放される入賞口（アタッカー）３１８が設けられている。これら入賞口３１７，３１８の内部には、当該入賞口３１７，３１８への遊技球の入賞を検出する入賞センサ３６（図２参照）が設けられており、これら各入賞センサ３６は、遊技球を検出した際に、所定の制御信号を制御装置５に出力する。更に、遊技領域３１Ａの下端には、入賞口３１７，３１８に入賞しなかった遊技球を回収するアウト口３１９が形成されている。
このような遊技盤３１には、図示しない移動手段により、遊技盤３１の盤面に沿って移動するサブ表示器４４が設けられている。このサブ表示器４４は、前述のサブ表示器４２，４３と同様に、画像表示装置４を構成する。 A winning opening (start chucker) 317 is provided at a substantially lower center of the opening 313 to allow the control device 5 (see FIG. 2) that controls the entire gaming machine 1 to execute a lottery process when a game ball wins. Also, below the winning opening 317, there is provided a winning opening (attacker) 318 that is opened when the lottery process is a big hit. A winning sensor 36 (see FIG. 2) for detecting the winning of a game ball to the winning ports 317 and 318 is provided inside the winning ports 317 and 318. Each of the winning sensors 36 receives a game ball. When detected, a predetermined control signal is output to the control device 5. Further, an out port 319 for collecting game balls that have not won the winning ports 317 and 318 is formed at the lower end of the game area 31A.
Such a game board 31 is provided with a sub-display 44 that moves along the board surface of the game board 31 by a moving means (not shown). The sub display 44 constitutes the image display device 4 in the same manner as the sub displays 42 and 43 described above.

図２は、遊技機１の構成を示すブロック図である。
制御装置５は、遊技機１全体の動作を制御するものであり、ＣＰＵ（Central Processing Unit）及びメモリ等が実装された回路基板として構成されている。この制御装置５は、図２に示すように、例えば、入賞センサ３６から制御信号が入力されると、払出装置６を制御して、当該払出装置６により、所定数の遊技球を上皿３３又は下皿３４に払いださせる。また、入賞口３１７に遊技球が入賞した旨の制御信号が入力された場合には、抽選処理を実行するとともに、抽選時画像（リーチ画像を含む）や大当たり画像を表示させるコマンドを画像表示装置４に出力する。 FIG. 2 is a block diagram showing the configuration of the gaming machine 1.
The control device 5 controls the overall operation of the gaming machine 1 and is configured as a circuit board on which a CPU (Central Processing Unit), a memory, and the like are mounted. As shown in FIG. 2, for example, when a control signal is input from the winning sensor 36, the control device 5 controls the payout device 6 so that a predetermined number of game balls are placed on the upper plate 33 by the payout device 6. Or let the lower plate 34 pay out. In addition, when a control signal indicating that a game ball has been won is input to the winning opening 317, a lottery process is executed, and a command for displaying a lottery image (including a reach image) and a jackpot image is displayed on the image display device. 4 is output.

〔画像表示装置の構成〕
画像表示装置４は、制御装置５から入力されるコマンドに応じた画像を表示する。この画像表示装置４は、第１表示手段としてのメイン表示器４１と、第２表示手段としてのサブ表示器４２〜４４と、これら各表示器４１〜４４に表示させる画像のデータを生成して、当該データを出力する画像出力手段４５とを備えている。そして、メイン表示器４１と、サブ表示器４２〜４４とは、それぞれ帯域の異なる２種類の伝送路Ｔ１,Ｔ２により、画像出力手段４５と接続されている。具体的に、メイン表示器４１と画像出力手段４５とを接続する伝送路Ｔ１は、広帯域の伝送路であるパラレルＴＴＬにより構成され、また、各サブ表示器４２〜４４と画像出力手段４５とを接続する伝送路Ｔ２は、ＳＰＩ（Serial Peripheral Interface）或いは光リンク等の配線負荷の小さい狭帯域の伝送路により構成されている。しかしながら、これら伝送路Ｔ１，Ｔ２は、他の形式の伝送路でもよい。 [Configuration of image display device]
The image display device 4 displays an image corresponding to a command input from the control device 5. The image display device 4 generates a main display 41 as a first display means, sub-displays 42 to 44 as second display means, and image data to be displayed on each of the displays 41 to 44. And image output means 45 for outputting the data. The main display 41 and the sub-displays 42 to 44 are connected to the image output means 45 through two types of transmission paths T1 and T2 having different bands. Specifically, the transmission path T1 connecting the main display 41 and the image output means 45 is constituted by a parallel TTL which is a broadband transmission path, and each of the sub-displays 42 to 44 and the image output means 45 are connected. The transmission line T2 to be connected is configured by a narrow band transmission line with a small wiring load such as an SPI (Serial Peripheral Interface) or an optical link. However, these transmission lines T1 and T2 may be other types of transmission lines.

このような伝送路Ｔ２を、ＳＰＩ等の信号線数の少ないケーブル、すなわち、曲げ捻り耐性が高い細いケーブルで構成すれば、当該ケーブルにより接続されたサブ表示器４４を、図示しない移動手段により、ダイナミックに動かしたり回動させたりすることができ、遊技機１の興趣を高めることができる。また、メイン表示器４１に比べて、サブ表示器４２〜４４を画像出力手段４５から大きく離間させて配置することができる。このため、当該画像表示装置４を遊技機１以外の構成（例えば、産業機械及び車両）にも好適に利用することができる。   If such a transmission line T2 is configured by a cable with a small number of signal lines such as SPI, that is, a thin cable having high bending torsion resistance, the sub-display unit 44 connected by the cable is moved by a moving means (not shown). It can be moved and rotated dynamically, and the interest of the gaming machine 1 can be enhanced. Further, the sub-displays 42 to 44 can be arranged far away from the image output means 45 as compared with the main display 41. For this reason, the said image display apparatus 4 can be utilized suitably also for structures (for example, industrial machines and vehicles) other than the gaming machine 1.

〔メイン表示器の構成〕
メイン表示器４１は、ドライバ４１１及びメインパネル４１２を備え、画像出力手段４５から入力される画像信号に応じた画像を形成及び表示する。このうち、ドライバ４１１は、メインパネル４１２を動作させて、当該画像信号に応じた画像を表示させる。この際、詳しくは後述するが、ドライバ４１１には、伝送路Ｔ１を介して、画像出力手段４５により生成されたフレームデータの１ライン分のデータ（ラインデータ）に応じた画像信号が当該ラインデータごとに入力されるほか、ドットクロック信号（以下、「ＤＣ信号」と略す場合がある）、データイネーブル信号（以下、「ＤＥ信号」と略す場合がある）及びＶｓｙｎｃ信号（垂直同期信号）が入力される。そして、ドライバ４１１は、入力された画像信号から、メインパネル４１２の１ラインにて表示可能なピクセル数に対応する部位の信号を取得し、当該信号に基づいて、メインパネル４１２を駆動させる。なお、本実施形態では、メインパネル４１２は、横８００ピクセル、縦６００ピクセルのメイン画像を表示可能な液晶パネルにより構成されているが、有機ＥＬ（electroluminescence）パネル等、他の構成の表示パネルであってもよい。 [Configuration of main display unit]
The main display 41 includes a driver 411 and a main panel 412, and forms and displays an image corresponding to the image signal input from the image output means 45. Among these, the driver 411 operates the main panel 412 to display an image corresponding to the image signal. At this time, as will be described in detail later, an image signal corresponding to one line of data (line data) of the frame data generated by the image output means 45 is transmitted to the driver 411 via the transmission line T1. In addition, a dot clock signal (hereinafter sometimes abbreviated as “DC signal”), a data enable signal (hereinafter sometimes abbreviated as “DE signal”), and a Vsync signal (vertical synchronization signal) are inputted. Is done. Then, the driver 411 acquires a signal of a part corresponding to the number of pixels that can be displayed on one line of the main panel 412 from the input image signal, and drives the main panel 412 based on the signal. In this embodiment, the main panel 412 is configured by a liquid crystal panel capable of displaying a main image having a horizontal size of 800 pixels and a vertical size of 600 pixels. However, the main panel 412 is a display panel having another configuration such as an organic EL (electroluminescence) panel. There may be.

〔サブ表示器の構成〕
サブ表示器４２は、描画回路４２１、フレームバッファ４２２及びサブパネル４２３を備えたモジュールとして構成され、画像出力手段４５から入力される第２データとしてのサブ画像データ（サブ表示器用の画像データ）に応じた画像を表示する。
このうち、描画回路４２１は、入力されるサブ画像データをフレームバッファ４２２上に展開し、展開した画像データにスケーリング等の処理を行った後、当該画像データに応じてサブパネル４２３を駆動させることで、サブパネル４２３にサブ表示器４２用の画像を表示させる。この際、サブ画像データは、後述するデータ出力部４６１６により圧縮された状態で描画回路４２１に入力されるので、描画回路４２１は、当該サブ画像データを復元して、フレームバッファ４２２上に展開する。すなわち、描画回路４２１は、本発明の処理回路に相当する。
サブパネル４２３は、前述のメインパネル４１２と同様に、液晶パネルで構成されているが、他の構成の表示パネルを採用してもよい。
なお、サブ表示器４３，４４は、サブ表示器４２と同様の構成を備えているので、説明を省略する。 [Sub-display configuration]
The sub display 42 is configured as a module including a drawing circuit 421, a frame buffer 422, and a sub panel 423, and corresponds to sub image data (image data for the sub display) as second data input from the image output means 45. Display the image.
Among these, the drawing circuit 421 expands the input sub image data on the frame buffer 422, performs processing such as scaling on the expanded image data, and then drives the sub panel 423 according to the image data. Then, an image for the sub display 42 is displayed on the sub panel 423. At this time, the sub image data is input to the drawing circuit 421 in a compressed state by a data output unit 4616 described later. Therefore, the drawing circuit 421 restores the sub image data and develops it on the frame buffer 422. . That is, the drawing circuit 421 corresponds to the processing circuit of the present invention.
The sub-panel 423 is composed of a liquid crystal panel as in the case of the main panel 412, but a display panel having another configuration may be adopted.
The sub-displays 43 and 44 have the same configuration as that of the sub-display 42 and will not be described.

〔画像出力手段の構成〕
図３は、画像出力手段４５の構成を示すブロック図である。
画像出力手段４５は、前述のコマンドに応じて各表示器４１〜４４に表示させる画像のデータを生成し、メイン表示器４１に画像信号を出力し、また、サブ表示器４２〜４４に画像データを出力する。この画像出力手段４５は、図３に示すように、ファームＲＯＭ（Read Only Memory）４５１、ワークＲＡＭ（Random Access Memory）４５２、制御用ＣＰＵ４５３、ＣＧＲＯＭ（Character Generator ROM）４５４、描画用ＶＲＡＭ（Video RAM）４５５、ＶＤＰ（Video Display processor）４５６及び分配回路４５７を備える。 [Configuration of image output means]
FIG. 3 is a block diagram showing the configuration of the image output means 45.
The image output means 45 generates image data to be displayed on the respective displays 41 to 44 in accordance with the above-described commands, outputs an image signal to the main display 41, and outputs image data to the sub displays 42 to 44. Is output. As shown in FIG. 3, the image output means 45 includes a firmware ROM (Read Only Memory) 451, a work RAM (Random Access Memory) 452, a control CPU 453, a CGROM (Character Generator ROM) 454, a drawing VRAM (Video RAM). 455, a VDP (Video Display processor) 456, and a distribution circuit 457.

ファームＲＯＭ４５１は、制御用ＣＰＵ４５３にて実行されるファームウェア及び各種データを記憶している。
ワークＲＡＭ４５２は、制御用ＣＰＵ４５３の作業メモリであり、ファームＲＯＭ４５１から読み出されたファームウェア及びデータの一部を記憶する。
制御用ＣＰＵ４５３は、制御装置５から入力されるコマンドに応じて、画像出力手段４５を構成する各機能部を制御する。例えば、所定の画像を表示させるコマンドが入力された場合には、制御用ＣＰＵ４５３は、当該コマンドに応じた画像データを生成させる制御信号をＶＤＰ４５６に出力する。 The firmware ROM 451 stores firmware executed by the control CPU 453 and various data.
The work RAM 452 is a working memory of the control CPU 453, and stores a part of firmware and data read from the firmware ROM 451.
The control CPU 453 controls each functional unit constituting the image output unit 45 in accordance with a command input from the control device 5. For example, when a command for displaying a predetermined image is input, the control CPU 453 outputs a control signal for generating image data according to the command to the VDP 456.

ＣＧＲＯＭ４５４は、ＶＤＰ４５６により生成される画像データの素材となる部分画像データを記憶している。
描画用ＶＲＡＭ４５５は、ＶＤＰ４５６による画像データ生成に利用されるビデオメモリである。この描画用ＶＲＡＭ４５５は、ＶＤＰ４５６により生成される１フレーム分の画像データ（フレームデータ）をそれぞれ記憶可能な一対のフレームバッファ４５５Ａ，４５５Ｂを備えたダブルバッファで構成され、ＶＤＰ４５６により、一方のフレームバッファが描画されている間に、他方のフレームバッファから生成した画像データが読み出される。 The CGROM 454 stores partial image data that is a material of image data generated by the VDP 456.
The drawing VRAM 455 is a video memory used for generating image data by the VDP 456. The drawing VRAM 455 includes a double buffer including a pair of frame buffers 455A and 455B that can store image data (frame data) for one frame generated by the VDP 456. One frame buffer is configured by the VDP 456. While being drawn, the image data generated from the other frame buffer is read out.

〔ＶＤＰの構成〕
ＶＤＰ４５６は、本発明の画像生成手段に相当し、ＣＧＲＯＭ４５４に記憶された部分画像データを用いて、描画用ＶＲＡＭ４５５の一方のフレームバッファ上に、制御用ＣＰＵ４５３から入力される制御信号に応じた画像データを生成する。そして、当該ＶＤＰ４５６は、他方のフレームバッファ上に既に生成された画像データに応じた画像信号を、伝送路Ｔ１に出力する。 [Configuration of VDP]
The VDP 456 corresponds to the image generation means of the present invention, and image data corresponding to a control signal input from the control CPU 453 on one frame buffer of the drawing VRAM 455 using the partial image data stored in the CGROM 454. Is generated. Then, the VDP 456 outputs an image signal corresponding to the image data already generated on the other frame buffer to the transmission path T1.

ここで、伝送路Ｔ１について説明する。
伝送路Ｔ１は、前述のようにパラレルＴＴＬで構成されている。この伝送路Ｔ１は、２４ＢｉｔのＲＧＢピクセルデータにより構成されるラインデータに応じた画像信号を伝送する伝送路Ｔ１１と、ＤＣ信号、ＤＥ信号及びＶＳｙｎｃ信号をそれぞれ伝送する伝送路Ｔ１２〜Ｔ１４とを少なくとも備えている。そして、このような伝送路Ｔ１は、ＶＤＰ４５６とメイン表示器４１とを接続するとともに、当該伝送路Ｔ１の途中で分岐して、ＶＤＰ４５６と分配回路４５７とを接続する。 Here, the transmission line T1 will be described.
The transmission line T1 is configured with a parallel TTL as described above. The transmission path T1 includes at least a transmission path T11 that transmits an image signal corresponding to line data composed of 24-bit RGB pixel data, and transmission paths T12 to T14 that respectively transmit a DC signal, a DE signal, and a VSync signal. I have. Such a transmission line T1 connects the VDP 456 and the main display 41, branches in the middle of the transmission line T1, and connects the VDP 456 and the distribution circuit 457.

図４は、ＶＤＰ４５６により生成される画像データの一例を示す図である。なお、図４において、左欄には、生成される画像データの出力期間に略応じてオフ状態（ローレベル）となるＶｓｙｎｃ信号（垂直同期信号）を示し、下欄には、生成される画像データの１ライン分の出力期間に応じてオフ状態（ローレベル）となるＤＥ信号が示されている。
前述のＶＤＰ４５６は、図４に示すように、メイン表示器４１用の画像データ（第１データとしてのメイン画像データＭ）と、サブ表示器４２〜４４用の画像データ（第２データとしてのサブ画像データＳ（Ｓ１〜Ｓ３））とを含む１フレーム分の画像データ（フレームデータＦ）を生成する。 FIG. 4 is a diagram illustrating an example of image data generated by the VDP 456. In FIG. 4, the left column shows a Vsync signal (vertical synchronization signal) that is turned off (low level) approximately in accordance with the output period of the generated image data, and the lower column shows the generated image. A DE signal that is turned off (low level) in accordance with the output period of one line of data is shown.
As shown in FIG. 4, the VDP 456 described above includes image data for the main display 41 (main image data M as the first data) and image data for the sub displays 42 to 44 (sub data as the second data). One frame of image data (frame data F) including the image data S (S1 to S3)) is generated.

具体的に、ＶＤＰ４５６は、横８００ピクセル、縦６００ピクセルのメイン画像データＭと、横３００ピクセル、縦６００ピクセルのサブ画像データＳとが、行方向に繋ぎ合わされた１フレーム分のフレームデータを生成する。そして、ＶＤＰ４５６は、当該フレームデータの１ライン分のラインデータ（水平方向の１ライン分のデータ）、すなわち、メイン画像データＭの１ライン分の画像データにサブ画像データＳの１ライン分の画像データが繋ぎ合わされた１ライン分のラインデータに応じた画像信号を、当該ラインデータごとに伝送路Ｔ１１に出力するとともに、当該ラインデータの出力に合わせて、ＤＣ信号、ＤＥ信号及びＶｓｙｎｃ信号を出力する。なお、サブ画像データＳは、それぞれ横３００ピクセル、縦２００ピクセルのサブ画像データＳ１〜Ｓ３が列方向に連結されて構成されている。   Specifically, the VDP 456 generates frame data for one frame in which main image data M of 800 pixels wide and 600 pixels high and sub image data S of 300 pixels wide and 600 pixels high are connected in the row direction. To do. Then, the VDP 456 is an image of one line of the sub-image data S in line data of one line of the frame data (data of one line in the horizontal direction), that is, image data of one line of the main image data M An image signal corresponding to the line data for one line to which the data is connected is output to the transmission line T11 for each line data, and a DC signal, a DE signal, and a Vsync signal are output in accordance with the output of the line data. To do. The sub image data S is configured by connecting sub image data S1 to S3 each having a horizontal width of 300 pixels and a vertical length of 200 pixels in the column direction.

ＶＤＰ４５６が、上記のようなフレームデータＦの各ラインデータを画像信号として出力する際には、まず、メイン画像データＭの１ライン分のデータに応じた画像信号を出力し、続いて、サブ画像データＳの１ライン分のデータに応じた画像信号を出力する。
この際、ＶＤＰ４５６が伝送路Ｔ１３に出力するＤＥ信号は、当該ラインデータの出力期間に応じてローレベル（オフ状態）となり、当該ラインデータの非出力期間に応じてハイレベル（オン状態）となる。更に、ＶＤＰ４５６が伝送路Ｔ１４に出力するＶｓｙｎｃ信号は、フレームデータＦの各ラインデータの出力期間、及び、当該出力期間の前後に設けられるブランク期間に応じてローレベル（オフ状態）となり、これら以外の期間に応じてハイレベル（オン状態）となる。すなわち、ＤＥ信号のハイレベルからローレベルへの切替タイミングを検出することで、１ライン分のラインデータの出力開始タイミングを検出することができ、また、ローレベルからハイレベルへの切替タイミングを検出することで、１ライン分のラインデータの出力終了タイミングを検出することができる。 When the VDP 456 outputs each line data of the frame data F as described above as an image signal, the VDP 456 first outputs an image signal corresponding to the data for one line of the main image data M, and then the sub image. An image signal corresponding to one line of data S is output.
At this time, the DE signal output from the VDP 456 to the transmission line T13 becomes low level (off state) according to the output period of the line data, and becomes high level (on state) according to the non-output period of the line data. . Further, the Vsync signal output from the VDP 456 to the transmission line T14 becomes low level (off state) according to the output period of each line data of the frame data F and the blank period provided before and after the output period. It becomes a high level (ON state) according to the period. That is, by detecting the switching timing of the DE signal from the high level to the low level, the output start timing of the line data for one line can be detected, and the switching timing from the low level to the high level is detected. By doing so, it is possible to detect the output end timing of line data for one line.

〔分配回路の構成〕
図３に戻り、分配回路４５７は、本発明の分配手段に相当し、ＶＤＰ４５６から入力される１ライン分のラインデータから、サブ画像データＳを取得し、当該サブ画像データＳに含まれるサブ画像データＳ１〜Ｓ３（図４参照）を、それぞれサブ表示器４２〜４４に分配する。この分配回路４５７は、サンプリング回路４５８、リングバッファ４５９、メモリ４６０及び出力用ＣＰＵ４６１を備えている。 [Configuration of distribution circuit]
Returning to FIG. 3, the distribution circuit 457 corresponds to the distribution means of the present invention, acquires the sub image data S from the line data for one line input from the VDP 456, and the sub image data included in the sub image data S Data S1 to S3 (see FIG. 4) are distributed to the sub-displays 42 to 44, respectively. The distribution circuit 457 includes a sampling circuit 458, a ring buffer 459, a memory 460, and an output CPU 461.

〔サンプリング回路の構成〕
図５は、サンプリング回路４５８の構成を示すブロック図である。
サンプリング回路４５８は、出力用ＣＰＵ４６１の制御下で、ＶＤＰ４５６から入力される画像信号をサンプリングする。このサンプリング回路４５８は、図５に示すように、受信判定部４５８１、ＤＣ判定部４５８２、ＤＥ判定部４５８３、サンプリング実行部４５８４及びデータ出力部４５８５を備えている。 [Sampling circuit configuration]
FIG. 5 is a block diagram showing the configuration of the sampling circuit 458.
The sampling circuit 458 samples the image signal input from the VDP 456 under the control of the output CPU 461. As shown in FIG. 5, the sampling circuit 458 includes a reception determination unit 4581, a DC determination unit 4582, a DE determination unit 4583, a sampling execution unit 4584, and a data output unit 4585.

受信判定部４５８１は、後述する出力用ＣＰＵ４６１から許可信号及び取得信号を受信したか否かを、それぞれ判定する。
ＤＣ判定部４５８２及びＤＥ判定部４５８３は、ＤＣ信号及びＤＥ信号がローレベル（オフ状態）であるのか、ハイレベル（オン状態）であるのかを、それぞれ判定する。 The reception determination unit 4581 determines whether or not a permission signal and an acquisition signal are received from an output CPU 461 described later.
The DC determination unit 4582 and the DE determination unit 4583 respectively determine whether the DC signal and the DE signal are at a low level (off state) or a high level (on state).

サンプリング実行部４５８４は、受信判定部４５８１により許可信号を受信したと判定された際に有効となり、ＤＣ判定部４５８２によりＤＣ信号がハイレベルからローレベルに切り替わったと判定された際に、当該ＤＣ信号がローレベルである期間内に入力される画像信号をサンプリングし、抽出した画像データをリングバッファ４５９に記憶させる。また、サンプリング実行部４５８４は、ＤＥ判定部４５８３によりＤＥ信号がローレベルからハイレベルに切り替わったと判定された際に、サンプリングを停止する。このため、リングバッファ４５９には、サンプリング実行部４５８４により抽出された画像データのうち、当該リングバッファ４５９が記憶可能なサイズの画像データが記憶される。
データ出力部４５８５は、受信判定部４５８１により取得信号を受信したと判定された際に、リングバッファ４５９に記憶された画像データ（１ライン分のサブ画像データＳ）を取得して、出力用ＣＰＵ４６１に出力する。 The sampling execution unit 4584 becomes effective when the reception determination unit 4581 determines that the permission signal has been received, and when the DC determination unit 4582 determines that the DC signal has been switched from the high level to the low level, the DC signal The input image signal is sampled within a period in which is at a low level, and the extracted image data is stored in the ring buffer 459. Sampling execution unit 4584 stops sampling when DE determination unit 4583 determines that the DE signal has been switched from a low level to a high level. For this reason, the ring buffer 459 stores image data of a size that can be stored in the ring buffer 459 among the image data extracted by the sampling execution unit 4584.
When the reception determination unit 4581 determines that the acquisition signal has been received, the data output unit 4585 acquires the image data (sub-image data S for one line) stored in the ring buffer 459, and outputs the CPU 461. Output to.

図３に戻り、リングバッファ４５９は、本発明の記憶手段に相当し、サンプリング回路４５８によりサンプリングされた画像データが記憶される。このリングバッファ４５９の記憶容量は、サブ画像データＳの１ライン分のデータを記憶可能な容量に設定されており、本実施形態では、当該記憶容量は、３００ピクセル分のデータを記憶可能な容量に設定されている。このリングバッファ４５９に記憶されたデータは、出力用ＣＰＵ４６１の制御下で、サンプリング回路４５８により取得される。   Returning to FIG. 3, the ring buffer 459 corresponds to the storage means of the present invention, and stores the image data sampled by the sampling circuit 458. The storage capacity of the ring buffer 459 is set to a capacity capable of storing data for one line of the sub image data S. In this embodiment, the storage capacity is a capacity capable of storing data for 300 pixels. Is set to The data stored in the ring buffer 459 is acquired by the sampling circuit 458 under the control of the output CPU 461.

メモリ４６０は、詳しい図示を省略したが、出力用ＣＰＵ４６１の動作に必要な各種プログラム及びデータを記憶するＲＯＭと、当該出力用ＣＰＵ４６１の作業領域であるＲＡＭとを備えている。このうち、ＲＡＭは、出力用ＣＰＵ４６１により取得された画像データが記憶されるＶＲＡＭを有し、当該ＶＲＡＭは、サブ画像データＳ１〜Ｓ３をそれぞれ個別に記憶する記憶領域を有している。   Although not shown in detail, the memory 460 includes a ROM that stores various programs and data necessary for the operation of the output CPU 461 and a RAM that is a work area of the output CPU 461. Among these, the RAM has a VRAM in which image data acquired by the output CPU 461 is stored, and the VRAM has storage areas for storing the sub image data S1 to S3 individually.

〔出力用ＣＰＵの構成〕
図６は、出力用ＣＰＵ４６１の構成を示すブロック図である。
出力用ＣＰＵ４６１は、サンプリング回路４５８を制御するほか、サンプリングされたサブ画像データＳから、サブ画像データＳ１〜Ｓ３をそれぞれサブ表示器４２〜４４に出力する。この出力用ＣＰＵ４６１は、図６に示すように、Ｖｓｙｎｃ判定部４６１１、ＤＥ判定部４６１２、ライン計数部４６１３、データ取得部４６１４、ライン数判定部４６１５、データ出力部４６１６及び許可信号出力部４６１７を備えている。 [Configuration of output CPU]
FIG. 6 is a block diagram showing the configuration of the output CPU 461.
In addition to controlling the sampling circuit 458, the output CPU 461 outputs the sub image data S1 to S3 from the sampled sub image data S to the sub displays 42 to 44, respectively. As shown in FIG. 6, the output CPU 461 includes a Vsync determination unit 4611, a DE determination unit 4612, a line counting unit 4613, a data acquisition unit 4614, a line number determination unit 4615, a data output unit 4616, and a permission signal output unit 4617. I have.

Ｖｓｙｎｃ判定部４６１１及びＤＥ判定部４６１２は、ＶＤＰ４５６から入力されるＶｓｙｎｃ信号及びＤＥ信号が、ローレベルにあるのか、ハイレベルにあるのかを、それぞれ判定する。
ライン計数部４６１３は、Ｖｓｙｎｃ判定部４６１１により、Ｖｓｙｎｃ信号がハイレベルからローレベルとなったと判定されてから、ＤＥ判定部４６１２により、ＤＥ信号がローレベルからハイレベルになったと判定された回数を計数する。この回数は、入力されたフレームデータＦのライン数、すなわち、当該フレームデータＦにおける入力済みライン数に対応する。なお、ライン計数部４６１３は、Ｖｓｙｎｃ判定部４６１１により、Ｖｓｙｎｃ信号がローレベルからハイレベルに切り替わったと判定されると、計数中のライン数をクリアして、「０」から計数する。 The Vsync determining unit 4611 and the DE determining unit 4612 determine whether the Vsync signal and the DE signal input from the VDP 456 are at a low level or a high level, respectively.
The line counting unit 4613 indicates the number of times that the DE determination unit 4612 determines that the DE signal has changed from the low level to the high level after the Vsync determination unit 4611 determines that the Vsync signal has changed from the high level to the low level. Count. This number of times corresponds to the number of lines of the input frame data F, that is, the number of input lines in the frame data F. If the Vsync determination unit 4611 determines that the Vsync signal has been switched from the low level to the high level, the line counting unit 4613 clears the number of lines being counted and starts counting from “0”.

データ取得部４６１４は、Ｖｓｙｎｃ信号がローレベルであると判定されている期間内で、ＤＥ信号がローレベルからハイレベルに切り替わったと判定された場合に、サンプリング回路４５８に取得信号を出力し、当該サンプリング回路４５８を介して、リングバッファ４５９に記憶された画像データを取得する。
ライン数判定部４６１５は、ライン計数部４６１３により計数されているライン数が、サブ画像データＳ１〜Ｓ３の各最終ライン数に達したか否かを判定する。すなわち、ライン数判定部４６１５は、計数されている入力済みライン数と、メモリ４６０に予め記憶されたサブ画像データＳ１〜Ｓ３の各最終ライン数とを比較して、取得された１ライン分の画像データがどのサブ画像データを構成するものであるのかを判定する。なお、サブ画像データＳ３の最終ライン数は、フレームデータＦの最終ライン数に対応する。 The data acquisition unit 4614 outputs an acquisition signal to the sampling circuit 458 when it is determined that the DE signal is switched from the low level to the high level within the period in which the Vsync signal is determined to be at the low level. The image data stored in the ring buffer 459 is acquired via the sampling circuit 458.
The line number determination unit 4615 determines whether or not the number of lines counted by the line counting unit 4613 has reached the final number of lines of the sub image data S1 to S3. That is, the line number determination unit 4615 compares the counted number of input lines with the number of final lines of the sub image data S1 to S3 stored in advance in the memory 460, and obtains one line for the acquired line. It is determined which sub-image data the image data constitutes. The final line number of the sub image data S3 corresponds to the final line number of the frame data F.

データ出力部４６１６は、データ取得部４６１４により取得された画像データを取得して、当該画像データを一時的にメモリ４６０に記憶させる。この際、データ出力部４６１６は、ライン数判定部４６１５による判定結果に基づいて、対応するサブ画像データＳ１〜Ｓ３を記憶するメモリ４６０の記憶領域に、取得された画像データを記憶させる。
更に、データ出力部４６１６は、Ｖｓｙｎｃ判定部４６１１により、Ｖｓｙｎｃ信号がローレベルからハイレベルになったと判定された際に、メモリ４６０に記憶された各サブ画像データＳ１〜Ｓ３を、サブ表示器４２〜４４にそれぞれ出力する。 The data output unit 4616 acquires the image data acquired by the data acquisition unit 4614 and temporarily stores the image data in the memory 460. At this time, the data output unit 4616 stores the acquired image data in the storage area of the memory 460 that stores the corresponding sub image data S1 to S3 based on the determination result by the line number determination unit 4615.
Further, when the Vsync determination unit 4611 determines that the Vsync signal has changed from the low level to the high level, the data output unit 4616 outputs the sub image data S1 to S3 stored in the memory 460 to the sub display 42. To 44 respectively.

なお、本実施形態では、データ出力部４６１６は、Ｖｓｙｎｃ信号がハイレベルに切り替わったタイミングで、各サブ画像データＳ１〜Ｓ３を出力する構成としているが、データ取得部４６１４により取得された画像データのライン数が、各サブ画像データＳ１〜Ｓ３のそれぞれの最終ライン数に達し次第、各サブ画像データＳ１〜Ｓ３を、対応するサブ表示器４２〜４４に出力する構成としてもよい。更に、１ライン分の画像データの取得後すぐに、対応するサブ表示器４２〜４４に出力する構成としてもよい。   In the present embodiment, the data output unit 4616 is configured to output the sub image data S1 to S3 at the timing when the Vsync signal is switched to the high level. However, the data output unit 4616 outputs the image data acquired by the data acquisition unit 4614. The sub image data S1 to S3 may be output to the corresponding sub-displays 42 to 44 as soon as the number of lines reaches the final number of lines of the sub image data S1 to S3. Furthermore, it is good also as a structure which outputs to the corresponding sub-displays 42-44 immediately after acquiring the image data for 1 line.

許可信号出力部４６１７は、サンプリング回路４５８に、当該サンプリング回路４５８によるサンプリングを有効とする許可信号を出力する。この際、ＤＥ信号がローレベルからハイレベルとなり、データ取得部４６１４による画像データの取得が終了した後に、当該許可信号出力部４６１７は、許可信号を出力する。   The permission signal output unit 4617 outputs a permission signal that enables sampling by the sampling circuit 458 to the sampling circuit 458. At this time, after the DE signal is changed from the low level to the high level and the acquisition of the image data by the data acquisition unit 4614 is finished, the permission signal output unit 4617 outputs a permission signal.

〔画像表示処理〕
画像表示装置４では、前述のように、制御用ＣＰＵ４５３が、制御装置５からのコマンドに応じた画像を生成させる制御信号をＶＤＰ４５６に出力し、当該制御信号に基づいて、ＶＤＰ４５６が、メイン画像データＭ及びサブ画像データＳを含む１フレーム分のフレームデータＦを、描画用ＶＲＡＭ４５５上に生成する。そして、当該ＶＤＰ４５６は、メイン表示器４１及び分配回路４５７に、伝送路Ｔ１を介して、ＤＣ信号、ＤＥ信号及びＶｓｙｎｃ信号とともに、フレームデータＦの各ラインデータに応じた画像信号を順次出力する。 [Image display processing]
In the image display device 4, as described above, the control CPU 453 outputs a control signal for generating an image corresponding to the command from the control device 5 to the VDP 456, and based on the control signal, the VDP 456 receives the main image data. Frame data F for one frame including M and sub image data S is generated on the drawing VRAM 455. The VDP 456 sequentially outputs an image signal corresponding to each line data of the frame data F together with the DC signal, the DE signal, and the Vsync signal to the main display device 41 and the distribution circuit 457 via the transmission line T1.

メイン表示器４１は、入力された画像信号のうち、メイン画像データＭに対応する画像信号を取得して、当該画像信号に応じたメイン画像を表示する。また、分配回路４５７は、順次入力される画像信号をサンプリングしてサブ画像データＳ１〜Ｓ３を抽出し、当該サブ画像データＳ１〜Ｓ３を出力することで、サブ表示器４２〜４４にサブ画像をそれぞれ表示させる。
このような画像表示装置４にて実行される画像表示処理のうち、メイン表示器４１での処理、画像出力手段４５の分配回路４５７での処理について、以下に説明する。 The main display 41 acquires an image signal corresponding to the main image data M among the input image signals, and displays a main image corresponding to the image signal. In addition, the distribution circuit 457 extracts the sub image data S1 to S3 by sampling the image signals that are sequentially input, and outputs the sub image data S1 to S3, whereby the sub image is displayed on the sub displays 42 to 44. Display each one.
Of the image display processing executed by the image display device 4, processing in the main display 41 and processing in the distribution circuit 457 of the image output means 45 will be described below.

〔メイン表示器の処理〕
図７は、ドライバ４１１による処理を示すフローチャートである。
メイン表示器４１のドライバ４１１は、図７に示すように、まず、入力されるＶｓｙｎｃ信号がハイレベルからローレベルに切り替わったか否かを判定し（ステップＳＡ１）、切り替わっていないと判定した際には、ローレベルに切り替わるまで待機する。
ここで、ローレベルに切り替わったと判定すると、ドライバ４１１は、入力されるＤＥ信号がハイレベルからローレベルに切り替わったか否かを判定する（ステップＳＡ２）。ここで、切り替わっていないと判定した場合には、ドライバ４１１は、ローレベルに切り替わるまで待機する。 [Main display processing]
FIG. 7 is a flowchart showing processing by the driver 411.
As shown in FIG. 7, the driver 411 of the main display 41 first determines whether or not the input Vsync signal has been switched from a high level to a low level (step SA1). Wait until it switches to low level.
If it is determined that the signal has been switched to the low level, the driver 411 determines whether or not the input DE signal has been switched from the high level to the low level (step SA2). If it is determined that the driver has not been switched, the driver 411 waits until the driver 411 switches to the low level.

ローレベルに切り替わったと判定すると、ドライバ４１１は、入力される画像信号から、メインパネル４１２にて表示可能な１ライン分のピクセル数に応じた画像信号を取得し、当該画像信号に応じて、メインパネル４１２を駆動させる（ステップＳＡ３）。
この際、ドライバ４１１は、ＤＥ信号がローレベルに切り替わってからのＤＣ信号のローレベルからハイレベルへの切替回数を計数する。この切替回数は、入力中の画像信号における入力済みのピクセルデータ数に対応する。そして、ドライバ４１１は、メインパネル４１２にて表示可能な１ライン分のピクセル数に応じた画像信号を取得した後は、当該画像信号の取得を停止する。 If it is determined that the level has been switched to the low level, the driver 411 acquires an image signal corresponding to the number of pixels for one line that can be displayed on the main panel 412 from the input image signal, and the main signal is displayed in accordance with the image signal. The panel 412 is driven (step SA3).
At this time, the driver 411 counts the number of switching of the DC signal from the low level to the high level after the DE signal is switched to the low level. The number of times of switching corresponds to the number of pixel data already input in the image signal being input. Then, after acquiring the image signal corresponding to the number of pixels for one line that can be displayed on the main panel 412, the driver 411 stops acquiring the image signal.

次に、ドライバ４１１は、ＤＥ信号がローレベルからハイレベルに切り替わったか否かを判定する（ステップＳＡ４）。ここで、ハイレベルに切り替わっていないと判定した場合には、ドライバ４１１は、ハイレベルに切り替わるまで待機する。
一方、ハイレベルに切り替わったと判定した場合には、ドライバ４１１は、Ｖｓｙｎｃ信号がローレベルからハイレベルに切り替わったか否かを判定する（ステップＳＡ５）。この際、ハイレベルに切り替わっていないと判定した場合には、ドライバ４１１は、１フレーム分のフレームデータＦに対応する画像信号の入力が完了していないと判定し、処理をステップＳＡ２に戻す。 Next, the driver 411 determines whether or not the DE signal has been switched from a low level to a high level (step SA4). If it is determined that the high level has not been switched, the driver 411 waits until the high level is switched.
On the other hand, if it is determined that the level has been switched to the high level, the driver 411 determines whether the Vsync signal has been switched from the low level to the high level (step SA5). At this time, if it is determined that the high level has not been switched, the driver 411 determines that the input of the image signal corresponding to the frame data F for one frame has not been completed, and the process returns to step SA2.

これに対し、ハイレベルに切り替わったと判定した場合には、ドライバ４１１は、１フレーム分のフレームデータＦに対応する画像信号の入力が完了したと判定し、処理をステップＳＡ１に戻す。
このようにして取得した画像信号に基づいて、ドライバ４１１がメインパネル４１２を駆動することで、メイン画像データに応じたメイン画像が、メインパネル４１２により表示される。そして、上記処理ＳＡ１〜ＳＡ５は、ＶＤＰ４５６が動作している限り、繰り返し実行される On the other hand, if it is determined that the level has been switched to the high level, the driver 411 determines that the input of the image signal corresponding to the frame data F for one frame has been completed, and returns the process to step SA1.
The driver 411 drives the main panel 412 based on the image signal acquired in this manner, so that the main image corresponding to the main image data is displayed on the main panel 412. The processes SA1 to SA5 are repeatedly executed as long as the VDP 456 is operating.

〔サンプリング回路の処理〕
図８は、サンプリング回路４５８による処理を示すフローチャートである。
サンプリング回路４５８は、出力用ＣＰＵ４６１から受信される許可信号に応じて、ＶＤＰ４５６から入力される画像信号をサンプリングして、抽出されたＲＧＢピクセルデータをリングバッファ４５９に記憶させる。
具体的に、図８に示すように、まず、サンプリング回路４５８の受信判定部４５８１が、許可信号を受信したか否かを判定する（ステップＳＢ１）。そして、受信していないと判定された場合には、サンプリング回路４５８は、許可信号が受信されるまで待機し、また、受信したと判定された場合には、サンプリング実行部４５８４の機能が有効となる（ステップＳＢ２）。 [Sampling circuit processing]
FIG. 8 is a flowchart showing processing by the sampling circuit 458.
The sampling circuit 458 samples the image signal input from the VDP 456 according to the permission signal received from the output CPU 461 and stores the extracted RGB pixel data in the ring buffer 459.
Specifically, as shown in FIG. 8, first, the reception determination unit 4581 of the sampling circuit 458 determines whether or not the permission signal has been received (step SB1). If it is determined that the signal has not been received, the sampling circuit 458 waits until a permission signal is received. If it is determined that the signal has been received, the function of the sampling execution unit 4584 is valid. (Step SB2).

このステップＳＢ２の後、ＤＣ判定部４５８２が、ＤＣ信号がハイレベルからローレベルに切り替わったか否かを判定する（ステップＳＢ３）。この判定処理にて、切り替わっていないと判定された場合には、サンプリング回路４５８は、ステップＳＢ５に処理を移行する。
一方、ローレベルに切り替わったと判定された場合には、サンプリング実行部４５８４が、入力される画像信号をサンプリングして、ＲＧＢ１ピクセル分のピクセルデータをリングバッファ４５９にコピーする（ステップＳＢ４）。そして、サンプリング回路４５８は、ステップＳＢ５に処理を移行する。 After step SB2, DC determination unit 4582 determines whether or not the DC signal has been switched from a high level to a low level (step SB3). If it is determined in this determination process that the switching has not been performed, the sampling circuit 458 shifts the process to step SB5.
On the other hand, if it is determined that the level has been switched to the low level, the sampling execution unit 4584 samples the input image signal and copies pixel data for one RGB pixel to the ring buffer 459 (step SB4). Then, the sampling circuit 458 shifts the processing to step SB5.

ステップＳＢ５では、ＤＥ判定部４５８３が、ＤＥ信号がローレベルからハイレベルに切り替わったか否かを判定する（ステップＳＢ５）。ここで、切り替わっていないと判定された場合には、１ラインデータに応じた画像信号が入力し終わっていないと判定し、サンプリング回路４５８は、ステップＳＢ３に処理を戻す。
一方、ＤＥ信号がハイレベルに切り替わったと判定された場合には、サンプリング実行部４５８４は、サンプリングを停止し（ステップＳＢ６）、サンプリング回路４５８は、処理をステップＳＢ１に戻す。
ここで、前述のように、リングバッファ４５９の記憶容量は、サブ画像データＳの１ライン分のデータサイズに応じて設定されている。このため、前述のステップＳＢ１〜ＳＢ６が繰り返し実行されることで、リングバッファ４５９には、当該１ライン分のサブ画像データＳが記憶される。 In step SB5, the DE determination unit 4583 determines whether or not the DE signal has been switched from the low level to the high level (step SB5). Here, when it is determined that the switching has not been performed, it is determined that the image signal corresponding to one line data has not been input, and the sampling circuit 458 returns the process to step SB3.
On the other hand, when it is determined that the DE signal has been switched to the high level, the sampling execution unit 4584 stops sampling (step SB6), and the sampling circuit 458 returns the processing to step SB1.
Here, as described above, the storage capacity of the ring buffer 459 is set according to the data size of one line of the sub image data S. For this reason, the above-described steps SB1 to SB6 are repeatedly executed, so that the ring buffer 459 stores the sub-image data S for one line.

〔出力用ＣＰＵのデータ取得処理〕
図９及び図１０は、出力用ＣＰＵ４６１によるデータ取得処理及びデータ出力処理をそれぞれ示すフローチャートである。
出力用ＣＰＵ４６１は、前述のように、サンプリング回路４５８に許可信号を出力して、当該サンプリング回路４５８にサンプリングを実行させるとともに、取得信号を出力して、リングバッファ４５９に記憶されたサブ画像データＳを、サンプリング回路４５８を介して取得する。
具体的に、出力用ＣＰＵ４６１がサブ画像データＳを取得する際には、図９に示すように、まず、出力用ＣＰＵ４６１のＶｓｙｎｃ判定部４６１１が、Ｖｓｙｎｃ信号がハイレベルからローレベルに切り替わったか否かを判定する（ステップＳＣ１）。ここで、ローレベルに切り替わっていないと判定された場合には、出力用ＣＰＵ４６１は、切り替わるまで待機する。 [Output CPU data acquisition processing]
9 and 10 are flowcharts showing the data acquisition process and the data output process by the output CPU 461, respectively.
As described above, the output CPU 461 outputs a permission signal to the sampling circuit 458, causes the sampling circuit 458 to perform sampling, outputs an acquisition signal, and stores the sub image data S stored in the ring buffer 459. Is acquired via the sampling circuit 458.
Specifically, when the output CPU 461 acquires the sub image data S, as shown in FIG. 9, first, the Vsync determination unit 4611 of the output CPU 461 determines whether or not the Vsync signal is switched from the high level to the low level. Is determined (step SC1). If it is determined that the level has not been switched to the low level, the output CPU 461 waits until the level is switched.

一方、ローレベルに切り替わったと判定された場合には、許可信号出力部４６１７がサンプリング回路４５８に許可信号を出力する（ステップＳＣ２）。これにより、前述のように、サンプリング回路４５８によるサンプリングが行われる。
この後、ライン計数部４６１３が、入力済みライン数を「０」に設定し（ステップＳＣ３）、ＤＥ判定部４６１２が、ＤＥ信号がローレベルからハイレベルに切り替わったか否かを判定する（ステップＳＣ４）。ここで、切り替わっていないと判定した場合には、出力用ＣＰＵ４６１は、ハイレベルに切り替わるまで待機する。 On the other hand, when it is determined that the level has been switched to the low level, the permission signal output unit 4617 outputs a permission signal to the sampling circuit 458 (step SC2). As a result, the sampling circuit 458 performs sampling as described above.
Thereafter, the line counting unit 4613 sets the number of input lines to “0” (step SC3), and the DE determination unit 4612 determines whether or not the DE signal has been switched from the low level to the high level (step SC4). ). If it is determined that the output has not been switched, the output CPU 461 waits until it is switched to the high level.

一方、ＤＥ信号がハイレベルに切り替わったと判定された場合には、前述のステップＳＢ６にて、サンプリング実行部４５８４によるサンプリングが停止されているので、データ取得部４６１４が、取得信号を出力し、リングバッファ４５９に記憶された１ライン分のサブ画像データＳを取得する（ステップＳＣ５）。
この際、ライン数判定部４６１５により、ライン計数部４６１３によって計数されている入力済みライン数が、各サブ画像データＳ１〜Ｓ３の最終ライン数に達しているか否かが判定され、当該判定結果に基づいて、データ取得部４６１４が、メモリ４６０における対応する記憶領域に、取得したサブ画像データＳを記憶させる。
この後、許可信号出力部４６１７が、再び、許可信号を出力する（ステップＳＣ６）。 On the other hand, if it is determined that the DE signal has been switched to the high level, since sampling by the sampling execution unit 4584 is stopped in the above-described step SB6, the data acquisition unit 4614 outputs the acquisition signal, and the ring The sub image data S for one line stored in the buffer 459 is acquired (step SC5).
At this time, the line number determination unit 4615 determines whether or not the number of input lines counted by the line counting unit 4613 has reached the final line number of each of the sub image data S1 to S3. Based on this, the data acquisition unit 4614 stores the acquired sub image data S in the corresponding storage area in the memory 460.
Thereafter, permission signal output unit 4617 outputs the permission signal again (step SC6).

次に、ライン数判定部４６１５が、入力済みライン数がフレームデータＦの最終ライン数（サブ画像データＳ３の最終ライン数）に達したか否かを判定する（ステップＳＣ７）。ここで、最終ライン数に達していないと判定された場合には、ライン計数部４６１３が入力済みライン数を１繰上げ（ステップＳＣ８）、出力用ＣＰＵ４６１は、未入力のラインデータに応じた画像信号が存在すると判定して、処理をステップＳＣ４に戻す。   Next, the line number determination unit 4615 determines whether or not the number of input lines has reached the final line number of the frame data F (the final line number of the sub image data S3) (step SC7). If it is determined that the final number of lines has not been reached, the line counting unit 4613 increments the number of input lines by 1 (step SC8), and the output CPU 461 outputs an image signal corresponding to uninput line data. Is determined to exist, and the process returns to step SC4.

一方、最終ライン数に達したと判定された場合には、Ｖｓｙｎｃ判定部４６１１が、入力されるＶｓｙｎｃ信号がローレベルからハイレベルに切り替わったか否かを判定する（ステップＳＣ９）。
この際、ハイレベルに切り替わっていないと判定された場合には、出力用ＣＰＵ４６１は、ハイレベルに切り替わるまで待機する。このため、出力用ＣＰＵ４６１による許可信号出力及びデータ取得は行われないので、サンプリング回路４５８によるサンプリング及びデータ出力は行われない。 On the other hand, if it is determined that the final number of lines has been reached, the Vsync determination unit 4611 determines whether the input Vsync signal has been switched from a low level to a high level (step SC9).
At this time, if it is determined that the high level is not switched, the output CPU 461 waits until the high level is switched. For this reason, since the output CPU 461 does not output the permission signal and does not acquire data, the sampling circuit 458 does not perform sampling and data output.

また、ハイレベルに切り替わったと判定された場合には、出力用ＣＰＵ４６１は、１フレーム分のフレームデータＦ（詳しくはサブ画像データＳ）に応じた画像信号の入力が完了したと判定して、処理をステップＳＣ３に戻す。
以上のようなステップＳＣ１，ＳＣ２を経て、ステップＳＣ３〜ＳＣ８を繰り返し実行することで、出力用ＣＰＵ４６１がサブ画像データＳ１〜Ｓ３を取得することができる。 If it is determined that the level has been switched to the high level, the output CPU 461 determines that the input of the image signal corresponding to the frame data F for one frame (specifically, the sub image data S) has been completed, and the process Is returned to step SC3.
The output CPU 461 can acquire the sub image data S1 to S3 by repeatedly executing Steps SC3 to SC8 through Steps SC1 and SC2 as described above.

〔出力用ＣＰＵのデータ出力処理〕
また、出力用ＣＰＵ４６１がサブ画像データＳ１〜Ｓ３を出力する際には、図１０に示すように、まず、データ出力部４６１６が、メモリ４６０から各サブ画像データＳ１〜Ｓ３を取得し、それぞれサブ表示器４２〜４４に転送する（ステップＳＤ１〜ＳＤ３）。この際、データ出力部４６１６は、各サブ画像データＳ１〜Ｓ３を所定の圧縮形式で圧縮した後に出力する。これにより、サブ表示器４２〜４４に出力されるデータサイズを削減することができる。また、各サブ表示器４２〜４４においては、それぞれの描画回路４２１が、入力されたサブ画像データＳ１〜Ｓ３を処理し、各サブ表示器４２〜４４により、各サブ画像がそれぞれ表示される。 [Data output processing of output CPU]
Further, when the output CPU 461 outputs the sub image data S1 to S3, first, as shown in FIG. 10, the data output unit 4616 acquires the sub image data S1 to S3 from the memory 460, and each sub image data S1 to S3 is obtained. The data is transferred to the displays 42 to 44 (steps SD1 to SD3). At this time, the data output unit 4616 outputs the sub image data S1 to S3 after compressing them in a predetermined compression format. Thereby, the data size output to the sub-displays 42 to 44 can be reduced. In each of the sub-displays 42 to 44, each drawing circuit 421 processes the input sub-image data S1 to S3, and each of the sub-displays 42 to 44 displays each sub-image.

以上説明した本実施形態の遊技機１によれば、以下の効果を奏することができる。
（１）ＶＤＰ４５６が、メイン画像データＭ及びサブ画像データＳ（Ｓ１〜Ｓ３）を生成する。これによれば、これら各画像データＭ，Ｓを別個の画像生成手段により生成する場合に比べ、当該各画像データＭ，Ｓを効率よく生成することができるほか、画像表示装置４の構成の簡略化及び製造コストの削減を図ることができる。 According to the gaming machine 1 of the present embodiment described above, the following effects can be obtained.
(1) The VDP 456 generates main image data M and sub image data S (S1 to S3). According to this, the image data M and S can be generated more efficiently than when the image data M and S are generated by separate image generation means, and the configuration of the image display device 4 is simplified. And manufacturing costs can be reduced.

また、ＶＤＰ４５６とメイン表示器４１とを接続する伝送路Ｔ１は、当該伝送路Ｔ１の途中で分岐して、当該ＶＤＰ４５６と分配回路４５７とを接続している。これによれば、ＶＤＰ４５６とメイン表示器４１とが一対一となるように、これらを接続することができるほか、当該伝送路Ｔ１を介して、ＶＤＰ４５６により生成された画像信号を分配回路４５７に入力させることができる。従って、当該画像信号からメイン画像データＭ及びサブ画像データＳをそれぞれ抽出し、当該各画像データＭ，Ｓを各表示器４１〜４４にそれぞれ出力する構成を設ける必要がないので、画像表示装置４の構成を簡略化することができる。また、ＶＤＰ４５６とメイン表示器４１とを接続する伝送路Ｔ１に、分配回路４５７及びサブ表示器４２〜４４を追加するかのように、画像表示装置４を構成することができるので、当該画像表示装置４の設計自由度を向上することができる。   Further, the transmission line T1 connecting the VDP 456 and the main display 41 branches in the middle of the transmission line T1, and connects the VDP 456 and the distribution circuit 457. According to this, the VDP 456 and the main display 41 can be connected so that they are in a one-to-one relationship, and the image signal generated by the VDP 456 is input to the distribution circuit 457 via the transmission line T1. Can be made. Therefore, there is no need to provide a configuration for extracting the main image data M and the sub image data S from the image signal and outputting the image data M and S to the display devices 41 to 44, respectively. The configuration can be simplified. Further, since the image display device 4 can be configured as if the distribution circuit 457 and the sub-displays 42 to 44 are added to the transmission line T1 connecting the VDP 456 and the main display 41, the image display The degree of freedom in designing the device 4 can be improved.

（２）ＶＤＰ４５６から画像信号が入力されるサンプリング回路４５８では、サンプリング実行部４５８４が、当該画像信号をサンプリングして１ライン分のサブ画像データＳを抽出し、出力用ＣＰＵ４６１のデータ出力部４６１６が、抽出されたサブ画像データＳをサブ表示器４２〜４４に出力する。これによれば、ＶＤＰ４５６から出力され、メイン画像データＭ及びサブ画像データＳに応じた画像信号から、当該サブ画像データＳを適切に抽出して、サブ表示器４２〜４４に出力することができる。従って、サブ表示器４２〜４４による画像表示を適切に行うことができる。   (2) In the sampling circuit 458 to which the image signal is input from the VDP 456, the sampling execution unit 4584 samples the image signal to extract the sub image data S for one line, and the data output unit 4616 of the output CPU 461 The extracted sub image data S is output to the sub displays 42-44. According to this, it is possible to appropriately extract the sub image data S from the image signal corresponding to the main image data M and the sub image data S output from the VDP 456 and output the sub image data S to the sub displays 42 to 44. . Therefore, image display by the sub-displays 42 to 44 can be performed appropriately.

（３）サンプリング実行部４５８４により抽出されたデータは、サブ画像データＳの１ライン分のデータサイズに応じた記憶容量を有するリングバッファ４５９に記憶される。これによれば、ＤＥ信号のオン状態への切替に応じて、画像信号のサンプリングを終了することにより、サブ画像データＳのみをリングバッファ４５９に記憶させることができる。従って、データ出力部４６１６により、サブ画像データＳのみを確実にサブ表示器４２〜４４に出力することができる。   (3) The data extracted by the sampling execution unit 4584 is stored in a ring buffer 459 having a storage capacity corresponding to the data size of one line of the sub image data S. According to this, only the sub image data S can be stored in the ring buffer 459 by ending the sampling of the image signal in accordance with the switching of the DE signal to the ON state. Therefore, the data output unit 4616 can reliably output only the sub image data S to the sub displays 42 to 44.

（４）サンプリング実行部４５８４は、前述のように、ＤＥ信号がオン状態に切り替わると画像信号のサンプリングを停止する。これによれば、１ライン分のラインデータに応じた画像信号の終端にて、確実にサンプリングを停止することができるので、サブ画像データＳのみを確実にリングバッファ４５９に記憶させることができる。
また、データ取得部４６１４によるサブ画像データＳの取得後に、許可信号出力部４６１７により出力される許可信号に応じて、サンプリング実行部４５８４が画像信号のサンプリングを行うことにより、リングバッファ４５９に記憶されたサブ画像データＳが、次のラインデータに応じた画像信号がサンプリングされて更新されてしまうことを防ぐことができる。従って、各ラインデータに対応する画像信号から、第２データを確実かつ適切に取得することができる。 (4) As described above, the sampling execution unit 4584 stops the sampling of the image signal when the DE signal is switched on. According to this, since sampling can be reliably stopped at the end of the image signal corresponding to the line data for one line, only the sub image data S can be reliably stored in the ring buffer 459.
Further, after the sub image data S is acquired by the data acquisition unit 4614, the sampling execution unit 4584 samples the image signal according to the permission signal output from the permission signal output unit 4617, and is stored in the ring buffer 459. The sub image data S can be prevented from being updated by sampling the image signal corresponding to the next line data. Therefore, the second data can be reliably and appropriately acquired from the image signal corresponding to each line data.

（５）データ出力部４６１６は、ライン計数部４６１３により計数される入力済みライン数に基づいて、データ取得部４６１４により取得されたサブ画像データＳを、サブ表示器４２〜４４のうちのいずれかに出力する。これによれば、各サブ表示器４２〜４４に表示させるサブ画像のデータを、適切に分配することができる。従って、画像表示装置４が複数のサブ表示器４２〜４４を備えていることにより、当該画像表示装置４の汎用性を高めることができるほか、当該サブ表示器４２〜４４にサブ画像データを適切に分配することができ、各サブ画像を適切に表示することができる。   (5) The data output unit 4616 outputs the sub image data S acquired by the data acquisition unit 4614 based on the number of input lines counted by the line counting unit 4613 to any one of the sub-displays 42 to 44. Output to. According to this, the data of the sub image to be displayed on each of the sub displays 42 to 44 can be appropriately distributed. Therefore, since the image display device 4 includes the plurality of sub-displays 42 to 44, the versatility of the image display device 4 can be improved, and the sub-image data is appropriately stored in the sub-displays 42 to 44. Each sub-image can be displayed appropriately.

（６）ＶＤＰ４５６は、メインパネル４１２の１ラインにて表示可能なピクセル数を有するメイン画像データＭを生成し、ドライバ４１１は、当該ＶＤＰ４５６から入力される画像信号のうち、当該ピクセル数に応じた画像信号に基づいて、メインパネル４１２を駆動させる。これによれば、ドライバ４１１により、メイン画像データＭに応じた画像信号に基づいて、メインパネル４１２を駆動させることができる。従って、メインパネル４１２にてメイン画像を確実かつ適切に表示することができるほか、入力される画像信号をサンプリングする必要がないので、画像表示装置４の構成及び処理を簡略化することができる。   (6) The VDP 456 generates main image data M having the number of pixels that can be displayed on one line of the main panel 412, and the driver 411 corresponds to the number of pixels among the image signals input from the VDP 456. The main panel 412 is driven based on the image signal. According to this, the main panel 412 can be driven by the driver 411 based on the image signal corresponding to the main image data M. Therefore, the main image can be reliably and appropriately displayed on the main panel 412, and the input image signal does not need to be sampled, so that the configuration and processing of the image display device 4 can be simplified.

（７）サブ表示器４２〜４４は、データ出力部４６１６により圧縮されたサブ画像データＳを復元する描画回路４２１を備えていることにより、サブ表示器４２〜４４に出力されるデータ量を削減することができる。従って、比較的低速なＳＰＩにより構成された伝送路Ｔ２を用いた場合でも、サブ画像データＳの送信に遅延が発生することを抑制でき、サブ表示器４２〜４４により、サブ画像を適切に表示することができる。
（８）遊技機１は、前述の画像表示装置４を備えることにより、当該遊技機１にて多様な演出を行うことができる。従って、遊技機１の興趣を高めることができる。 (7) The sub-displays 42 to 44 include a drawing circuit 421 that restores the sub-image data S compressed by the data output unit 4616, thereby reducing the amount of data output to the sub-displays 42 to 44. can do. Therefore, even when the transmission line T2 configured by a relatively low-speed SPI is used, it is possible to suppress a delay in transmission of the sub-image data S, and the sub-displays 42 to 44 appropriately display the sub-images. can do.
(8) Since the gaming machine 1 includes the image display device 4 described above, the gaming machine 1 can perform various effects. Therefore, the interest of the gaming machine 1 can be enhanced.

〔２．第２実施形態〕
次に、本発明の第２実施形態に係る遊技機１Ａについて説明する。
本実施形態に係る遊技機１Ａは、前述の遊技機１と同様の構成を備えるが、当該遊技機１の画像表示装置４では、サンプリング回路４５８でのサンプリングにより抽出されたサブ画像データＳを、出力用ＣＰＵ４６１が各サブ表示器４２〜４４に出力した。これに対し、遊技機１Ａの画像表示装置では、サンプリング回路がサブ画像データを出力する。この点において、遊技機１Ａと遊技機１とは相違する。なお、以下の説明では、既に説明した部分と同一または略同一である部分については、同一の符号を付して説明を省略する。 [2. Second Embodiment]
Next, a gaming machine 1A according to the second embodiment of the present invention will be described.
The gaming machine 1A according to the present embodiment has the same configuration as the gaming machine 1 described above, but the image display device 4 of the gaming machine 1 uses the sub image data S extracted by sampling in the sampling circuit 458, The output CPU 461 outputs to each of the sub-displays 42 to 44. On the other hand, in the image display device of the gaming machine 1A, the sampling circuit outputs the sub image data. In this respect, the gaming machine 1A and the gaming machine 1 are different. In the following description, parts that are the same as or substantially the same as those already described are assigned the same reference numerals and description thereof is omitted.

図１１は、本実施形態に係る遊技機１Ａが備える画像表示装置４Ａの構成を示すブロック図である。
遊技機１Ａは、画像表示装置４に代えて画像表示装置４Ａを備える他は、前述の遊技機１と同様の構成を備える。また、画像表示装置４Ａは、画像出力手段４５に代えて画像出力手段４５Ａを備える他は、前述の画像表示装置４と同様の構成を備える。
画像出力手段４５Ａは、図１１に示すように、分配回路４５７に代えて分配回路４５７Ａを備える他は、画像出力手段４５と同様の構成を備える。
分配回路４５７Ａは、本発明の分配手段に相当し、前述の分配回路４５７と同様に、伝送路Ｔ１を介してＶＤＰ４５６と接続され、当該分配回路４５７Ａには、フレームデータＦのＲＧＢピクセルデータ、ＤＣ信号、ＤＥ信号及びＶｓｙｎｃ信号が入力される。この分配回路４５７Ａは、記憶手段としてのリングバッファ４５９、サンプリング回路４６２及び制御回路４６３を備えている。 FIG. 11 is a block diagram showing a configuration of an image display device 4A provided in the gaming machine 1A according to the present embodiment.
The gaming machine 1A has the same configuration as the gaming machine 1 described above except that it includes an image display device 4A instead of the image display device 4. The image display device 4A has the same configuration as that of the above-described image display device 4 except that the image output device 45A is provided instead of the image output device 45.
As shown in FIG. 11, the image output unit 45 </ b> A has the same configuration as the image output unit 45 except that it includes a distribution circuit 457 </ b> A instead of the distribution circuit 457.
The distribution circuit 457A corresponds to the distribution means of the present invention, and is connected to the VDP 456 via the transmission line T1 similarly to the distribution circuit 457 described above. The distribution circuit 457A includes RGB pixel data of the frame data F, DC A signal, a DE signal, and a Vsync signal are input. The distribution circuit 457A includes a ring buffer 459 as a storage unit, a sampling circuit 462, and a control circuit 463.

図１２は、制御回路４６３の構成を示すブロック図である。
このうち、制御回路４６３は、サンプリング回路４６２に許可信号及び送信信号を出力して、入力される画像信号のサンプリング、及び、抽出された画像データの送信（出力）を制御する。この制御回路４６３は、図１２に示すように、Ｖｓｙｎｃ判定部４６１１、ＤＥ判定部４６１２、ライン計数部４６１３、ライン数判定部４６１５、送信信号出力部４６３５及び許可信号出力部４６１７を備えている。 FIG. 12 is a block diagram illustrating a configuration of the control circuit 463.
Among these, the control circuit 463 outputs a permission signal and a transmission signal to the sampling circuit 462, and controls sampling of the input image signal and transmission (output) of the extracted image data. As shown in FIG. 12, the control circuit 463 includes a Vsync determination unit 4611, a DE determination unit 4612, a line counting unit 4613, a line number determination unit 4615, a transmission signal output unit 4635, and a permission signal output unit 4617.

送信信号出力部４６３５は、Ｖｓｙｎｃ判定部４６１１によりＶｓｙｎｃ信号がローレベルにあると判定され、かつ、ＤＥ判定部４６１２によりＤＥ信号がハイレベルに切り替わったと判定された際に、サンプリング回路４６２に、抽出した１ライン分のサブ画像データＳを送信させる送信信号を出力する。この際、ライン数判定部４６１５が、入力済みライン数と、各サブ画像データＳ１〜Ｓ３（図４参照）の最終ライン数とを比較し、抽出された１ライン分のサブ画像データＳが、どのサブ画像データを構成するデータであるのかを判定する。そして、送信信号出力部４６３５が、当該判定結果に基づいて、サブ画像データの出力対象のサブ表示器を示す情報を含む送信信号を、サンプリング回路４６２に出力する。   The transmission signal output unit 4635 is extracted by the sampling circuit 462 when the Vsync determination unit 4611 determines that the Vsync signal is at a low level and the DE determination unit 4612 determines that the DE signal is switched to a high level. A transmission signal for transmitting the sub-image data S for one line is output. At this time, the line number determination unit 4615 compares the number of input lines with the final line number of each of the sub image data S1 to S3 (see FIG. 4), and the extracted sub image data S for one line is It is determined which sub-image data constitutes the data. Then, based on the determination result, the transmission signal output unit 4635 outputs a transmission signal including information indicating the sub-display on which the sub-image data is output to the sampling circuit 462.

図１３は、サンプリング回路４６２の構成を示すブロック図である。
サンプリング回路４６２は、前述のサンプリング回路４５８と同様に、入力される画像信号をサンプリングする他、抽出されたサブ画像データＳを、対応するサブ表示器４２〜４４に送信（出力）する。このサンプリング回路４６２は、図１３に示すように、受信判定部４６２１、ＤＣ判定部４５８２、ＤＥ判定部４５８３、サンプリング実行部４５８４、データ取得部４６２５及びデータ出力部４６２６を備えている。 FIG. 13 is a block diagram showing the configuration of the sampling circuit 462. As shown in FIG.
Similar to the above-described sampling circuit 458, the sampling circuit 462 samples the input image signal, and transmits (outputs) the extracted sub-image data S to the corresponding sub-displays 42 to 44. As shown in FIG. 13, the sampling circuit 462 includes a reception determination unit 4621, a DC determination unit 4582, a DE determination unit 4583, a sampling execution unit 4584, a data acquisition unit 4625, and a data output unit 4626.

このうち、受信判定部４６２１は、制御回路４６３から許可信号及び送信信号を受信したか否かを、それぞれ判定する。
データ取得部４６２５は、ＤＥ信号がハイレベルに切り替わったと判定された際に、リングバッファ４５９に記憶された１ライン分のサブ画像データＳを取得する。
データ出力部４６２６は、送信信号に含まれる出力先のサブ表示器を特定する情報に基づいて、データ取得部４６２５により取得された１ライン分のサブ画像データＳを、特定されたサブ表示器に出力する。 Among these, the reception determination unit 4621 determines whether or not the permission signal and the transmission signal are received from the control circuit 463.
The data acquisition unit 4625 acquires the sub-image data S for one line stored in the ring buffer 459 when it is determined that the DE signal has been switched to the high level.
The data output unit 4626 uses the sub-image data S for one line acquired by the data acquisition unit 4625 as the specified sub-display based on the information specifying the output-sub-display included in the transmission signal. Output.

〔制御回路の処理〕
図１４は、制御回路４６３による処理を示すフローチャートである。
制御回路４６３は、前述のように、Ｖｓｙｎｃ信号及びＤＥ信号に基づいて、サンプリング回路４６２に許可信号及び送信信号を出力し、当該サンプリング回路４６２の動作を制御する。この際、制御回路４６３は、図１４に示すように、前述のステップＳＣ１〜ＳＣ９のうち、ステップＳＣ５に代えてステップＳＥ５を実行する他は、前述の出力用ＣＰＵ４６１と同様の処理を実行する。なお、制御回路４６３は、前述のＳＤ１〜ＳＤ３は行わない。 [Control circuit processing]
FIG. 14 is a flowchart showing processing by the control circuit 463.
As described above, the control circuit 463 outputs a permission signal and a transmission signal to the sampling circuit 462 based on the Vsync signal and the DE signal, and controls the operation of the sampling circuit 462. At this time, as shown in FIG. 14, the control circuit 463 executes the same processing as the above-described output CPU 461 except that step SE5 is executed instead of step SC5 among the above-described steps SC1 to SC9. Note that the control circuit 463 does not perform the above-described SD1 to SD3.

このステップＳＥ５においては、ライン数判定部４６１３により、ライン計数部４６１３によって計数されている入力済みライン数に基づいて、抽出されたサブ画像データＳがサブ画像データＳ１〜Ｓ３のどれを構成するデータであるかが判定され、当該判定結果に基づいて、前述の送信信号を、送信信号出力部４６３５が出力する（ステップＳＥ５）。例えば、入力済みライン数が「３００」である場合には、ライン数判定部４６１３により、サブ画像データＳ２のデータであると判定され、送信信号出力部４６３５は、サブ表示器４３に当該データを送信させる送信信号を出力する。   In step SE5, the line number determination unit 4613 uses the number of input lines counted by the line counting unit 4613, and the extracted sub image data S constitutes any of the sub image data S1 to S3. The transmission signal output unit 4635 outputs the above-described transmission signal based on the determination result (step SE5). For example, when the number of input lines is “300”, the line number determination unit 4613 determines that the data is the sub image data S2, and the transmission signal output unit 4635 transmits the data to the sub display 43. Output the transmission signal to be transmitted.

〔サンプリング回路の処理〕
図１５は、サンプリング回路４６２による処理を示すフローチャートである。
サンプリング回路４６２は、前述のように、制御回路４６３から受信される許可信号及び送信信号、並びに、ＤＣ信号及びＤＥ信号に基づいて、入力される画像信号をサンプリングし、抽出されたサブ画像データＳを、サブ表示器４２〜４４に出力する。この際、サンプリング回路４６２は、図１５に示すように、前述のステップＳＢ１〜ＳＢ６を実行するほか、当該ステップＳＢ６の後に、更にステップＳＦ７，ＳＦ８を実行する。 [Sampling circuit processing]
FIG. 15 is a flowchart showing processing by the sampling circuit 462.
As described above, the sampling circuit 462 samples the input image signal based on the permission signal and the transmission signal received from the control circuit 463, the DC signal, and the DE signal, and extracts the sub image data S extracted. Are output to the sub-displays 42-44. At this time, as shown in FIG. 15, the sampling circuit 462 executes the above-described steps SB1 to SB6, and further executes steps SF7 and SF8 after the step SB6.

ステップＳＦ７では、受信判定部４６２１が、制御回路４６３から送信信号を受信したか否かを判定し（ステップＳＦ７）、当該送信信号を受信するまで、サンプリング回路４６２は待機する。
一方、送信信号を受信したと判定された場合には、データ取得部４６２５が、リングバッファ４５９に記憶された１ライン分のサブ画像データＳを取得し、データ出力部４６２６が、取得された１ライン分のサブ画像データＳを、送信信号に含まれる情報により特定されるサブ表示器に出力する（ステップＳＦ８）。
この後、サンプリング回路４６２は、ステップＳＢ１に戻り、ステップＳＢ１〜ＳＢ６，ＳＦ７，ＳＦ８が繰り返し実行される。 In step SF7, the reception determination unit 4621 determines whether a transmission signal is received from the control circuit 463 (step SF7), and the sampling circuit 462 waits until the transmission signal is received.
On the other hand, when it is determined that the transmission signal has been received, the data acquisition unit 4625 acquires the sub-image data S for one line stored in the ring buffer 459, and the data output unit 4626 acquires the acquired 1 The sub image data S for the line is output to the sub display specified by the information included in the transmission signal (step SF8).
Thereafter, the sampling circuit 462 returns to Step SB1, and Steps SB1 to SB6, SF7, and SF8 are repeatedly executed.

以上説明した本実施形態に係る遊技機１Ａによれば、前述の遊技機１が奏する前述の効果（１）〜（６），（８）と同様の効果を奏することができる他、以下の効果を奏することができる。
（９）サンプリング回路４６２のデータ出力部４６２６が、リングバッファ４５９に記憶されたサブ画像データＳを、各サブ表示器４２〜４４に分配するので、当該サブ画像データＳを圧縮する際に利用されるメモリ４６０を設ける必要がない。従って、分配回路４５７Ａ、ひいては、画像表示装置４Ａの構成を簡略化することができる。 According to the gaming machine 1A according to the present embodiment described above, the same effects as the above-described effects (1) to (6) and (8) produced by the gaming machine 1 can be obtained, and the following effects can be obtained. Can be played.
(9) Since the data output unit 4626 of the sampling circuit 462 distributes the sub image data S stored in the ring buffer 459 to the sub display units 42 to 44, it is used when the sub image data S is compressed. There is no need to provide the memory 460. Therefore, the configuration of the distribution circuit 457A, and consequently the image display device 4A, can be simplified.

〔３．実施形態の変形〕
本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
前記各実施形態では、画像表示装置４，４Ａは、３つのサブ表示器４２〜４４を備えるとしたが、本発明はこれに限らず、第２表示手段としてのサブ表示器は、１つ以上あればよい。画像表示装置が複数のサブ表示器を備える場合には、ＶＤＰにより生成される各サブ画像データの１ライン分のピクセル数が同じであれば、当該各サブ画像データのライン数は異なっていてもよい。更に、メインパネル４１２及びサブパネル４２３の解像度は、適宜設定してよい。 [3. Modification of Embodiment]
The present invention is not limited to the above-described embodiment, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
In each of the above embodiments, the image display devices 4 and 4A include the three sub-displays 42 to 44. However, the present invention is not limited to this, and one or more sub-displays as the second display unit are provided. I just need it. When the image display device includes a plurality of sub-displays, if the number of pixels for one line of each sub-image data generated by VDP is the same, the number of lines of each sub-image data may be different. Good. Further, the resolutions of the main panel 412 and the sub panel 423 may be set as appropriate.

前記各実施形態では、サンプリング実行部４５８４により画像信号から抽出されたサブ画像データＳは、当該サブ画像データＳの１ライン分のデータサイズに応じた記憶容量を有するリングバッファ４５９に記憶されるとしたが、本発明はこれに限らず、データ取得部４６１４，４６２５が取得するデータのサイズが、サブ画像データＳの１ライン分のデータサイズに設定されていれば、ＦＩＦＯ（First-In First-Out）形式のメモリでも、ＦＩＬＯ（First-In Last-Out）形式のメモリでもよい。   In each of the above embodiments, when the sub image data S extracted from the image signal by the sampling execution unit 4584 is stored in the ring buffer 459 having a storage capacity corresponding to the data size of one line of the sub image data S. However, the present invention is not limited to this. If the size of data acquired by the data acquisition units 4614 and 4625 is set to the data size of one line of the sub image data S, the FIFO (First-In First- Out) type memory or FILO (First-In Last-Out) type memory.

前記各実施形態では、ＶＤＰ４５６とメイン表示器４１及び分配回路４５７，４５７Ａとを接続し、当該ＶＤＰ４５６から出力された画像信号が伝送される伝送路Ｔ１を、パラレルＴＴＬで構成し、また、分配回路４５７，４５７Ａとサブ表示器４２〜４４とを接続し、サブ画像データＳが伝送される伝送路Ｔ２を、ＳＰＩで構成したが、本発明はこれに限らない。すなわち、伝送路Ｔ１は、画像信号を伝送可能な伝送路であればよく、また、伝送路Ｔ２も、画像データを伝送可能な伝送路であればよい。
前記各実施形態では、画像生成手段としてＶＤＰ４５６を挙げたが、本発明はこれに限らず、ＧＰＵ（Graphics Processing Unit）等の他のプロセッサであってもよい。 In each of the above embodiments, the VDP 456 is connected to the main display 41 and the distribution circuits 457 and 457A, the transmission path T1 through which the image signal output from the VDP 456 is transmitted is configured by a parallel TTL, and the distribution circuit 457, 457A and the sub-displays 42 to 44 are connected and the transmission path T2 through which the sub-image data S is transmitted is configured by the SPI, but the present invention is not limited to this. That is, the transmission path T1 may be a transmission path capable of transmitting an image signal, and the transmission path T2 may be a transmission path capable of transmitting image data.
In each of the above embodiments, the VDP 456 is used as the image generation unit, but the present invention is not limited to this, and may be another processor such as a GPU (Graphics Processing Unit).

前記各実施形態では、ＶＤＰ４５６は、生成したフレームデータＦの出力に際して、解像度の大きいメイン画像データＭに応じた画像信号を先に出力し、解像度の小さいサブ画像データＳに応じた画像信号を後に出力したが、本発明はこれに限らず、逆でもよい。なお、解像度の小さいサブ画像データＳを後に出力すれば、当該サブ画像データＳの１ライン分のデータを記憶するリングバッファ４５９の記憶容量を小さくすることができる。   In each of the above-described embodiments, the VDP 456 first outputs an image signal corresponding to the main image data M having a large resolution when outputting the generated frame data F, and later outputs an image signal corresponding to the sub-image data S having a small resolution. However, the present invention is not limited to this and may be reversed. If the sub-image data S having a small resolution is output later, the storage capacity of the ring buffer 459 for storing data for one line of the sub-image data S can be reduced.

前記各実施形態では、分配回路４５７，４５７Ａは、ＤＥ信号のローレベルからハイレベルへの切替タイミングを検出して、ＶＤＰ４５６からの１ライン分のラインデータに応じた画像信号の出力期間の終了を判定したが、本発明はこれに限らない。例えば、サンプリングされた画像データのピクセル数に基づいて判定する構成としてもよい。   In each of the embodiments, the distribution circuits 457 and 457A detect the switching timing of the DE signal from the low level to the high level, and end the output period of the image signal corresponding to the line data for one line from the VDP 456. Although determined, the present invention is not limited to this. For example, the determination may be based on the number of pixels of the sampled image data.

前記各実施形態では、画像表示装置４，４Ａは、パチンコ機として構成された遊技機１，１Ａに設けられるとしたが、本発明はこれに限らない。すなわち、本発明の画像表示装置を、パチスロ機及びピンボール機等の他の遊技機に採用することもできるほか、当該画像表示装置を単体で利用することも可能である。更には、本発明の画像表示装置は、自動車のコンソールパネルや、大型のゲーム機等にも採用することができる。   In the above embodiments, the image display devices 4 and 4A are provided in the gaming machines 1 and 1A configured as pachinko machines, but the present invention is not limited to this. That is, the image display device of the present invention can be used in other gaming machines such as pachislot machines and pinball machines, and the image display device can be used alone. Furthermore, the image display device of the present invention can also be employed in an automobile console panel, a large game machine, and the like.

本発明は、画像表示装置に利用することができ、特に遊技機に用いられる画像表示装置に好適に利用することができる。   The present invention can be used for an image display device, and can be suitably used particularly for an image display device used for a gaming machine.

本発明の第１実施形態に係る遊技機を示す斜視図。The perspective view which shows the game machine which concerns on 1st Embodiment of this invention. 前記実施形態における遊技機の構成を示すブロック図。The block diagram which shows the structure of the game machine in the said embodiment. 前記実施形態における画像出力手段の構成を示すブロック図。The block diagram which shows the structure of the image output means in the said embodiment. 前記実施形態におけるＶＤＰにより生成される画像データの一例を示す図。The figure which shows an example of the image data produced | generated by VDP in the said embodiment. 前記実施形態におけるサンプリング回路の構成を示すブロック図。The block diagram which shows the structure of the sampling circuit in the said embodiment. 前記実施形態における出力用ＣＰＵの構成を示すブロック図。The block diagram which shows the structure of output CPU in the said embodiment. 前記実施形態におけるメイン表示器による処理を示すフローチャート。The flowchart which shows the process by the main display in the said embodiment. 前記実施形態におけるサンプリング回路による処理を示すフローチャート。The flowchart which shows the process by the sampling circuit in the said embodiment. 前記実施形態における出力用ＣＰＵによる処理を示すフローチャート。The flowchart which shows the process by CPU for output in the said embodiment. 前記実施形態における出力用ＣＰＵによる処理を示すフローチャート。The flowchart which shows the process by CPU for output in the said embodiment. 本発明の第２実施形態に係る画像表示装置の構成を示すブロック図。The block diagram which shows the structure of the image display apparatus which concerns on 2nd Embodiment of this invention. 前記実施形態における制御回路の構成を示すブロック図。The block diagram which shows the structure of the control circuit in the said embodiment. 前記実施形態におけるサンプリング回路の構成を示すブロック図。The block diagram which shows the structure of the sampling circuit in the said embodiment. 前記実施形態における制御回路による処理を示すフローチャート。The flowchart which shows the process by the control circuit in the said embodiment. 前記実施形態におけるサンプリング回路による処理を示すフローチャート。The flowchart which shows the process by the sampling circuit in the said embodiment.

符号の説明Explanation of symbols

１，１Ａ…遊技機、４，４Ａ…画像表示装置、４１…メイン表示器（第１表示手段）、４２〜４４…サブ表示器（第２表示手段、表示器）、４２１…描画回路（処理回路）、４５６…ＶＤＰ（画像生成手段）、４５７，４５７Ａ…分配回路（分配手段）、４５９…リングバッファ（記憶手段）、４５８４…サンプリング実行部、４６１３…ライン計数部、４６１４，４６２５…データ取得部、４６１６，４６２６…データ出力部、４６１７…許可信号出力部、Ｔ１…伝送路。
DESCRIPTION OF SYMBOLS 1,1A ... Game machine, 4, 4A ... Image display apparatus, 41 ... Main display (1st display means), 42-44 ... Sub display (2nd display means, display), 421 ... Drawing circuit (process) Circuit), 456... VDP (image generation means), 457, 457A ... distribution circuit (distribution means), 459 ... ring buffer (storage means), 4584 ... sampling execution unit, 4613 ... line counting unit, 4614, 4625 ... data acquisition , 4616, 4626... Data output unit, 4617... Permission signal output unit, T1.

Claims (8)

画像を表示する画像表示装置であって、
それぞれ画像データである第１データ及び第２データを生成し、前記第１データの１ライン分のデータに前記第２データの１ライン分のデータを繋げたラインデータに応じた画像信号を、ライン毎に順次出力する画像生成手段と、
前記画像生成手段に接続され、前記画像信号が伝送される伝送路と、
前記伝送路に接続され、入力される前記画像信号に基づいて、前記第１データに応じた画像を表示する第１表示手段と、
前記伝送路に接続され、入力される前記画像信号に基づいて前記第２データを取得し、当該第２データを出力する分配手段と、
前記分配手段により出力された前記第２データに応じた画像を表示する第２表示手段と、
を備えることを特徴とする画像表示装置。 An image display device for displaying an image,
First data and second data, each of which is image data, are generated, and an image signal corresponding to the line data obtained by connecting the data for one line of the second data to the data for one line of the first data, Image generating means for sequentially outputting each time;
A transmission line connected to the image generation means for transmitting the image signal;
First display means connected to the transmission path and displaying an image according to the first data based on the input image signal;
A distribution unit connected to the transmission line, acquiring the second data based on the input image signal, and outputting the second data;
Second display means for displaying an image according to the second data output by the distributing means;
An image display device comprising: 請求項１に記載の画像表示装置において、
前記分配手段は、
前記画像信号のうちの少なくとも前記第２データが含まれる部位をサンプリングするサンプリング実行部と、
前記サンプリング実行部によりサンプリングされた１ライン分の前記第２データを、前記第２表示手段に出力するデータ出力部と、
を備えることを特徴とする画像表示装置。 The image display device according to claim 1,
The distributing means includes
A sampling execution unit that samples a portion of the image signal including at least the second data;
A data output unit for outputting the second data for one line sampled by the sampling execution unit to the second display means;
An image display device comprising: 請求項２に記載の画像表示装置において、
前記分配手段は、前記第２データの１ライン分のデータサイズに応じた記憶容量を有する記憶手段を備え、
前記サンプリング実行部は、前記画像信号をサンプリングしたデータを前記記憶手段に記憶させることを特徴とする画像表示装置。 The image display device according to claim 2,
The distribution unit includes a storage unit having a storage capacity corresponding to the data size of one line of the second data,
The sampling execution unit stores data obtained by sampling the image signal in the storage unit. 請求項２又は請求項３に記載の画像表示装置において、
前記分配手段は、
前記画像生成手段による１ライン分の前記ラインデータに応じた前記画像信号の出力期間が終了すると、前記サンプリング実行部によりサンプリングされた１ライン分の前記第２データを取得するデータ取得部と、
前記データ取得部による前記第２データの取得後に、前記サンプリング実行部に対して、サンプリングを許可する許可信号を出力する許可信号出力部とを備え、
前記サンプリング実行部は、前記出力期間が終了すると、前記画像信号のサンプリングを停止し、前記許可信号が入力されると、前記画像信号のサンプリングを実行し、
前記データ出力部は、前記データ取得部により取得された前記第２データを出力することを特徴とする画像表示装置。 In the image display device according to claim 2 or 3,
The distributing means includes
A data acquisition unit for acquiring the second data for one line sampled by the sampling execution unit when an output period of the image signal corresponding to the line data for one line by the image generation unit ends;
A permission signal output unit that outputs a permission signal that permits sampling to the sampling execution unit after the acquisition of the second data by the data acquisition unit;
The sampling execution unit stops sampling of the image signal when the output period ends, and executes sampling of the image signal when the permission signal is input.
The data output unit outputs the second data acquired by the data acquisition unit. 請求項２から請求項４のいずれかに記載の画像表示装置において、
前記第２表示手段は、それぞれ入力される画像データに応じた画像を表示する複数の表示器を備え、
前記第２データは、それぞれ所定のライン数を有する複数の画像データにより構成され、
前記分配手段は、前記画像生成手段による１ライン分の前記ラインデータに応じた前記画像信号の出力期間が終了した回数を、前記第２データの入力済みライン数として計数するライン計数部を備え、
前記データ出力部は、前記入力済みライン数に基づいて、取得された１ライン分の前記第２データを前記複数の表示器のいずれかに出力することを特徴とする画像表示装置。 The image display device according to any one of claims 2 to 4,
The second display means includes a plurality of displays for displaying images according to each input image data,
The second data is composed of a plurality of image data each having a predetermined number of lines,
The distribution unit includes a line counting unit that counts the number of times the output period of the image signal corresponding to the line data for one line by the image generation unit is completed as the number of input lines of the second data,
The data output unit outputs the acquired second data for one line to any one of the plurality of displays based on the number of input lines. 請求項１から請求項５のいずれかに記載の画像表示装置において、
前記第１表示手段は、前記画像生成手段による１ライン分の前記ラインデータに応じた前記画像信号の出力期間に、入力される当該画像信号から、当該第１表示手段で表示可能な１ライン分の信号を取得して、当該信号に応じた画像を表示することを特徴とする画像表示装置。 The image display device according to any one of claims 1 to 5,
The first display means is for one line that can be displayed by the first display means from the input image signal during the output period of the image signal corresponding to the line data for one line by the image generation means. An image display device that acquires the signal and displays an image corresponding to the signal. 請求項１から請求項６のいずれかに記載の画像表示装置において、
前記分配手段は、取得された前記第２データを圧縮して出力し、
前記第２表示手段は、圧縮された前記第２データを復元し、復元された前記第２データに応じた画像を表示させる処理回路を備えることを特徴とする画像表示装置。 The image display device according to any one of claims 1 to 6,
The distribution means compresses and outputs the acquired second data,
The image display apparatus, wherein the second display means includes a processing circuit that restores the compressed second data and displays an image corresponding to the restored second data. 所定の遊技領域を有する遊技機であって、
請求項１から請求項７のいずれかに記載の画像表示装置を備えることを特徴とする遊技機。
A gaming machine having a predetermined gaming area,
A gaming machine comprising the image display device according to any one of claims 1 to 7.

Images