JP2010204559A - Image display device and game machine - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image display device and a game machine which allow the reduction in manufacturing costs. <P>SOLUTION: The image display device 4 includes: a drawing means (VDP) 63 which outputs a drawing signal for drawing a one-frame portion of an image to be displayed; a storage means (main VRAM) 62 which is connected to the drawing means 63 via a first transmission line L1 and stores therein an image corresponding to the drawing signal; a drawing signal acquisition means 7 (7A to 7C) which is connected to a second transmission line L2 branched from the first transmission line L1 and acquires the drawing signal; and a display means 8 (8A to 8C) which is connected to the drawing signal acquisition means 7 and displays an image corresponding to a drive signal inputted from the drawing signal acquisition means 7. The drawing signal acquisition means 7 includes: a region image acquisition part (buffer IC) 71 which is connected to the second transmission line L2 and samples the drawing signal to acquire an image of a region corresponding to a resolution of the display means 8; and an output part (sequencer IC) 73 which outputs a drive signal corresponding to the acquired image of the region to the display means 8. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、画像表示装置、及び、当該画像表示装置を備える遊技機に関する。   The present invention relates to an image display device and a gaming machine including the image display device.

従来、パチンコ機、パチスロ機及びピンボール機等の遊技機が知られている。このような遊技機として、遊技中画像を表示する画像表示装置を備えた遊技機が知られている。
近年、遊技時の興趣を高めるために、大きな表示領域を有する画像表示装置を備えた遊技機が提案されている。しかしながら、大きな表示領域を１つの表示器（例えば、１つの液晶パネル）で実現した場合、表示領域が大きくなるに従って製造コストが増大する。これに対し、複数の表示ユニットを備え、生成された画像信号を各表示ユニットで処理して、当該各表示ユニットにより画像を表示することで、表示領域を拡大させた表示システムが知られている（例えば、特許文献１参照）。 Conventionally, gaming machines such as a pachinko machine, a pachislot machine, and a pinball machine are known. As such a gaming machine, a gaming machine including an image display device that displays an image during gaming is known.
In recent years, a gaming machine including an image display device having a large display area has been proposed in order to enhance the interest in gaming. However, when a large display area is realized by one display (for example, one liquid crystal panel), the manufacturing cost increases as the display area increases. On the other hand, a display system that includes a plurality of display units, processes a generated image signal in each display unit, and displays an image by each display unit, thereby expanding a display area is known. (For example, refer to Patent Document 1).

この特許文献１に記載のマルチパネル表示システムでは、マスターユニットとしての１つの表示ユニットに、８つのスレーブユニットである表示ユニットがカスケード接続されている。これらのうち、マスターユニットは、入力された画像信号を下流のスレーブユニットに出力し、当該スレーブユニットは、入力された画像信号を更に下流側のスレーブユニットに出力する。この画像信号の出力とともに、マスターユニットは、例えば、画像信号が伝送されたユニット数を示す制御信号を下流側のスレーブユニットに出力する。スレーブユニットは、制御信号に含まれるユニット数をインクリメントして、更に下流側のスレーブユニットに順次出力する。これら各表示ユニットは、入力された画像信号を描画し、制御信号に含まれるユニット数に応じた位置の領域を拡大して、当該領域に応じた画像を表示する。これにより、大画面表示可能な表示装置を構成することができる。   In the multi-panel display system described in Patent Document 1, eight display units, which are slave units, are cascade-connected to one display unit as a master unit. Of these, the master unit outputs the input image signal to the downstream slave unit, and the slave unit further outputs the input image signal to the downstream slave unit. Along with the output of the image signal, the master unit outputs, for example, a control signal indicating the number of units to which the image signal is transmitted to the slave unit on the downstream side. The slave unit increments the number of units included in the control signal and sequentially outputs to the downstream slave unit. Each of these display units draws an input image signal, enlarges a region at a position corresponding to the number of units included in the control signal, and displays an image corresponding to the region. Thereby, a display device capable of displaying a large screen can be configured.

特開平８−３２９０４号公報JP-A-8-32904

しかしながら、特許文献１に記載の表示システムでは、各表示ユニットは、それぞれ入力される画像信号に応じた画像における一部の領域を拡大して表示するため、それぞれの表示ユニットにスケーラー回路を設ける必要がある。このようなスケーラー回路は高価であり、各表示ユニット、ひいては、表示システム全体の製造コストが増大するという問題がある。このため、複数の表示手段を設けることが可能であり、かつ、安価に構成できる画像表示装置が要望されてきた。   However, in the display system described in Patent Document 1, each display unit enlarges and displays a part of an area in an image corresponding to an input image signal, and thus it is necessary to provide a scaler circuit in each display unit. There is. Such a scaler circuit is expensive, and there is a problem that the manufacturing cost of each display unit, and thus the entire display system, increases. Therefore, there has been a demand for an image display device that can be provided with a plurality of display means and can be configured at low cost.

本発明の目的は、製造コストを低減できる画像表示装置及び遊技機を提供することである。   An object of the present invention is to provide an image display device and a gaming machine that can reduce manufacturing costs.

前記した目的を達成するために、本発明の画像表示装置は、画像を表示する画像表示装置であって、表示される１フレーム分の画像を描画させる描画信号を出力する描画手段と、前記描画手段と第１伝送路を介して接続され、前記描画信号に応じた画像を記憶する記憶手段と、前記第１伝送路から分岐した第２伝送路に接続され、前記描画信号を取得する描画信号取得手段と、前記描画信号取得手段に接続され、当該描画信号取得手段から入力される駆動信号に応じた画像を表示する表示手段とを備え、前記描画信号取得手段は、前記第２伝送路に接続され、前記描画信号をサンプリングして、前記表示手段の解像度に応じた領域の前記画像を取得する領域画像取得部と、取得された前記領域の画像に応じた駆動信号を前記表示手段に出力する出力部とを備えることを特徴とする。   In order to achieve the above-described object, an image display device of the present invention is an image display device that displays an image, and includes a drawing unit that outputs a drawing signal for drawing an image for one frame to be displayed, and the drawing And a storage means for storing an image corresponding to the drawing signal and a drawing signal connected to a second transmission path branched from the first transmission path for acquiring the drawing signal. An acquisition unit; and a display unit that is connected to the drawing signal acquisition unit and displays an image according to a drive signal input from the drawing signal acquisition unit. The drawing signal acquisition unit is connected to the second transmission path. An area image acquisition unit connected to sample the drawing signal and acquire the image of the area corresponding to the resolution of the display means, and output a drive signal corresponding to the acquired image of the area to the display means You And an outputting portion.

ここで、描画手段としては、ＶＤＰ（Video Display Processor）及びＧＰＵ（Graphics Processing Unit）等の描画回路を挙げることができる。また、記憶手段としては、ＶＲＡＭ（Video Random Access Memory）を挙げることができる。また、表示手段としては、液晶ディスプレイ等の表示部と、当該表示部を駆動させるドライバー回路との組み合わせを例示することができる。   Here, examples of the drawing means include drawing circuits such as a VDP (Video Display Processor) and a GPU (Graphics Processing Unit). An example of the storage means is a VRAM (Video Random Access Memory). Examples of the display means include a combination of a display unit such as a liquid crystal display and a driver circuit that drives the display unit.

本発明によれば、描画手段から第１伝送路を介して記憶手段に入力される描画信号が、当該第１伝送路から分岐する第２伝送路を介して描画信号取得手段の領域画像取得部に入力される。そして、領域画像取得部は、入力される描画信号をサンプリングして、描画信号取得手段に接続された表示手段の解像度に応じた領域の画像を取得する。一方、出力部は、領域画像取得部により取得された領域の画像に応じた駆動信号を表示手段に出力して、当該画像を表示手段により表示させる。
これによれば、領域画像取得部は、描画信号をサンプリングして得られた画像から、表示手段の解像度に応じた領域の画像を取得し、当該領域の画像に応じた駆動信号が、表示手段に出力されるので、前述のスケーラー回路を設ける必要がない。従って、画像表示装置の製造コストを低減することができる。 According to the present invention, the drawing signal input from the drawing means to the storage means via the first transmission path is a region image acquisition unit of the drawing signal acquisition means via the second transmission path branched from the first transmission path. Is input. Then, the area image acquisition unit samples the input drawing signal and acquires an image of the area corresponding to the resolution of the display means connected to the drawing signal acquisition means. On the other hand, the output unit outputs a drive signal corresponding to the image of the region acquired by the region image acquisition unit to the display unit, and causes the display unit to display the image.
According to this, the area image acquisition unit acquires an image of an area corresponding to the resolution of the display unit from an image obtained by sampling the drawing signal, and a drive signal corresponding to the image of the area is displayed on the display unit. Therefore, it is not necessary to provide the aforementioned scaler circuit. Therefore, the manufacturing cost of the image display device can be reduced.

本発明では、前記描画信号取得手段は複数設けられ、前記表示手段は、前記複数の描画信号取得手段に応じて複数設けられ、前記各描画信号取得手段の前記領域画像取得部は、前記描画手段にカスケード接続され、当該描画手段から入力される前記描画信号を下流側の前記領域画像取得部に出力するとともに、対応する前記表示手段に表示させる前記領域の画像を取得することが好ましい。   In the present invention, a plurality of drawing signal acquisition means are provided, a plurality of display means are provided according to the plurality of drawing signal acquisition means, and the region image acquisition unit of each drawing signal acquisition means is the drawing means. Preferably, the drawing signal input from the drawing unit is output to the region image acquisition unit on the downstream side, and an image of the region to be displayed on the corresponding display unit is acquired.

本発明によれば、複数の描画信号取得手段を構成する各領域画像取得部は、描画手段にカスケード接続される。そして、当該各領域画像取得部には、上流側の描画手段又は領域画像取得部を介して、同じ描画信号がそれぞれ入力される。これによれば、上流側の領域画像取得部が、当該領域画像取得部により取得される領域の画像を切り出した後に、切り出された画像を除く画像に応じた描画信号を下流側の領域画像取得部に出力する必要がない。このため、上流側の領域画像取得部から下流側の領域画像取得部に描画信号が出力される際の遅延を防止することができるほか、出力する描画信号を加工及び再生成する必要がないので、上流側の領域画像取得部の処理負担を軽減することができる。
また、領域画像取得部が、対応する表示手段に表示させる領域の画像をそれぞれ取得するので、各表示手段による画像表示をそれぞれ独立して行うことができる。 According to the present invention, each area image acquisition unit constituting a plurality of drawing signal acquisition means is cascade-connected to the drawing means. Then, the same drawing signal is input to each area image acquisition unit via the upstream drawing means or the area image acquisition unit. According to this, after the upstream region image acquisition unit cuts out the image of the region acquired by the region image acquisition unit, the drawing signal corresponding to the image excluding the clipped image is acquired in the downstream region image. There is no need to output to the section. For this reason, it is possible to prevent a delay when the drawing signal is output from the upstream region image acquisition unit to the downstream region image acquisition unit, and it is not necessary to process and regenerate the drawing signal to be output. The processing load on the upstream area image acquisition unit can be reduced.
Moreover, since the area image acquisition unit acquires the image of the area to be displayed on the corresponding display unit, the image display by each display unit can be performed independently.

本発明では、前記描画信号取得手段は、前記領域画像取得部により取得された前記領域の画像を記憶する取得画像記憶部を備え、前記出力部は、前記領域の画像を要求する要求信号を前記領域画像取得部に出力して、当該要求信号に応じて入力される前記領域の画像に応じた前記駆動信号を出力し、前記領域画像取得部は、前記要求信号及び前記描画信号がそれぞれ略同時に入力された際に、前記取得画像記憶部に記憶された前記領域の画像の前記出力部への出力を優先することが好ましい。
本発明によれば、領域画像取得部による描画信号のサンプリングに対して、当該領域画像取得部による出力部からの要求信号に応じた画像の出力が優先される。これによれば、表示手段により画像を表示するタイミングで、当該表示手段に駆動信号を出力することができる。従って、表示手段による画像表示が遅延することを防ぐことができる。 In the present invention, the drawing signal acquisition unit includes an acquired image storage unit that stores an image of the region acquired by the region image acquisition unit, and the output unit outputs a request signal for requesting an image of the region. Output to the region image acquisition unit and output the drive signal corresponding to the image of the region input in response to the request signal, the region image acquisition unit, the request signal and the drawing signal are substantially simultaneously When input, it is preferable to prioritize the output of the image of the area stored in the acquired image storage unit to the output unit.
According to the present invention, the output of an image according to the request signal from the output unit by the region image acquisition unit is prioritized over the sampling of the drawing signal by the region image acquisition unit. According to this, it is possible to output a drive signal to the display means at the timing when the image is displayed by the display means. Therefore, it is possible to prevent the image display by the display means from being delayed.

本発明では、前記領域画像取得部は、前記表示手段の色深度に応じて、入力される前記描画信号に応じた画像における色深度を変換することが好ましい。
本発明によれば、領域画像取得部が、入力された描画信号に応じた画像の色深度を、表示手段の色深度に応じて変換するので、変換された画像に応じた駆動信号を表示手段に出力することができる。従って、描画信号に応じた画像の色深度と、表示手段により利用可能な色深度とが異なる場合でも、表示手段による画像表示を適切に行うことができる。
また、色深度を低減させる場合には、入力される描画信号に応じた画像のデータ量を低減することができるので、描画信号取得手段が前述の取得画像記憶部を備える場合には、当該取得画像記憶部の記憶容量及び帯域を低減することができ、ひいては、画像表示装置の製造コストを低減することができる。 In this invention, it is preferable that the said area | region image acquisition part converts the color depth in the image according to the said drawing signal input according to the color depth of the said display means.
According to the present invention, since the area image acquisition unit converts the color depth of the image according to the input drawing signal according to the color depth of the display unit, the drive signal according to the converted image is displayed by the display unit. Can be output. Therefore, even when the color depth of the image corresponding to the drawing signal is different from the color depth that can be used by the display unit, the image display by the display unit can be appropriately performed.
Further, when the color depth is reduced, the amount of image data corresponding to the input drawing signal can be reduced. Therefore, when the drawing signal acquisition unit includes the acquired image storage unit, the acquisition is performed. The storage capacity and bandwidth of the image storage unit can be reduced, and consequently the manufacturing cost of the image display device can be reduced.

本発明では、前記描画信号に応じた画像のうち、前記領域画像取得部により取得される前記領域の位置を、当該領域画像取得部に対して設定する設定手段を備えることが好ましい。
本発明によれば、設定手段が、描画信号に応じた画像のうち、領域画像取得部により取得される領域の位置を設定するので、当該設定を変更することにより、表示手段により表示される画像の位置を変更することができる。 In the present invention, it is preferable that the image processing apparatus further includes setting means for setting a position of the region acquired by the region image acquisition unit among the images corresponding to the drawing signal with respect to the region image acquisition unit.
According to the present invention, since the setting unit sets the position of the region acquired by the region image acquisition unit in the image corresponding to the drawing signal, the image displayed by the display unit by changing the setting. The position of can be changed.

また、前述のように、描画信号取得手段及び表示手段が複数設けられ、当該複数の描画信号取得手段を構成する各領域画像取得部がカスケード接続されている場合に、当該各領域画像取得部により取得される領域の位置を、設定手段がそれぞれ設定することができる。これにより、描画手段が描画する１フレーム分の画像のうち、各表示手段により表示される各画像の位置を適切に設定することができるので、当該１フレーム分の画像を各表示手段で分割表示したり、各表示手段で同じ画像を表示したりすることができる。また、同じ構成の描画信号取得手段を接続した場合でも、設定手段による前述の設定により、各描画信号取得手段にてそれぞれ個別に画像が取得され、当該画像が各表示手段にて表示されるので、描画信号取得手段の構成及び規格を統一することができ、画像表示装置の構成を簡略化することができる。   Further, as described above, when a plurality of drawing signal acquisition means and display means are provided, and each area image acquisition section constituting the plurality of drawing signal acquisition means is cascade-connected, each area image acquisition section The setting means can set the position of the acquired area. As a result, the position of each image displayed by each display means among the images for one frame drawn by the drawing means can be appropriately set, so that the one frame image is divided and displayed by each display means. Or the same image can be displayed on each display means. Further, even when drawing signal acquisition means having the same configuration are connected, images are individually acquired by each drawing signal acquisition means according to the setting described above by the setting means, and the images are displayed on each display means. The configuration and standard of the drawing signal acquisition means can be unified, and the configuration of the image display apparatus can be simplified.

また、本発明の遊技機は、前述の画像表示装置を備えることを特徴とする。
本発明によれば、前述の画像表示装置と同様の効果を奏することができ、これにより、遊技機の製造コストを低減することができる。 A gaming machine according to the present invention includes the above-described image display device.
According to the present invention, the same effects as those of the above-described image display device can be obtained, and thereby the manufacturing cost of the gaming machine can be reduced.

本発明の一実施形態に係る遊技機を示す概要斜視図。1 is a schematic perspective view showing a gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係る画像表示装置の構成を示すブロック図。1 is a block diagram showing a configuration of an image display device according to an embodiment of the present invention. 本発明の一実施形態に係る画像表示装置により生成される画像と、表示される画像とを示す図。The figure which shows the image produced | generated by the image display apparatus which concerns on one Embodiment of this invention, and the image displayed.

以下、本発明の一実施形態を図面に基づいて説明する。
〔遊技機の全体構成〕
図１は、本実施形態に係る遊技機１を示す概要斜視図である。
本実施形態に係る遊技機１は、パチンコ機として構成され、ハンドル３５の操作に応じて射出された遊技球が、遊技盤３１の盤面に沿って落下しつつ移動し、当該遊技球が入賞口に入賞した場合には、所定数の遊技球を払い出すものである。この遊技機１は、図１に示すように、枠体２と、当該枠体２に一端が回動自在に支持され、かつ、当該枠体２により背面側が覆われる遊技機本体３と、遊技機本体３に取り付けられる画像表示装置４とを備える。また、遊技機１は、図示を省略するが、これらの他に、枠体２内に収納される射出装置、制御装置及び払出装置を備える。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[Overall configuration of gaming machine]
FIG. 1 is a schematic perspective view showing a gaming machine 1 according to the present embodiment.
The gaming machine 1 according to the present embodiment is configured as a pachinko machine, and a game ball ejected in response to an operation of the handle 35 moves while falling along the board surface of the game board 31, and the game ball is a prize opening. When a prize is won, a predetermined number of game balls are paid out. As shown in FIG. 1, the gaming machine 1 includes a frame body 2, a gaming machine main body 3 whose one end is rotatably supported by the frame body 2, and whose back side is covered by the frame body 2, And an image display device 4 attached to the machine body 3. In addition, although not shown, the gaming machine 1 includes an injection device, a control device, and a payout device that are housed in the frame 2 in addition to these.

〔遊技機本体の構成〕
遊技機本体３は、遊技盤３１、当該遊技盤３１の前面側（遊技者に対向する側）を覆う透明カバー３２、上皿３３、下皿３４及びハンドル３５を備える。
このうち、上皿３３及び下皿３４は、遊技機本体３の前面側における略中央及び下方にそれぞれ設けられ、これら上皿３３及び下皿３４には、払出口３３１，３４１を介して払出装置により遊技球がそれぞれ払い出される。
ハンドル３５は、遊技機本体３の前面における右側下方に回動自在に設けられている。このハンドル３５が回動されると、当該ハンドル３５の回動角に応じた強さで、射出装置が遊技球を射出する。 [Configuration of the machine body]
The gaming machine main body 3 includes a gaming board 31, a transparent cover 32 that covers the front side of the gaming board 31 (side facing the player), an upper dish 33, a lower dish 34, and a handle 35.
Among these, the upper plate 33 and the lower plate 34 are respectively provided substantially at the center and the lower side on the front side of the gaming machine main body 3. Each game ball is paid out by.
The handle 35 is rotatably provided on the lower right side of the front surface of the gaming machine body 3. When the handle 35 is rotated, the ejection device ejects the game ball with a strength corresponding to the rotation angle of the handle 35.

〔遊技盤の構成〕
遊技盤３１は、枠体２の前面側に取り付けられる。この遊技盤３１は、略円形状の側壁３１Ｂによって囲まれた遊技領域３１Ａを有し、当該遊技領域３１Ａは、射出装置により射出された遊技球を案内するレール３１１を備える。また、遊技領域３１Ａに対応する遊技盤３１の盤面には、遊技球の軌道を変更する複数の釘３１２が適所に配設されている。
遊技領域３１Ａの略中央には、略横長長方形状の開口３１Ｃが形成され、当該開口３１Ｃには、透明カバー３１３が嵌め込まれている。この透明カバー３１３の背面側には、画像表示装置４が配置され、当該画像表示装置４は、透明カバー３１３を介して観察される。なお、画像表示装置４の構成については、後に詳述する。 [Composition of game board]
The game board 31 is attached to the front side of the frame body 2. The game board 31 has a game area 31A surrounded by a substantially circular side wall 31B, and the game area 31A includes a rail 311 for guiding a game ball ejected by the ejection device. In addition, a plurality of nails 312 for changing the trajectory of the game ball are arranged at appropriate positions on the surface of the game board 31 corresponding to the game area 31A.
A substantially horizontally long rectangular opening 31C is formed in the approximate center of the game area 31A, and a transparent cover 313 is fitted into the opening 31C. The image display device 4 is disposed on the back side of the transparent cover 313, and the image display device 4 is observed through the transparent cover 313. The configuration of the image display device 4 will be described in detail later.

開口３１Ｃの左右両側には、遊技球が入賞する２つの入賞口３１４が設けられている。また、開口３１Ｃの下方略中央には、遊技球が入賞すると、遊技機１全体を制御する制御装置（図示省略）に抽選処理を実行させる始動入賞口３１５が設けられている。また、当該始動入賞口３１５の下方には、当該抽選処理により大当りとなった場合に開放される大入賞口３１６が設けられている。さらに、遊技領域３１Ａの下端には、入賞口３１４〜３１６に入賞しなかった遊技球を回収するアウト口３１７が形成されている。   Two winning openings 314 for winning game balls are provided on both the left and right sides of the opening 31C. In addition, a start winning opening 315 is provided at a substantially lower center of the opening 31C so that when a game ball wins, a control device (not shown) that controls the entire gaming machine 1 executes a lottery process. Also, below the start winning opening 315, there is provided a large winning opening 316 that is opened when the lottery process results in a big hit. Furthermore, an out port 317 for collecting game balls that have not won the winning ports 314 to 316 is formed at the lower end of the game area 31A.

〔画像表示装置の構成〕
図２は、画像表示装置４の構成を示すブロック図である。
画像表示装置４は、前述の制御装置から入力されるコマンドに応じた画像を表示する。この画像表示装置４は、図２に示すように、制御手段５と、画像生成手段６と、複数の描画信号取得手段７（７Ａ〜７Ｂ）と、複数の表示手段８（８Ａ〜８Ｃ）とを備える。このうち、制御手段５、画像生成手段６及び描画信号取得手段７（７Ａ〜７Ｃ）は、それぞれ同一の回路基板上に配設されている。 [Configuration of image display device]
FIG. 2 is a block diagram illustrating a configuration of the image display device 4.
The image display device 4 displays an image corresponding to the command input from the control device described above. As shown in FIG. 2, the image display apparatus 4 includes a control unit 5, an image generation unit 6, a plurality of drawing signal acquisition units 7 (7A to 7B), and a plurality of display units 8 (8A to 8C). Is provided. Among these, the control means 5, the image generation means 6, and the drawing signal acquisition means 7 (7A-7C) are each arrange | positioned on the same circuit board.

〔表示手段の構成〕
各表示手段８（８Ａ〜８Ｃ）は、それぞれ対応する描画信号取得手段７（７Ａ〜７Ｃ）に接続され、当該描画信号取得手段７から入力される駆動信号に応じた画像を表示する。これら各表示手段８は、図１に示すように、前述の開口３１Ｃ内に並列配置され、前述の透明カバー３１３を介して表示画像が観察される。このような各表示手段８は、表示部８２と、当該表示部を駆動させて、入力される駆動信号に応じた画像を表示させるドライバー回路８１とを備えている。なお、本実施形態では、表示部８２は、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）により構成されているが、有機ＥＬ（Electro-Luminescence）、プラズマ及びＣＲＴ（Cathode Ray Tube）等の各種ディスプレイを採用してもよい。また、表示手段８Ａ〜８Ｃの配置も適宜設定可能である。 [Configuration of display means]
Each display unit 8 (8A to 8C) is connected to the corresponding drawing signal acquisition unit 7 (7A to 7C), and displays an image corresponding to the drive signal input from the drawing signal acquisition unit 7. As shown in FIG. 1, the display means 8 are arranged in parallel in the opening 31 </ b> C, and a display image is observed through the transparent cover 313. Each such display means 8 includes a display unit 82 and a driver circuit 81 that drives the display unit to display an image corresponding to an input drive signal. In the present embodiment, the display unit 82 is configured by a liquid crystal display (LCD), but various displays such as organic EL (Electro-Luminescence), plasma, and CRT (Cathode Ray Tube) are adopted. May be. Further, the arrangement of the display means 8A to 8C can be set as appropriate.

〔制御手段の構成〕
図２に戻り、制御手段５は、画像表示装置４全体を制御する。この制御手段５は、ファームＲＯＭ（Read Only Memory）５１、ワークＲＡＭ（Random Access Memory）５２及びＣＰＵ（Central Processing Unit）５３を備えている。
ファームＲＯＭ５１は、ＣＰＵ５３により実行される各種プログラムや、当該プログラムの実行時に用いられる各種データを記憶している。
ワークＲＡＭ５２は、ＣＰＵ５３の作業領域を構成し、前述のプログラム及びデータの一部や、処理結果等を一時的に記憶する。 [Configuration of control means]
Returning to FIG. 2, the control means 5 controls the entire image display device 4. The control means 5 includes a firmware ROM (Read Only Memory) 51, a work RAM (Random Access Memory) 52, and a CPU (Central Processing Unit) 53.
The firmware ROM 51 stores various programs executed by the CPU 53 and various data used when the programs are executed.
The work RAM 52 constitutes a work area of the CPU 53, and temporarily stores a part of the above-described programs and data, processing results, and the like.

ＣＰＵ５３は、前述の制御装置から入力されるコマンドに応じて、各種信号を出力して画像生成手段６及び描画信号取得手段７の動作を制御し、当該コマンドに応じた画像を形成させる。
具体的に、ＣＰＵ５３は、画像生成手段６を構成するＶＤＰ６３に、当該コマンドに応じた画像を生成させる制御信号を出力し、当該画像をＶＤＰ６３に生成させる。 The CPU 53 outputs various signals in accordance with the commands input from the control device described above, controls the operations of the image generation means 6 and the drawing signal acquisition means 7, and forms an image corresponding to the commands.
Specifically, the CPU 53 outputs a control signal for generating an image corresponding to the command to the VDP 63 that constitutes the image generation unit 6, and causes the VDP 63 to generate the image.

また、ＣＰＵ５３は、描画信号取得手段７を構成するバッファＩＣ７１に、当該バッファＩＣ７１によりサンプリングした画像のうち、後述するサブＶＲＡＭ（Video RAM）７２に記憶させる画像の領域、すなわち、表示手段８に表示させる画像の領域を設定するための制御信号を出力する。更に、ＣＰＵ５３は、後述するサブＶＲＡＭ７２が有するフレームバッファのうち、画像を書き込むフレームバッファを切り替えるための制御信号を、バッファＩＣ７１に出力する。加えて、ＣＰＵ５３は、バッファＩＣ７１に対して、後述する色深度変換のための制御信号（サンプリング禁止用マスク信号）を出力する。
更に、ＣＰＵ５３は、同じく描画信号取得手段７を構成するシーケンサーＩＣ７３に、表示手段８により画像を表示させる表示信号を出力するほか、各種制御用パラメーターを伝送する。すなわち、ＣＰＵ５３は、本発明の設定手段に相当する。 Further, the CPU 53 causes the buffer IC 71 constituting the drawing signal acquisition unit 7 to display the image area stored in a later-described sub VRAM (Video RAM) 72 among the images sampled by the buffer IC 71, that is, display on the display unit 8. A control signal for setting the image area to be output is output. Further, the CPU 53 outputs to the buffer IC 71 a control signal for switching a frame buffer for writing an image among frame buffers of the sub-VRAM 72 described later. In addition, the CPU 53 outputs a control signal (sampling inhibition mask signal) for color depth conversion described later to the buffer IC 71.
Further, the CPU 53 outputs a display signal for displaying an image by the display means 8 to the sequencer IC 73 that also constitutes the drawing signal acquisition means 7 and transmits various control parameters. That is, the CPU 53 corresponds to setting means of the present invention.

〔画像生成手段の構成〕
画像生成手段６は、ＣＰＵ５３と制御用バスである「ＳＲＡＭ Ｉ／Ｆ」を介して接続され、当該ＣＰＵ５３から入力される制御信号に応じた画像を生成する。この画像生成手段６は、ＣＧＲＯＭ（Character Generator ROM）６１、メインＶＲＡＭ６２及びＶＤＰ（Video Display Processor）６３を備える。
ＣＧＲＯＭ６１は、生成される画像を構成する背景やキャラクター等の部分画像が記憶されている。また、メインＶＲＡＭ６２は、本発明の記憶手段に相当し、ＶＤＰ６３による描画が行われる。 [Configuration of image generation means]
The image generation means 6 is connected to the CPU 53 via the “SRAM I / F” which is a control bus, and generates an image corresponding to a control signal input from the CPU 53. The image generation means 6 includes a CGROM (Character Generator ROM) 61, a main VRAM 62, and a VDP (Video Display Processor) 63.
The CGROM 61 stores partial images such as backgrounds and characters that constitute the generated image. The main VRAM 62 corresponds to the storage means of the present invention, and drawing by the VDP 63 is performed.

ＶＤＰ６３は、本発明の描画手段に相当し、ＣＰＵ５３と接続されている。そして、ＶＤＰ６３は、ＣＧＲＯＭ６１を参照して、ＣＰＵ５３から入力される制御信号に応じた画像を含む描画信号をメインＶＲＡＭ６２に出力する。この描画信号には、メインＶＲＡＭ６２のフレームバッファにおいて画像が書き込まれる領域を示すアドレスが含まれる。
このようなＶＤＰ６３とＶＲＡＭ６２とは、第１伝送路としての伝送路Ｌ１を介して接続されているが、当該伝送路Ｌ１から分岐した第２伝送路としての伝送路Ｌ２は、描画信号取得手段７Ａに接続されている。 The VDP 63 corresponds to the drawing unit of the present invention and is connected to the CPU 53. The VDP 63 refers to the CGROM 61 and outputs a drawing signal including an image corresponding to the control signal input from the CPU 53 to the main VRAM 62. This drawing signal includes an address indicating an area in which an image is written in the frame buffer of the main VRAM 62.
The VDP 63 and the VRAM 62 are connected via a transmission line L1 as a first transmission line. The transmission line L2 as a second transmission line branched from the transmission line L1 is a drawing signal acquisition unit 7A. It is connected to the.

〔描画信号取得手段の構成〕
描画信号取得手段７（７Ａ〜７Ｃ）は、当該ＶＤＰ６３から出力された描画信号を取得し、接続された表示手段８（８Ａ〜８Ｃ）にて表示される領域の画像を描画するほか、当該画像に応じた駆動信号を当該表示手段８に出力する。このような描画信号取得手段７（７Ａ〜７Ｃ）は、バッファＩＣ７１（描画信号取得手段７Ａ〜７ＣのバッファＩＣをそれぞれ７１Ａ〜７１Ｃとする）、サブＶＲＡＭ７２（描画信号取得手段７Ａ〜７ＣのサブＶＲＡＭをそれぞれ７２Ａ〜７２Ｃとする）及びシーケンサーＩＣ７３（描画信号取得手段７Ａ〜７ＣのシーケンサーＩＣをそれぞれ７３Ａ〜７３Ｃとする）を備える。 [Configuration of drawing signal acquisition means]
The drawing signal acquisition unit 7 (7A to 7C) acquires the drawing signal output from the VDP 63, draws an image of the area displayed on the connected display unit 8 (8A to 8C), and A drive signal corresponding to the above is output to the display means 8. Such drawing signal acquisition means 7 (7A to 7C) include a buffer IC 71 (the buffer ICs of the drawing signal acquisition means 7A to 7C are respectively 71A to 71C) and a sub VRAM 72 (sub VRAM of the drawing signal acquisition means 7A to 7C). And 72A to 72C) and a sequencer IC 73 (the sequencer ICs of the drawing signal acquisition means 7A to 7C are respectively 73A to 73C).

このうち、サブＶＲＡＭ７２（７２Ａ〜７２Ｃ）は、本発明の取得画像記憶部に相当する。これらサブＶＲＡＭ７２は、バッファＩＣ７１から入力される画像をそれぞれ記憶及び読出可能な一対のフレームバッファを有するダブルバッファで構成され、本実施形態では、それぞれＤＲＡＭ（Dynamic RAM）で構成されている。このようなサブＶＲＡＭ７２では、一方のフレームバッファに対して画像が書き込まれている間、他方のフレームバッファから、書き込まれた画像の読み出しが行われる。   Of these, the sub-VRAM 72 (72A to 72C) corresponds to the acquired image storage unit of the present invention. These sub-VRAMs 72 are each composed of a double buffer having a pair of frame buffers capable of storing and reading out images inputted from the buffer IC 71, and in the present embodiment, each is composed of a DRAM (Dynamic RAM). In such a sub-VRAM 72, while an image is being written to one frame buffer, the written image is read from the other frame buffer.

バッファＩＣ７１（７１Ａ〜７１Ｃ）は、本発明の領域画像取得部に相当し、ＶＤＰ６３にカスケード接続される。詳述すると、バッファＩＣ７１Ａは、伝送路Ｌ２を介して、ＶＤＰ６３に接続され、バッファＩＣ７１Ｂ，７１Ｃは、伝送路Ｌ３，Ｌ４を介して、それぞれバッファＩＣ７１Ａ，７１Ｂに接続される。そして、上流側に位置するＶＤＰ６３から出力された描画信号は、上流側のバッファＩＣ７１Ａにまず入力され、当該バッファＩＣ７１Ａから、バッファＩＣ７１Ｂを経て、バッファＩＣ７１Ｃへと出力される。そして、各バッファＩＣ７１Ａ〜７１Ｃは、所定の記憶容量を有するキャッシュを備えており、入力された描画信号をサンプリングして得られた画像をキャッシュに記憶する。   The buffer ICs 71 (71A to 71C) correspond to the area image acquisition unit of the present invention, and are cascade-connected to the VDP 63. More specifically, the buffer IC 71A is connected to the VDP 63 via the transmission line L2, and the buffer ICs 71B and 71C are connected to the buffer ICs 71A and 71B via the transmission lines L3 and L4, respectively. The drawing signal output from the VDP 63 located on the upstream side is first input to the upstream buffer IC 71A, and is output from the buffer IC 71A to the buffer IC 71C via the buffer IC 71B. Each of the buffer ICs 71A to 71C includes a cache having a predetermined storage capacity, and stores an image obtained by sampling the input drawing signal in the cache.

これらバッファＩＣ７１は、描画信号に含まれるアドレスを参照して、当該描画信号をサンプリングして得られた画像から、表示手段８Ａ〜８Ｃに表示させる領域内の画像を、サブＶＲＡＭ７２に描画する。例えば、バッファＩＣ７１Ａは、当該アドレスを参照し、サンプリングして得られた画像から、表示手段８Ａに表示させる領域の画像を、サブＶＲＡＭ７２Ａに描画する。この際、バッファＩＣ７１は、ＣＰＵ５３から入力される制御信号に基づいて、描画するサブＶＲＡＭ７２のフレームバッファを切り替える。また、バッファＩＣ７１は、同じくＣＰＵ５３から入力される制御信号に基づいて、入力される描画信号に応じた画像の色深度を変換する。なお、本実施形態では、ＣＰＵ５３から、表示手段８にて利用可能な色深度に変換する旨の制御信号が入力されるので、サブＶＲＡＭ７２に描画される画像の色深度は、当該描画信号に応じた画像の色深度（例えば、ＲＧＢ２４ビット）から、表示手段８にて利用可能な色深度（例えば、ＲＧＢ１６ビット）となる。これにより、サブＶＲＡＭ７２の記憶容量及び帯域を低減することができる。   These buffer ICs 71 draw an image in an area to be displayed on the display means 8A to 8C on the sub-VRAM 72 from an image obtained by sampling the drawing signal with reference to an address included in the drawing signal. For example, the buffer IC 71A refers to the address and draws an image of an area to be displayed on the display unit 8A on the sub-VRAM 72A from an image obtained by sampling. At this time, the buffer IC 71 switches the frame buffer of the sub-VRAM 72 to be drawn based on a control signal input from the CPU 53. Similarly, the buffer IC 71 converts the color depth of the image according to the input drawing signal based on the control signal input from the CPU 53. In the present embodiment, since a control signal for conversion to a color depth that can be used by the display unit 8 is input from the CPU 53, the color depth of the image drawn in the sub-VRAM 72 depends on the drawing signal. The color depth (for example, RGB 16 bits) that can be used by the display unit 8 is obtained from the color depth of the displayed image (for example, RGB 24 bits). Thereby, the storage capacity and bandwidth of the sub-VRAM 72 can be reduced.

更に、バッファＩＣ７１は、シーケンサーＩＣ７３から入力される要求信号に応じて、サブＶＲＡＭ７２に描画した画像を、シーケンサーＩＣ７３に出力する。この際、当該要求信号と同時に描画信号が入力された場合には、バッファＩＣ７１は、シーケンサーＩＣ７３からの要求信号に応じた画像の出力処理を優先する。すなわち、バッファＩＣ７１は、シーケンサーＩＣ７３に対する画像の出力中は、描画処理を行わない。   Further, the buffer IC 71 outputs an image drawn in the sub-VRAM 72 to the sequencer IC 73 in response to a request signal input from the sequencer IC 73. At this time, when a drawing signal is input at the same time as the request signal, the buffer IC 71 gives priority to an image output process corresponding to the request signal from the sequencer IC 73. That is, the buffer IC 71 does not perform drawing processing while outputting an image to the sequencer IC 73.

シーケンサーＩＣ７３（７３Ａ〜７３Ｃ）は、本発明の出力部に相当し、本実施形態では、ＬＣＤコントローラー（ＬＣＤＣ：LCD Controller）により構成されている。これらシーケンサーＩＣ７３Ａ〜７３Ｃは、ＣＰＵ５３から入力される表示信号に応じて、サブＶＲＡＭ７２に描画された画像を要求する要求信号をバッファＩＣ７３に出力し、当該バッファＩＣ７３から入力される画像に応じた駆動信号を、接続されたドライバー回路８１に出力する。これにより、サブＶＲＡＭ７２に描画され、色深度が変換された画像が、表示手段８により表示される。   The sequencer IC 73 (73A to 73C) corresponds to the output unit of the present invention, and is configured by an LCD controller (LCDC) in this embodiment. These sequencer ICs 73 </ b> A to 73 </ b> C output a request signal for requesting an image drawn in the sub-VRAM 72 to the buffer IC 73 in response to a display signal input from the CPU 53, and a drive signal corresponding to the image input from the buffer IC 73. Is output to the connected driver circuit 81. As a result, an image drawn in the sub-VRAM 72 and converted in color depth is displayed on the display unit 8.

〔画像表示装置の動作〕
図３は、画像表示装置４により生成される画像と、表示される画像とを示す図である。
前述の構成により、画像表示装置４では、入力されたコマンドに応じた画像を描画するための描画信号が、ＶＤＰ６３から伝送路Ｌ１を介してメインＶＲＡＭ６２に出力され、当該画像（例えば、図３中「ＡＢＣ」と示された画像）がメインＶＲＡＭ６２上に描画される。この描画信号は、伝送路Ｌ１から分岐する伝送路Ｌ２を介して、バッファＩＣ７１Ａに入力される。 [Operation of image display device]
FIG. 3 is a diagram illustrating an image generated by the image display device 4 and an image to be displayed.
With the above-described configuration, the image display device 4 outputs a drawing signal for drawing an image corresponding to the input command from the VDP 63 to the main VRAM 62 via the transmission line L1, and the image (for example, in FIG. 3). An image indicated as “ABC”) is drawn on the main VRAM 62. This drawing signal is input to the buffer IC 71A via the transmission line L2 branched from the transmission line L1.

バッファＩＣ７１Ａは、入力される描画信号を下流側のバッファＩＣ７１Ｂに出力するとともに、当該描画信号をサンプリングして、取得された画像をキャッシュに記憶する。そして、バッファＩＣ７１Ａは、ＣＰＵ５３から入力される制御信号に基づいて、表示手段８Ａにより表示する領域の画像（図３中「Ａ」と示された画像）を、フレームバッファを切り替えつつ、サブＶＲＡＭ７２Ａに描画する。この際、バッファＩＣ７１Ａは、当該制御信号に基づいて前述の色深度変換を行う。   The buffer IC 71A outputs the input drawing signal to the downstream buffer IC 71B, samples the drawing signal, and stores the acquired image in the cache. Then, based on the control signal input from the CPU 53, the buffer IC 71A transfers the image of the area displayed by the display means 8A (the image indicated as “A” in FIG. 3) to the sub VRAM 72A while switching the frame buffer. draw. At this time, the buffer IC 71A performs the color depth conversion based on the control signal.

シーケンサーＩＣ７３Ａは、ＣＰＵ５３からの表示信号の入力に応じて、サブＶＲＡＭ７２Ａに描画した画像を要求する要求信号をバッファＩＣ７１Ａに出力する。この要求信号が入力されたバッファＩＣ７１Ａは、サブＶＲＡＭ７２Ａへの描画に対して、当該要求信号に対する画像出力処理を優先し、書込み中のフレームバッファではない他方のフレームバッファから画像を読み出して、シーケンサーＩＣ７３Ａに出力する。そして、シーケンサーＩＣ７３Ａは、取得された画像に応じた駆動信号を、表示手段８Ａのドライバー回路８１に出力する。これにより、表示手段８Ａでは、入力される駆動信号に応じた画像（例えば、図３中「Ａ」と示された画像）が表示される。   In response to the input of the display signal from the CPU 53, the sequencer IC 73A outputs a request signal for requesting an image drawn on the sub VRAM 72A to the buffer IC 71A. The buffer IC 71A to which the request signal is input gives priority to the image output processing for the request signal with respect to the drawing to the sub-VRAM 72A, reads the image from the other frame buffer that is not the frame buffer being written, and the sequencer IC 73A Output to. Then, the sequencer IC 73A outputs a drive signal corresponding to the acquired image to the driver circuit 81 of the display unit 8A. As a result, an image (for example, an image indicated as “A” in FIG. 3) corresponding to the input drive signal is displayed on the display means 8A.

バッファＩＣ７１Ｂ，７１Ｃは、前述のバッファＩＣ７１Ａと同様に、入力される描画信号をサンプリングして得られた画像をキャッシュに記憶し、ＣＰＵ５３から入力される制御信号に基づいて、サブＶＲＡＭ７２Ｂ，７２Ｃに、表示手段８Ｂ，８Ｃに表示させる領域の画像（例えば、図３中「Ｂ」及び「Ｃ」と示された画像）を描画する。
表示信号が入力されたシーケンサーＩＣ７３Ｂ，７３Ｃは、前述のシーケンサーＩＣ７３Ａと同様に、バッファＩＣ７１Ｂ，７１Ｃにそれぞれ要求信号を出力し、当該バッファＩＣ７１Ｂ，７１Ｃから入力される画像に応じた駆動信号を表示手段８Ｂ，８Ｃのドライバー回路８１にそれぞれ出力する。これにより、表示手段８Ｂ，８Ｃでは、入力される駆動信号に応じた画像（例えば、図３中「Ｂ」及び「Ｃ」と示された画像）が表示される。 Similarly to the buffer IC 71A, the buffer ICs 71B and 71C store an image obtained by sampling an input drawing signal in a cache, and store them in the sub VRAMs 72B and 72C based on a control signal input from the CPU 53. An image of an area to be displayed on the display means 8B, 8C (for example, images indicated as “B” and “C” in FIG. 3) is drawn.
Similar to the sequencer IC 73A, the sequencer ICs 73B and 73C to which the display signals are input output request signals to the buffer ICs 71B and 71C, respectively, and display drive signals corresponding to the images input from the buffer ICs 71B and 71C. The signals are output to the driver circuits 81 of 8B and 8C, respectively. As a result, the display means 8B and 8C display images corresponding to the input drive signals (for example, images indicated as “B” and “C” in FIG. 3).

以上説明した本実施形態に係る遊技機１によれば、以下の効果を奏することができる。
１つのＶＤＰ６３が、各表示手段８Ａ〜８Ｃにて表示される各画像を生成するので、複数の描画回路により当該各画像を個別に生成する場合に比べ、効率よく画像を生成することができる。 According to the gaming machine 1 according to the present embodiment described above, the following effects can be obtained.
Since one VDP 63 generates each image displayed on each display means 8A to 8C, it is possible to generate an image more efficiently than when each image is generated individually by a plurality of drawing circuits.

また、ＶＤＰ６３からメインＶＲＡＭ６２に出力された描画信号は、伝送路Ｌ２を介して描画信号取得手段７ＡのバッファＩＣ７１Ａに入力される。このバッファＩＣ７１Ａは、入力される制御信号に基づいて当該描画信号をサンプリングし、当該描画信号に含まれるアドレスに基づいて、表示手段８Ａの表示部８２に表示させる領域の画像を、当該表示部８２の解像度に応じて取得して、サブＶＲＡＭ７２Ａに記憶させる。
一方、シーケンサーＩＣ７３Ａは、バッファＩＣ７１Ａに要求信号を出力して、サブＶＲＡＭ７２Ａに記憶された画像を取得し、当該画像に応じた駆動信号を表示手段８Ａのドライバー回路８１に出力する。これによれば、バッファＩＣ７１Ａにより取得される画像は、入力される描画信号に応じた画像（ＶＤＰ６３により生成される画像）のうち、表示部８２に表示される領域の画像で、かつ、当該表示部８２の解像度に応じた領域の画像であるので、サンプリングされた画像の一部を取得して拡大する高価なスケーラー回路を描画信号取得手段７に設ける必要がない。従って、画像表示装置４、ひいては、当該画像表示装置４を備える遊技機１の製造コストを低減することができる。 The drawing signal output from the VDP 63 to the main VRAM 62 is input to the buffer IC 71A of the drawing signal acquisition unit 7A via the transmission line L2. The buffer IC 71A samples the drawing signal based on the input control signal, and displays an image of an area to be displayed on the display unit 82 of the display unit 8A based on the address included in the drawing signal. Is acquired in accordance with the resolution of and stored in the sub-VRAM 72A.
On the other hand, the sequencer IC 73A outputs a request signal to the buffer IC 71A, acquires an image stored in the sub-VRAM 72A, and outputs a drive signal corresponding to the image to the driver circuit 81 of the display means 8A. According to this, the image acquired by the buffer IC 71A is an image of an area displayed on the display unit 82 among images corresponding to the input drawing signal (image generated by the VDP 63), and the display Since the image is an area corresponding to the resolution of the unit 82, it is not necessary to provide the drawing signal acquisition unit 7 with an expensive scaler circuit that acquires and enlarges a part of the sampled image. Therefore, it is possible to reduce the manufacturing cost of the image display device 4 and consequently the gaming machine 1 including the image display device 4.

各バッファＩＣ７１Ａ〜７１Ｃは、ＶＤＰ６３に対してカスケード接続される。そして、当該各バッファＩＣ７１Ａ〜７１Ｃには、上流側のＶＤＰ６３又はバッファＩＣ７１から、同じ描画信号がそれぞれ入力される。これによれば、上流側のバッファＩＣ７１が、当該バッファＩＣ７１により取得すべき領域の画像が除去された画像に応じた描画信号を下流側のバッファＩＣ７１に出力する必要がない。従って、各バッファＩＣ７１への描画信号の出力遅延が生じることを防止することができるほか、下流側のバッファＩＣ７１に出力される描画信号を加工及び再生成する必要がないので、上流側のバッファＩＣ７１の処理負担を軽減することができる。また、バッファＩＣ７１Ａ〜７１Ｃは、対応する表示手段８Ａ〜８Ｃに表示させる領域の画像をそれぞれ取得するので、各表示手段８による画像表示をそれぞれ独立して行うことができる。   Each of the buffer ICs 71 </ b> A to 71 </ b> C is cascade-connected to the VDP 63. The same drawing signal is input to each of the buffer ICs 71 </ b> A to 71 </ b> C from the upstream VDP 63 or the buffer IC 71. This eliminates the need for the upstream buffer IC 71 to output to the downstream buffer IC 71 a drawing signal corresponding to the image from which the image of the area to be acquired by the buffer IC 71 has been removed. Accordingly, it is possible to prevent the output delay of the drawing signal to each buffer IC 71, and it is not necessary to process and regenerate the drawing signal output to the downstream buffer IC 71. The processing load can be reduced. Further, since the buffer ICs 71A to 71C respectively acquire the images of the areas to be displayed on the corresponding display means 8A to 8C, the image display by each display means 8 can be performed independently.

バッファＩＣ７１は、入力される描画信号のサンプリングに対して、シーケンサーＩＣ７３から入力される要求信号に応じた画像の出力処理、すなわち、シーケンサーＩＣ７３へのサブＶＲＡＭ７２に記憶された画像の出力処理を優先する。これによれば、ＣＰＵ５３からの表示信号の入力タイミング、すなわち、表示手段８にて画像を表示するタイミングで、シーケンサーＩＣ７３が画像を取得することができ、当該表示手段８に駆動信号を出力することができる。従って、表示手段８による画像表示が遅延することを防ぐことができる。   The buffer IC 71 gives priority to the image output process corresponding to the request signal input from the sequencer IC 73, that is, the image output process stored in the sub-VRAM 72 to the sequencer IC 73, with respect to the sampling of the input drawing signal. . According to this, the sequencer IC 73 can acquire the image at the input timing of the display signal from the CPU 53, that is, the timing at which the display unit 8 displays the image, and outputs the drive signal to the display unit 8. Can do. Accordingly, it is possible to prevent the image display by the display unit 8 from being delayed.

バッファＩＣ７１は、ＣＰＵ５３から入力される制御信号に基づいて、入力された描画信号をサンプリングして得られた画像の色深度を、表示手段８の色深度（表示部８２にて利用可能な色深度）に応じて変換して、サブＶＲＡＭ７２に記憶させる。これによれば、表示手段８に対して、適切な色深度を有する画像に応じた駆動信号を出力することができる。従って、描画信号に応じた画像の色深度と、表示手段８により利用可能な色深度とが異なる場合でも、当該表示手段８による画像表示を適切に行うことができる。
また、バッファＩＣ７１は、描画信号に応じた画像の色深度を低減させるので、サブＶＲＡＭ７２に記憶させる画像の容量（サイズ）を低減することができる。従って、サブＶＲＡＭ７２の記憶容量及び帯域を低減することができ、画像表示装置４、ひいては、遊技機１の製造コストを一層低減することができる。 The buffer IC 71 uses the color depth of the image obtained by sampling the input drawing signal based on the control signal input from the CPU 53 as the color depth of the display unit 8 (the color depth available in the display unit 82). ) And stored in the sub-VRAM 72. According to this, it is possible to output a drive signal corresponding to an image having an appropriate color depth to the display unit 8. Therefore, even when the color depth of the image corresponding to the drawing signal is different from the color depth that can be used by the display unit 8, the image display by the display unit 8 can be appropriately performed.
Further, since the buffer IC 71 reduces the color depth of the image according to the drawing signal, the capacity (size) of the image stored in the sub-VRAM 72 can be reduced. Therefore, the storage capacity and bandwidth of the sub-VRAM 72 can be reduced, and the manufacturing cost of the image display device 4 and thus the gaming machine 1 can be further reduced.

ＣＰＵ５３は、各バッファＩＣ７１Ａ〜７１Ｃに制御信号を出力して、入力される描画信号に応じた画像から該バッファＩＣ７１Ａ〜７１Ｃにより取得される領域の位置を設定する。これによれば、各表示手段８Ａ〜８Ｃにより表示される画像を、ＣＰＵ５３により変更することができる。これによれば、ＶＤＰ６３が描画する１フレーム分の画像を各表示手段８Ａ〜８Ｃにて分割表示したり、各表示手段８Ａ〜８Ｃにて同じ画像を表示したりすることができる。また、ＣＰＵ５３により、各バッファＩＣ７１Ａ〜７１Ｃの動作が制御され、当該各バッファＩＣ７１Ａ〜７１Ｃによりそれぞれ個別に画像が取得されるので、各描画信号取得手段７Ａ〜７Ｃの構成及び規格を統一することができ、画像表示装置４の構成を簡略化することができる。   The CPU 53 outputs a control signal to each of the buffer ICs 71A to 71C, and sets the position of the area acquired by the buffer ICs 71A to 71C from the image corresponding to the input drawing signal. According to this, the image displayed by each display means 8A-8C can be changed by CPU53. According to this, an image for one frame drawn by the VDP 63 can be divided and displayed on each display means 8A to 8C, or the same image can be displayed on each display means 8A to 8C. Further, the operation of each of the buffer ICs 71A to 71C is controlled by the CPU 53, and an image is acquired individually by each of the buffer ICs 71A to 71C. Therefore, it is possible to unify the configurations and standards of the respective drawing signal acquisition units 7A to 7C. The configuration of the image display device 4 can be simplified.

〔実施形態の変形〕
本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
前述の実施形態では、画像表示装置４は、３つの描画信号取得手段７と、各描画信号取得手段７に接続される３つの表示手段８とを備えるとしたが、本発明はこれに限らない。すなわち、描画信号取得手段７及び表示手段８は、それぞれ１つ以上あればよく、これらの数は問わない。 [Modification of Embodiment]
The present invention is not limited to the above-described embodiment, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
In the above-described embodiment, the image display device 4 includes the three drawing signal acquisition units 7 and the three display units 8 connected to the respective drawing signal acquisition units 7. However, the present invention is not limited to this. . That is, the drawing signal acquisition unit 7 and the display unit 8 may be at least one each, and the number thereof is not limited.

前述の実施形態では、領域画像取得部としてのバッファＩＣ７１は、入力される描画信号のサンプリング及びサブＶＲＡＭ７２への記憶に対して、出力部としてのシーケンサーＩＣ７３から入力される要求信号に応じた画像の出力を優先するとしたが、本発明はこれに限らない。すなわち、後者に対して前者を優先してもよい。   In the above-described embodiment, the buffer IC 71 serving as the region image acquisition unit performs sampling of the input drawing signal and stores the image in the sub VRAM 72 according to the request signal input from the sequencer IC 73 serving as the output unit. Although priority is given to output, the present invention is not limited to this. That is, the former may be prioritized over the latter.

前述の実施形態では、各バッファＩＣ７１は、入力される描画信号に応じた画像の色深度を、表示手段８にて利用可能な色深度に応じて変換（低減）するとしたが、本発明はこれに限らない。すなわち、ＶＤＰ６３が、表示手段８に応じた色深度を有する画像を生成するのであれば、このような色深度変換は必ずしも必要ない。また、各バッファＩＣ７１は、当該画像の色深度を低減させる場合に限らず、増加させるようにしてもよい。すなわち、変換される画像の色深度は、表示手段８により問題なく表示できる色深度であればよい。   In the above-described embodiment, each buffer IC 71 converts (reduces) the color depth of the image according to the input drawing signal according to the color depth available in the display unit 8. Not limited to. That is, if the VDP 63 generates an image having a color depth corresponding to the display unit 8, such color depth conversion is not necessarily required. In addition, each buffer IC 71 is not limited to reducing the color depth of the image, but may be increased. That is, the color depth of the image to be converted may be any color depth that can be displayed by the display unit 8 without any problem.

前述の実施形態では、設定手段としてのＣＰＵ５３が、各バッファＩＣ７１に制御信号を出力して、当該各バッファＩＣ７１により取得される画像の領域を設定するとしたが、本発明はこれに限らない。例えば、各バッファＩＣが当該領域を示す情報を予め保持する構成でもよい。また、シーケンサーＩＣも、それぞれ独自の周期で、要求信号をバッファＩＣに出力するように構成してもよく、更には、ＣＰＵがバッファＩＣに対して、シーケンサーＩＣに画像を出力させる制御信号を出力してもよい。この場合には、画像が入力されたタイミングで駆動信号を出力するように、シーケンサーＩＣを構成すればよい。   In the above-described embodiment, the CPU 53 as the setting unit outputs a control signal to each buffer IC 71 and sets an image area acquired by each buffer IC 71. However, the present invention is not limited to this. For example, each buffer IC may hold information indicating the area in advance. The sequencer IC may also be configured to output a request signal to the buffer IC at each unique cycle. Further, the CPU outputs a control signal for causing the sequencer IC to output an image to the buffer IC. May be. In this case, the sequencer IC may be configured to output the drive signal at the timing when the image is input.

前述の実施形態では、画像表示装置４は、パチンコ機として構成された遊技機１に設けられるとしたが、本発明はこれに限らない。すなわち、本発明の画像表示装置を、パチスロ機及びピンボール機等の他の遊技機に採用することもできるほか、当該画像表示装置を単体で利用することも可能である。更には、本発明の画像表示装置は、自動車のコンソールパネルや、大型のゲーム機等にも採用することができる。   In the above-described embodiment, the image display device 4 is provided in the gaming machine 1 configured as a pachinko machine, but the present invention is not limited to this. That is, the image display device of the present invention can be used in other gaming machines such as pachislot machines and pinball machines, and the image display device can be used alone. Furthermore, the image display device of the present invention can also be employed in an automobile console panel, a large game machine, and the like.

本発明は、画像表示装置に利用でき、特に遊技機に採用される画像表示装置に好適に利用することができる。   The present invention can be used for an image display device, and can be preferably used particularly for an image display device employed in a gaming machine.

１…遊技機、４…画像表示装置、７（７Ａ〜７Ｃ）…描画信号取得手段、８（８Ａ〜８Ｃ）…表示手段、５３…ＣＰＵ（設定手段）、６２…メインＶＲＡＭ（記憶手段）、６３…ＶＤＰ（描画手段）、７１（７１Ａ〜７１Ｃ）…バッファＩＣ（領域画像取得部）、７２（７２Ａ〜７２Ｃ）…サブＶＲＡＭ（取得画像記憶部）、７３（７３Ａ〜７３Ｃ）…シーケンサーＩＣ（出力部）、Ｌ１…伝送路（第１伝送路）、Ｌ２…伝送路（第２伝送路）。   DESCRIPTION OF SYMBOLS 1 ... Game machine, 4 ... Image display apparatus, 7 (7A-7C) ... Drawing signal acquisition means, 8 (8A-8C) ... Display means, 53 ... CPU (setting means), 62 ... Main VRAM (storage means), 63 ... VDP (drawing means), 71 (71A to 71C) ... buffer IC (region image acquisition unit), 72 (72A to 72C) ... sub VRAM (acquisition image storage unit), 73 (73A to 73C) ... sequencer IC ( Output unit), L1... Transmission path (first transmission path), L2... Transmission path (second transmission path).

Claims (6)

画像を表示する画像表示装置であって、
表示される１フレーム分の画像を描画させる描画信号を出力する描画手段と、
前記描画手段と第１伝送路を介して接続され、前記描画信号に応じた画像を記憶する記憶手段と、
前記第１伝送路から分岐した第２伝送路に接続され、前記描画信号を取得する描画信号取得手段と、
前記描画信号取得手段に接続され、当該描画信号取得手段から入力される駆動信号に応じた画像を表示する表示手段とを備え、
前記描画信号取得手段は、
前記第２伝送路に接続され、前記描画信号をサンプリングして、前記表示手段の解像度に応じた領域の前記画像を取得する領域画像取得部と、
取得された前記領域の画像に応じた駆動信号を前記表示手段に出力する出力部とを備えることを特徴とする画像表示装置。 An image display device for displaying an image,
Drawing means for outputting a drawing signal for drawing an image for one frame to be displayed;
Storage means connected to the drawing means via a first transmission path and storing an image corresponding to the drawing signal;
A drawing signal acquisition means connected to the second transmission path branched from the first transmission path, for acquiring the drawing signal;
A display unit connected to the drawing signal acquisition unit and displaying an image according to a drive signal input from the drawing signal acquisition unit;
The drawing signal acquisition means includes
An area image acquisition unit that is connected to the second transmission path, samples the drawing signal, and acquires the image of the area according to the resolution of the display unit;
An image display apparatus comprising: an output unit that outputs a drive signal corresponding to the acquired image of the region to the display unit. 請求項１に記載の画像表示装置において、
前記描画信号取得手段は複数設けられ、
前記表示手段は、前記複数の描画信号取得手段に応じて複数設けられ、
前記各描画信号取得手段の前記領域画像取得部は、前記描画手段にカスケード接続され、当該描画手段から入力される前記描画信号を下流側の前記領域画像取得部に出力するとともに、対応する前記表示手段に表示させる前記領域の画像を取得することを特徴とする画像表示装置。 The image display device according to claim 1,
A plurality of the drawing signal acquisition means are provided,
A plurality of the display means are provided according to the plurality of drawing signal acquisition means,
The region image acquisition unit of each drawing signal acquisition unit is cascade-connected to the drawing unit, and outputs the drawing signal input from the drawing unit to the region image acquisition unit on the downstream side, and the corresponding display An image display apparatus characterized by acquiring an image of the area to be displayed on the means. 請求項１又は請求項２に記載の画像表示装置において、
前記描画信号取得手段は、前記領域画像取得部により取得された前記領域の画像を記憶する取得画像記憶部を備え、
前記出力部は、前記領域の画像を要求する要求信号を前記領域画像取得部に出力して、当該要求信号に応じて入力される前記領域の画像に応じた前記駆動信号を出力し、
前記領域画像取得部は、前記要求信号及び前記描画信号がそれぞれ略同時に入力された際に、前記取得画像記憶部に記憶された前記領域の画像の前記出力部への出力を優先することを特徴とする画像表示装置。 The image display device according to claim 1 or 2,
The drawing signal acquisition unit includes an acquired image storage unit that stores an image of the region acquired by the region image acquisition unit,
The output unit outputs a request signal for requesting an image of the region to the region image acquisition unit, and outputs the drive signal corresponding to the image of the region input according to the request signal,
The region image acquisition unit prioritizes the output of the region image stored in the acquired image storage unit to the output unit when the request signal and the drawing signal are input substantially simultaneously. An image display device. 請求項１から請求項３のいずれかに記載の画像表示装置において、
前記領域画像取得部は、前記表示手段の色深度に応じて、入力される前記描画信号に応じた画像における色深度を変換することを特徴とする画像表示装置。 The image display device according to any one of claims 1 to 3,
The area image acquisition unit converts a color depth in an image corresponding to the input drawing signal in accordance with a color depth of the display unit. 請求項１から請求項４のいずれかに記載の画像表示装置において、
前記描画信号に応じた画像のうち、前記領域画像取得部により取得される前記領域の位置を、当該領域画像取得部に対して設定する設定手段を備えることを特徴とする画像表示装置。 The image display device according to any one of claims 1 to 4,
An image display apparatus, comprising: a setting unit configured to set a position of the region acquired by the region image acquisition unit in the image corresponding to the drawing signal with respect to the region image acquisition unit. 請求項１から請求項５のいずれかに記載の画像表示装置を備えることを特徴とする遊技機。   A gaming machine comprising the image display device according to any one of claims 1 to 5.

Images