JP2009022607A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2009022607A JP2009022607A JP2007190134A JP2007190134A JP2009022607A JP 2009022607 A JP2009022607 A JP 2009022607A JP 2007190134 A JP2007190134 A JP 2007190134A JP 2007190134 A JP2007190134 A JP 2007190134A JP 2009022607 A JP2009022607 A JP 2009022607A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display data
- data
- panel
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pinball Game Machines (AREA)
- Display Devices Of Pinball Game Machines (AREA)
Abstract
Description
本発明は、遊技盤面に設けられた表示装置の表示領域に遊技中に所定の演出表示を行う画面表示方法に関する。 The present invention relates to a screen display method for performing a predetermined effect display during a game in a display area of a display device provided on a game board surface.
パチンコ機やスロットマシンなどの遊技機では、遊技盤に備えられた表示装置を用いて、遊技中に種々の演出表示が行われる。この演出表示には、液晶パネルが用いられることが多い。液晶パネルは、マトリックス状に配置された画素によって画像を表示する。
画像を表示するための表示データは、次の手順で生成される。
まず、演出表示を制御するためのＣＰＵは、表示コマンドを受け取り、その内容を解析し、予め用意されたスケジュールデータを参照して、表示すべき画面の内容を決定する。
そして、このスケジュールデータに基づいて描画コマンドをＶＤＰ（Video Display Processor）に出力する。ＶＤＰは、この描画コマンドをビットマップ展開して画素単位での表示データを生成し、液晶パネルに出力する。
表示データを生成する回路には、生成されたデータを一時的に保持しておくためのバッファが設けられるのが通常である。
In gaming machines such as pachinko machines and slot machines, various effects are displayed during the game using a display device provided in the gaming board. A liquid crystal panel is often used for this effect display. The liquid crystal panel displays an image with pixels arranged in a matrix.
Display data for displaying an image is generated by the following procedure.
First, the CPU for controlling the effect display receives the display command, analyzes the contents, and determines the contents of the screen to be displayed with reference to schedule data prepared in advance.
Then, a drawing command is output to a VDP (Video Display Processor) based on the schedule data. The VDP expands the drawing command into a bitmap and generates display data in units of pixels and outputs it to the liquid crystal panel.
A circuit for generating display data is usually provided with a buffer for temporarily storing the generated data.
近年、遊技機の興趣を高めるため、表示パネルを複数設けることが検討されている。複数の表示パネルを設けた例としては、液晶パネルを並列に配置する他、液晶パネル等の表示パネルを前後に一定の間隔を開けて２枚並行に配置した表示装置が挙げられる（特許文献１参照）。このような表示装置を用いると、前後の表示パネルの配置に起因して、演出表示の３次元的な視覚効果を高めることが可能となる。また、１枚の液晶表示器と２枚のＥＬ表示器とを並列に配置した遊技機も提案されている（特許文献２参照）。 In recent years, in order to enhance the interest of gaming machines, it has been studied to provide a plurality of display panels. Examples of providing a plurality of display panels include a display device in which two liquid crystal panels are arranged in parallel, and two display panels such as a liquid crystal panel are arranged in parallel at predetermined intervals (Patent Document 1). reference). When such a display device is used, it is possible to enhance the three-dimensional visual effect of the effect display due to the arrangement of the front and rear display panels. A gaming machine in which one liquid crystal display and two EL displays are arranged in parallel has also been proposed (see Patent Document 2).
このように複数の表示パネルを用いる場合、各表示パネルに対応づけてＶＤＰを設けることも可能であるが、ＶＤＰの数の増大は、遊技機の製造コスト増大という新たな課題を招くことになる。かかる観点から、特許文献２は、２枚のＥＬ表示器の表示データを１つのＶＤＰで生成し、コスト低減を図る技術を開示している。特許文献２によれば、ＶＤＰは、１つの大画面中に２つのＥＬ表示器の表示内容がウィンドウ状に配置された画面について表示データを生成する。そして、入力データ切換回路が、この表示データのラインごとに、端から画素数を計数することで、ウィンドウ状に配置された各ＥＬ表示器の表示内容を特定し、その表示データを切り出す。この計数は、各ラインの表示データの走査開始端を示すイネーブル信号が出力された時点を基準として、ラインごとに行われる。 When a plurality of display panels are used as described above, it is possible to provide a VDP in association with each display panel. However, an increase in the number of VDPs causes a new problem of an increase in the manufacturing cost of gaming machines. . From this point of view, Patent Document 2 discloses a technique for reducing the cost by generating display data of two EL displays with one VDP. According to Patent Document 2, VDP generates display data for a screen in which display contents of two EL display devices are arranged in a window in one large screen. Then, the input data switching circuit counts the number of pixels from the end for each line of the display data, thereby specifying the display content of each EL display arranged in a window shape and cutting out the display data. This counting is performed for each line on the basis of the time when the enable signal indicating the scanning start end of the display data of each line is output.
特許文献２では、各表示パネルに対応する表示データの切り出しが容易ではなかった。
まず、上述の通り、大画面中に各表示パネルをウィンドウ状に配置された画面の表示データが生成されるため、各表示パネルに対応するデータを、ラインごとに特定する必要があった。特に、画面のサイズが異なる表示パネルを併用する場合には、各表示パネルに対応するデータを切り出すための条件を、表示パネルのサイズに応じてラインごとに切り換えるなど、煩雑な条件管理が必要であった。
また、この切り出しのためには、上述のイネーブル信号の出力が必要であった。
In Patent Document 2, it is not easy to cut out display data corresponding to each display panel.
First, as described above, display data of a screen in which each display panel is arranged in a window on the large screen is generated. Therefore, it is necessary to specify data corresponding to each display panel for each line. In particular, when using display panels with different screen sizes, complicated condition management is required, such as switching the conditions for extracting data corresponding to each display panel for each line according to the size of the display panel. there were.
In addition, the above-described enable signal needs to be output for this cutout.
上述した課題は、３枚以上の表示パネルを設けた場合も同様である。また、液晶パネル以外の表示パネルを用いた場合も同様である。
本発明は、これらの課題を解決するためになされたものであり、単一のＶＤＰで複数の表示パネル用の表示データを生成させる際の処理の簡素化を図ることにより、遊技機において、複数の表示パネルを多様な態様で併用可能とすることを目的とする。
The problem described above is the same when three or more display panels are provided. The same applies when a display panel other than the liquid crystal panel is used.
The present invention has been made to solve these problems, and in a gaming machine, by simplifying the processing when generating display data for a plurality of display panels with a single VDP, The display panel is intended to be used in various modes.
本発明は、パチンコ機や回胴式遊技機などの遊技機を対象とする。遊技機には、遊技中に演出表示を行うための複数の表示パネルが設けられている。表示パネルとしては、液晶パネル、プラズマディスプレイ、有機ＥＬなどを利用可能である。
表示パネルは、遊技盤面およびその周辺に設けることができる。例えば、パチンコ機であれば、発射された遊技球が流下する盤面およびその周辺に設けることができ、回胴式遊技機であれば回転リールおよびその周辺に設けることができる。
複数の表示パネルは並列に配置する他、種々の配置が可能である。例えば、遊技機の正面から見て前後に重ね合わせた配置としてもよい。つまり、表示パネルは、遊技盤面の奥から手前に所定間隔開けて配置し、それぞれの表示パネルの表示内容を重ね合わせた画像を遊技盤面の正面側から視認可能な位置関係としてもよい。手前または奥に位置する直近の表示パネル同士が、相互に法線方向に一定距離ずつ平行移動した位置関係となるような配置が相当する。表示パネルのサイズは必ずしも同一である必要はないが、重ね合わせた画像を視認できるようにするため、表示領域の少なくとも一部が重なり合う大きさおよび位置関係となっていることが好ましい。本明細書では、以下、このように前後に配置された表示パネルを「多層表示装置」と総称し、特に、表示パネルを２枚備えたものを「２層表示装置」と総称することがある。
The present invention is directed to a gaming machine such as a pachinko machine or a swivel type gaming machine. The gaming machine is provided with a plurality of display panels for effect display during the game. As the display panel, a liquid crystal panel, a plasma display, an organic EL, or the like can be used.
The display panel can be provided on the game board surface and its periphery. For example, if it is a pachinko machine, it can be provided on and around the surface of the board on which the launched game ball flows down, and if it is a rotary-type game machine, it can be provided on the rotating reel and its periphery.
In addition to arranging the plurality of display panels in parallel, various arrangements are possible. For example, it is good also as the arrangement | positioning piled up back and forth seeing from the front of the gaming machine. In other words, the display panel may be arranged at a predetermined interval from the back to the front of the game board surface, and an image obtained by superimposing the display contents of each display panel may be in a positional relationship that can be viewed from the front side of the game board surface. The arrangement is such that the nearest display panels positioned in front or behind are in a positional relationship in which they are translated by a certain distance in the normal direction. The size of the display panel is not necessarily the same, but it is preferable that at least a part of the display region overlap and have a positional relationship so that the superimposed images can be visually recognized. In the present specification, hereinafter, display panels arranged in the front-rear direction are collectively referred to as “multi-layer display device”, and particularly, a display panel having two display panels is sometimes collectively referred to as “two-layer display device”. .
表示パネルへの表示は、画面データ記憶部、描画制御部、表示データ生成部、表示データ記憶部、表示データ管理部によって制御される。遊技状態に応じた表示を実現するためには、例えば、遊技機の全体処理を制御する主基板からの表示コマンドによって、表示すべき内容を指示する方法を採ることができる。
画面データ記憶部は、各表示パネルに表示すべき画面の構成を規定する画面データを記憶する。画面データには、表示データ生成部に出力すべき描画コマンドが列挙されている。遊技状態に応じた表示を実現するためには、画面データと上述の表示コマンドとを対応づけて格納しておけばよい。
描画制御部は、遊技状態に応じて、各表示パネルに表示すべき画面を決定し、画面データに基づいた描画コマンドを出力する。遊技状態が表示コマンドで得られている場合には、表示コマンドに対応した画面データを選択し、これに基づいて描画コマンドを出力すればよい。
The display on the display panel is controlled by a screen data storage unit, a drawing control unit, a display data generation unit, a display data storage unit, and a display data management unit. In order to realize the display according to the gaming state, for example, a method of instructing the contents to be displayed by a display command from the main board that controls the entire processing of the gaming machine can be adopted.
The screen data storage unit stores screen data that defines the configuration of the screen to be displayed on each display panel. The screen data lists drawing commands to be output to the display data generation unit. In order to realize the display according to the gaming state, the screen data and the display command described above may be stored in association with each other.
The drawing control unit determines a screen to be displayed on each display panel according to the gaming state, and outputs a drawing command based on the screen data. When the game state is obtained by a display command, screen data corresponding to the display command is selected, and a drawing command may be output based on the screen data.
本発明では、例えば、画面に表示される所定のスプライトを表示装置の画素単位で表したスプライトデータを、予めキャラクターメモリに記憶しておいてもよい。この場合、描画コマンドには、このスプライトの配置、複数のスプライトの重ね合わせ方の指定が含まれる。スプライト以外の図形や線分の描画を指定するコマンドを含めても良い。
本明細書では、「キャラクター」および「スプライト」を次の意味で用いる。スプライトとは、遊技機の画面にまとまった単位として表示されるイメージを意味する。例えば、画面上に種々の人物を表示させる場合には、それぞれの人物を描くためのデータを「スプライト」と呼ぶ。複数の人物を表示させるためには、複数のスプライトを用いることになる。人物のみならず背景画像を構成する家、山、道路などをそれぞれスプライトとすることもできる。また、背景画像全体を一つのスプライトとしてもよい。遊技機は、これらの各スプライトの画面上の配置を決め、スプライト同士が重なる場合の上下関係を決めることで、種々の画像を表示させることが可能である。
遊技機では、データを扱う便宜上、各スプライトは縦横それぞれ６４ピクセルなど一定の大きさの矩形領域を複数組み合わせて構成される。この矩形領域を描くためのデータを「キャラクター」と呼ぶ。小さなスプライトの場合は、一つのキャラクターで表現することができるし、人物など比較的大きいスプライトの場合には、例えば、横２×縦３などで配置した合計６個のキャラクターで表現することができる。背景画像のように更に大きいスプライトであれば、更に多数のキャラクターを用いて表現することができる。キャラクターの数および配置は、スプライトごとに任意に指定可能である。
In the present invention, for example, sprite data representing a predetermined sprite displayed on the screen in units of pixels of the display device may be stored in advance in the character memory. In this case, the drawing command includes designation of the arrangement of the sprites and how to superimpose a plurality of sprites. You may include a command that specifies drawing other than sprites and graphics and line segments.
In this specification, “character” and “sprite” are used in the following meaning. The sprite means an image displayed as a unit on the screen of the gaming machine. For example, when various persons are displayed on the screen, data for drawing each person is referred to as “sprite”. In order to display a plurality of persons, a plurality of sprites are used. Not only a person but also a house, a mountain, a road and the like constituting a background image can be used as sprites. The entire background image may be a single sprite. The gaming machine can display various images by determining the arrangement of each sprite on the screen and determining the vertical relationship when the sprites overlap.
In a gaming machine, for the convenience of handling data, each sprite is configured by combining a plurality of rectangular regions of a certain size such as 64 pixels vertically and horizontally. Data for drawing this rectangular area is called a “character”. In the case of a small sprite, it can be expressed by one character, and in the case of a relatively large sprite such as a person, for example, it can be expressed by a total of 6 characters arranged in a horizontal 2 × vertical 3, etc. . If the sprite is larger than the background image, it can be expressed using a larger number of characters. The number and arrangement of characters can be arbitrarily specified for each sprite.
表示データ生成部は、描画コマンドに応じて、演出表示用の表示データを生成し、表示データ記憶部は、生成された表示データを表示パネルごとに記憶する。表示データ管理部は、表示データの表示データ記憶部への格納を制御するとともに、表示データを所定のタイミングで表示装置の各表示パネルに出力する。表示データ生成部、表示データ記憶部、表示データ管理部は、別体の構成としてもよいし、一部または全部を単一のチップで構成してもよい。
表示データ記憶部は、表示データの格納と、表示パネルへの出力とを円滑に並行して行うことができるよう、ダブルバッファとしておくことが好ましい。つまり、表示パネルごとに、表示データの記憶領域を複数箇所、設けておき、一方に表示データを書き込むとともに、他方から表示データを読み出すことが可能な構成としておくことが好ましい。
The display data generation unit generates display data for effect display according to the drawing command, and the display data storage unit stores the generated display data for each display panel. The display data management unit controls the storage of the display data in the display data storage unit, and outputs the display data to each display panel of the display device at a predetermined timing. The display data generation unit, the display data storage unit, and the display data management unit may be configured separately, or a part or all of them may be configured by a single chip.
The display data storage unit is preferably a double buffer so that display data can be stored and output to the display panel smoothly in parallel. In other words, it is preferable that a plurality of display data storage areas are provided for each display panel so that display data can be written to one side and display data can be read from the other side.
上述の制御機構は、例えば、演出表示に対応した描画コマンドを出力するサブ制御基板と、サブ制御基板からの表示コマンドを受けて表示装置を駆動する表示制御基板に分けて構成してもよいし、これらの機能を統合的に実現する単一の基板として構成してもよい。 The above-described control mechanism may be configured, for example, as being divided into a sub control board that outputs a drawing command corresponding to the effect display and a display control board that receives the display command from the sub control board and drives the display device. Alternatively, a single substrate that realizes these functions in an integrated manner may be used.
本発明の表示データ生成部は、複数の表示パネルの表示データを生成し、単一の仮想的な表示パネル用の出力形式で出力する。この出力形式では、単一の仮想的な表示パネル用に用意されたメモリ空間において、表示パネルごとの表示データが連続するように出力される。
例えば、ＱＶＧＡサイズ（３２０ピクセル×２４０ピクセル）の表示パネル１、表示パネル２の表示データを生成する場合、表示データ生成部は、表示パネル１の表示データを順次、出力した後、表示パネル２の表示データを順次出力する。仮想的な表示パネルがＸＧＡ（１０２４ピクセル×７６８ピクセル）とすると、この１ライン目には、表示パネル１の４ライン目の途中までのデータが順次、出力されることになる。「連続するように出力」とは、このように描画時のラインを考慮することなく、表示データを各画素に順次、配置することを意味している。この表示データを用いて仮想的な表示パネルに出力したとしても、当然ながら画像は崩れて表示されることになる。
The display data generation unit of the present invention generates display data for a plurality of display panels and outputs the display data in an output format for a single virtual display panel. In this output format, display data for each display panel is continuously output in a memory space prepared for a single virtual display panel.
For example, when generating the display data of the display panel 1 and the display panel 2 having a QVGA size (320 pixels × 240 pixels), the display data generation unit sequentially outputs the display data of the display panel 1, Display data is output sequentially. If the virtual display panel is XGA (1024 pixels × 768 pixels), data up to the middle of the fourth line of the display panel 1 is sequentially output to the first line. “Output in a continuous manner” means that display data is sequentially arranged in each pixel without considering a line at the time of drawing as described above. Even if this display data is used to output to a virtual display panel, the image is naturally collapsed and displayed.
表示データ管理部は、上述した出力の特徴を活かし、表示データ生成部から出力される１フレーム分の表示データの先頭からの画素数を計数することで、各表示パネルの表示データを識別して表示データ記憶部に格納する。表示データ生成部からは、この表示データに対応した同期信号が出力されないため、表示データ管理部は、同期信号生成部によって表示パネルに応じた同期信号を生成し、この同期信号とともに表示データを各表示パネルに出力する。 The display data management unit identifies the display data of each display panel by counting the number of pixels from the top of the display data for one frame output from the display data generation unit, taking advantage of the output characteristics described above. Store in the display data storage. Since the display data generation unit does not output a synchronization signal corresponding to the display data, the display data management unit generates a synchronization signal corresponding to the display panel by the synchronization signal generation unit, and displays the display data together with the synchronization signal. Output to the display panel.
本発明の遊技機によれば、複数の表示パネルの表示データを、単一の表示データ生成部でまとめて生成することができる。また、表示データ生成部は、各表示パネルの表示データを連続して出力するため、各表示パネルに対応する表示データを比較的容易に切り出すことが可能となる。また、表示データ管理部に、同期信号生成部を設けたことによって、表示データ生成部から出力される同期信号に依存せずに各表示パネルの表示を行うことが可能となる。これらの作用に基づき、本発明によれば、複数の表示パネルを併用する際の処理が簡略化されるため、表示パネル併用の態様を多彩にすることができる。 According to the gaming machine of the present invention, display data of a plurality of display panels can be generated collectively by a single display data generation unit. In addition, since the display data generation unit continuously outputs the display data of each display panel, the display data corresponding to each display panel can be cut out relatively easily. In addition, since the display data management unit is provided with the synchronization signal generation unit, it is possible to display each display panel without depending on the synchronization signal output from the display data generation unit. Based on these actions, according to the present invention, the processing when a plurality of display panels are used together is simplified, so that various modes of using the display panels can be varied.
本発明において、各表示パネルの表示データは、連続して出力するようにしてもよい。つまり、第１の表示パネルの表示データの出力が完了した直後の画素から、第２の表示パネルの表示データが出力される形式としてもよい。
また、表示データ生成部からの出力形式における各表示パネルの表示データの格納アドレスを個別に指定可能としてもよい。格納アドレスとは、例えば、先頭データを基準とした相対的なアドレスという意味で、出力時の先頭データからの画素数を用いることができる。描画制御部が描画コマンドと共に格納アドレスを指定すると、表示データ生成部は、格納アドレスに基づいて、各表示パネルの表示データを配置して出力する。各表示パネルの格納アドレスが指定されているため、第１の表示パネルの表示データと、第２の表示パネルの表示データとの間には、いずれの表示パネルにも該当しないブランクデータが出力されることも起き得る。格納制御部は、格納アドレスに基づいて、各表示パネルの表示データを識別することが可能である。
この態様によれば、例えば、第１の表示パネルの表示データのサイズを変更しても、第２の表示パネルの表示データの格納アドレスは不変となる利点がある。従って、第２の表示パネルの表示データを同一の処理で安定的に切り出しつつ、遊技中に、第１の表示パネルのサイズを変更すること等が可能となり、複数の表示パネルを多様な態様で併用することが可能となる。
In the present invention, the display data of each display panel may be output continuously. That is, the display data of the second display panel may be output from the pixel immediately after the output of the display data of the first display panel is completed.
Further, the storage address of the display data of each display panel in the output format from the display data generation unit may be individually designated. The storage address means, for example, a relative address based on the head data, and the number of pixels from the head data at the time of output can be used. When the drawing control unit specifies the storage address together with the drawing command, the display data generation unit arranges and outputs the display data of each display panel based on the storage address. Since the storage address of each display panel is specified, blank data that does not correspond to any display panel is output between the display data of the first display panel and the display data of the second display panel. It can happen. The storage control unit can identify display data of each display panel based on the storage address.
According to this aspect, for example, there is an advantage that even if the size of the display data of the first display panel is changed, the storage address of the display data of the second display panel is not changed. Therefore, it is possible to change the size of the first display panel during the game while stably cutting out the display data of the second display panel by the same processing, and the plurality of display panels can be displayed in various modes. It can be used together.
先に説明した通り、本発明では、表示データ管理部は、表示データの先頭からの画素数を計数して、各表示パネルの表示データを切り出す。ただし、表示データ管理部が、各表示パネルの表示データを切り出す部位は、表示データ生成部による生成態様に拘束される訳ではない。
例えば、表示データ生成部には、遊技機に備えられた表示パネルよりも大きなサイズの仮想的なパネルを想定して表示データを生成し、出力させてもよい。この状態で、表示データ管理部が、表示データを切り出す先頭アドレスを変化させることで、表示パネルに表示させるべき部分を柔軟に変化させることができる。
ただし、本発明では、表示データ管理部はメモリ空間内に連続的に格納された表示データを、連続的に読み出すだけである。従って、上述の仮想的なパネルの左右方向のサイズが実際の表示パネルよりも大きい場合、左右にはみ出した画素も含めて表示データを切り出すことになり、各ラインの位置関係がずれるおそれがある。かかる弊害を回避するため、読み出しの先頭アドレスを変化させる場合には、仮想的な表示パネルの左右方向のサイズは、現実の表示パネルと一致させておくことが好ましい。また、切り出し時には、各ラインの左端が先頭アドレスとして設定されることが好ましい。
As described above, in the present invention, the display data management unit counts the number of pixels from the top of the display data and cuts out the display data of each display panel. However, the part where the display data management unit cuts out the display data of each display panel is not limited by the generation mode by the display data generation unit.
For example, the display data generation unit may generate and output display data assuming a virtual panel having a larger size than the display panel provided in the gaming machine. In this state, the display data management unit can flexibly change the portion to be displayed on the display panel by changing the start address for cutting out the display data.
However, in the present invention, the display data management unit simply reads out display data continuously stored in the memory space. Therefore, when the horizontal size of the virtual panel described above is larger than the actual display panel, display data is cut out including the pixels protruding to the left and right, and the positional relationship between the lines may be shifted. In order to avoid such an adverse effect, when the read start address is changed, the horizontal size of the virtual display panel is preferably matched with the actual display panel. Further, at the time of clipping, it is preferable that the left end of each line is set as the head address.
このように、実際の表示パネルよりも大きな仮想的な表示パネルを想定して、処理を行う場合、仮想的な表示パネルの大きさは、任意に、また極端に変化し得る。本発明では、先に説明した通り、第２の表示パネルの先頭アドレスを指定することが可能である。かかる構成を採ることにより、上述の仮想的な表示パネルが第１の表示パネルとなる場合であっても、そのサイズに関わらず、第２の表示パネルの表示データを安定して切り出すことが可能となる。 As described above, when processing is performed assuming a virtual display panel larger than the actual display panel, the size of the virtual display panel can be arbitrarily and extremely changed. In the present invention, as described above, it is possible to designate the start address of the second display panel. By adopting such a configuration, even when the above-described virtual display panel becomes the first display panel, the display data of the second display panel can be stably cut out regardless of the size. It becomes.
本発明において、複数の表示パネルに対応した描画コマンドの出力は、種々の方法で行うことができる。
例えば、描画制御部は、表示パネル単位で描画コマンドを出力してもよい。こうすることにより、表示パネルと描画コマンドとの対応関係を容易に特定することができる。従って、表示データ生成部は、容易に、表示パネルごとの描画コマンドを抽出し、表示データを生成することができる。
この態様における描画コマンドの出力方法としては、例えば、表示パネル単位で描画コマンドの出力の開始／終わりを示すコマンドを出力するようにしてもよい。また、各描画コマンドに対して、表示パネルごとに付された識別情報を付すようにしてもよい。後者の態様は描画コマンドの出力順序に依存せずに表示パネルとの関係を対応づけることができる利点があり、スプライトの配置を規定する情報を描画コマンドとして出力する場合に適している。
In the present invention, drawing commands corresponding to a plurality of display panels can be output by various methods.
For example, the drawing control unit may output a drawing command for each display panel. In this way, the correspondence between the display panel and the drawing command can be easily specified. Therefore, the display data generation unit can easily extract a drawing command for each display panel and generate display data.
As a drawing command output method in this aspect, for example, a command indicating the start / end of drawing command output may be output in units of display panels. Moreover, you may make it attach | subject the identification information attached | subjected for every display panel with respect to each drawing command. The latter mode has an advantage that the relationship with the display panel can be associated without depending on the output order of the drawing commands, and is suitable for outputting information defining the arrangement of sprites as a drawing command.
また別の態様として、描画制御部は、仮想的な表示パネル上に、複数の表示パネルを配置した状態を表す描画コマンドを出力するようにしてもよい。複数の表示パネルの表示内容を予めこのように配置した状態で描画コマンドを用意しておいても良いし、各表示パネルの描画コマンドを個別に用意しておき、複数の表示パネルの配置に応じて描画コマンドの座標値等を修正して出力するようにしてもよい。
描画制御部は、この描画コマンドと併せて、仮想的な表示パネル上における各表示パネルの位置を表す位置情報を出力する。こうすることにより、表示データ生成部は、位置情報に基づいて各表示パネルに対応した描画コマンドを抽出し、各表示パネルの表示データを生成することができる。
As another aspect, the drawing control unit may output a drawing command representing a state in which a plurality of display panels are arranged on a virtual display panel. Drawing commands may be prepared with the display contents of a plurality of display panels arranged in advance in this manner, or drawing commands for each display panel may be prepared individually, depending on the arrangement of the plurality of display panels. Then, the coordinate value of the drawing command may be corrected and output.
The drawing control unit outputs position information indicating the position of each display panel on the virtual display panel together with the drawing command. By doing so, the display data generation unit can extract drawing commands corresponding to each display panel based on the position information, and generate display data for each display panel.
本発明において、同期信号生成部は、表示パネルごとに設けることが好ましい。こうすることにより、画素数や画面のフレームレートが異なる表示パネルを混在させて使用することが可能となる。
表示パネルごとに同期信号が異なる場合、各画素の表示データを表示パネルに出力するタイミングもまちまちとなるため、表示データ記憶部からの表示データの読み出しタイミングもまちまちとなる可能性がある。このような状況下で表示データの読み出しおよび表示パネルへの出力を円滑に行うために、各表示パネルに対応づけて、表示データを一時的に保持するためのバッファを設けておくことも好ましい。
In the present invention, the synchronization signal generator is preferably provided for each display panel. This makes it possible to use a mixture of display panels having different numbers of pixels and screen frame rates.
When the synchronization signal is different for each display panel, the timing at which the display data of each pixel is output to the display panel varies, and the timing for reading the display data from the display data storage unit may also vary. In order to smoothly read out display data and output it to the display panel under such circumstances, it is preferable to provide a buffer for temporarily holding display data in association with each display panel.
本発明における複数の表示パネルは、同一サイズや同種の表示パネルとしてもよいし、異なるサイズ、異種の表示パネルを混在させてもよい。本発明は、各表示パネルのサイズに関わらず表示データを容易に切り出すことができるという利点を有するため、特に、複数の表示パネルには、画素数の異なる表示パネルが混在している場合に有用である。 The plurality of display panels in the present invention may be the same size or the same type of display panel, or different sizes and different types of display panels may be mixed. Since the present invention has an advantage that display data can be easily cut out regardless of the size of each display panel, it is particularly useful when a plurality of display panels are mixed with display panels having different numbers of pixels. It is.
表示データは、表示パネルのフレームレートと同一の周期で生成することが好ましいが、複数周期かけて１フレーム分の表示データを生成する態様を採っても良い。例えば、遊技機に、複数の表示パネルは３枚以上備えられている場合には、これらの表示パネルを複数のグループに分け、グループ単位で複数周期かけて全表示パネルの表示データを生成するようにしてもよい。各グループに含める表示パネルの組み合わせは、仮想的な表示パネルに収まる範囲内で設定する。描画コマンドは、グループ単位で１フレーム分の表示データを生成するように順次出力され、表示データ生成部は、この描画コマンドに応じて表示データを生成する。この表示データは、グループごとに、どの表示パネルの表示データかが識別され、表示データ記憶部に格納される。
複数周期かけて全表示パネル分の表示データがそろった時点で、全表示パネルに出力される表示データをそろって更新するようにしてもよいし、新たな表示データが生成される度に、逐次、それぞれの表示パネルに出力するようにしてもよい。
こうすることにより、全表示パネルの表示データ量が、表示データ生成部の処理能力を超える場合でも、解像度を極端に低下させる必要なく、効率的に表示データを生成して、表示を行わせることが可能となる。
The display data is preferably generated at the same cycle as the frame rate of the display panel, but a mode of generating display data for one frame over a plurality of cycles may be adopted. For example, if a gaming machine is provided with three or more display panels, the display panels are divided into a plurality of groups, and display data for all display panels is generated over a plurality of cycles in units of groups. It may be. The combination of display panels included in each group is set within a range that fits in a virtual display panel. The drawing commands are sequentially output so as to generate display data for one frame in units of groups, and the display data generation unit generates display data according to the drawing commands. The display data is identified for each group as to which display panel display data is stored, and stored in the display data storage unit.
When the display data for all the display panels is collected over a plurality of cycles, the display data output to all the display panels may be updated and updated each time new display data is generated. Alternatively, it may be output to each display panel.
By doing this, even when the display data amount of all the display panels exceeds the processing capacity of the display data generation unit, it is possible to generate display data efficiently and perform display without having to extremely reduce the resolution. Is possible.
本発明では、表示データ管理部によって、表示データの画素数を増減する拡大縮小処理が可能としてもよい。こうすることにより、表示データ生成部は、各表示パネルの画素数に関わらず、描画コマンドに基づいて、１フレームに収まる範囲で表示データを生成することができる。例えば、表示パネルよりも低解像度で表示データを生成でき、より多くの表示パネルの表示データを生成することが可能となる。表示データ管理部が、こうして生成された表示データに対し、各表示パネルの画素数に合うよう拡大縮小することにより、各表示パネルに適切に画像を表示することが可能となる。
この拡大縮小処理は、表示データを表示データ記憶部に格納する際に行っても良いし、表示データ記憶部から表示パネルに出力する際に行っても良い。
In the present invention, the display data management unit may be able to perform enlargement / reduction processing for increasing or decreasing the number of pixels of the display data. In this way, the display data generation unit can generate display data within a range that fits in one frame, based on the drawing command, regardless of the number of pixels of each display panel. For example, display data can be generated with a resolution lower than that of the display panel, and display data for more display panels can be generated. The display data management unit can appropriately display an image on each display panel by enlarging or reducing the display data generated in this manner so as to match the number of pixels of each display panel.
This enlargement / reduction processing may be performed when the display data is stored in the display data storage unit, or may be performed when the display data is output from the display data storage unit to the display panel.
本発明では、上述した種々の特徴を全て備えている必要はなく、一部を省略してもよいし、適宜、組み合わせて適用してもよい。また、本発明における上述の特徴部分は、ハードウェア的に実現してもよいし、ソフトウェア的に実現してもよい。 In the present invention, it is not necessary to have all the various features described above, and some of them may be omitted, or may be applied in combination as appropriate. In addition, the above-described characteristic portion in the present invention may be realized by hardware or software.
本発明の実施例について以下の順序で説明する。本実施例では、パチンコ機としての構成例を示すが、遊技機は、回胴式遊技機としてもよい。
Ａ．遊技機の構成：
Ｂ．制御用ハードウェア構成：
Ｃ．画面表示例：
Ｄ．表示データの生成方法：
Ｅ．パネルインタフェースの構成：
Ｆ．表示モード：
Ｇ．表示制御処理：
Ｇ１．全体処理：
Ｇ２．描画コマンド出力処理：
Ｈ．描画処理：
Ｉ．データ格納処理：
Ｊ．モードＶにおける描画コマンド出力：
Ｋ．効果：
Ｌ．変形例：
Embodiments of the present invention will be described in the following order. In the present embodiment, a configuration example as a pachinko machine is shown, but the gaming machine may be a spinning-type gaming machine.
A. Game machine configuration:
B. Control hardware configuration:
C. Screen display example:
D. Display data generation method:
E. Panel interface configuration:
F. Display mode:
G. Display control processing:
G1. Overall processing:
G2. Drawing command output processing:
H. Drawing process:
I. Data storage processing:
J. et al. Drawing command output in mode V:
K. effect:
L. Variations:
Ａ．遊技機の構成：
図１は実施例としてのパチンコ機１の正面図である。パチンコ機１は、中央に遊技領域６を備えた遊技盤が取り付けられている。遊技者は、ハンドル８を操作して遊技領域６内に遊技球を打ち込み、入賞口に入賞させる遊技を行うことができる。入賞口の一つである始動入賞口に遊技球が入賞すると、パチンコ機１は抽選を行い、その結果に応じて「大当り」か否かが決まる。大当り発生時には、大入賞口が所定期間開放するなどの大当り遊技が行われる。
A. Game machine configuration:
FIG. 1 is a front view of a pachinko machine 1 as an embodiment. The pachinko machine 1 has a game board having a game area 6 in the center. The player can play a game by operating the handle 8 and driving a game ball into the game area 6 to win a winning opening. When a game ball wins a start winning opening which is one of the winning openings, the pachinko machine 1 draws a lottery, and it is determined whether or not it is a “hit” according to the result. When a big hit occurs, a big hit game such as a special winning opening being opened for a predetermined period is performed.
遊技領域６の中央には、ＬＣＤ１６、および有機ＥＬを用いたＥＬパネル１７Ｌ、１７Ｒが備えられており、遊技中に種々の演出画面（装飾図柄と呼ぶこともある）が表示される。以下、ＬＣＤ１６およびＥＬパネル１７Ｌ、１７Ｒを「表示パネル」と総称することもある。始動入賞口への入賞時、大当りの発生時などにも、それぞれ遊技の状態に応じた演出画面が表示される。 In the center of the game area 6, an LCD 16 and EL panels 17L and 17R using an organic EL are provided, and various effect screens (also referred to as decorative symbols) are displayed during the game. Hereinafter, the LCD 16 and the EL panels 17L and 17R may be collectively referred to as “display panel”. An effect screen corresponding to the state of the game is also displayed at the time of winning at the start winning opening or when a big hit occurs.
Ｂ．制御用ハードウェア構成：
図２はパチンコ機１の制御用ハードウェア構成を示すブロック図である。パチンコ機１は、メイン制御基板３、払出制御基板２５、サブ制御基板３５、装飾図柄制御基板３０などの各制御基板の分散処理によって制御される。メイン制御基板３、払出制御基板２５、サブ制御基板３５は、それぞれ内部にＣＰＵ、ＲＡＭ、ＲＯＭなどを備えたマイクロコンピュータとして構成されており、ＲＯＭに記録されたプログラムに従って種々の制御処理を実現する。本実施例では、サブ制御基板３５と装飾図柄制御基板３０とは別基板として構成しているが、両者を統合した基板としてもよい。この場合、サブ制御基板３５の機能と装飾図柄制御基板３０の機能を、複数のＣＰＵの分散処理で実現してもよいし、単独のＣＰＵで実現する構成としてもよい。
B. Control hardware configuration:
FIG. 2 is a block diagram showing a control hardware configuration of the pachinko machine 1. The pachinko machine 1 is controlled by distributed processing of each control board such as the main control board 3, the payout control board 25, the sub control board 35, and the decorative design control board 30. The main control board 3, the payout control board 25, and the sub control board 35 are each configured as a microcomputer having a CPU, a RAM, a ROM, and the like, and implement various control processes according to programs recorded in the ROM. . In this embodiment, the sub-control board 35 and the decorative design control board 30 are configured as separate boards, but may be a board in which both are integrated. In this case, the function of the sub-control board 35 and the function of the decorative design control board 30 may be realized by distributed processing of a plurality of CPUs or may be realized by a single CPU.
実施例のパチンコ機１では、種々の不正を防止するため、メイン制御基板３への外部からの入力が制限されている。メイン制御基板３とサブ制御基板３５とは単方向のパラレル電気信号で接続されており、メイン制御基板３と払出制御基板２５とは、制御処理の必要上、双方向シリアル電気信号で接続されている。払出制御基板２５、サブ制御基板３５は、それぞれメイン制御基板３からのコマンドに応じて動作する。装飾図柄制御基板３０は、サブ制御基板３５からのコマンドに応じて動作する。パチンコ機１には、メイン制御基板３が直接に制御する機構もある。図中には、メイン制御基板３が制御する装置の一例として、大入賞口１０を駆動するための大入賞口ソレノイド１８、および特別図柄表示装置４１を例示した。メイン制御基板３は、この他にも、普通図柄表示装置、特別図柄保留ランプ、普通図柄保留ランプ、大当り種類表示ランプ、状態表示ランプなどの表示を制御することができる。また、メイン制御基板３には、遊技中の動作を制御するため、種々のセンサからの検出信号が入力される。図中には一例として入賞検出器１５ａからの入力を例示した。入賞検出器１５ａとは、始動入賞口９への入賞を検出するためのセンサである。メイン制御基板３は、入賞検出器１５ａからの信号に応じて、先に説明した抽選を行い、大当り遊技を実行することができる。メイン制御基板３には、他にも種々の入力がなされているが、ここでは説明を省略する。 In the pachinko machine 1 according to the embodiment, input from the outside to the main control board 3 is restricted in order to prevent various frauds. The main control board 3 and the sub control board 35 are connected by a unidirectional parallel electric signal, and the main control board 3 and the payout control board 25 are connected by a bi-directional serial electric signal for the necessity of control processing. Yes. The payout control board 25 and the sub control board 35 operate in response to commands from the main control board 3, respectively. The decorative design control board 30 operates in response to a command from the sub control board 35. The pachinko machine 1 also has a mechanism that is directly controlled by the main control board 3. In the figure, as an example of a device controlled by the main control board 3, a special winning opening solenoid 18 for driving the special winning opening 10 and a special symbol display device 41 are illustrated. In addition to this, the main control board 3 can control displays such as a normal symbol display device, a special symbol hold lamp, a normal symbol hold lamp, a big hit type display lamp, and a status display lamp. Further, detection signals from various sensors are input to the main control board 3 in order to control the operation during the game. In the figure, the input from the winning detector 15a is illustrated as an example. The winning detector 15 a is a sensor for detecting a winning at the start winning opening 9. The main control board 3 can execute the jackpot game by performing the lottery described above according to the signal from the winning detector 15a. Various other inputs are made on the main control board 3, but the description thereof is omitted here.
遊技時におけるその他の制御は、払出制御基板２５、サブ制御基板３５を介して行われる。払出制御基板２５は、遊技中の遊技球の発射および払い出しを次の手順で制御する。遊技球の発射は、直接的には発射制御基板４７によって制御される。即ち、遊技者が、発射ハンドル８を操作すると、発射制御基板４７は操作に応じて発射モータ４９を制御し、遊技球を発射する。遊技球の発射は、タッチ検出部４８によって、発射ハンドル８に遊技者が触れていることが検出されている状況下でのみ行われる。払出制御基板２５は、発射制御基板４７に対して、発射可否の制御信号を送出することで、間接的に球の発射を制御する。 Other controls during the game are performed via the payout control board 25 and the sub-control board 35. The payout control board 25 controls the launch and payout of the game ball being played in the following procedure. The launch of the game ball is directly controlled by the launch control board 47. That is, when the player operates the launch handle 8, the launch control board 47 controls the launch motor 49 according to the operation to launch a game ball. The game ball is fired only under a situation where the touch detector 48 detects that the player is touching the firing handle 8. The payout control board 25 indirectly controls the launch of the sphere by sending a launch control signal to the launch control board 47.
遊技中に入賞した旨のコマンドをメイン制御基板３から受信すると、払出制御基板２５は、賞球払出装置２１内の払出モータ２０を制御し、払出球検出器２２によって球数をカウントしながら規定数の球を払い出す。払出モータ２０の動作は、モータ駆動センサ２４によって監視されており、球ガミ、球切れなどの異常が検出された場合、払出制御基板２５は、表示部４ａにエラーコードを表示する。エラー表示された時には、係員が異常を除去した後、操作スイッチ４ｂを操作することで復旧させることができる。 When a command indicating that a prize has been won during the game is received from the main control board 3, the payout control board 25 controls the payout motor 20 in the prize ball payout device 21 and regulates the number of balls by the payout ball detector 22. Pay out a number of balls. The operation of the payout motor 20 is monitored by a motor drive sensor 24, and when an abnormality such as a ball bit or a ball break is detected, the payout control board 25 displays an error code on the display unit 4a. When an error is displayed, it can be recovered by operating the operation switch 4b after the attendant has removed the abnormality.
サブ制御基板３５は、遊技中における音声、表示、ランプ点灯などの演出を制御する。これらの演出は、通常時、入賞時、大当たり時、エラー時、不正行為その他の異常が生じた時の警報など、遊技中のステータスに応じて変化する。メイン制御基板３から、各ステータスに応じた演出用のコマンドが送信されると、サブ制御基板３５は、各コマンドに対応したプログラムを起動して、メイン制御基板３から指示された演出を実現する。 The sub-control board 35 controls effects such as voice, display, and lamp lighting during the game. These effects vary according to the status during the game, such as a normal time, a prize, a big win, an error, an alarm when an illegal act or other abnormality occurs. When an effect command corresponding to each status is transmitted from the main control board 3, the sub control board 35 activates a program corresponding to each command to realize the effect instructed from the main control board 3. .
本実施例では、図示する通り、サブ制御基板３５はスピーカ２９を直接制御する。ＬＣＤ１６およびＥＬパネル１７Ｌ、１７Ｒは、装飾図柄制御基板３０を介して制御する。装飾図柄制御基板３０の回路構成は後述する。サブ制御基板３５の制御対象となるランプには、遊技盤面に設けられたパネル装飾ランプ１２と、枠に設けられた枠装飾ランプ３１がある。サブ制御基板３５は、ランプ中継基板３２、３４を介して、パネル装飾ランプ１２および枠装飾ランプ３１と接続されており、各ランプを個別に点滅させることができる。 In the present embodiment, the sub-control board 35 directly controls the speaker 29 as shown in the figure. The LCD 16 and the EL panels 17L and 17R are controlled via the decorative design control board 30. The circuit configuration of the decorative design control board 30 will be described later. The lamps to be controlled by the sub-control board 35 include the panel decoration lamp 12 provided on the game board surface and the frame decoration lamp 31 provided on the frame. The sub control board 35 is connected to the panel decoration lamp 12 and the frame decoration lamp 31 via the lamp relay boards 32 and 34, and can blink each lamp individually.
図３は装飾図柄制御基板３０の回路構成を示す説明図である。装飾図柄制御基板３０は、サブ制御基板３５から受けた表示コマンドに応じて、ＬＣＤ１６に画面を表示するための表示データを出力する。表示データは、ＬＣＤ１６およびＥＬパネル１７Ｌ、１７Ｒにマトリックス状に備えられたＲ，Ｇ，Ｂの各画素の表示階調値を示すデータである。
本実施例のＬＣＤ１６は図の右側に示した通り、２層表示装置として構成されている。即ち、ＬＣＤ１６は、表側パネル１６Ｆと裏側パネル１６Ｂの２枚の液晶パネルが、間隔Ｄだけ開けて平行に配置されている。表側パネル１６Ｆ、裏側パネル１６Ｂは、それぞれ左右方向に６４０画素、上下方向に４８０画素（いわゆるＶＧＡサイズ）の同一解像度である。表側パネル１６Ｆは、透明電極を用いた透明の表示パネルであり、液晶パネルに限らず、透明な種々のパネルを用いることが可能である。裏側パネル１６Ｂも液晶パネルに限らず、例えば、有機ＥＬ、ＬＥＤ、プラズマディスプレイなどを用いることができる。
本実施例では、表側パネル１６Ｆは透明であるため、遊技者は、表側パネル１６Ｆを通して裏側パネル１６Ｂの表示を見ることも可能となっている。このように奥行きを持たせて配置された２枚の表示パネルにおける表示の相互作用によって、本実施例のＬＣＤ１６は３次元的な視覚効果を与えることができる。
例えば、演出表示の一部が手前に飛び出して感じる表示を行ったり、表側パネル１６Ｆに表示された障害物を覗き込むようにすることで裏側パネル１６Ｂの表示内容が見えるようにしたりすることが可能である。
FIG. 3 is an explanatory diagram showing a circuit configuration of the decorative design control board 30. The decorative design control board 30 outputs display data for displaying a screen on the LCD 16 in accordance with the display command received from the sub control board 35. The display data is data indicating display gradation values of the R, G, and B pixels provided in a matrix on the LCD 16 and the EL panels 17L and 17R.
The LCD 16 of this embodiment is configured as a two-layer display device as shown on the right side of the figure. That is, in the LCD 16, two liquid crystal panels, a front panel 16F and a back panel 16B, are arranged in parallel with a gap D therebetween. The front panel 16F and the back panel 16B have the same resolution of 640 pixels in the horizontal direction and 480 pixels (so-called VGA size) in the vertical direction. The front panel 16F is a transparent display panel using a transparent electrode, and is not limited to a liquid crystal panel, and various transparent panels can be used. The back panel 16B is not limited to a liquid crystal panel, and for example, an organic EL, LED, plasma display, or the like can be used.
In the present embodiment, since the front panel 16F is transparent, the player can also view the display on the back panel 16B through the front panel 16F. Thus, the LCD 16 of this embodiment can give a three-dimensional visual effect by the interaction of the display on the two display panels arranged with a depth.
For example, it is possible to display a feeling that a part of the effect display pops out to the front, or to view the display content of the back panel 16B by looking into the obstacle displayed on the front panel 16F. It is.
このように、本実施例では、複数の表示パネルに相互に関連した画像を表示させることによって、演出効果を高めることができる。かかる表示を実現するために、本実施例では、各表示パネルの画面を構成する画面データ（後述）を用意するとともに、これらの画面データ間の相互の関連づけを規定するデータも用意されている。具体的には、本実施例では、スケジューラと呼ばれるデータにおいて、遊技状態に応じて、演出の内容を規定しており、その中で、各表示パネルの表示に用いられるべき画面データを規定している。このように、各表示パネルの画面内容を規定する画面データと、複数の表示パネルの画面データ間の関連づけを規定するスケジューラという上位のデータとを階層的に用意することによって、本実施例では、複数の表示パネルで関連をもたせた演出表示を柔軟かつ比較的容易に実現することができる。 As described above, in this embodiment, it is possible to enhance the effect by displaying the images related to each other on the plurality of display panels. In order to realize such display, in this embodiment, screen data (described later) that constitutes the screen of each display panel is prepared, and data that defines the correlation between these screen data is also prepared. Specifically, in the present embodiment, in the data called the scheduler, the contents of the production are defined according to the gaming state, and among them, the screen data to be used for display of each display panel is defined. Yes. Thus, by preparing hierarchically the screen data that defines the screen contents of each display panel and the upper data called the scheduler that defines the association between the screen data of a plurality of display panels, in this embodiment, It is possible to flexibly and relatively easily realize an effect display associated with a plurality of display panels.
ＥＬパネル１７Ｌ、１７Ｒは、有機ＥＬを用いた表示装置であり、図示する通り、左右方向に３２０画素、上下方向に２４０画素（いわゆるＱＶＧＡサイズ）の同一解像度である。ＥＬパネル１７Ｌ、１７Ｒに代えて、ＬＣＤ、ＬＥＤ、プラズマディスプレイなど種々のタイプの表示装置を用いることができる。
また、ＬＣＤ１６、ＥＬパネル１７Ｌ、１７Ｒの解像度も任意に選択可能である。
The EL panels 17L and 17R are display devices using organic EL, and have the same resolution of 320 pixels in the horizontal direction and 240 pixels in the vertical direction (so-called QVGA size) as shown in the figure. Instead of the EL panels 17L and 17R, various types of display devices such as an LCD, an LED, and a plasma display can be used.
Further, the resolution of the LCD 16 and the EL panels 17L and 17R can be arbitrarily selected.
装飾図柄制御基板３０には表示データを生成する機能を実現するために、図示する種々の回路が用意されている。
装飾図柄制御基板３０には、まず、表示データの生成を制御するためのマイクロコンピュータとしてＣＰＵ３８１、ＲＡＭ３８２、ＲＯＭ３８３が備えられている。
ＲＯＭ３８３には、表示データを生成するための表示プログラム、表示コマンドに対し表示すべき画面、表示の時間、表示の順序を規定するスケジューラ、表示パネル（ＬＣＤ１６およびＥＬパネル１７Ｌ、１７Ｒ）の各画面構成を規定する画面データが記憶されている。画面データの内容については後述するが、この段階では、表示パネルの画素に対応したデータとなっている訳ではない。
The decorative design control board 30 is provided with various circuits shown in the drawing in order to realize a function of generating display data.
First, the decorative design control board 30 is provided with a CPU 381, a RAM 382, and a ROM 383 as microcomputers for controlling the generation of display data.
The ROM 383 includes a display program for generating display data, a screen to be displayed in response to a display command, a scheduler for defining a display time, a display order, and display screens (LCD 16 and EL panels 17L and 17R). Is stored. The contents of the screen data will be described later, but at this stage, the data does not correspond to the pixels of the display panel.
ＣＰＵ３８１は、ＲＯＭ３８３を参照して、表示コマンドに応じた画面データを抽出し、描画コマンドとしてＶＤＰ（Video Display Processor）３８５に出力する。ＬＣＤ１６およびＥＬパネル１７Ｌ、１７Ｒという複数の表示パネルに描画コマンドを出力するプロセスについては、後述する。 The CPU 381 refers to the ROM 383, extracts screen data corresponding to the display command, and outputs it to a VDP (Video Display Processor) 385 as a drawing command. The process of outputting drawing commands to a plurality of display panels such as the LCD 16 and the EL panels 17L and 17R will be described later.
キャラＲＯＭ３８６は、スプライトデータ、即ち画面に表示されるスプライトをビットマップで表したデータを格納している。ＶＤＰ３８５は、ＣＰＵ３８１から受け取った画面データに基づいて、表示すべきスプライトデータをキャラＲＯＭ３８６から抽出し、表示データ、即ち表示すべき画像をビットマップ展開したデータを生成して、パネルインタフェース３９０に出力する。この時、ＶＤＰ３８５は、描画コマンドで指定された画像のサイズに関わらず、１０２４画素×７６８画素（いわゆるＸＧＡサイズ）で表示データを出力する。
以下、ビットマップ展開するための記憶領域を「キャンバス」と呼ぶ。
The character ROM 386 stores sprite data, that is, data representing a sprite displayed on the screen as a bitmap. The VDP 385 extracts sprite data to be displayed from the character ROM 386 based on the screen data received from the CPU 381, generates display data, that is, data obtained by bitmap-expanding the image to be displayed, and outputs the data to the panel interface 390. . At this time, the VDP 385 outputs display data with 1024 pixels × 768 pixels (so-called XGA size) regardless of the size of the image specified by the drawing command.
Hereinafter, a storage area for developing a bitmap is referred to as a “canvas”.
ＶＤＰ３８５は、ＣＰＵ３８１からの画面データを受け取り保持しておくためのレジスタとして、スプライトレジスタ３８５ｓおよびＶＤＰレジスタ３８５ｖを備えている。
スプライトレジスタ３８５ｓは、画面データのうち、スプライトの配置や重ね合わせの順序などを示す描画コマンドを受け取るためのレジスタであり、ダブルバッファとして構成されている。つまり、第１バッファ、第２バッファという二つの等しい容量のバッファが備えられている。従って、ＶＤＰ３８５は、ＣＰＵ３８１から出力された描画コマンドが第１バッファに書き込まれている間、第２バッファに保持されている描画コマンドを読み出して表示データの生成処理を実行することができる。
ＶＤＰレジスタ３８５ｖは、表示データを生成する際の条件設定を指定するコマンド（以下、「条件設定コマンド」と呼ぶ）を記憶するためのレジスタである。条件設定コマンドには、例えば、描画コマンドが複数のレイヤから構成されている場合に、各レイヤの重ね合わせ順序、表示／非表示の設定などが含まれる。条件設定コマンドは比較的低容量であり、書き込みの所要時間が短いことから、ＶＤＰレジスタ３８５ｖはダブルバッファとはなっていない。
The VDP 385 includes a sprite register 385s and a VDP register 385v as registers for receiving and holding screen data from the CPU 381.
The sprite register 385s is a register for receiving drawing commands indicating the arrangement of sprites and the order of superposition among screen data, and is configured as a double buffer. That is, two buffers having the same capacity, that is, a first buffer and a second buffer are provided. Therefore, while the drawing command output from the CPU 381 is written in the first buffer, the VDP 385 can read the drawing command held in the second buffer and execute display data generation processing.
The VDP register 385v is a register for storing a command (hereinafter referred to as a “condition setting command”) that specifies a condition setting when generating display data. The condition setting command includes, for example, the overlay order of each layer, display / non-display setting, etc., when the drawing command is composed of a plurality of layers. Since the condition setting command has a relatively low capacity and the time required for writing is short, the VDP register 385v is not a double buffer.
フレームメモリ３９７は表示データを格納するためのバッファである。フィールド３９７Ｆ［０］、３９７Ｆ［１］は表側パネル１６Ｆの表示データを格納し、フィールド３９７Ｂ「０」、３９７Ｂ［１］は裏側パネル１６Ｂ用の表示データを格納する。また、フィールド３９７Ｌ［０］、３９７Ｌ［１］はＥＬパネル１７Ｌ用の表示データを格納し、フィールド３９７Ｒ［０］、３９７Ｒ［１］はＥＬパネル１７Ｒ用の表示データを格納する。
フレームメモリ３９７への格納およびフレームメモリ３９７からＬＣＤ１６およびＥＬパネル１７Ｌ、１７Ｒへの出力は、パネルインタフェース３９０によって制御される。パネルインタフェース３９０はＶＤＰ３８５から出力される表示データの中から、ＬＣＤ１６およびＥＬパネル１７Ｌ、１７Ｒのそれぞれに対応した表示データを切り出し、フレームメモリ３９７内の上述の各アドレスに格納する。また、各表示パネルに対応する表示データを、それぞれフレームメモリ３９７の各アドレスから読み出し、それぞれ対応する表示パネルに出力する。
パネルインタフェース３９０は、フレームメモリ３９７への表示データの格納または読み出し時に、表示データのサイズを表示パネルの画素数に適合するよう拡大または縮小することもできる。
The frame memory 397 is a buffer for storing display data. Fields 397F [0] and 397F [1] store display data for the front panel 16F, and fields 397B “0” and 397B [1] store display data for the back panel 16B. The fields 397L [0] and 397L [1] store display data for the EL panel 17L, and the fields 397R [0] and 397R [1] store display data for the EL panel 17R.
The storage in the frame memory 397 and the output from the frame memory 397 to the LCD 16 and the EL panels 17L and 17R are controlled by the panel interface 390. The panel interface 390 cuts out display data corresponding to each of the LCD 16 and the EL panels 17L and 17R from the display data output from the VDP 385 and stores the display data in the above-described addresses in the frame memory 397. Further, display data corresponding to each display panel is read from each address of the frame memory 397 and output to the corresponding display panel.
The panel interface 390 can enlarge or reduce the size of the display data so as to match the number of pixels of the display panel when the display data is stored in or read from the frame memory 397.
本実施例では、フレームメモリ３９７の内部は、各表示パネルに２つずつフィールドが割り当てられており、それぞれダブルバッファとして機能する。例えば、ＶＤＰ３８５によって新規に生成された表側データをフィールド３９７Ｆ［０］に書き込んでいる間には、フィールド３９７Ｆ［１］から既に格納済みの表示データが読み出され、表側パネル１６Ｆに出力される。フィールド３９７Ｆ［０］への書き込みが完了すると、パネルインタフェース３９０は、各フィールドの書き込み／読み出しのモードを切り替え、フィールド３９７Ｆ［０］から表側データを表側パネル１６Ｆに出力しつつ、新規に生成された表側データをフィールド３９７Ｆ［１］に書き込む。その他のフィールドも同様である。 In this embodiment, two fields are assigned to each display panel in the frame memory 397, and each field functions as a double buffer. For example, while the front side data newly generated by the VDP 385 is being written in the field 397F [0], the display data already stored is read from the field 397F [1] and output to the front side panel 16F. When the writing to the field 397F [0] is completed, the panel interface 390 switches the writing / reading mode of each field and outputs the front side data from the field 397F [0] to the front side panel 16F. The front side data is written in the field 397F [1]. The same applies to the other fields.
図示を省略したが、ＶＤＰ３８５からパネルインタフェース３９０には、表示データと併せて同期信号が出力される。本実施例では、表示データの生成は１６ｍｓｅｃ周期（以下、「生成期間」と称する）で行うものとした。
本実施例では、ＬＣＤ１６は１６ｍｓｅｃのフレームレートで駆動される。ＥＬパネル１７Ｌ、１７Ｒは２ｍｓｅｃのフレームレートで駆動される。このように各表示パネルでフレームレートが異なるため、ＶＤＰ３８５から出力される同期信号は使えない。従って、本実施例では、パネルインタフェース３９０で、各表示パネル用の同期信号を個別に生成するものとした。こうすることにより、フレームレートや画素数が異なる異種の表示パネルを混在させて使用することが可能となる。もっとも、画素数およびフレームレートが均一の複数の表示パネルを用いる場合には、パネルインタフェース３９０で単一種類の同期信号を生成するようにしてもよいし、かかる構成に代えて、ＶＤＰ３８５からの同期信号を流用する構成としてもよい。
Although not shown, a synchronization signal is output from the VDP 385 to the panel interface 390 together with the display data. In this embodiment, display data is generated at a 16 msec cycle (hereinafter referred to as “generation period”).
In this embodiment, the LCD 16 is driven at a frame rate of 16 msec. The EL panels 17L and 17R are driven at a frame rate of 2 msec. As described above, since the frame rate is different for each display panel, the synchronization signal output from the VDP 385 cannot be used. Therefore, in this embodiment, the panel interface 390 generates the synchronization signal for each display panel individually. This makes it possible to use different types of display panels having different frame rates and different numbers of pixels. Of course, when a plurality of display panels having a uniform number of pixels and a uniform frame rate are used, a single type of synchronization signal may be generated by the panel interface 390, or instead of such a configuration, synchronization from the VDP 385 is possible. It is good also as a structure which diverts a signal.
ＥＬパネル１７Ｌ、１７Ｒは２ｍｓｅｃのフレームレートで駆動するのに対し、ＶＤＰ３８５は１６ｍｓｅｃの生成期間で表示データを生成する。従って、本実施例では、２ｍｓｅｃのフレームレートで８回分、同じ表示データを繰り返し出力して、ＥＬパネル１７Ｌ、１７Ｒを駆動するものとした。 The EL panels 17L and 17R are driven at a frame rate of 2 msec, while the VDP 385 generates display data in a generation period of 16 msec. Therefore, in this embodiment, the same display data is repeatedly output 8 times at a frame rate of 2 msec to drive the EL panels 17L and 17R.
Ｃ．画面表示例：
図４はＬＣＤ１６の画面表示例を示す説明図である。
図４（ａ）には表側パネル１６Ｆの表示例を示した。この例では、中央に矩形の窓状に非表示領域を設けた枠が表示されている。
図４（ｂ）には裏側パネル１６Ｂの表示例を示した。この例では、図４（ａ）の非表示領域に対応する部分に、スロットのリールが表示される。先に説明した通り、本実施例では、画面表示は、スプライトを配置することで構成される。図４（ｂ）では、例えば、７の数字を表す部分がスプライトＣＨとして構成されている。スプライトＣＨを３つ、位置を左右方向にずらして配置することにより、図示するように数字の７が３つ横にならんだ状態の表示を実現することができる。
図４（ｃ）は、ＬＣＤ１６を正面から見た状態を表している。表側パネル１６Ｆの非表示部分を通して、裏側パネル１６Ｂに表示されたスロットを見ることができる。表側パネル１６Ｆと裏側パネル１６Ｂは奥行きを持たせて配置されているため、遊技者は、表側パネル１６Ｆに表示された枠の奥で、本当にリールが回転しているかのような３次元的な視覚効果を楽しむことができる。
C. Screen display example:
FIG. 4 is an explanatory view showing a screen display example of the LCD 16.
FIG. 4A shows a display example of the front panel 16F. In this example, a frame in which a non-display area is provided in a rectangular window shape at the center is displayed.
FIG. 4B shows a display example of the back panel 16B. In this example, a slot reel is displayed in a portion corresponding to the non-display area of FIG. As described above, in this embodiment, the screen display is configured by arranging sprites. In FIG. 4B, for example, the part representing the numeral 7 is configured as a sprite CH. By arranging three sprites CH and their positions shifted in the left-right direction, it is possible to realize a display in which three numbers 7 are arranged side by side as shown.
FIG. 4C shows a state where the LCD 16 is viewed from the front. Through the non-display portion of the front panel 16F, the slots displayed on the back panel 16B can be seen. Since the front panel 16F and the back panel 16B are arranged with a depth, the player can visually recognize the reel as if it is really rotating in the back of the frame displayed on the front panel 16F. You can enjoy the effect.
Ｄ．表示データの生成方法：
図５は表示データの生成方法を示す説明図である。
先に説明した通り、ＶＤＰ３８５は、ＸＧＡサイズで表示データを出力するだけの処理能力を有している。本実施例では、ＥＬパネル１７Ｌ、１７Ｒは、それぞれＱＶＧＡサイズであるから、２枚分の画素数の合計は、ＸＧＡサイズの画素数よりも少ない。従って、ＶＤＰ３８５は、ＱＶＧＡサイズのＥＬパネル１７Ｌ、１７Ｒの表示データを一度に生成するだけの処理能力を有していることになる。本実施例では、この処理能力を有効活用するため、ＥＬパネル１７Ｌ、１７Ｒの表示データをＶＤＰ３８５でまとめて生成し、ＸＧＡサイズで出力される表示データの中から、ＥＬパネル１７Ｌ、１７Ｒの表示データをそれぞれ切り出し、フレームメモリ３９７に格納して、表示に用いるという構成を採った。
D. Display data generation method:
FIG. 5 is an explanatory diagram showing a display data generation method.
As described above, the VDP 385 has a processing capability to output display data in the XGA size. In this embodiment, since the EL panels 17L and 17R are each of QVGA size, the total number of pixels for two sheets is smaller than the number of pixels of XGA size. Therefore, the VDP 385 has a processing capability to generate display data of the QVGA size EL panels 17L and 17R at a time. In this embodiment, in order to make effective use of this processing capability, the display data of the EL panels 17L and 17R are collectively generated by the VDP 385, and the display data of the EL panels 17L and 17R is selected from the display data output in the XGA size. Are respectively cut out, stored in the frame memory 397, and used for display.
図５に示す通り、ＶＤＰ３８５には、ＱＶＧＡ［０］、ＱＶＧＡ［１］という２つの画面の描画コマンドが入力される。ＱＶＧＡ［０］はＥＬパネル１７Ｌの表示画面、ＱＶＧＡ［１］はＥＬパネル１７Ｒの表示画面を表している。
ＶＤＰ３８５は、これらの描画コマンドに基づいて、スプライトを描画し、内部的にビットマップ状の表示データＤＡＴ［０］、ＤＡＴ［１］を生成する。そして、これらの表示データを、ＸＧＡサイズ相当のワークエリアＷＡに格納して出力する。図示するように、この格納は、表示パネルごとに表示データが連続するように行うものとした。つまり表示データＤＡＴ［０］のラインＬ１の左側から順に走査して各画素のデータを、ワークエリアＷＡ［０］、ＷＡ［１］のように順次格納する。ラインＬ１が終了すると、次のラインＬ２の各画素のデータを引き続き、格納する。こうして、表示データＤＡＴ［０］の格納が完了すると、次に表示データＤＡＴ［１］を順次格納する。
このように表示データを連続させて格納することにより、ＶＤＰ３８５から出力される表示データを画素数単位で先頭から計数することにより、容易に表示データＤＡＴ［０］、ＤＡＴ［１］を識別することが可能となる。
As shown in FIG. 5, two screen drawing commands QVGA [0] and QVGA [1] are input to the VDP 385. QVGA [0] represents the display screen of the EL panel 17L, and QVGA [1] represents the display screen of the EL panel 17R.
The VDP 385 draws sprites based on these drawing commands, and internally generates bitmap-like display data DAT [0] and DAT [1]. These display data are stored in a work area WA corresponding to the XGA size and output. As shown in the figure, this storage is performed so that display data is continuous for each display panel. That is, the display data DAT [0] is sequentially scanned from the left side of the line L1, and the data of each pixel is sequentially stored as the work areas WA [0] and WA [1]. When the line L1 ends, the data of each pixel of the next line L2 is continuously stored. In this way, when the storage of the display data DAT [0] is completed, the display data DAT [1] is next stored sequentially.
By storing display data continuously in this way, display data DAT [0] and DAT [1] can be easily identified by counting display data output from the VDP 385 from the top in units of pixels. Is possible.
図の右側に、ＸＧＡ形式における表示データＤＡＴ［０］、ＤＡＴ｛１］の配置を示した。ワークエリアＷＡに格納された表示データを、１０２４×７６８画素に配列した状態の表示データＤＸＧＡを示している。表示データＤＡＴは、連続して格納されているため、ＸＧＡ形式の表示データＤＸＧＡでは、各ラインに、表示データＤＡＴが複数ライン分、格納されることになる。また、表示データＤＡＴ［０］、ＤＡＴ［１］の境界は、図中に太線で示すように、表示データＤＸＧＡのラインの途中に位置することになる。当然ながら、この表示データＤＸＧＡを用いてＸＧＡサイズの表示パネルへの表示を行っても、ＱＶＧＡ［０］、ＱＶＧＡ［１］の画像は、崩れた状態でしか表示されない。 The arrangement of display data DAT [0] and DAT {1] in the XGA format is shown on the right side of the figure. The display data DXGA in a state where the display data stored in the work area WA are arranged in 1024 × 768 pixels is shown. Since the display data DAT is continuously stored, in the display data DXGA in the XGA format, a plurality of lines of display data DAT are stored in each line. Further, the boundary between the display data DAT [0] and DAT [1] is located in the middle of the line of the display data DXGA, as indicated by a bold line in the drawing. Of course, even if the display data DXGA is used to display on the XGA size display panel, the images of QVGA [0] and QVGA [1] are displayed only in a collapsed state.
図５では、ＥＬパネル１７Ｌ、１７Ｒの２枚の表示データをＶＤＰ３８５で生成する例を示した。本実施例では、この例に限らず、種々の組み合わせで複数枚の表示パネルの表示データを生成する。いずれの場合においても、図５に示したのと同様、ＶＤＰ３８５から出力されるＸＧＡ形式の表示データを画素数単位で計数することによって、各表示パネルの表示データを切り分ける。 FIG. 5 shows an example in which two display data of the EL panels 17L and 17R are generated by the VDP 385. The present embodiment is not limited to this example, and display data for a plurality of display panels is generated in various combinations. In any case, as shown in FIG. 5, the display data of each display panel is separated by counting the display data in the XGA format output from the VDP 385 in units of the number of pixels.
Ｅ．パネルインタフェースの構成：
図６はパネルインタフェースの内部構造を示すブロック図である。パネルインタフェース３９０は、ＶＤＰ３８５から表示データを受け取り、フレームメモリ３９７に格納する機能、およびフレームメモリ３９７から表示データを読み出し、表示パネルに出力する機能を奏する。図中には、これらの機能を実現するためのブロックを示した。
E. Panel interface configuration:
FIG. 6 is a block diagram showing the internal structure of the panel interface. The panel interface 390 has a function of receiving display data from the VDP 385 and storing it in the frame memory 397 and a function of reading the display data from the frame memory 397 and outputting it to the display panel. In the figure, blocks for realizing these functions are shown.
ＶＤＰインタフェース３９１は、ＶＤＰ３８５から表示データを受け取る。データ計数部３９２は、受信した表示データを画素単位で順に計数する。この計数結果により、先に図５で説明した通り、複数枚の表示パネルの表示データを切り分ける。レジスタ３９４は、この切り分けに要するデータを格納している。例えば、図５の例では、表示データＤＡＴ［０］には先頭アドレスから何画素分のデータが該当し、表示データＤＡＴ［１］には、どのアドレスからのデータが該当するのかという情報を格納することになる。レジスタ３９４の値は、ＣＰＵ３８１が制御信号を通じて設定可能である（図３参照）。 The VDP interface 391 receives display data from the VDP 385. The data counting unit 392 sequentially counts the received display data in units of pixels. Based on the count result, as described above with reference to FIG. The register 394 stores data necessary for this separation. For example, in the example of FIG. 5, the display data DAT [0] stores information indicating how many pixels of data from the top address correspond to, and the display data DAT [1] stores information indicating from which address the data corresponds. Will do. The value of the register 394 can be set by the CPU 381 through a control signal (see FIG. 3).
スケーラ３９３は、必要に応じて、表示データのサイズを、表示パネルに適合させるための拡大、縮小処理を行う。例えば、ＶＧＡサイズ（６４０×４８０）のＬＣＤ１６Ｆ、１６Ｂ用の表示データが、ＱＶＧＡ（３２０×２４０）サイズで生成された場合には、スケーラ３９３は表示データを縦横２倍に拡大する処理を行う。拡大縮小の要否およびその倍率は、ＣＰＵ３８１によってレジスタ３９４に設定される。 The scaler 393 performs enlargement / reduction processing for adapting the size of the display data to the display panel as necessary. For example, when the display data for the LCDs 16F and 16B having the VGA size (640 × 480) is generated with the QVGA (320 × 240) size, the scaler 393 performs a process of enlarging the display data twice vertically and horizontally. Whether the enlargement / reduction is necessary and the magnification thereof are set in the register 394 by the CPU 381.
メモリインタフェース３９５は、フレームメモリ３９７への表示データの格納、およびフレームメモリ３９７からの読み出しを制御する。表示データの格納先および読み出し元は、レジスタ３９４に設定されている。
本実施例では、フレームメモリ３９７は、パネルインタフェース３９０と別体としたが、パネルインタフェース３９０に内蔵する構成としてもよい。
The memory interface 395 controls display data storage in the frame memory 397 and reading from the frame memory 397. The display data storage destination and read source are set in the register 394.
In this embodiment, the frame memory 397 is separate from the panel interface 390, but may be configured to be built in the panel interface 390.
パネルインタフェース３９０には、ＥＬパネル１７Ｌ、１７Ｒ、およびＬＣＤ１６Ｆ、１６Ｂ用の４つの出力ポートが用意されている。
表示パネル１７Ｌ用の出力ポートには、同期信号生成回路（ＳＹＮＣ）３９９［０］およびインタフェース（Ｉ／Ｏ）３９８［０］が備えられている。同期信号生成回路３９９［０］は、ＥＬパネル１７Ｌのフレームレートに適した同期信号を生成する。インタフェース３９８［０］は、表示データを、表示パネル１７Ｌ用の駆動パルスに変換する。メモリインタフェース３９５によって、フレームメモリ３９７から読み出された表示データは、バッファ３９６［０］に一旦、格納された後、インタフェース３９８［０］によって駆動パルスに変換され、同期信号と共に、順次、表示パネル１７Ｌに出力される。表示データをバッファ３９６に一旦格納するのは、フレームメモリ３９７からの読み出しタイミングと、表示パネル１７Ｌへの出力タイミングとのずれを吸収するためである。
The panel interface 390 has four output ports for the EL panels 17L and 17R and the LCDs 16F and 16B.
The output port for the display panel 17L is provided with a synchronization signal generation circuit (SYNC) 399 [0] and an interface (I / O) 398 [0]. The synchronization signal generation circuit 399 [0] generates a synchronization signal suitable for the frame rate of the EL panel 17L. The interface 398 [0] converts the display data into drive pulses for the display panel 17L. Display data read from the frame memory 397 by the memory interface 395 is temporarily stored in the buffer 396 [0], and then converted into drive pulses by the interface 398 [0]. To 17L. The reason why the display data is temporarily stored in the buffer 396 is to absorb the difference between the read timing from the frame memory 397 and the output timing to the display panel 17L.
ＥＬパネル１７Ｒ、ＬＣＤ１６Ｆ、１６Ｂにも同様に、同期信号生成回路（ＳＹＮＣ）３９９［１］〜３９９［３］、インタフェース（Ｉ／Ｏ）３９８［１］〜３９８［３］、バッファ３９６［０］〜３９６［３］が備えられている。同期信号生成回路３９９を個別に備えたのは、画素数およびフレームレートの異なる４種類の表示パネルを使用可能とするためである。本実施例では、ＥＬパネル１７Ｌ、１７Ｒの画素数およびフレームレートは共通であるため、同期信号生成回路３９９［０］、３９９［１］は、一つの回路を兼用してもよい。同様に、ＬＣＤ１６Ｆ、１６Ｂの画素数およびフレームレートも共通であるため、同期信号生成回路３９９［２］、３９９［３］も兼用可能である。 Similarly, the EL panel 17R, the LCDs 16F, and 16B have synchronization signal generation circuits (SYNC) 399 [1] to 399 [3], interfaces (I / O) 398 [1] to 398 [3], and a buffer 396 [0]. To 396 [3]. The reason why the synchronization signal generation circuit 399 is individually provided is to enable use of four types of display panels having different numbers of pixels and frame rates. In this embodiment, since the number of pixels and the frame rate of the EL panels 17L and 17R are the same, the synchronization signal generation circuits 399 [0] and 399 [1] may be combined with one circuit. Similarly, since the number of pixels and the frame rate of the LCDs 16F and 16B are common, the synchronization signal generation circuits 399 [2] and 399 [3] can also be used.
Ｆ．表示モード：
図７は表示パネルの表示モードを示す説明図である。図の上方に示す通り、本実施例では、ＱＶＧＡ（３２０×２４０）サイズのＥＬパネル１７Ｌ、１７Ｒが左右に備えられ、中央に、ＶＧＡ（６４０×４８０）サイズで２層表示装置としてのＬＣＤ１６Ｆ、１６Ｂが備えられている。図の下方には、各表示パネルの表示／非表示の別および解像度を示した。
F. Display mode:
FIG. 7 is an explanatory diagram showing a display mode of the display panel. As shown in the upper part of the figure, in this embodiment, QVGA (320 × 240) size EL panels 17L and 17R are provided on the left and right, and a VGA (640 × 480) size LCD 16F as a two-layer display device is provided in the center. 16B is provided. Below the figure, the display / non-display and resolution of each display panel are shown.
モードＩは、ＥＬパネル１７Ｌ、１７Ｒを解像度ＱＶＧＡで表示するモードである。ＬＣＤ１６Ｆ、１６Ｂは非表示とされる。ＶＤＰ３８５は、ＥＬパネル１７Ｌ、１７Ｒの表示データを１６ｍｓｅｃの生成期間でまとめて生成する。 Mode I is a mode in which the EL panels 17L and 17R are displayed with a resolution of QVGA. The LCDs 16F and 16B are not displayed. The VDP 385 generates display data for the EL panels 17L and 17R together in a generation period of 16 msec.
モードＩＩは、ＥＬパネル１７Ｌ、１７Ｒを非表示とし、ＬＣＤ１６Ｆ、１６Ｂを表示するモードである。ＬＣＤ１６Ｆ、１６Ｂの双方の表示データをＶＧＡサイズで生成すると、画素数の合計がＶＤＰ３８５の処理能力の限界であるＸＧＡサイズを超えてしまう。従って、このモードでは、ＬＣＤ１６Ｆ、１６Ｂの表示データをそれぞれＱＶＧＡサイズで生成し、スケーラで２倍に拡大して用いる。 Mode II is a mode in which the EL panels 17L and 17R are not displayed and the LCDs 16F and 16B are displayed. If the display data of both the LCDs 16F and 16B is generated in the VGA size, the total number of pixels exceeds the XGA size which is the limit of the processing capability of the VDP 385. Therefore, in this mode, the display data of the LCDs 16F and 16B is generated in the QVGA size, and is used after being doubled by the scaler.
モードＩＩＩ、ＩＶは、ＥＬ表示パネル１７Ｌまたは１７Ｒと、ＬＣＤ１６Ｆとを併用するモードである。ＥＬ表示パネル１７Ｌ、１７Ｒの表示データはＱＶＧＡサイズで生成し、ＬＣＤ１６Ｆの表示データはＶＧＡサイズで生成する。このサイズであれば、ＶＤＰ３８５で一度に生成可能である。 Modes III and IV are modes in which the EL display panel 17L or 17R and the LCD 16F are used in combination. The display data of the EL display panels 17L and 17R is generated with the QVGA size, and the display data of the LCD 16F is generated with the VGA size. With this size, it can be generated at once by VDP385.
モードＶは、全表示パネルに表示するモードである。全表示パネルについて解像度を低減すれば、表示データを、ＶＤＰ３８５で一度に生成することも可能ではあるが、この方法では看過できないほどの画質の劣化が生じるおそれがある。そこで、本実施例では、２回の生成期間を利用して表示データを生成する方法を採った。まず、１回目の生成期間には、ＥＬパネル１７Ｌ（ＱＶＧＡ）とＬＣＤ１６Ｆ（ＶＧＡ）の表示データを生成する。そして、２回目の生成期間には、ＬＣＤ１６Ｂ（ＶＧＡ）とＥＬパネル１７Ｒの表示データを生成する。このように２回に分けて表示データを生成することにより、画質の劣化を抑えつつ、効率的に全表示パネルへの表示を行うことが可能となる。
結果として、モードＶでは、表示パネルの表示内容は１６ｍｓｅｃではなく、３２ｍｓｅｃで更新されることになる。ＥＬパネル１７Ｌ、１７Ｒは２ｍｓｅｃのフレームレートで駆動されることに変わりはないため、同じ表示データが１６回ずつ繰り返し出力されることになる。同様に、ＬＣＤ１６Ｆ、１６Ｂには、同じ表示データが２回ずつ繰り返して出力されることになる。
Mode V is a mode for displaying on all display panels. If the resolution is reduced for all the display panels, the display data can be generated by the VDP 385 at a time, but there is a possibility that the image quality is deteriorated to the extent that this method cannot be overlooked. Therefore, in this embodiment, a method of generating display data using two generation periods is adopted. First, in the first generation period, display data of the EL panel 17L (QVGA) and the LCD 16F (VGA) is generated. In the second generation period, display data of the LCD 16B (VGA) and the EL panel 17R is generated. By generating display data in two steps in this way, it is possible to efficiently display on all display panels while suppressing deterioration in image quality.
As a result, in mode V, the display content of the display panel is updated at 32 msec instead of 16 msec. Since the EL panels 17L and 17R are driven at a frame rate of 2 msec, the same display data is repeatedly output 16 times. Similarly, the same display data is repeatedly output twice to the LCDs 16F and 16B.
Ｇ．表示制御処理：
Ｇ１．全体処理：
図８は表示制御処理のフローチャートである。ＣＰＵ３８１がＶＤＰ３８５に対して描画コマンド等を出力し、表示データを生成させるために実行する処理である。この処理は、本実施例では１６ｍｓｅｃ周期の割込処理として実行される。
この処理を開始すると、ＣＰＵ３８１は、処理を実行するための準備として、多重割込みを許可し（ステップＳ１０）、ノイズキャンセル・判定処理を行う（ステップＳ１１）。そして、割込端子の端子レベルを確認する（ステップＳ１２）。端子レベルが異常な場合には、ノイズ等の影響による異常なトリガに基づいて表示制御処理が開始されたものと判断し、そのまま処理を終了する。
G. Display control processing:
G1. Overall processing:
FIG. 8 is a flowchart of the display control process. This is a process executed by the CPU 381 to output a drawing command or the like to the VDP 385 and generate display data. This process is executed as an interrupt process with a period of 16 msec in this embodiment.
When this processing is started, the CPU 381 permits multiple interrupts as preparation for executing the processing (step S10), and performs noise cancellation / determination processing (step S11). Then, the terminal level of the interrupt terminal is confirmed (step S12). If the terminal level is abnormal, it is determined that the display control process has been started based on an abnormal trigger due to the influence of noise or the like, and the process is terminated as it is.
端子レベルが正常な場合には（ステップＳ１２）、ＣＰＵ３８１は、表示データを生成するための表示モードの切り換えが必要か否かを判断する（ステップＳ１４）。切り換えの要否は、遊技状態に応じてＣＰＵ３８１からのコマンドに基づいて判断される。
表示モードの切換タイミングにあると判断された場合には、ＣＰＵ３８１は、ＶＤＰ３８５の初期化を行い、パネルインタフェース３９０のレジスタを図中の表中に示した状態に設定する（ステップＳ１５）。
表示モードの切換タイミングにない場合には、ＣＰＵ３８１は、この設定処理をスキップする。
When the terminal level is normal (step S12), the CPU 381 determines whether or not it is necessary to switch the display mode for generating display data (step S14). Whether switching is necessary is determined based on a command from the CPU 381 in accordance with the gaming state.
If it is determined that the display mode switching timing is reached, the CPU 381 initializes the VDP 385 and sets the register of the panel interface 390 to the state shown in the table in the figure (step S15).
When the display mode switching timing is not reached, the CPU 381 skips this setting process.
図の右側に、ＶＤＰ３８５のレジスタへの設定ＲＥＧＶ、およびパネルインタフェース３９０のレジスタ３９４への設定ＲＥＧＢを例示した。
設定ＲＥＧＶに示す通り、ＶＤＰ３８５に対しては、ＶＤＰ３８５が処理すべき仮想画面数、および各画面の情報を設定する。この例は、モードＩ（図７参照）の設定例を示している。モードＩでは、ＥＬパネル１７Ｌ、１７Ｒの２枚分の表示データを生成するため、仮想画面数は２となる。１枚目のＥＬパネル１７Ｌに対しては、識別情報として画面ＩＤ「０」が付され、画面のサイズがＱＶＧＡ（３２０×２４０）である旨、およびＶＤＰ３８５が表示データを出力する際の先頭アドレスが設定される。この例では、先頭アドレスは「００００Ｈ」と設定されているため、画面ＩＤ「０」の表示データは、ＶＤＰ３８５から出力される表示データの先頭から順次、配置されることになる。
もう１枚のＥＬパネル１７Ｒに対しても同様の設定がなされる。この例では、画面ＩＤ「１」が付され、画面のサイズがＱＶＧＡ（３２０×２４０）に設定されている。また、出力時の先頭アドレスは「＊＊＊＊Ｈ」と指定されている。本実施例では、この先頭アドレスをブランクとすることも可能であるし、固定値を設定することも可能とした。ブランクが設定されている場合には、先に図５で示したように、先に処理された画面の表示データ（図の例ではＤＡＴ［０］）の直後に続けて表示データが出力される。固定値とした場合には、先に処理された画面の表示データ量に関わらず、指定されたアドレスから表示データが出力される。従って、固定値を指定した場合には、先に処理された画面ＩＤ「０」の表示データと、画面ＩＤ「１」の表示データとの間に、ブランクのデータが出力されることも起き得る。
On the right side of the figure, the setting REGV to the register of the VDP 385 and the setting REGB to the register 394 of the panel interface 390 are illustrated.
As shown in the setting REGV, the number of virtual screens to be processed by the VDP 385 and information on each screen are set for the VDP 385. This example shows a setting example of mode I (see FIG. 7). In mode I, since the display data for two EL panels 17L and 17R is generated, the number of virtual screens is two. For the first EL panel 17L, screen ID “0” is added as identification information, the screen size is QVGA (320 × 240), and the top address when the VDP 385 outputs display data Is set. In this example, since the head address is set to “0000H”, the display data of the screen ID “0” is sequentially arranged from the head of the display data output from the VDP 385.
The same setting is made for the other EL panel 17R. In this example, the screen ID “1” is assigned, and the screen size is set to QVGA (320 × 240). In addition, the start address at the time of output is designated as “*** H”. In the present embodiment, this head address can be blank, or a fixed value can be set. When blank is set, as shown in FIG. 5, the display data is output immediately after the previously processed screen display data (DAT [0] in the example in the figure). . When the fixed value is used, the display data is output from the designated address regardless of the display data amount of the previously processed screen. Accordingly, when a fixed value is designated, blank data may be output between the display data of the screen ID “0” processed previously and the display data of the screen ID “1”. .
設定ＲＥＧＢに示す通り、パネルインタフェース３９０のレジスタ３９４に対しては、フレームメモリ３９７の各フィールドの読み書きのモード、および格納すべき表示データの内容を規定する。先に説明した通り、本実施例では、フレームメモリ３９７はダブルバッファとして構成されており、一方が読み出しの際には、他方が書き込みというように動作する。この動作は、ＣＰＵ３８１からのフィールド信号によって切り換えられる。従って、設定ＲＥＧＢの内容は、フィールド信号のハイ・ロウに応じて規定されている。
図中には、モードＩの例を示した。この例では、ＥＬパネル１７Ｌ、１７Ｒに対応するフィールド３９７Ｌ［０］、３９７Ｌ［１］、３９７Ｒ［０］、３９７［１］が使用される。その他のフィールド３９７Ｆ［０］、３９７Ｆ［１］、３９７Ｂ［０］、３９７Ｂ［１］は使用しない。
図の設定例は、フィールド信号がハイの時には、フィールド３９７Ｌ［０］には、表示データのうちアドレス「００００Ｈ」から始まる表示データが書き込まれ、フィールド３９７Ｒ［０］に「＊＊＊＊Ｈ」から始まる表示データが書き込まれることを表している。この時、フィールド３９７Ｌ［１］、３９７Ｒ［１］からは、表示データの読み出し（Ｒ）が行われる。フィールド信号がロウの時には、フィールド３９７Ｌ［１］にアドレス「００００Ｈ」から始まる表示データが書き込まれ、フィールド３９７Ｒ［１］に「＊＊＊＊Ｈ」から始まる表示データが書き込まれる。この時、フィールド３９７Ｌ［０］、３９７Ｒ［０］からは、表示データの読み出し（Ｒ）が行われる。
モードＶの場合は、図７に示した通り、２回の生成期間にわたって表示データの生成が行われるため、ＶＤＰ３８５への設定ＲＥＧＶにおいて、画面ＩＤごとに表示データを生成すべき生成期間を特定する情報を更に設定する必要がある。また、パネルインタフェース３９０のレジスタ３９４への設定ＲＥＧＢにおいては、フィールド信号ハイ・ロウ・ハイ・ロウという４つの期間について、各フィールドの読み書きのモード、および格納すべき表示データの内容を規定する必要がある。
As shown in the setting REGB, for the register 394 of the panel interface 390, the read / write mode of each field of the frame memory 397 and the contents of display data to be stored are defined. As described above, in this embodiment, the frame memory 397 is configured as a double buffer, and when one is reading, the other is writing. This operation is switched by a field signal from the CPU 381. Therefore, the contents of the setting REGB are defined according to the high and low of the field signal.
In the drawing, an example of mode I is shown. In this example, fields 397L [0], 397L [1], 397R [0], and 397 [1] corresponding to the EL panels 17L and 17R are used. The other fields 397F [0], 397F [1], 397B [0], 397B [1] are not used.
In the illustrated setting example, when the field signal is high, display data starting from the address “0000H” is written in the field 397L [0], and “*** H” is written in the field 397R [0]. This indicates that display data starting from is written. At this time, display data is read (R) from the fields 397L [1] and 397R [1]. When the field signal is low, display data starting from the address “0000H” is written to the field 397L [1], and display data starting from “*** H” is written to the field 397R [1]. At this time, display data is read (R) from the fields 397L [0] and 397R [0].
In the case of mode V, as shown in FIG. 7, display data is generated over two generation periods. Therefore, in the setting REGV to VDP 385, a generation period for generating display data for each screen ID is specified. Further information needs to be set. In addition, in the setting REGB in the register 394 of the panel interface 390, it is necessary to define the read / write mode of each field and the contents of display data to be stored for the four periods of the field signal high / low / high / low. is there.
以上の処理が完了すると、次に、ＣＰＵ３８１は、描画コマンドを出力する（ステップＳ１００）。描画コマンドの出力処理の内容については、表示モードごとに後述する。いずれの表示モードにおいても、この処理によって描画コマンドがＶＤＰ３８５に出力されると、ＶＤＰ３８５は表示データの生成を開始する。
描画コマンドの出力を終えると、ＣＰＵ３８１は、フィールド信号のハイ・ロウを切換えて（ステップＳ２００）、表示制御処理を終了する。
When the above processing is completed, the CPU 381 then outputs a drawing command (step S100). The contents of the drawing command output process will be described later for each display mode. In any display mode, when a drawing command is output to the VDP 385 by this processing, the VDP 385 starts generating display data.
When the output of the drawing command is completed, the CPU 381 switches the field signal between high and low (step S200) and ends the display control process.
図８では、ＶＤＰ３８５のレジスタへの設定ＲＥＧＶ、およびパネルインタフェース３９０のレジスタ３９４への設定ＲＥＧＢで、先頭アドレスが一致している場合を例示した。本実施例では、次に示すように、両者が異なる設定とすることもできる。 FIG. 8 illustrates a case where the start address is the same in the setting REGV to the register of the VDP 385 and the setting REGB to the register 394 of the panel interface 390. In the present embodiment, both can be set differently as shown below.
例えば、「画面ＩＤ＝０」のサイズを、「３２０×４８０」のように、ライン方向に増大させた仮想的な表示パネルを想定して設定し、「３２０×２４０」の画像を切り出す位置に選択の余地を設けるようにしてもよい。先頭アドレスは、「００００Ｈ」のままでよい。そして、パネルインタフェース３９０のレジスタ３９４への設定ＲＥＧＢには、仮想的な表示パネル内の任意のラインから切り出しを開始するように、先頭アドレスを設定するのである。一例として、２ライン目から切り出しを開始する場合には、３２１番目の画素を先頭アドレスとして指定すればよい。また、先頭アドレスを変化させていけば、大きな画面を、カメラでサーチしていくかのような表示を比較的容易に実現することが可能となる。 For example, the size of “screen ID = 0” is set assuming a virtual display panel that is increased in the line direction, such as “320 × 480”, and the position of “320 × 240” is cut out. You may make it provide the room for selection. The start address may remain “0000H”. In the setting REGB in the register 394 of the panel interface 390, the head address is set so as to start clipping from an arbitrary line in the virtual display panel. As an example, when clipping is started from the second line, the 321st pixel may be designated as the head address. In addition, if the start address is changed, a display as if a large screen is searched by a camera can be realized relatively easily.
このように実際の表示パネルよりも大きな仮想的な表示パネルを想定して、表示データを行わせる場合、仮想的な表示パネルの大きさ、即ち「画面ＩＤ＝０」のサイズは、任意に、また極端に変化し得る。従って、このような場合には、「画面ＩＤ＝１」の先頭アドレス「＊＊＊＊Ｈ」は十分に大きい固定値としておくことが好ましい。こうすることによって、仮想的な表示パネルの大きさが変動しても、「画面ＩＤ＝１」の表示データを安定して切り出すことが可能となる。 As described above, when the display data is performed assuming a virtual display panel larger than the actual display panel, the size of the virtual display panel, that is, the size of “screen ID = 0” is arbitrarily set. It can also change drastically. Accordingly, in such a case, it is preferable to set the head address “*** H” of “screen ID = 1” to a sufficiently large fixed value. By doing so, even if the size of the virtual display panel varies, the display data of “screen ID = 1” can be stably cut out.
Ｇ２．描画コマンド出力処理：
図９は描画コマンド出力処理のフローチャートである。ＣＰＵ３８１が実行する処理であり、表示制御処理（図８）のステップＳ１００に相当する処理である。
描画コマンド処理を開始すると、ＣＰＵ３８１は、スプライトレジスタ３８５ｓを初期化し、ＶＤＰレジスタ３８５ｖを設定する（ステップＳ１０１）。ＶＤＰレジスタ３８５ｖには、表示データを生成する際の条件設定例えば、描画コマンドを構成するレイヤの重ね合わせ順序、表示／非表示の設定などが設定される。
G2. Drawing command output processing:
FIG. 9 is a flowchart of the drawing command output process. This process is executed by the CPU 381, and corresponds to step S100 of the display control process (FIG. 8).
When the drawing command process is started, the CPU 381 initializes the sprite register 385s and sets the VDP register 385v (step S101). In the VDP register 385v, condition settings for generating display data, for example, the overlay order of layers constituting the drawing command, display / non-display settings, and the like are set.
次に、ＣＰＵ３８１は、処理対象となる画面ＩＤを「０」に設定し（ステップＳ１０２）、各画面ごとの描画処理を開始する。描画処理では、まず、ＣＰＵ３８１は、表示エリアＶＡを設定する（ステップＳ１１０）。
表示エリアＶＡとは、ＶＤＰ３８５において描画コマンドに基づいて描画を行った後、表示データとして切り出す領域である。本実施例では、スプライトの配置は、仮想的な原点を基準とするキャンバス上で規定されており、ＶＤＰ３８５は、このキャンバス上にスプライトを描画する。表示エリアＶＡも、このキャンバス上に定義されている。こうすることによって、キャンバス上に描画された画像の任意の領域を、表示データとして切り出すことが可能となるのである。
Next, the CPU 381 sets the screen ID to be processed to “0” (step S102), and starts drawing processing for each screen. In the drawing process, first, the CPU 381 sets the display area VA (step S110).
The display area VA is an area cut out as display data after drawing based on a drawing command in the VDP 385. In this embodiment, the arrangement of sprites is defined on a canvas with a virtual origin as a reference, and the VDP 385 draws the sprites on this canvas. A display area VA is also defined on this canvas. By doing so, it becomes possible to cut out an arbitrary area of the image drawn on the canvas as display data.
次に、ＣＰＵ３８１は、次にサブ制御基板３５から受信した表示コマンドの内容を解析し（ステップＳ１１１）、描画コマンドを出力する（ステップＳ１１２）。
また、ＣＰＵ３８１は、描画コマンド出力と並行して、スプライトの最適化を行う（ステップＳ１１３）。
スプライトの最適化とは、ＶＤＰ３８５に定義された表示エリアＶＡから全体が外れるようなスプライトを、描画コマンドから省略する処理である。先に説明した通り、ＶＤＰ３８５は描画コマンドに従って、仮想的に設けられたキャンバス上に描画を行い、その中から表示パネルの表示エリアＶＡに対応するデータを切り出して表示データを生成する。従って、スプライトの位置によっては、キャンバス上に描画しても、描画結果が表示エリアから完全に外れるということが生じうる。スプライトの最適化は、このようなスプライトをキャンバス上に描画するという無駄な処理を回避し、ＶＤＰ３８５の処理効率を向上させるために行われる処理である。
スプライトの最適化は、省略することも可能である。また、モードＩＩＩのみならず、他の表示モードにおいても、行うことができる。
Next, the CPU 381 analyzes the contents of the display command received from the sub control board 35 (step S111), and outputs a drawing command (step S112).
Further, the CPU 381 optimizes the sprite in parallel with the drawing command output (step S113).
Sprite optimization is processing for omitting sprites that are entirely out of the display area VA defined in the VDP 385 from the drawing command. As described above, the VDP 385 performs drawing on a virtually provided canvas in accordance with the drawing command, cuts out data corresponding to the display area VA of the display panel, and generates display data. Therefore, depending on the position of the sprite, even if drawing on the canvas, the drawing result may be completely out of the display area. Sprite optimization is a process performed to avoid such a wasteful process of drawing a sprite on the canvas and to improve the processing efficiency of the VDP 385.
Sprite optimization can be omitted. Further, it can be performed not only in the mode III but also in other display modes.
ＣＰＵ３８１は、全画面について（ステップＳ１１４）、画面ＩＤを１ずつ増やしながら（ステップＳ１１５）、上述の処理を繰り返し実行する。本実施例では、図７に示した通り、いずれの表示モードにおいても、１つの生成期間では、２枚の表示パネルの表示データを生成するから、ステップＳ１１０〜Ｓ１１３の処理は２回繰り返されることになる。
図中に描画コマンド出力の様子を模式的に示した。描画コマンドは、キャンバス上でスプライトの配置座標等を指定するコマンドである。本実施例では、表示モードに応じて設定された画面ＩＤ（図８参照）に従って、表示パネルごとに描画コマンドを出力する。各描画コマンドには、表示パネルとの対応関係を特定できるよう、画面ＩＤが付されている。従って、各画面ＩＤに対応した描画コマンド同士は、座標値が重なっていても差し支えない。例えば、図示するように、破線部分が重なった状態で２枚の画面を表す描画コマンドが出力されても構わない。描画コマンドに従って描画処理を行う際に、画面ＩＤに対応した描画コマンドのみを抽出可能だからである。
The CPU 381 repeatedly executes the above process while increasing the screen ID by 1 (step S115) for all screens (step S114). In this embodiment, as shown in FIG. 7, in any display mode, display data for two display panels is generated in one generation period, and therefore the processing of steps S110 to S113 is repeated twice. become.
The drawing command output is schematically shown in the figure. The drawing command is a command for designating sprite arrangement coordinates on the canvas. In this embodiment, a drawing command is output for each display panel according to the screen ID (see FIG. 8) set according to the display mode. Each drawing command is assigned a screen ID so that the correspondence with the display panel can be specified. Accordingly, the drawing commands corresponding to the screen IDs may have overlapping coordinate values. For example, as shown in the drawing, a drawing command representing two screens may be output in a state where broken line portions overlap each other. This is because only the drawing command corresponding to the screen ID can be extracted when performing the drawing process according to the drawing command.
全画面について、上述の処理が完了すると（ステップＳ１１４）、ＣＰＵ３８１は、ＶＤＰ３８５に対して、ＤＭＡ転送を指示して（ステップＳ１２０）、描画コマンド出力処理を終了する。ＶＤＰ３８５は、ＤＭＡ転送をトリガとして、描画コマンドによる表示データの生成処理を開始する。描画処理の内容については、後述する。 When the above processing is completed for all the screens (step S114), the CPU 381 instructs the VDP 385 to perform DMA transfer (step S120), and ends the drawing command output processing. The VDP 385 starts display data generation processing by a drawing command using DMA transfer as a trigger. The contents of the drawing process will be described later.
Ｈ．描画処理：
図１０は描画処理のフローチャートである。ＣＰＵ３８１から描画コマンドを受け取ったＶＤＰ３８５が、順次、スプライトを描画して表示データを生成するために実行する処理であり、全ての表示モードで共通の処理である。本実施例では、描画コマンドの出力時に用いられた画面ごとに、描画処理を実行する。つまり、描画コマンドのうち、処理対象となっている画面の画面ＩＤが付されたものを抽出して描画処理を行うという処理を、画面ＩＤを更新しながら全画面について実行するのである。
以下では、それぞれのスプライトに対して、一義的な識別番号として「スプライトＮｏ．」が付されているものとして説明する。
H. Drawing process:
FIG. 10 is a flowchart of the drawing process. The VDP 385 that has received a drawing command from the CPU 381 is a process executed in order to draw a sprite in order to generate display data, and is a process common to all display modes. In this embodiment, the drawing process is executed for each screen used when the drawing command is output. In other words, the process of extracting the drawing command with the screen ID of the screen to be processed and performing the drawing process is executed for all the screens while updating the screen ID.
In the following description, it is assumed that “sprite No.” is assigned to each sprite as a unique identification number.
ＶＤＰ３８５は全スプライトを順番に処理するための初期設定として、処理対象となるべき「画面ＩＤ」を０に設定し、「スプライトＮｏ．」を０に設定する（ステップＳ３０１）。そして、処理対象となるスプライトの設定データを読み込む（ステップＳ３０２）。
図中に設定データの内容を例示した。設定データには、「画面ＩＤ」、「スプライトＮｏ．」、スプライトを配置すべきキャンバス上の配置座標（ＸＰＯＳ，ＹＰＯＳ）、およびスプライトの表示／非表示を切り換えるためのフラグが含まれる。この他のデータを含めても差し支えない。
The VDP 385 sets “screen ID” to be processed as 0 and “sprite No.” as 0 as initial settings for sequentially processing all sprites (step S301). Then, the setting data of the sprite to be processed is read (step S302).
The contents of the setting data are illustrated in the figure. The setting data includes “screen ID”, “sprite No.”, arrangement coordinates (XPOS, YPOS) on the canvas where the sprite is to be arranged, and a flag for switching display / non-display of the sprite. Other data may be included.
ＶＤＰ３８５は、設定データに付された画面ＩＤが、処理対象の画面ＩＤに整合しており（ステップＳ３０３）、処理対象のスプライトが、表示／非表示フラグによって「表示」設定されている場合には（ステップＳ３０４）、配置座標に応じて、スプライトを配置して描画する（ステップＳ３０５）。
図中に描画例を示した。画面ＱＶＧＡ［０］は、「画面ＩＤ＝０」に対応する画面であり、スプライトＳＰ１が画面中に配置されている。画面ＱＶＧＡ［１］は、「画面ＩＤ＝１」に対応する画面であり、スプライトＳＰ２が配置されている。最初に描画処理を実行する時には、画面ＩＤが０に設定されているため、画面ＱＶＧＡ［０］の描画が行われる。画面ＱＶＧＡ［１］は、画面ＩＤを１だけ増加させた後のループで描画される。図中の例では、画面ＱＶＧＡ［０］、ＱＶＧＡ［１］を離して並べた状態で示したが、このように、２回に分けて描画処理が行われるため、両者のスプライトの座標値が重なって指定されていても構わない。
In the VDP 385, when the screen ID attached to the setting data is consistent with the screen ID to be processed (step S303), and the sprite to be processed is set to “display” by the display / non-display flag. (Step S304) According to the arrangement coordinates, sprites are arranged and drawn (Step S305).
A drawing example is shown in the figure. The screen QVGA [0] is a screen corresponding to “screen ID = 0”, and the sprite SP1 is arranged in the screen. The screen QVGA [1] is a screen corresponding to “screen ID = 1”, and a sprite SP2 is arranged. When the drawing process is executed for the first time, since the screen ID is set to 0, drawing of the screen QVGA [0] is performed. The screen QVGA [1] is drawn in a loop after the screen ID is increased by 1. In the example in the figure, the screens QVGA [0] and QVGA [1] are shown separated from each other. However, since drawing processing is performed in two steps as described above, the coordinate values of both sprites are determined. It may be specified by overlapping.
以上の処理を、ＶＤＰ３８５は「スプライトＮｏ．」が所定の上限値Ｎｌｉｍに至るまで（ステップＳ３０６）、「スプライトＮｏ．」を順次、値１ずつ増加させながら（ステップＳ３０７）、繰り返し実行する。上限値Ｎｌｉｍは、画面データで用いられる全スプライトに付された「スプライトＮｏ．」の最大値とすることができる。
遊技状態によって、一部のスプライトしか用いないことが決まっている場合には、その中の「スプライトＮｏ．」の最大値としてもよい。
The VDP 385 repeatedly executes the above processing while “sprite No.” is sequentially incremented by 1 (step S307) until “sprite No.” reaches a predetermined upper limit value Nlim (step S306). The upper limit value Nlim can be the maximum value of “Sprite No.” assigned to all sprites used in the screen data.
When it is determined that only some sprites are used depending on the gaming state, the maximum value of “sprite No.” may be used.
全スプライトについての処理が完了すると、ＶＤＰ３８５は描画された表示データを出力する（ステップＳ３１０）。この表示データは、描画コマンドで指定された表示画面の解像度に関わらず、ＸＧＡ形式で用意されたメモリ空間において、連続して格納された状態で出力される。この際、各画面について表示データの先頭アドレスが指定されている場合には（図８参照）、ＸＧＡ形式のうち、指定された先頭アドレスから表示データを配置して出力する。
ＶＤＰ３８５は、以上の処理を、全画面について終了するまで（ステップＳ３１１）、画面ＩＤを増やすとともにスプライトＮｏ．を値０にリセットしながら（ステップＳ３１２）、繰り返し実行する。２回目以降の処理では、各画面について先頭アドレスが指定されていない場合には（図８参照）、直前の画面の表示データの直後から続けて表示データを出力する。先頭アドレスが指定されている場合には、指定された先頭アドレスから表示データを配置して出力する。
上述の実施例では、各画面の描画が終了する度に、表示データを出力するものとして説明した（ステップＳ３１０）。表示データの出力は、この方法に代えて、例えば、各画面の描画が終了した時点で、一旦、ＶＤＰ３８５の内部バッファに格納し、全画面について処理が終了した時点で、まとめて出力するようにしてもよい。
When the processing for all the sprites is completed, the VDP 385 outputs the drawn display data (step S310). This display data is output in a continuously stored state in a memory space prepared in the XGA format regardless of the resolution of the display screen designated by the drawing command. At this time, when the head address of the display data is designated for each screen (see FIG. 8), the display data is arranged and output from the designated head address in the XGA format.
The VDP 385 increases the screen ID and increases the sprite number until the above processing is completed for all screens (step S311). Is repeatedly executed while resetting to 0 (step S312). In the second and subsequent processes, when the head address is not specified for each screen (see FIG. 8), the display data is output immediately after the display data of the previous screen. If the start address is specified, display data is arranged and output from the specified start address.
In the above-described embodiment, it has been described that display data is output every time drawing of each screen is completed (step S310). Instead of this method, the display data is output, for example, by temporarily storing it in the internal buffer of the VDP 385 when drawing of each screen is completed, and outputting it collectively when the processing for all the screens is completed. May be.
Ｉ．データ格納処理：
図１１はデータ格納処理のフローチャートである。パネルインタフェース３９０がハードウェア的に実行する処理内容をフローチャートの形で示したものである。パネルインタフェース３９０は、レジスタ設定（図８参照）を読み込み、データ計数部３９２（図６参照）をリセットし（ステップＳ４０１）、画面ＩＤに初期値として０を設定する（ステップＳ４０２）。レジスタ設定によって、ＶＤＰ３８５から出力される表示データのうち、フレームメモリ３９７の各フィールドに格納すべきデータの先頭アドレスが特定される。
I. Data storage processing:
FIG. 11 is a flowchart of the data storage process. The processing contents executed by the panel interface 390 in hardware are shown in the form of a flowchart. The panel interface 390 reads the register setting (see FIG. 8), resets the data counting unit 392 (see FIG. 6) (step S401), and sets 0 as the initial value for the screen ID (step S402). By register setting, the head address of data to be stored in each field of the frame memory 397 among the display data output from the VDP 385 is specified.
次に、パネルインタフェース３９０は、ＶＤＰ３８５から出力される表示データを画素単位で入力する（ステップＳ４０３）。そして、データ数の計数結果、即ちデータ計数部３９２のカウンタ値が、画面ＩＤに対応する先頭アドレス以上となっていれば、格納すべきデータであると判断し、レジスタ設定で指定されたフィールドに、表示データを格納する（ステップＳ４０５）。
パネルインタフェース３９０は、カウンタを１だけ増やしながら（ステップＳ４０６）、全表示データの格納が完了するまで、上述の格納処理を繰り返し実行する（ステップＳ４０７）。
また、これらの処理を、全画面について終了するまで（ステップＳ４０８）、画面ＩＤを１ずつ増やしながら（ステップＳ４０９）、繰り返し実行する。
Next, the panel interface 390 inputs display data output from the VDP 385 in units of pixels (step S403). Then, if the count result of the number of data, that is, the counter value of the data counting unit 392 is equal to or higher than the head address corresponding to the screen ID, it is determined that the data is to be stored, and the field specified by the register setting is set. The display data is stored (step S405).
The panel interface 390 increments the counter by 1 (step S406), and repeatedly executes the above-described storage process until the storage of all display data is completed (step S407).
These processes are repeatedly executed while increasing the screen ID by 1 (step S409) until the process is completed for all the screens (step S408).
図の右側に表示データの格納の様子を模式的に示した。先に説明した通り、ＶＤＰ３８５からはＸＧＡ形式（１０２４×７６８画素）で表示データが出力される。図の例は、「画面ＩＤ＝０」の表示データＤＡＴ［０］が先頭アドレス「００００Ｈ」から格納され、「画面ＩＤ＝１」の表示データＤＡＴ［１］がアドレス「＊＊＊＊Ｈ」から格納されている状態を示している。この例では、先頭アドレス「＊＊＊＊Ｈ」は固定値が指定されており、表示データＤＡＴ［０］の終端と、表示データＤＡＴ［１］の先頭との間には、図中にハッチングで示す通り、いくつかのブランクデータが出力されている。
パネルインタフェース３９０は、画面ＩＤ＝０の処理においては、先頭アドレス「００００Ｈ」から、画素単位で表示データＤＡＴ［０］をフレームメモリ３９７の所定のフィールドに格納する。画面ＩＤ＝１の処理では、先頭アドレス「＊＊＊＊Ｈ」よりも小さいアドレス値となっているブランクデータ（ハッチング部分）は無視し（ステップＳ４０４参照）、「＊＊＊＊Ｈ」以降の表示データをフレームメモリ３９７の所定のフィールドに格納する。このように、表示データのアドレスと、レジスタ設定された先頭アドレスとを比較することによって、パネルインタフェース３９０は、各画面ＩＤに対応した表示データを切り出して、それぞれ対応したフィールドに格納することができる。
The state of storing display data is schematically shown on the right side of the figure. As described above, display data is output from the VDP 385 in the XGA format (1024 × 768 pixels). In the example of the figure, the display data DAT [0] of “screen ID = 0” is stored from the top address “0000H”, and the display data DAT [1] of “screen ID = 1” is stored in the address “*** H”. The state stored from is shown. In this example, a fixed value is designated for the start address “*** H”, and hatching is shown in the figure between the end of the display data DAT [0] and the start of the display data DAT [1]. As shown in the figure, some blank data are output.
In the process of screen ID = 0, the panel interface 390 stores the display data DAT [0] in a predetermined field of the frame memory 397 from the head address “0000H” in units of pixels. In the process with the screen ID = 1, blank data (hatched portion) having an address value smaller than the head address “*** H” is ignored (see step S404), and the data after “*** H” is ignored. Display data is stored in a predetermined field of the frame memory 397. Thus, by comparing the address of the display data with the start address set in the register, the panel interface 390 can cut out the display data corresponding to each screen ID and store it in the corresponding field. .
Ｊ．モードＶにおける描画コマンド出力：
以上の例では、モードＩ〜ＶＩ（図７参照）における描画コマンドの出力等を示した。次に、モードＶにおける描画コマンドの出力について説明する。モードＶでは、図７に示した通り、表示パネルを、ＥＬパネル１７ＬとＬＣＤ１６Ｆという第１グループと、ＥＬパネル１７ＲとＬＣＤ１６Ｂという第２グループに分け、２つの生成期間（１６ｍｓｅｃ×２）にわたって、グループ単位で表示データを生成する。
J. et al. Drawing command output in mode V:
In the above example, the drawing command output and the like in the modes I to VI (see FIG. 7) are shown. Next, the output of a drawing command in mode V will be described. In mode V, as shown in FIG. 7, the display panel is divided into a first group, EL panel 17L and LCD 16F, and a second group, EL panel 17R and LCD 16B, over two generation periods (16 msec × 2). Display data is generated in units.
図１２はモードＶにおける描画コマンド出力のタイムチャートである。ＶＤＰ３８５への描画コマンド出力の様子、および表示データの格納、読み出し等を示すタイミングチャートを示した。
最初の生成期間には、ＣＰＵ３８１は、第１グループの描画コマンド（１７Ｌ１、１６Ｆ１）をスプライトレジスタに書き込む。この書き込みが完了すると、描画コマンドは、ＤＭＡ信号に同期して、第２バッファにＤＭＡ転送され、次の生成期間で、ＶＤＰ３８５によるビットマップ展開が行われる。ＶＤＰ３８５からは、第１グループの表示データ「出力１１」が出力され、フレームメモリ３９７に書き込まれる。また、ＤＰ出力と併せてＶＤＰ３８５からは同期信号ＶＳＹＮＣが出力される。
第２バッファへの転送が完了すると、第１バッファは書き込み可能となるから、ＣＰＵ３８１は、第１バッファに第２グループの描画コマンド（１７Ｒ１、１６Ｂ１）を書き込む。この書き込みは、ＶＤＰ３８５からの「出力１１」の表示データの出力と並行して行われる。第２グループの描画コマンドに基づく表示データは、次の生成期間において「出力１２」として出力される。第１グループの「出力１１」と第２グループの「出力１２」がそろった時点で、フレーム１の全表示パネルの表示データの生成が完了する。
FIG. 12 is a time chart of drawing command output in mode V. A timing chart showing a state of drawing command output to the VDP 385 and display data storage, reading, etc. is shown.
In the first generation period, the CPU 381 writes the first group drawing commands (17L1, 16F1) to the sprite register. When this writing is completed, the drawing command is DMA-transferred to the second buffer in synchronization with the DMA signal, and bitmap development by the VDP 385 is performed in the next generation period. The display data “output 11” of the first group is output from the VDP 385 and written into the frame memory 397. In addition to the DP output, the synchronization signal VSYNC is output from the VDP 385.
When the transfer to the second buffer is completed, the first buffer becomes writable, so the CPU 381 writes the second group drawing command (17R1, 16B1) to the first buffer. This writing is performed in parallel with the output of “output 11” display data from the VDP 385. Display data based on the drawing command of the second group is output as “output 12” in the next generation period. When the “output 11” of the first group and the “output 12” of the second group are gathered, the generation of the display data of all the display panels of the frame 1 is completed.
ＣＰＵ３８１は、ＶＤＰ３８５に描画コマンドを出力する際に、１６ｍｓｅｃでハイ・ロウが切り替わるフィールド信号を出力する。フィールド信号がハイの時には、第１グループの描画コマンドがＶＤＰ３８５に書き込まれると共に、ＶＤＰ３８５からは第２グループの表示データが出力される。フィールド信号がロウの時には、第２グループの描画コマンドが書き込まれると共に、ＶＤＰ３８５からは第１グループの表示データが出力される。 When outputting a drawing command to the VDP 385, the CPU 381 outputs a field signal for switching between high and low in 16 msec. When the field signal is high, the first group drawing command is written to the VDP 385 and the second group display data is output from the VDP 385. When the field signal is low, the second group drawing command is written, and the VDP 385 outputs the first group display data.
パネルインタフェース３９０は、このフィールド信号によって、第１グループ、第２グループを認識し、フレームメモリ３９７に順次格納する。図中の破線は、既に書き込み済みのデータを意味し、実線は新たに書き込まれるデータを意味する。
フレームメモリに第１グループ、第２グループの表示データ「出力１１」、「出力１２」が格納されるまでの間、表示パネルには、従前の処理で格納済みの「出力０１」、「出力０２」なる表示データがフレームメモリ３９７から出力される。図中には、ＬＣＤ１６に合わせて１６ｍｓｅｃごとに２回続けて行われる状態を示した。ＥＬパネル１７Ｌ、１７Ｒには、２ｍｓｅｃ周期で１６回繰り返し出力される。
フレームメモリ３９７への「出力１１」、「出力１２」の格納が完了した後は、表示パネルには、これらの表示データ「出力１１」、「出力１２」が出力される。また、この出力と並行して、フレームメモリ３９７には、次のフレーム画像を構成する「出力２１」、「出力２２」の表示データが順次、格納される。
このように、表示パネルへの出力は、同一の読み出しメモリから、所定周期で同じ表示データが繰り返して出力され、同じ画面が表示される。表示パネルの表示内容は、３２ｍｓｅｃ周期で切り替わることになる。
The panel interface 390 recognizes the first group and the second group based on the field signal and sequentially stores them in the frame memory 397. The broken line in the figure means already written data, and the solid line means newly written data.
Until the display data “output 11” and “output 12” of the first group and the second group are stored in the frame memory, the “output 01” and “output 02” stored in the previous process are stored in the display panel. Is displayed from the frame memory 397. In the figure, a state in which the process is performed twice every 16 msec in accordance with the LCD 16 is shown. The EL panels 17L and 17R are repeatedly output 16 times with a period of 2 msec.
After the storage of “output 11” and “output 12” in the frame memory 397 is completed, the display data “output 11” and “output 12” are output to the display panel. In parallel with this output, display data of “output 21” and “output 22” constituting the next frame image is sequentially stored in the frame memory 397.
As described above, the same display data is repeatedly output at a predetermined cycle from the same readout memory, and the same screen is displayed. The display content of the display panel is switched at a cycle of 32 msec.
モードＶにおける処理内容は、図８〜図１１で説明した各処理と同様である。それぞれの生成周期において、ＶＤＰ３８５が、２枚の表示パネルの表示データを生成し、ＸＧＡ形式に用意されたメモリ空間において、表示パネルごとに表示データが連続するように格納して出力すると、パネルインタフェース３９０が、各表示パネルの表示データを切り出して、フレームメモリに格納するという処理を行う点は、他のモードと同様だからである。
ただし、それぞれの処理の実行の度に、処理対象となる表示パネルのグループが異なる点で相違する。このため、レジスタ設定ＲＥＧＢ（図８）では、フィールド信号ハイ・ロウの２周期分にわたって、先頭アドレスと表示データを格納すべきフィールドとの関係を規定すればよい。
The processing contents in the mode V are the same as those described in FIGS. In each generation cycle, the VDP 385 generates display data for two display panels, and stores and outputs display data for each display panel in a memory space prepared in the XGA format. This is because 390 performs the process of cutting out the display data of each display panel and storing it in the frame memory, as in the other modes.
However, it differs in that the group of display panels to be processed is different each time each process is executed. For this reason, in the register setting REGB (FIG. 8), the relationship between the head address and the field in which the display data is to be stored may be defined over two periods of the field signal high / low.
Ｋ．効果：
以上で説明した本実施例の遊技機によれば、複数の表示パネルの表示データをＶＤＰ３８５でまとめて生成することができ、その描画能力を有効活用することが可能となる。また、こうしてまとめて生成された表示データを、ＸＧＡ形式中に連続して格納して出力するため、各表示パネルの切り出し処理が簡易になるという利点がある。この結果、本実施例では、図７に示すように多様な組み合わせで複数の表示パネルを表示させることが可能となる。
K. effect:
According to the gaming machine of the present embodiment described above, display data of a plurality of display panels can be collectively generated by the VDP 385, and the drawing ability can be effectively utilized. Further, since the display data collectively generated in this way is stored and output continuously in the XGA format, there is an advantage that the cutting process of each display panel is simplified. As a result, in this embodiment, a plurality of display panels can be displayed in various combinations as shown in FIG.
本実施例では、こうした特徴に加え、各表示パネルへの表示データの出力を制御するパネルインタフェース３９０において、表示パネルごとに同期信号生成回路３９９を設けている。従って、解像度やフレームレートが異なる異種の表示パネルを混在させて表示することも可能である。 In this embodiment, in addition to these features, a synchronization signal generation circuit 399 is provided for each display panel in the panel interface 390 that controls the output of display data to each display panel. Therefore, different types of display panels having different resolutions and frame rates can be mixed and displayed.
Ｌ．変形例：
（１） 実施例では、ＬＣＤ１６が２層表示装置の場合を例示したが、ＬＣＤ１６Ｆ、１６Ｂを並列に配置しても構わない。また、表示パネルは実施例で示した枚数に限らず、これよりも少なくてもよいし、更に多くを備えても良い。
L. Variations:
(1) In the embodiment, the LCD 16 is a two-layer display device, but the LCDs 16F and 16B may be arranged in parallel. Further, the number of display panels is not limited to the number shown in the embodiment, and may be smaller or more.
（２） 本実施例では、ＶＤＰ３８５が処理する画面ごとに付された画面ＩＤによって識別可能な状態で描画コマンドを出力する例を示した（図１０参照）。描画コマンドの出力方法は、かかる例に限られない。例えば、複数の画面を並列に配置したＸＧＡサイズ等の仮想的な単一の画面を設定して描画コマンドを出力し、ＶＤＰ３８５が、この中から、画面単位で指定された表示エリアに対応する描画コマンドを抽出して、各画面の表示データを生成する方法を採ることもできる。かかる場合の処理について、以下で変形例として説明する。 (2) In the present embodiment, an example in which a drawing command is output in a state where it can be identified by the screen ID assigned to each screen processed by the VDP 385 has been shown (see FIG. 10). The drawing command output method is not limited to this example. For example, a virtual single screen such as an XGA size in which a plurality of screens are arranged in parallel is set and a drawing command is output, and the VDP 385 draws a drawing corresponding to the display area designated in units of screens. It is also possible to extract a command and generate display data for each screen. Processing in such a case will be described below as a modified example.
図１３は変形例としての描画コマンド出力処理のフローチャートである。実施例の図９に代わる処理である。
この処理では、ＣＰＵ３８１は、まず各画面の表示データＶＡを設定し、ＶＤＰ３８５に指示する（ステップＳ１５１）。そして、ＶＤＰ３８５のスプライトレジスタ３８５ｓおよびＶＤＰレジスタ３８５ｖを初期化する（ステップＳ１５２）。
FIG. 13 is a flowchart of a drawing command output process as a modification. This is processing in place of FIG. 9 in the embodiment.
In this process, the CPU 381 first sets display data VA for each screen and instructs the VDP 385 (step S151). Then, the sprite register 385s and the VDP register 385v of the VDP 385 are initialized (step S152).
次に、ＣＰＵ３８１は、次にサブ制御基板３５から受信した表示コマンドの内容を解析し（ステップＳ１５３）、描画コマンドを出力する（ステップＳ１５４）。描画コマンドの出力が完了すると、ＣＰＵ３８１は、ＤＭＡ転送を指示して（ステップＳ１５５）、この処理を終える。 Next, the CPU 381 analyzes the contents of the display command received from the sub control board 35 (step S153), and outputs a drawing command (step S154). When the output of the drawing command is completed, the CPU 381 instructs DMA transfer (step S155) and ends this processing.
図中に描画コマンドの出力例を示した。実施例と同様、２つの画面の表示データを生成する例である。変形例では、ＣＰＵ３８１は、２つの画面を並列に配置した状態のＸＧＡ（１０２４×７６８画素）画像を表す描画コマンドを出力する。各画面は、ステップＳ１５１で設定した表示エリアＶＡによって識別可能である。
このように変形例では、描画コマンドと表示エリアＶＡとの位置関係によって、描画コマンドと表示パネルとの対応関係を特定するため、描画コマンドは、各表示パネルの画像同士が重ならないよう設定される必要がある。ただし、２つの表示パネルを配置した状態で予め描画コマンドを用意しておけるため、２つの表示内容を比較的簡易かつ正確に同期させることができる利点がある。
The drawing command output example is shown in the figure. Similar to the embodiment, it is an example of generating display data of two screens. In the modification, the CPU 381 outputs a drawing command representing an XGA (1024 × 768 pixels) image in a state where two screens are arranged in parallel. Each screen can be identified by the display area VA set in step S151.
As described above, in the modification, the correspondence between the drawing command and the display panel is specified by the positional relationship between the drawing command and the display area VA, and thus the drawing command is set so that the images of the display panels do not overlap each other. There is a need. However, since a drawing command can be prepared in advance with two display panels arranged, there is an advantage that the two display contents can be synchronized relatively easily and accurately.
図１４は変形例における描画処理のフローチャートである。実施例の図１０に代わる処理であり、ＶＤＰ３８５が描画コマンドに基づいて表示データを生成する処理である。 FIG. 14 is a flowchart of the drawing process in the modification. This is processing that replaces FIG. 10 of the embodiment, and is processing in which VDP 385 generates display data based on a drawing command.
ＶＤＰ３８５は、初期化処理として、画面ＩＤおよびスプライトＮｏ．に０を設定する（ステップＳ３５１）。
そして、ＣＰＵ３８１からの指示に基づいて、画面ＩＤに対応した表示エリアＶＡを設定する（ステップＳ３５２）。また、この表示エリアＶＡに基づいて、スプライトの最適化を行う（ステップＳ３５３）。つまり、表示エリアＶＡから完全にはみ出すスプライトは、描画処理の対象外とするのである。スプライトの最適化は、省略しても差し支えない。
The VDP 385 performs screen ID and sprite No. as initialization processing. Is set to 0 (step S351).
Then, based on the instruction from the CPU 381, the display area VA corresponding to the screen ID is set (step S352). Further, the sprite is optimized based on the display area VA (step S353). That is, sprites that completely protrude from the display area VA are excluded from the drawing process. Sprite optimization can be omitted.
次に、ＶＤＰ３８５は、実施例（図１０）と同様、スプライトの設定データを読み込み（ステップＳ３５４）、表示設定がなされている場合には（ステップＳ３５５）、スプライトを配置して描画を行う（ステップＳ３５６）。図中に、描画の例を示した。先に図１３のステップＳ１５４で示したように、描画コマンドは２つの画面を並列に配置した状態で設定されているものの、描画処理では、この時点では、実線で示した表示エリアＶＡ［０］に対応したスプライトのみの描画が行われ、他の表示エリア（図中の破線）のスプライトは描画対象外とされる。
ＶＤＰ３８５は、以上の処理を、スプライトＮｏ．がＮｌｉｍに至るまで（ステップＳ３５７）、スプライトＮｏ．を１ずつ増やしながら（ステップＳ３５８）、繰り返し実行する。また、描画が完了すると、表示データを出力する（ステップＳ３５９）。
Next, the VDP 385 reads the sprite setting data (step S354) as in the embodiment (FIG. 10), and if the display setting has been made (step S355), the sprite is placed and drawn (step S355). S356). An example of drawing is shown in the figure. As shown in step S154 of FIG. 13, the drawing command is set in a state where two screens are arranged in parallel. However, in the drawing process, at this time, the display area VA [0] indicated by the solid line is set. Only the sprite corresponding to is drawn, and sprites in other display areas (broken lines in the figure) are not drawn.
The VDP 385 performs the above processing with the sprite no. Until Nlim reaches Nlim (step S357). Is repeatedly executed while incrementing by one (step S358). When the drawing is completed, display data is output (step S359).
ＶＤＰ３８５は、更に、上述の処理を、全画面が終了するまで（ステップＳ３６０）、画面ＩＤを１ずつ増やすとともに、スプライトＮｏ．を初期化した上で（ステップＳ３６１）、繰り返し実行する。画面ＩＤを増やした後は、表示エリアの設定（ステップＳ３５２）、およびスプライトの最適化（ステップＳ３５３）も再度、行うため、先の処理で処理対象外とされたスプライトも、新たな表示エリアに対しては、処理対象と扱われることがある。 The VDP 385 further increases the screen ID by 1 until the entire screen is completed (step S360), and the sprite no. Is repeatedly executed (step S361). After the screen ID is increased, the display area setting (step S352) and sprite optimization (step S353) are also performed again, so that sprites that have not been processed in the previous process are also displayed in the new display area. On the other hand, it may be treated as a processing target.
このように変形例の処理によっても、ＶＤＰ３８５は、複数画面の表示データを生成することが可能となる。変形例では、各画面に対応する描画コマンドを抽出する分、ＶＤＰ３８５の処理負荷が増えるが、複数画面の同期を容易に確保できる利点がある。 As described above, the VDP 385 can also generate display data of a plurality of screens by the processing of the modified example. In the modified example, the processing load of the VDP 385 increases by extracting drawing commands corresponding to each screen, but there is an advantage that synchronization of a plurality of screens can be easily ensured.
以上、本発明の種々の実施例について説明したが、本発明はこれらの実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成を採ることができることはいうまでもない。 Although various embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and it goes without saying that various configurations can be adopted without departing from the spirit of the present invention.
１…パチンコ機
３…メイン制御基板
４ａ…表示部
４ｂ…操作スイッチ
６…遊技領域
８…発射ハンドル
９…始動入賞口
１０…大入賞口
１２…パネル装飾ランプ
１５ａ…入賞検出器
１６…ＬＣＤ
１６Ｆ…表側パネル
１６Ｂ…裏側パネル
１７Ｌ、１７Ｒ…ＥＬパネル
１８…大入賞口ソレノイド
２０…払出モータ
２１…賞球払出装置
２２…払出球検出器
２４…モータ駆動センサ
２５…払出制御基板
２９…スピーカ
３０…装飾図柄制御基板
３１…枠装飾ランプ
３２、３４…ランプ中継基板
３５…サブ制御基板
４１…特別図柄表示装置
４７…発射制御基板
４８…タッチ検出部
４９…発射モータ
３８１…ＣＰＵ
３８２…ＲＡＭ
３８３…ＲＯＭ
３８６…キャラＲＯＭ
３８５…ＶＤＰ
３８５ｓ…スプライトレジスタ３８５ｓ
３８５ｖ…ＶＤＰレジスタ
３９０…パネルインタフェース
３９１…ＶＤＰインタフェース
３９２…データ計数部
３９３…スケーラ
３９４…レジスタ
３９５…メモリインタフェース
３９６…バッファ
３９７…フレームメモリ
３９７Ｌ、３９７Ｒ、３９７Ｆ、３９７Ｂ…フィールド
３９８…インタフェース（Ｉ／Ｏ）
３９９…同期信号生成回路
DESCRIPTION OF SYMBOLS 1 ... Pachinko machine 3 ... Main control board 4a ... Display part 4b ... Operation switch 6 ... Game area 8 ... Launching handle 9 ... Start winning opening 10 ... Large winning opening 12 ... Panel decoration lamp 15a ... Winning detector 16 ... LCD
16F ... Front panel 16B ... Back panel 17L, 17R ... EL panel 18 ... Large prize opening solenoid 20 ... Dispensing motor 21 ... Prize ball dispensing device 22 ... Dispensing ball detector 24 ... Motor drive sensor 25 ... Dispensing control board 29 ... Speaker 30 ... Decorative design control board 31 ... Frame decoration lamps 32, 34 ... Lamp relay board 35 ... Sub control board 41 ... Special design display device 47 ... Launch control board 48 ... Touch detector 49 ... Launch motor 381 ... CPU
382 ... RAM
383 ... ROM
386 ... Character ROM
385 ... VDP
385s ... Sprite register 385s
385v ... VDP register 390 ... Panel interface 391 ... VDP interface 392 ... Data counting unit 393 ... Scaler 394 ... Register 395 ... Memory interface 396 ... Buffer 397 ... Frame memory 397L, 397R, 397F, 397B ... Field 398 ... Interface (I / O )
399 ... Synchronization signal generation circuit
Claims (8)
遊技中に所定の演出表示を行うための複数の表示パネルと、
各表示パネルに表示すべき画面の構成を規定する画面データを記憶する画面データ記憶部と、
前記遊技状態に応じて、各表示パネルに表示すべき画面を決定し、前記画面データに基づいた描画コマンドを出力する描画制御部と、
前記描画コマンドに応じて、前記演出表示用の表示データを生成する表示データ生成部と、
前記表示データ生成部によって生成された表示データを、表示パネルごとに記憶する表示データ記憶部と、
前記表示データの前記表示データ記憶部への格納を制御するとともに、該表示データを所定のタイミングで前記表示装置の各表示パネルに出力する表示データ管理部とを備え、
前記表示データ生成部は、前記複数の表示パネルの表示データを、単一の仮想的な表示パネル用の出力形式で用意されたメモリ空間において、表示パネルごとの表示データが連続するように出力し、
前記表示データ管理部は、
前記表示データ生成部から出力される１フレーム分の表示データの先頭からの画素数を計数して、前記各表示パネルの表示データを識別して前記表示データ記憶部に格納する格納制御部と、
前記表示パネルに応じた同期信号を生成する同期信号生成部とを有する遊技機。 A gaming machine,
A plurality of display panels for displaying predetermined effects during the game;
A screen data storage unit for storing screen data defining the configuration of the screen to be displayed on each display panel;
A drawing control unit that determines a screen to be displayed on each display panel according to the gaming state, and outputs a drawing command based on the screen data;
In accordance with the drawing command, a display data generation unit that generates display data for the effect display;
A display data storage unit that stores display data generated by the display data generation unit for each display panel;
A display data management unit that controls storage of the display data in the display data storage unit and outputs the display data to each display panel of the display device at a predetermined timing;
The display data generation unit outputs the display data of the plurality of display panels so that the display data for each display panel is continuous in a memory space prepared in an output format for a single virtual display panel. ,
The display data management unit
A storage control unit that counts the number of pixels from the top of display data for one frame output from the display data generation unit, identifies display data of each display panel, and stores the display data in the display data storage unit;
A gaming machine having a synchronization signal generation unit that generates a synchronization signal according to the display panel.
前記描画制御部は、前記表示データ生成部からの出力形式における前記各表示パネルの表示データの格納アドレスを個別に指定し、
前記表示データ生成部は、前記格納アドレスに基づいて、各表示パネルの表示データを、単一の仮想的な表示パネル用の出力形式に配置して出力し、
前記格納制御部は、前記格納アドレスに基づいて、各表示パネルの表示データを識別する遊技機。 A gaming machine according to claim 1,
The drawing control unit individually specifies a storage address of display data of each display panel in an output format from the display data generation unit,
The display data generation unit arranges and outputs the display data of each display panel in an output format for a single virtual display panel based on the storage address,
The storage control unit is a gaming machine that identifies display data of each display panel based on the storage address.
前記描画制御部は、前記表示パネル単位で前記描画コマンドを出力する遊技機。 A gaming machine according to claim 1 or 2,
The drawing control unit is a gaming machine that outputs the drawing command in units of the display panel.
前記描画制御部は、前記仮想的な表示パネル上に、前記複数の表示パネルを配置した状態を表す描画コマンドと、前記仮想的な表示パネル上における前記各表示パネルの位置を表す位置情報とを出力し、
前記表示データ生成部は、前記位置情報に基づいて前記各表示パネルに対応した描画コマンドを抽出し、各表示パネルの表示データを生成する遊技機。 A gaming machine according to claim 1 or 2,
The drawing control unit includes a drawing command representing a state in which the plurality of display panels are arranged on the virtual display panel, and position information representing a position of each display panel on the virtual display panel. Output,
The display data generation unit is a gaming machine that extracts drawing commands corresponding to the display panels based on the position information and generates display data of the display panels.
前記表示パネルごとに前記同期信号生成部が備えられている遊技機。 A gaming machine according to any one of claims 1 to 4,
A gaming machine in which the synchronization signal generation unit is provided for each display panel.
前記複数の表示パネルには、画素数の異なる表示パネルが混在している遊技機。 A gaming machine according to any one of claims 1 to 5,
A gaming machine in which display panels having different numbers of pixels are mixed in the plurality of display panels.
前記複数の表示パネルは３枚以上備えられており、
前記描画制御部は、前記仮想的な表示パネルに収まる範囲内で前記複数の表示パネルを組み合わせて設定された複数のグループについて、該グループごとに１フレーム分の表示データを生成するよう順次、前記描画コマンドを出力し、
前記格納制御部は、前記グループごとに、前記各表示パネルの表示データを識別して前記格納を行う遊技機。 A gaming machine according to any one of claims 1 to 6,
The plurality of display panels are provided with three or more,
The drawing control unit sequentially generates the display data for one frame for each of a plurality of groups set by combining the plurality of display panels within a range that fits in the virtual display panel. Output drawing commands,
The storage control unit is a gaming machine that identifies and stores the display data of each display panel for each group.
前記表示データ管理部は、前記表示データの画素数を増減する拡大縮小処理が可能であり、
前記表示データ生成部は、前記各表示パネルの画素数に関わらず、前記描画コマンドに基づいて、前記１フレームに収まる範囲で前記表示データを生成し、
前記表示データ管理部は、前記表示データを、前記各表示パネルの画素数に合うよう拡大縮小する遊技機。
A gaming machine according to any one of claims 1 to 7,
The display data management unit is capable of scaling processing to increase or decrease the number of pixels of the display data,
The display data generation unit generates the display data within a range that fits in the one frame based on the drawing command regardless of the number of pixels of each display panel,
The display data management unit is a gaming machine that enlarges or reduces the display data to match the number of pixels of each display panel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007190134A JP5119425B2 (en) | 2007-07-20 | 2007-07-20 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007190134A JP5119425B2 (en) | 2007-07-20 | 2007-07-20 | Game machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009022607A true JP2009022607A (en) | 2009-02-05 |
| JP5119425B2 JP5119425B2 (en) | 2013-01-16 |
Family
ID=40395005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007190134A Expired - Fee Related JP5119425B2 (en) | 2007-07-20 | 2007-07-20 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5119425B2 (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011110058A (en) * | 2009-11-21 | 2011-06-09 | Daiichi Shokai Co Ltd | Game machine |
| JP2011110056A (en) * | 2009-11-21 | 2011-06-09 | Daiichi Shokai Co Ltd | Game machine |
| JP2011110060A (en) * | 2009-11-21 | 2011-06-09 | Daiichi Shokai Co Ltd | Game machine |
| JP2012010894A (en) * | 2010-06-30 | 2012-01-19 | Kyoraku Sangyo Kk | Game machine, and method and program for display control |
| JP2012050640A (en) * | 2010-08-31 | 2012-03-15 | Kyoraku Sangyo Kk | Game machine |
| JP2013163126A (en) * | 2013-05-31 | 2013-08-22 | Daiichi Shokai Co Ltd | Game machine |
| JP2014018491A (en) * | 2012-07-19 | 2014-02-03 | Sankyo Co Ltd | Game machine |
| JP2014100385A (en) * | 2012-11-21 | 2014-06-05 | Sankyo Co Ltd | Game machine |
| JP2015019759A (en) * | 2013-07-17 | 2015-02-02 | 株式会社三共 | Game machine |
| JP2015131245A (en) * | 2015-04-27 | 2015-07-23 | 株式会社大一商会 | Game machine |
| JP2015131244A (en) * | 2015-04-27 | 2015-07-23 | 株式会社大一商会 | Game machine |
| JP2015131243A (en) * | 2015-04-27 | 2015-07-23 | 株式会社大一商会 | Game machine |
| JP2016047336A (en) * | 2015-12-02 | 2016-04-07 | 株式会社三共 | Game machine |
| JP2017023336A (en) * | 2015-07-21 | 2017-02-02 | 株式会社三洋物産 | Game machine |
| JP2019130428A (en) * | 2019-05-21 | 2019-08-08 | 株式会社三洋物産 | Game machine |
| JP2020069313A (en) * | 2018-11-02 | 2020-05-07 | 山佐株式会社 | Game machine |
| JP2020069314A (en) * | 2018-11-02 | 2020-05-07 | 山佐株式会社 | Game machine |
| JP2020137622A (en) * | 2019-02-27 | 2020-09-03 | 株式会社平和 | Game machine |
| JP2021151587A (en) * | 2020-05-11 | 2021-09-30 | 株式会社三洋物産 | Game machine |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004254993A (en) * | 2003-02-27 | 2004-09-16 | Daiman:Kk | Game machine |
| JP2005245694A (en) * | 2004-03-03 | 2005-09-15 | Daiman:Kk | Game machine |
| JP2006154007A (en) * | 2004-11-26 | 2006-06-15 | Colcoat Kk | Liquid crystal display apparatus with scaling function for game machine |
-
2007
- 2007-07-20 JP JP2007190134A patent/JP5119425B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004254993A (en) * | 2003-02-27 | 2004-09-16 | Daiman:Kk | Game machine |
| JP2005245694A (en) * | 2004-03-03 | 2005-09-15 | Daiman:Kk | Game machine |
| JP2006154007A (en) * | 2004-11-26 | 2006-06-15 | Colcoat Kk | Liquid crystal display apparatus with scaling function for game machine |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011110058A (en) * | 2009-11-21 | 2011-06-09 | Daiichi Shokai Co Ltd | Game machine |
| JP2011110056A (en) * | 2009-11-21 | 2011-06-09 | Daiichi Shokai Co Ltd | Game machine |
| JP2011110060A (en) * | 2009-11-21 | 2011-06-09 | Daiichi Shokai Co Ltd | Game machine |
| JP2012010894A (en) * | 2010-06-30 | 2012-01-19 | Kyoraku Sangyo Kk | Game machine, and method and program for display control |
| JP2012050640A (en) * | 2010-08-31 | 2012-03-15 | Kyoraku Sangyo Kk | Game machine |
| JP2014018491A (en) * | 2012-07-19 | 2014-02-03 | Sankyo Co Ltd | Game machine |
| JP2014100385A (en) * | 2012-11-21 | 2014-06-05 | Sankyo Co Ltd | Game machine |
| JP2013163126A (en) * | 2013-05-31 | 2013-08-22 | Daiichi Shokai Co Ltd | Game machine |
| JP2015019759A (en) * | 2013-07-17 | 2015-02-02 | 株式会社三共 | Game machine |
| JP2015131244A (en) * | 2015-04-27 | 2015-07-23 | 株式会社大一商会 | Game machine |
| JP2015131245A (en) * | 2015-04-27 | 2015-07-23 | 株式会社大一商会 | Game machine |
| JP2015131243A (en) * | 2015-04-27 | 2015-07-23 | 株式会社大一商会 | Game machine |
| JP2017023336A (en) * | 2015-07-21 | 2017-02-02 | 株式会社三洋物産 | Game machine |
| JP2016047336A (en) * | 2015-12-02 | 2016-04-07 | 株式会社三共 | Game machine |
| JP2020069313A (en) * | 2018-11-02 | 2020-05-07 | 山佐株式会社 | Game machine |
| JP2020069314A (en) * | 2018-11-02 | 2020-05-07 | 山佐株式会社 | Game machine |
| JP2020137622A (en) * | 2019-02-27 | 2020-09-03 | 株式会社平和 | Game machine |
| JP7246968B2 (en) | 2019-02-27 | 2023-03-28 | 株式会社平和 | game machine |
| JP2019130428A (en) * | 2019-05-21 | 2019-08-08 | 株式会社三洋物産 | Game machine |
| JP2021151587A (en) * | 2020-05-11 | 2021-09-30 | 株式会社三洋物産 | Game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5119425B2 (en) | 2013-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5119425B2 (en) | Game machine | |
| JP5153091B2 (en) | Game machine | |
| JP5093553B2 (en) | Game machine | |
| JP2008289786A (en) | Image display device, game machine, image display method, image display program, and recording medium | |
| JP2008061852A (en) | Game machine | |
| JP4740915B2 (en) | Game machine | |
| JP2016042906A (en) | Game machine | |
| JP2007135819A (en) | Image processor, game machine, image processing method and program | |
| JP5144045B2 (en) | Game machine | |
| JP2012228562A (en) | Game machine | |
| JP2002253791A (en) | Pachinko game information display controller, display method therefor and pachinko game information display program | |
| JP5159180B2 (en) | Game machine | |
| JP5070455B2 (en) | Game machine | |
| JP4217163B2 (en) | Game machine | |
| JP2016042907A (en) | Game machine | |
| JP2016042908A (en) | Game machine | |
| JP4726410B2 (en) | Game machine | |
| JP4784975B2 (en) | Slot machine | |
| JP2007140817A (en) | Image generation device, game machine, image generation method and program | |
| JP2008029364A (en) | Game machine | |
| JP4510904B2 (en) | Game machine | |
| JP2007296386A (en) | Game machine | |
| JP2007296388A (en) | Game machine | |
| JP2009285476A (en) | Game machine | |
| JP2022001190A (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081116 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090324 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5119425 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |