JP2009251945A - メモリ制御装置 - Google Patents
メモリ制御装置 Download PDFInfo
- Publication number
- JP2009251945A JP2009251945A JP2008099259A JP2008099259A JP2009251945A JP 2009251945 A JP2009251945 A JP 2009251945A JP 2008099259 A JP2008099259 A JP 2008099259A JP 2008099259 A JP2008099259 A JP 2008099259A JP 2009251945 A JP2009251945 A JP 2009251945A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- control device
- memory control
- memories
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Memory System (AREA)
Abstract
【課題】信号線の接続本数の最小限化と高スループット化を両立したメモリ制御装置を提供すること。
【解決手段】アドレスとデータを時分割で共有する複数のメモリを制御するメモリ制御装置は、第１のメモリのデータバス幅以上のアドレスを第２のメモリのデータバスビットで表現し、第２のメモリのデータバス幅以上のアドレスを第１のメモリのデータバスビットで表現して、複数のメモリに同時アクセスする。
【選択図】図１
【解決手段】アドレスとデータを時分割で共有する複数のメモリを制御するメモリ制御装置は、第１のメモリのデータバス幅以上のアドレスを第２のメモリのデータバスビットで表現し、第２のメモリのデータバス幅以上のアドレスを第１のメモリのデータバスビットで表現して、複数のメモリに同時アクセスする。
【選択図】図１
Description
本発明は、アドレスとデータを時分割で共有するＡＤＭＵＸメモリ（以下、単に「メモリ」という。）を制御するメモリ制御装置に関する。
図１１は、メモリとメモリ制御装置の接続構成を示す第１の従来例である。図１１に示すように、メモリ制御装置（１１０）にはメモリ０（１３０）及びメモリ１（１４０）が接続されている。この例では、それぞれ必要な信号の全てを二組備える（例えば、特許文献１参照）。
例えば、
メモリ制御装置（１１０）のＣＬＫ０（１１１）は、メモリ０（１３０）のＣＬＫ（１３１）に、
メモリ制御装置（１１０）のＣＬＫ１（１２１）は、メモリ１（１４０）のＣＬＫ（１４１）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＡＤＶ０（１１２）は、メモリ０（１３０）のＮＡＤＶ（１３２）に、
メモリ制御装置（１１０）のＮＡＤＶ１（１２２）は、メモリ１（１４０）のＮＡＤＶ（１４２）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＣＳ０（１１３）は、メモリ０（１３０）のＮＣＳ（１３３）に、
メモリ制御装置（１１０）のＮＣＳ１（１２３）は、メモリ１（１４０）のＮＣＳ（１４３）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＯＥ０（１１４）は、メモリ０（１３０）のＮＯＥ（１３４）に、
メモリ制御装置（１１０）のＮＯＥ１（１２４）は、メモリ１（１４０）のＮＯＳ（１４４）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＷＥ０（１１５）は、メモリ０（１３０）のＮＷＥ（１３５）に、
メモリ制御装置（１１０）のＮＷＥ１（１２５）は、メモリ１（１４０）のＮＷＥ（１４５）にそれぞれ接続され、
メモリ制御装置（１１０）のＡ０［１１：０］（４１７）は、メモリ０（１３０）のＡ［２６：１６］（１３７）に、
メモリ制御装置（１１０）のＡ１［１１：０］（４２７）は、メモリ１（１４０）のＡ［２６：１６］（１４７）にそれぞれ接続され、
メモリ制御装置（１１０）のＤ０［１５：０］（４１６）は、メモリ０（１３０）のＤ［１５：０］（１３６）に、
メモリ制御装置（１１０）のＤ１［１５：０］（４２６）は、メモリ１（１４０）のＤ［１５：０］（１４６）にそれぞれ接続されている。
メモリ制御装置（１１０）のＣＬＫ０（１１１）は、メモリ０（１３０）のＣＬＫ（１３１）に、
メモリ制御装置（１１０）のＣＬＫ１（１２１）は、メモリ１（１４０）のＣＬＫ（１４１）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＡＤＶ０（１１２）は、メモリ０（１３０）のＮＡＤＶ（１３２）に、
メモリ制御装置（１１０）のＮＡＤＶ１（１２２）は、メモリ１（１４０）のＮＡＤＶ（１４２）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＣＳ０（１１３）は、メモリ０（１３０）のＮＣＳ（１３３）に、
メモリ制御装置（１１０）のＮＣＳ１（１２３）は、メモリ１（１４０）のＮＣＳ（１４３）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＯＥ０（１１４）は、メモリ０（１３０）のＮＯＥ（１３４）に、
メモリ制御装置（１１０）のＮＯＥ１（１２４）は、メモリ１（１４０）のＮＯＳ（１４４）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＷＥ０（１１５）は、メモリ０（１３０）のＮＷＥ（１３５）に、
メモリ制御装置（１１０）のＮＷＥ１（１２５）は、メモリ１（１４０）のＮＷＥ（１４５）にそれぞれ接続され、
メモリ制御装置（１１０）のＡ０［１１：０］（４１７）は、メモリ０（１３０）のＡ［２６：１６］（１３７）に、
メモリ制御装置（１１０）のＡ１［１１：０］（４２７）は、メモリ１（１４０）のＡ［２６：１６］（１４７）にそれぞれ接続され、
メモリ制御装置（１１０）のＤ０［１５：０］（４１６）は、メモリ０（１３０）のＤ［１５：０］（１３６）に、
メモリ制御装置（１１０）のＤ１［１５：０］（４２６）は、メモリ１（１４０）のＤ［１５：０］（１４６）にそれぞれ接続されている。
図１２は、メモリとメモリ制御装置の接続構成を示す第２の従来例である。図１２に示すように、第２の従来例では、チップセレクト信号ＮＣＳ（１１３、１２３）以外のメモリ制御装置（１１０）のＣＬＫ０（１１１）、ＮＡＤＶ０（１１２）、ＮＯＥ０（１１４）、ＮＷＥ０（１１５）、Ａ［１１：１］（４１７）、Ｄ［１５：０］（４１６）が、メモリ０（１３０）とメモリ１（１４０）に共有して接続されている。
例えば、
メモリ制御装置（１１０）のＣＬＫ０（１１１）は、メモリ０（１３０）のＣＬＫ（１３１）及びメモリ１（１４０）のＣＬＫ（１４１）に接続され、
メモリ制御装置（１１０）のＮＡＤＶ０（１１２）は、メモリ０（１３０）のＮＡＤＶ（１３２）及びメモリ１（１４０）のＮＡＤＶ（１４２）に接続され、
メモリ制御装置（１１０）のＮＯＥ０（１１４）は、メモリ０（１３０）のＮＯＥ（１３４）及びメモリ１（１４０）のＮＯＥ（１４４）に接続され、
メモリ制御装置（１１０）のＮＷＥ０（１１５）は、メモリ０（１３０）のＮＷＥ（１３５）及びメモリ１（１４０）のＮＷＥ（１４５）に接続され、
メモリ制御装置（１１０）のＡ０［１１：０］（４１７）は、メモリ０（１３０）のＡ［２６：６］（１３７）及びメモリ１（１４０）のＡ［２６：６］（１４７）に接続され、メモリ制御装置（１１０）のＤ０［１５：０］（４１６）は、メモリ０（１３０）のＤ［１５：０］（１３６）及びメモリ１（１４０）のＤ［１５：０］（１４６）に接続され、メモリ制御装置（１１０）のＮＣＳ０（１１３）は、メモリ０（１３０）のＮＣＳ（１３３）に、
メモリ制御装置（１１０）のＮＣＳ１（１２３）は、メモリ１（１４０）のＮＣＳ（１４３）にそれぞれ接続される。
メモリ制御装置（１１０）のＣＬＫ０（１１１）は、メモリ０（１３０）のＣＬＫ（１３１）及びメモリ１（１４０）のＣＬＫ（１４１）に接続され、
メモリ制御装置（１１０）のＮＡＤＶ０（１１２）は、メモリ０（１３０）のＮＡＤＶ（１３２）及びメモリ１（１４０）のＮＡＤＶ（１４２）に接続され、
メモリ制御装置（１１０）のＮＯＥ０（１１４）は、メモリ０（１３０）のＮＯＥ（１３４）及びメモリ１（１４０）のＮＯＥ（１４４）に接続され、
メモリ制御装置（１１０）のＮＷＥ０（１１５）は、メモリ０（１３０）のＮＷＥ（１３５）及びメモリ１（１４０）のＮＷＥ（１４５）に接続され、
メモリ制御装置（１１０）のＡ０［１１：０］（４１７）は、メモリ０（１３０）のＡ［２６：６］（１３７）及びメモリ１（１４０）のＡ［２６：６］（１４７）に接続され、メモリ制御装置（１１０）のＤ０［１５：０］（４１６）は、メモリ０（１３０）のＤ［１５：０］（１３６）及びメモリ１（１４０）のＤ［１５：０］（１４６）に接続され、メモリ制御装置（１１０）のＮＣＳ０（１１３）は、メモリ０（１３０）のＮＣＳ（１３３）に、
メモリ制御装置（１１０）のＮＣＳ１（１２３）は、メモリ１（１４０）のＮＣＳ（１４３）にそれぞれ接続される。
図１３は、第２の従来例の接続構成におけるタイミングチャートの一例である。この場合、メモリ０（１３０）及びメモリ１（１４０）に対して各一回ずつ、メモリ０（１３０）へのアクセスはサイクル２４０から、メモリ１（１４０）へのアクセスはサイクル６１１からそれぞれアクセスを行うよう設計することができる。
近年、メモリ制御装置を搭載したＬＳＩ、又はメモリ制御装置を搭載したＬＳＩを含むシステムの高機能化が進んでいる。このようなメモリ制御装置を搭載したＬＳＩの実現においては、コスト面からの要請により、外部入出力信号線の接続本数を最小限にしなければならない。また、性能面では外部メモリアクセスのスループットがシステムのボトルネックとなることが多くなった。このボトルネックを解消するために、メモリ接続に必要な全ての信号線を複数組設けたり、チップセレクト信号以外を共有している。しかし、外部入出力信号線の接続本数の最小限化と高スループット化の両立は困難である。
本発明の目的は、信号線の接続本数の最小限化と高スループット化を両立したメモリ制御装置を提供することである。
本発明は、アドレスとデータを時分割で共有する複数のメモリを制御するメモリ制御装置であって、第１のメモリのデータバス幅以上のアドレスを第２のメモリのデータバスビットで表現し、前記第２のメモリのデータバス幅以上のアドレスを前記第１のメモリのデータバスビットで表現して、前記複数のメモリに同時アクセスするメモリ制御装置を提供する。
上記メモリ制御装置は、前記複数のメモリに対して、リードとライトを同時に行う。
上記メモリ制御装置は、前記複数のメモリに対するアクセス方法を、アクセス種別に応じて変更する。
上記メモリ制御装置は、前記複数のメモリに対するアクセス方法を、設定レジスタの値
に応じて変更する。
に応じて変更する。
本発明は、上記メモリ制御装置を含むシステムを提供する。
本発明は、アドレスとデータを時分割で共有する複数のメモリを制御するメモリ制御装置が前記複数のメモリに接続するメモリ接続方法であって、前記メモリ制御装置が、第１のメモリのデータバス幅以上のアドレスを第２のメモリのデータバスビットで表現し、前記第２のメモリのデータバス幅以上のアドレスを前記第１のメモリのデータバスビットで表現して、前記複数のメモリに同時アクセスするメモリ接続方法を提供する。
本発明に係るメモリ制御装置によれば、信号線の接続本数の最小限化と高スループット化を両立できる。すなわち、従来と比較して必要最小限のピン数で大幅な性能向上を見込むことができる。また、既存のメモリを用いることが出来るため、ＬＳＩのみならず、システム全体のコスト削減と高性能なシステムを実現することができる。
以下、本発明の実施形態について、図面を参照して説明する。
（第１の実施形態）
図１は、メモリとメモリ制御装置の接続構成を示す第１の実施形態である。図１において、図１１と同じ構成要素には同じ符号が付され、説明を省略する。なお、図１中のメモリ０（１３０）及びメモリ１（１４０）は、アドレスとデータを時分割で共有するクロック同期型のＡＤＭＵＸメモリである。
図１は、メモリとメモリ制御装置の接続構成を示す第１の実施形態である。図１において、図１１と同じ構成要素には同じ符号が付され、説明を省略する。なお、図１中のメモリ０（１３０）及びメモリ１（１４０）は、アドレスとデータを時分割で共有するクロック同期型のＡＤＭＵＸメモリである。
第１の実施形態では、図１に示すように、メモリ制御装置（１１０）のＤ［３１：０］（１１６）を次のように接続する。メモリ０（１３０）のＡ［２６：１６］（１３７）にＤ［２６：１６］（１１６）を接続し、Ｄ［１５：０］（１３６）にＤ［１５：０］（１１６）を接続する。一方、メモリ１（１４０）のＡ［２６：１６］（１４７）にはＤ［１０：０］（１１６）を接続し、Ｄ［１５：０］（１４６）にはＤ［３１：１６］（１１６）を接続する。
さらに、第１の実施形態では、
メモリ制御装置（１１０）のＣＬＫ０（１１１）は、メモリ０（１３０）のＣＬＫ（１３１）とメモリ１（１４０）のＣＬＫ（１４１）に接続され、
メモリ制御装置（１１０）のＮＡＤＶ０（１１２）は、メモリ０（１３０）のＮＡＤＶ（１３２）に、
メモリ制御装置（１１０）のＮＡＤＶ１（１２２）は、メモリ１（１４０）のＮＡＤＶ（１４２）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＣＳ０（１１３）は、メモリ０（１３０）のＮＣＳ（１３３）に、
メモリ制御装置（１１０）のＮＣＳ１（１２３）は、メモリ１（１４０）のＮＣＳ（１４３）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＯＥ０（１１４）は、メモリ０（１３０）のＮＯＥ（１３４）に、
メモリ制御装置（１１０）のＮＯＥ１（１２４）は、メモリ１（１４０）のＮＯＳ（１４４）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＷＥ０（１１５）は、メモリ０（１３０）のＮＷＥ（１３５）に、
メモリ制御装置（１１０）のＮＷＥ１（１２５）は、メモリ１（１４０）のＮＷＳ（１４
５）にそれぞれ接続される。
メモリ制御装置（１１０）のＣＬＫ０（１１１）は、メモリ０（１３０）のＣＬＫ（１３１）とメモリ１（１４０）のＣＬＫ（１４１）に接続され、
メモリ制御装置（１１０）のＮＡＤＶ０（１１２）は、メモリ０（１３０）のＮＡＤＶ（１３２）に、
メモリ制御装置（１１０）のＮＡＤＶ１（１２２）は、メモリ１（１４０）のＮＡＤＶ（１４２）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＣＳ０（１１３）は、メモリ０（１３０）のＮＣＳ（１３３）に、
メモリ制御装置（１１０）のＮＣＳ１（１２３）は、メモリ１（１４０）のＮＣＳ（１４３）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＯＥ０（１１４）は、メモリ０（１３０）のＮＯＥ（１３４）に、
メモリ制御装置（１１０）のＮＯＥ１（１２４）は、メモリ１（１４０）のＮＯＳ（１４４）にそれぞれ接続され、
メモリ制御装置（１１０）のＮＷＥ０（１１５）は、メモリ０（１３０）のＮＷＥ（１３５）に、
メモリ制御装置（１１０）のＮＷＥ１（１２５）は、メモリ１（１４０）のＮＷＳ（１４
５）にそれぞれ接続される。
メモリ０（１３０）及びメモリ１（１４０）の各信号線の本数が３２本の場合、図１１に示した第１の従来例では６４本の信号線が必要であったが、第１の実施形態の接続構成によれば、４１本の信号線で接続可能である。
また、図１２に示した第２の従来例では３３本の信号線で接続できるが、第２の従来例ではメモリ制御装置（１１０）のＮＣＳ０（１１３）及びＮＣＳ１（１２３）以外の信号を共有している。このため、第２の従来例のタイミングチャートを示す図１３に示すように、メモリ０（１３０）及びメモリ１（１４０）に対して各一回ずつ、メモリ０（１３０）へのアクセスはサイクル２４０から、メモリ１（１４０）へのアクセスはサイクル６１１からというように、それぞれアクセスを分ける必要があった。
図２は、第１の実施形態の接続構成におけるタイミングチャートの第１例である。第１の実施形態によれば、図２のようにアクセスした場合、メモリ０（１３０）へのアドレスＡ０（２５０）をアサートしたサイクル（２４０）の次のサイクル（２４１）で、メモリ１（１４０）へのアドレスＡ１（２５１）をアサートする。メモリ０（１３０）のリードレイテンシ（２６０）とメモリ１（１４０）のリードレイテンシ（２７０）を符号２４２に示すサイクルで出力するよう設定しておけば、メモリ０（１３０）のリードデータ（２５２）とメモリ１（１４０）のリードデータ（２５３）を同時にリードできる（２５４）。
このように、第１の実施形態では、信号線の接続本数を抑えつつ、図１２に示した第２の従来例と比べて、同時にリード可能なデータビット幅が２倍になるため、略２倍のスループットを達成可能である。
図３は、第１の実施形態の接続構成におけるタイミングチャートの第２例である。図３に示すように、メモリ０（１３０）へはリードレイテンシ（３６０）を設定し、メモリ１（１４０）へはライトレイテンシ（３７０）を設定することによって、メモリ０（１３０）からのリードデータ（２５２）は、符号３４０に示すサイクルでリード可能となる。また、符号２４２に示すサイクルでメモリ制御装置（１１０）からデータ（３５０）をアサートすることで、同時にライト動作も可能である。
（第２の実施形態）
第１の実施形態では、メモリ制御装置（１１０）のＤ［３１：０］（１１６）のみがメモリ０（１３０）とメモリ１（１４０）で共有されているが、共有する信号線を増やした形で実施しても良い。図４は、メモリとメモリ制御装置の接続構成を示す第２の実施形態である。図４において、図１及び図１１と同じ構成要素には同じ符号が付され、説明を省略する。
第１の実施形態では、メモリ制御装置（１１０）のＤ［３１：０］（１１６）のみがメモリ０（１３０）とメモリ１（１４０）で共有されているが、共有する信号線を増やした形で実施しても良い。図４は、メモリとメモリ制御装置の接続構成を示す第２の実施形態である。図４において、図１及び図１１と同じ構成要素には同じ符号が付され、説明を省略する。
第２の実施形態では、図４に示すように、メモリ制御装置（１１０）のＤ［３１：０］（１１６）を次のように接続する。メモリ０（１３０）のＡ［２６：１６］（１３７）にＤ［２６：１６］（１１６）を接続し、Ｄ［１５：０］（１３６）にＤ［１５：０］（１１６）を接続する。一方、メモリ１（１４０）のＡ［２６：１６］（１４７）にはＤ［１０：０］（１１６）を接続し、Ｄ［１５：０］（１４６）にはＤ［３１：１６］（１１６）を接続する。
さらに、第２の実施形態では、
メモリ制御装置（１１０）のＣＬＫ０（１１１）は、メモリ０（１３０）のＣＬＫ（１３１）及びメモリ１（１４０）のＣＬＫ（１４１）に接続され、
メモリ制御装置（１１０）のＮＣＳ０（１１３）は、メモリ０（１３０）のＮＣＳ（１３３）及びメモリ１（１４０）のＮＣＳ（１４３）に接続され、
メモリ制御装置（１１０）のＮＯＥ０（１１４）は、メモリ０（１３０）のＮＯＥ（１３４）及びメモリ１（１４０）のＮＯＥ（１４４）に接続され、
メモリ制御装置（１１０）のＮＷＥ０（１１５）は、メモリ０（１３０）のＮＷＥ（１３５）及びメモリ１（１４０）のＮＷＥ（１４５）に接続される。
また、メモリ制御装置（１１０）のＮＡＤＶ０（１１２）は、メモリ０（１３０）のＮＡＤＶ（１３２）に、
メモリ制御装置（１１０）のＮＡＤＶ１（１２２）は、メモリ１（１４０）のＮＡＤＶ（１４２）に、共有されることなくそれぞれ接続される。
メモリ制御装置（１１０）のＣＬＫ０（１１１）は、メモリ０（１３０）のＣＬＫ（１３１）及びメモリ１（１４０）のＣＬＫ（１４１）に接続され、
メモリ制御装置（１１０）のＮＣＳ０（１１３）は、メモリ０（１３０）のＮＣＳ（１３３）及びメモリ１（１４０）のＮＣＳ（１４３）に接続され、
メモリ制御装置（１１０）のＮＯＥ０（１１４）は、メモリ０（１３０）のＮＯＥ（１３４）及びメモリ１（１４０）のＮＯＥ（１４４）に接続され、
メモリ制御装置（１１０）のＮＷＥ０（１１５）は、メモリ０（１３０）のＮＷＥ（１３５）及びメモリ１（１４０）のＮＷＥ（１４５）に接続される。
また、メモリ制御装置（１１０）のＮＡＤＶ０（１１２）は、メモリ０（１３０）のＮＡＤＶ（１３２）に、
メモリ制御装置（１１０）のＮＡＤＶ１（１２２）は、メモリ１（１４０）のＮＡＤＶ（１４２）に、共有されることなくそれぞれ接続される。
メモリ０（１３０）及びメモリ１（１４０）の各信号線の本数が３２本の場合、図１１に示した第１の従来例では６４本の信号線が必要であったが、第２の実施形態の接続構成によれば、３８本の信号線で接続可能である。また、メモリ制御装置（１１０）の信号線の接続本数が図１に示した第１の実施形態よりも少ない構成で、スループットの向上も図ることができる。
図５は、第２の実施形態の接続構成におけるタイミングチャートの第１例である。図５に示すように、メモリ０（１３０）へは６サイクルのリードレイテンシ（２６０）を設定し、メモリ１（１４０）へは５サイクルのリードレイテンシ（６７０）を設定することによって、メモリ制御装置（１１０）のＮＡＤＶ１の制御のみで２つのメモリ０（１３０）及びメモリ１（１４０）にアクセスし、サイクル２４２以降で同時にデータリードが可能となる。
なお、メモリ制御装置（１１０）のＤ［３１：０］（１１６）以外の信号線の共有は必ずしも必要でない。当該共有がない場合であっても、図１１に示した第１の従来例よりも大幅に信号線数を削減でき、図１２に示した第２の従来例の略２倍のスループットが得られる。したがって、本発明は上記実施形態に限定されるものではない。また、全ての信号線のビット幅は上記説明の数値に限定されない。また、リードレイテンシ（２６０、２７０、３６０、６７０）又はライトレイテンシ（３７０）は、システム上必要な値をメモリへ設定すれば良く、上記説明のレイテンシである必要はない。さらに、本発明は、２つのメモリ０（１３０）及びメモリ１（１４０）に限定されず、３つ以上のメモリから構成されていても良い。
（第３の実施形態）
図６は、メモリ制御装置、２つのＣＰＵ及びＤＭＡＣを備えたシステムを示すブロック図である。図６に示すシステム（９００）では、メモリ制御装置（１１０）と、ＣＰＵ０（９１０）及びＣＰＵ１（９２０）と、ＤＭＡＣ（９３０）とがバス（９４０）を介してそれぞれ接続されている。なお、ＣＰＵ０（９１０）、ＣＰＵ１（９２０）及びＤＭＡＣ（９３０）は、メモリ０（１３０）又はメモリ１（１４０）に対するアクセス発行元（１２００）である。
図６は、メモリ制御装置、２つのＣＰＵ及びＤＭＡＣを備えたシステムを示すブロック図である。図６に示すシステム（９００）では、メモリ制御装置（１１０）と、ＣＰＵ０（９１０）及びＣＰＵ１（９２０）と、ＤＭＡＣ（９３０）とがバス（９４０）を介してそれぞれ接続されている。なお、ＣＰＵ０（９１０）、ＣＰＵ１（９２０）及びＤＭＡＣ（９３０）は、メモリ０（１３０）又はメモリ１（１４０）に対するアクセス発行元（１２００）である。
第３の実施形態では、図７のアクセスビット幅が異なる場合のメモリアクセス種別例に示すように、アクセス発行元（１２００）が発行するアクセスビット幅の違いによって、メモリ０（１３０）及びメモリ１（１４０）に同時にアクセスしたり、別々にアクセスできるようにメモリ制御装置（１１０）を設計しても良い。また、図８のアクセス発行元（１２００）が異なる場合のメモリアクセス種別例に示すように、アクセス発行元（１２００）の違いによって、メモリ０（１３０）及びメモリ１（１４０）に同時にアクセスしたり、別々にアクセスできるようメモリ制御装置（１１０）を設計しても良い。
図９は、メモリ０（１３０）及びメモリ１（１４０）に同時にアクセスするまでの、システム（９００）の起動シーケンス例を示す。なお、システム（９００）が起動直後の状態でメモリ制御装置（１１０）がメモリ０（１３０）へアクセスするよう、メモリ制御装置（１１０）は設計されている。システム（９００）が起動直後、メモリ０（１３０）からのリード処理（１０００）が行われ、ＣＰＵ０（９１０）が処理を始める。ＣＰＵ０（９１０）は、本発明の機能を有効にするプログラム（１００１）内で、レジスタ（１６０）を制御する。図１０は、レジスタ設定例を示す図である。図１０に示すように、レジスタ値（１３００）の初期状態は「０」であり、レジスタ値（１３００）の場合、メモリ０（１３０）へのみアクセスが行われる。プログラム（１００１）を実行してレジスタ（１６０）のレジスタ値（１３００）を「１」に設定すると、本発明の機能である同時アクセスを有効にできる。
なお、上記説明では、レジスタ（１６０）のレジスタ値（１３００）を「０」又は「１」としたが、必ずしもこれらの値である必要はない。また、レジスタ値（１３００）が「０」の際、メモリ０（１３０）にアクセス可能としたが、必ずしもメモリ０（１３０）にアクセスさせる必要はなく、メモリ１（１４０）にアクセスさせても図１１に示した第１の従来例よりも大幅に信号線数を削減できる。また、図１２に示した第２の従来例の略２倍のスループットが得られる。
なお、システム（９００）は、ＣＰＵ０（９１０）、ＣＰＵ１（９２０）及びＤＭＡＣ（９３０）がバス（９４０）を介して互いに接続された構成には限定されず、他の構成であっても同様の効果を奏する。また、アクセス種別は、図７のアクセスビット幅が異なる場合のメモリアクセス種別例や、図８のアクセス発行元（１２００）が異なる場合のメモリアクセス種別例に限定されず、上記アクセス種別定義は他の実施形態に適用しても、図１１に示す第１の従来例よりも大幅に信号線数を削減できる。また、図１２に示した第２の従来例の略２倍のスループットが得られる。
本発明に係るメモリ制御装置は、従来技術と比較して必要最小限のピン数増加で大幅な性能向上を実現できる。また、既存のメモリを用いることが可能であるため、アドレスとデータを時分割で共有するメモリの制御装置等として有用である。
１１０ メモリ制御装置
１３０、１４０ ＡＤＭＵＸメモリ
１１１、１２１、１３１、１４１ 同期クロック信号（正論理）
１１２、１２２、１３２、１４２ アドレス確定信号（負論理）
１１３、１２３、１３３、１４３ チップセレクト信号（負論理）
１１４、１２４、１３４、１４４ リードイネーブル信号（負論理）
１１５、１２５、１３５、１４５ ライトイネーブル信号（負論理）
１１６ アドレス信号又はデータ信号
１３６、１４６、４１６ データ信号
１３７、１４７、４１７ アドレス信号
１６０ 本発明の機能を有効にするレジスタ
２１０ メモリ制御装置（１１０）が送受する信号タイミング
２２０ メモリ０（１３０）が送受する信号タイミング
２３０ メモリ１（１４０）が送受する信号タイミング
２４０ メモリ０（１３０）へアドレスをアサートするタイミング
２４１ メモリ０（１３０）へアドレスをアサートするタイミング
２４２ メモリ０（１３０）とメモリ１（１４０）から同時に読み出した最初のデータ
２５０ メモリ０（１３０）に対するアドレス
２５１ メモリ１（１４０）に対するアドレス
２５２ メモリ０（１３０）からのリードデータ
２５３ メモリ１（１４０）からのリードデータ
２５４ メモリ０（１３０）とメモリ１（１４０）から同時にリードしたデータ
２６０ ２７０，３６０、６７０ リードレイテンシ
３４０ メモリ０（１３０）からのデータ（２５２）リードタイミング
３７０ ライトレイテンシ
６１１ メモリ１（１４０）へのアクセス開始
９００ システム
９１０、９２０ 演算装置
９３０ ダイレクトメモリアクセスコントローラ
９４０ バス
１００１ 本発明の機能を有効にするプログラム
１２００ アクセス発行元
１３００ 本発明の有効、無効を示すレジスタ値
１３０、１４０ ＡＤＭＵＸメモリ
１１１、１２１、１３１、１４１ 同期クロック信号（正論理）
１１２、１２２、１３２、１４２ アドレス確定信号（負論理）
１１３、１２３、１３３、１４３ チップセレクト信号（負論理）
１１４、１２４、１３４、１４４ リードイネーブル信号（負論理）
１１５、１２５、１３５、１４５ ライトイネーブル信号（負論理）
１１６ アドレス信号又はデータ信号
１３６、１４６、４１６ データ信号
１３７、１４７、４１７ アドレス信号
１６０ 本発明の機能を有効にするレジスタ
２１０ メモリ制御装置（１１０）が送受する信号タイミング
２２０ メモリ０（１３０）が送受する信号タイミング
２３０ メモリ１（１４０）が送受する信号タイミング
２４０ メモリ０（１３０）へアドレスをアサートするタイミング
２４１ メモリ０（１３０）へアドレスをアサートするタイミング
２４２ メモリ０（１３０）とメモリ１（１４０）から同時に読み出した最初のデータ
２５０ メモリ０（１３０）に対するアドレス
２５１ メモリ１（１４０）に対するアドレス
２５２ メモリ０（１３０）からのリードデータ
２５３ メモリ１（１４０）からのリードデータ
２５４ メモリ０（１３０）とメモリ１（１４０）から同時にリードしたデータ
２６０ ２７０，３６０、６７０ リードレイテンシ
３４０ メモリ０（１３０）からのデータ（２５２）リードタイミング
３７０ ライトレイテンシ
６１１ メモリ１（１４０）へのアクセス開始
９００ システム
９１０、９２０ 演算装置
９３０ ダイレクトメモリアクセスコントローラ
９４０ バス
１００１ 本発明の機能を有効にするプログラム
１２００ アクセス発行元
１３００ 本発明の有効、無効を示すレジスタ値
Claims (6)
- アドレスとデータを時分割で共有する複数のメモリを制御するメモリ制御装置であって、
第１のメモリのデータバス幅以上のアドレスを第２のメモリのデータバスビットで表現し、前記第２のメモリのデータバス幅以上のアドレスを前記第１のメモリのデータバスビットで表現して、前記複数のメモリに同時アクセスするメモリ制御装置。 - 前記複数のメモリに対して、リードとライトを同時に行う請求項１記載のメモリ制御装置。
- 前記複数のメモリに対するアクセス方法を、アクセス種別に応じて変更する請求項１記載のメモリ制御装置。
- 前記複数のメモリに対するアクセス方法を、設定レジスタの値に応じて変更する請求項１記載のメモリ制御装置。
- 請求項１〜４のいずれか一項に記載のメモリ制御装置を含むシステム。
- アドレスとデータを時分割で共有する複数のメモリを制御するメモリ制御装置が前記複数のメモリに接続するメモリ接続方法であって、
前記メモリ制御装置が、第１のメモリのデータバス幅以上のアドレスを第２のメモリのデータバスビットで表現し、前記第２のメモリのデータバス幅以上のアドレスを前記第１のメモリのデータバスビットで表現して、前記複数のメモリに同時アクセスするメモリ接続方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008099259A JP2009251945A (ja) | 2008-04-07 | 2008-04-07 | メモリ制御装置 |
| PCT/JP2009/001182 WO2009125543A1 (ja) | 2008-04-07 | 2009-03-17 | メモリ制御装置 |
| TW98110826A TW200945049A (en) | 2008-04-07 | 2009-04-01 | Memory controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008099259A JP2009251945A (ja) | 2008-04-07 | 2008-04-07 | メモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009251945A true JP2009251945A (ja) | 2009-10-29 |
Family
ID=41161681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008099259A Withdrawn JP2009251945A (ja) | 2008-04-07 | 2008-04-07 | メモリ制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2009251945A (ja) |
| TW (1) | TW200945049A (ja) |
| WO (1) | WO2009125543A1 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033634A (ja) * | 1983-08-04 | 1985-02-21 | Nec Corp | デ−タ処理装置 |
| JPH0786853B2 (ja) * | 1988-02-29 | 1995-09-20 | 株式会社ピーエフユー | バス転送制御方式 |
| JPH02177190A (ja) * | 1988-12-28 | 1990-07-10 | Nec Corp | メモリ装置 |
| JP4313456B2 (ja) * | 1999-03-04 | 2009-08-12 | パナソニック株式会社 | メモリ制御装置 |
| KR100450680B1 (ko) * | 2002-07-29 | 2004-10-01 | 삼성전자주식회사 | 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템 |
-
2008
- 2008-04-07 JP JP2008099259A patent/JP2009251945A/ja not_active Withdrawn
-
2009
- 2009-03-17 WO PCT/JP2009/001182 patent/WO2009125543A1/ja active Application Filing
- 2009-04-01 TW TW98110826A patent/TW200945049A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW200945049A (en) | 2009-11-01 |
| WO2009125543A1 (ja) | 2009-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480929B1 (en) | Pseudo-concurrency between a volatile memory and a non-volatile memory on a same data bus | |
| JP5474837B2 (ja) | アドレス信号／制御信号のためのダブル・データ・レートのスキームを使用する、インタフェース・ピンの要件が低減された二重チャネル・メモリ・アーキテクチャ | |
| KR100633828B1 (ko) | 프리페치 길이보다 짧은 버스트 길이를 갖는 메모리 시스템 | |
| US6854043B2 (en) | System and method for multi-modal memory controller system operation | |
| US20060112231A1 (en) | Synchronous DRAM with selectable internal prefetch size | |
| US8738852B2 (en) | Memory controller and a dynamic random access memory interface | |
| KR100974366B1 (ko) | 데이터 스트로브 타이밍 보상 | |
| US10020036B2 (en) | Address bit remapping scheme to reduce access granularity of DRAM accesses | |
| JP2009163758A (ja) | クロックの異なるバス間におけるデータ転送 | |
| KR102222968B1 (ko) | 어드레스 정렬기 및 이를 포함하는 메모리 장치 | |
| US20150324310A1 (en) | Bus connection circuit, semiconductor device and operation method of bus connection circuit for making procedure for switching between a 1-cycle transfer and a 2-cycle transfer unnecessary | |
| US6918016B1 (en) | Method and apparatus for preventing data corruption during a memory access command postamble | |
| US8244994B1 (en) | Cooperating memory controllers that share data bus terminals for accessing wide external devices | |
| JP2008140078A (ja) | バスブリッジ装置、情報処理装置、およびデータ転送制御方法 | |
| TWI397855B (zh) | 減少接腳數之方法以及使用其之微處理器 | |
| JP2003173290A (ja) | メモリ制御装置 | |
| US8244929B2 (en) | Data processing apparatus | |
| JP4054598B2 (ja) | メモリ制御回路、ｄｍａ要求ブロック及びメモリアクセスシステム | |
| WO2009125543A1 (ja) | メモリ制御装置 | |
| US7228367B2 (en) | Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof | |
| US8074096B2 (en) | Semiconductor integrated circuit, memory system, memory controller and memory control method | |
| JP2008102886A (ja) | バス制御方法および装置 | |
| JP2004078396A (ja) | メモリ装置 | |
| US20240168893A1 (en) | Multi-port, multi-protocol varied size ram controller | |
| JP2017532671A (ja) | マルチプロセッサシステムにおけるメモリの管理 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |