JP2009109768A - レジストパターン形成方法 - Google Patents

レジストパターン形成方法 Download PDF

Info

Publication number
JP2009109768A
JP2009109768A JP2007282375A JP2007282375A JP2009109768A JP 2009109768 A JP2009109768 A JP 2009109768A JP 2007282375 A JP2007282375 A JP 2007282375A JP 2007282375 A JP2007282375 A JP 2007282375A JP 2009109768 A JP2009109768 A JP 2009109768A
Authority
JP
Japan
Prior art keywords
film
resist pattern
acid
processed
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007282375A
Other languages
English (en)
Other versions
JP2009109768A5 (ja
Inventor
Yoshisuke Naka
義祐 中
Kotaro Sho
浩太郎 庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007282375A priority Critical patent/JP2009109768A/ja
Priority to US12/260,659 priority patent/US8084192B2/en
Publication of JP2009109768A publication Critical patent/JP2009109768A/ja
Publication of JP2009109768A5 publication Critical patent/JP2009109768A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/039Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】被処理基板依存性の低いレジストパターンを形成することができるレジストパターン形成方法を提供する。
【解決手段】被処理基板上に、酸とその酸の塩とを含む緩衝剤含有膜を形成する工程と、前記緩衝剤含有膜の上に、光酸発生剤を含むフォトレジスト膜を形成する工程と、前記フォトレジスト膜を露光する工程と、前記フォトレジスト膜を現像する工程と、を備えたことを特徴とするレジストパターン形成方法が提供される。
【選択図】図1

Description

本発明は、レジストパターン形成方法に関し、特に、半導体デバイスの製造などに使用され、光酸発生剤を含有したフォトレジストを用いたレジストパターン形成方法に関する。
半導体デバイスの製造方法は、一般に、シリコンウェーハまたはその上に被加工膜として物質を堆積した被処理基板に所望のパターンを形成する多くの工程を含む。被処理基板のパターニングでは、まず、光酸発生剤を含有したフォトレジスト(感光性物質)を被処理基板上に塗布して、フォトレジスト膜を形成し、このレジスト膜の所定の領域に露光を施す。次に、フォトレジスト膜の露光部または未露光部を現像処理により除去してレジストパターンを形成し、このレジストパターンをエッチングマスクとして被処理基板をエッチングする。
さらには、被処理基板上に、下層膜、中間膜、上層膜(フォトレジスト膜)を形成し、被処理基板をエッチング加工する多層レジストプロセス技術が開発されている(例えば非特許文献1参照)。
露光光源としては、スループットの観点からKrFエキシマレーザ、ArFエキシマレーザなどの紫外光が用いられているが、LSIの微細化に伴い要求される解像度がこれらの紫外光の波長以下となってきており、露光量裕度、フォーカス裕度などの露光プロセス裕度が不足してきているのが実情である。
半導体デバイスの微細化により、レジストパターンのプロファイルの被処理基板に対する依存性が大きくなり、このことがデバイス製造やさらなる微細化の障害となっている。レジストパターンのプロファイルの被処理基板依存性の原因の一つとして、被処理基板に含まれる化学物質のレジスト中への拡散が考えられる。その対策として、被処理基板に含まれる化学物質のレジスト中への拡散に対して影響の少ない、脱離エネルギーの小さい保護基をレジストベース樹脂中に取り入れたレジスト設計をすることが考えられる。しかし、この方法は、レジストのリソグラフィー性能の悪化を誘発し、半導体デバイス製造の障害になる懸念がある。
大岩徳久著「次世代微細加工技術」東芝レビューVol.59No.8(2004)、p22〜p25
本発明は、被処理基板に依らず、所望のレジストパターンプロファイルを得ることができるレジストパターン形成方法、つまり被処理基板依存性の低いレジストパターンを形成できるレジストパターン形成方法を提供する。
本発明の一態様によれば、被処理基板上に、酸とその酸の塩とを含む緩衝剤含有膜を形成する工程と、前記緩衝剤含有膜の上に、光酸発生剤を含むフォトレジスト膜を形成する工程と、前記フォトレジスト膜を露光する工程と、前記フォトレジスト膜を現像する工程と、を備えたことを特徴とするレジストパターン形成方法が提供される。
また、本発明の他の一態様によれば、被処理基板上に、遊離酸、熱酸発生剤及び光酸発生剤の少なくともいずれかを含む下層膜を形成する工程と、前記下層膜の上に、中間膜を形成する工程と、前記中間膜の上に、光酸発生剤を含有するフォトレジスト膜を形成する工程、前記フォトレジスト膜を露光する工程と、前記フォトレジスト膜を現像する工程と、を備えたことを特徴とするレジストパターン形成方法が提供される。
本発明によれば、被処理基板に依らず、所望のレジストパターンプロファイルを得ることができる(被処理基板依存性の低いレジストパターンを形成することができる)レジストパターン形成方法が提供される。
以下、図面を参照しつつ本発明の実施の形態について説明する。
(第1の実施の形態)
被処理基板には、種々の酸・塩基が含まれていることがあり、そのような被処理基板上に直接、光酸発生剤を含有したフォトレジストを塗布し、塗布後ベーク・露光・露光後ベーク・現像・リンス・乾燥を経てレジストパターンを得るプロセスでは、露光および露光後ベーク中に、被処理基板から酸・塩基またはその両方がレジスト中に拡散し、レジスト中の光酸発生剤によって発生した酸の活性の失活または増大が起こり、レジストプロファイルの裾引き形状またはくびれ形状が発生する。このような理由で、レジストプロファイルの被処理基板依存性が発生するのである。特に、化学増幅型フォトレジストは、酸に対して敏感であるため、顕著である。
これに対して、以下の本発明の第1の実施の形態では、被処理基板上に酸およびその酸の塩を含む緩衝剤含有膜を設け、この緩衝剤含有膜の上にフォトレジスト膜を形成する。さらに具体的には、緩衝剤として有機酸およびその有機酸塩を含む樹脂溶液を塗布して塗布後ベークし、レジスト溶液に対して不溶化した緩衝剤含有膜を設け、その上にフォトレジスト膜を形成する。
この緩衝剤含有膜によって、露光や露光後べーク時に被処理基板から拡散してきた酸や塩基をトラップして、レジスト中に酸や塩基が拡散するのを防ぎ、これにより、被処理基板依存性の低いレジストパターンプロファイルを得る。
図1は、本発明の第1の実施の形態にかかるレジストパターン形成方法の第1の具体例を説明する断面図である。なお、図1以降の各図面については、既出の図面に関して説明したものと同様の要素には同一の符号を付して詳細な説明は省略する。
まず、図1(a)に示すように、被加工膜10上に、酸とその塩とを含む緩衝剤含有膜20を形成する。被加工膜10は、酸を含んだ被加工膜であり、具体的には、酸を添加したSOG(Spin On Glass)膜などを挙げることができる。また、被加工膜10中のAは酸を表している。なお、被加工膜10は、図示しない基板上に形成されているが、この基板と被加工膜とを含めて被処理基板とする。
ここでは、緩衝剤含有膜20として、有機酸とその有機酸塩を含む緩衝剤含有膜を用いる。被処理基板上に、緩衝剤として有機酸とその有機酸塩を含む樹脂溶液を塗布し、塗布後ベークをすることによって、レジスト溶液に対して不溶化した緩衝剤含有膜20を形成する。緩衝剤含有膜20の膜厚は、例えば100nm以下とする。
有機酸としては、芳香族環構造を有するもの、またはヘテロ芳香族環構造を有するものを用いることができる。芳香族環構造を有するものとしては、例えばスルホン酸があり、ヘテロ芳香族環構造を有するものとしては、例えばコハク酸がある。
緩衝剤含有膜20中のHは有機酸、Cはその有機酸塩、Hは解離した酸、Dは解離した塩基を表している。緩衝剤含有膜20において、H−と,Cと、H+と,Dと、の比率は、所定の平衡定数によって決定される。
さらに、化学増幅型フォトレジストを緩衝剤含有膜20の上に塗布し、塗布後ベークして、光酸発生剤を含有するフォトレジスト膜30を形成する。なお、緩衝剤含有膜20とフォトレジスト膜30とは接触してしてもよいが、緩衝剤含有膜20とフォトレジスト膜30との間に、他の膜が介在していてもよい。
次に、図1(b)に示すように、フォトレジスト膜30を、透過部101に遮光部102を設けた露光マスクを介し、KrFエキシマレーザなどの露光光103によって露光する。フォトレジスト膜30中のHは、感光した光酸発生剤によって発生した酸を表している。
次に、図1(c)に示すように、露光した被処基板(レジスト)を、ベーカー104によって露光後ベーク(PEB)をする。
次に、図1(d)に示すように、露光後ベークしたレジストを現像し、さらにリンスおよび乾燥をさせて、レジストパターン30aを形成する。
一方、図2は、本発明の第1の実施の形態にかかるレジストパターン形成方法の第1の具体例との比較例(第1の比較例)を表す断面図である。
この第1の比較例では、酸を含有する被加工膜10上に、直接、化学増幅型レジストを塗布および塗布後ベークしてフォトレジスト膜30を形成し(図2(a))、その後、第1の具体例と同様に、露光(図2(b))および露光後ベークし(図2(c))、さらに現像・リンス・乾燥をしてレジストパターン30bを形成している(図2(d))。
図2に示す第1の比較例では、露光後べーク(PEB)中に、被加工膜10中の酸Aがフォトレジスト中に拡散し(図2(c))、フォトレジスト中の光酸発生剤によって発生した酸Hの活性の増大が起こり、その結果、得られたレジストパターン30bは、その根元にくびれを生じた形状となる(図2(d))。
これに対して、図1に示す本実施の形態の第1の具体例では、露光後べーク(PEB)によって、被加工膜10中の酸Aは緩衝剤含有膜20中に拡散するが、緩衝剤含有膜20中に含まれている塩基Dと結合してAとなり、緩衝剤含有膜20中にトラップされるので、フォトレジスト中には拡散しない(図1(c))つまり、緩衝剤含有膜20を設けることにより、被加工膜10から放出される酸Hがフォトレジスト膜30に侵入することを防止できる。
このため、フォトレジスト中の光酸発生剤によって発生した酸Hの活性の増大を生じることがなく、くびれのない略垂直なレジストパターン30aを得ることができる(図1(d))。
図3は、本発明の第1の実施の形態にかかるレジストパターン形成方法の第2の具体例を説明する断面図である。
まず、図3(a)に示すように、被加工膜15上に、第1の具体例と同じ緩衝剤含有膜20を、第1の具体例と同様の手順で形成する。被加工膜15は、塩基を含んだ被加工膜であり、具体的には、TEOS膜やシリコン窒化膜がある。また、被加工膜15中のBは塩基を表している。なお、被加工膜15は、図示しない基板上に形成されているが、この基板と被加工膜とを含めて被処理基板とする。
さらに、第1の具体例と同様に、化学増幅型フォトレジストを緩衝剤含有膜20の上に塗布し、塗布後ベークして、フォトレジスト膜30を形成する。ここでも、緩衝剤含有膜20とフォトレジスト膜30とは接触していてもよいが、緩衝剤含有膜20とフォトレジスト膜30との間に、他の膜が介在していてもよい。
以下、第1の具体例(図1(b)〜(d))と同様にして、図3(b)に示すように、フォトレジスト膜30を露光し、図3(c)に示すように、露光した被処理基板を露光後ベークし、図3(d)に示すように、露光後ベークした被処理基板を現像し、さらにリンスおよび乾燥をさせて、レジストパターン30aを形成する。
一方、図4は、本発明の第1の実施の形態にかかるレジストパターン形成方法の第2の具体例との比較例(第2の比較例)を表す断面図である。
この第2の比較例では、塩基を含有する被加工膜15上に、直接、化学増幅型レジストを塗布および塗布後ベークしてフォトレジスト膜30を形成し(図4(a))、その後、第2の具体例と同様に、露光(図4(b))および露光後ベークし、(図4(c))、さらに現像・リンス・乾燥をしてレジストパターン30cを形成している(図4(d))。
図4に示す第2の比較例では、露光後べーク(PEB)のあとに、被加工膜15中の塩基Bがフォトレジスト中に拡散し(図4(c))、フォトレジスト中の光酸発生剤によって発生した酸Hの活性の失活が起こり、その結果、得られたレジストパターン30cは、その根元に裾引きを生じた形状となる(図4(d))。
これに対して、図3に示す本実施の形態の第2の具体例では、露光後べーク(PEB)によって、被加工膜15中の塩基Bは緩衝剤含有膜20中に拡散するが、緩衝剤含有膜20中に含まれている、有機酸Hから解離した酸Hと結合してHとなり、緩衝剤含有膜20中にトラップされるので、フォトレジスト中には拡散しない(図3(c))。このため、フォトレジスト中の光酸発生剤によって発生した酸Hの活性の失活を生じることがなく、裾引きのない略垂直なレジストパターン30aを得ることができる(図3(d))。
以上説明したように、第1の実施の形態によれば、フォトレジストの直下に酸およびその酸の塩を含む緩衝剤含有膜を設けることによって、被処理基板依存性の低いレジストパターンを得られる。またさらに、被加工膜が酸性、塩基性のいずれの場合にも、共通の緩衝剤含有膜を用いることができるので、プロセスの共通化を図ることができる。
また、被加工膜がSOG膜のようにポーラス(多孔性)な膜である場合には、その上に直接、フォトレジスト膜を形成すると、フォトレジスト中の光酸発生剤によって発生した酸Hが被加工膜中に拡散してしまう。これを防ぐために、被加工膜に酸を添加するが、添加量のコントロールが難しい。これに対して、被加工膜とフォトレジスト膜との間に緩衝剤含有膜を設けることにより、被加工膜中の酸の添加量コントロールが必要なくなる。
(第2の実施の形態)
下層膜上に中間膜を形成し、その上に上層膜としてフォトレジスト膜を形成する多層レジストプロセス(S−MAP:Stacked MAsk Process)においては、フォトレジスト膜の直下の中間膜では、酸の添加量のコントロールが難しい。特にSOG膜のようなポーラスな膜を中間膜に用いる場合には、フォトレジスト膜と中間膜の界面での酸の拡散・供給のバランスを取るために中間膜に酸を添加するが、この添加量のコントロールが難しい。
そこで、本発明の第2の実施の形態では、下層膜に酸を添加し、中間膜を介して、酸の拡散・供給のバランスを制御する。間に中間膜を介しているため、下層膜に添加された酸は、中間膜に添加した場合よりも、鈍感に作用し、このため酸の添加量のコントロールが容易である。
図5および図6は、本発明の第2の実施の形態にかかるレジストパターン形成方法を説明する断面図である。なお、図5以降の各図面についても、既出の図面に関して説明したものと同様の要素には同一の符号を付して詳細な説明は省略する。
まず、図5(a)に示すように、被処理基板200上に、遊離酸、または熱酸発生剤(TAG)、または光酸発生剤(PAG)、あるいはこれらのいずれか2つ以上を混合したものを添加した下層膜材料を塗布することにより積層し、これをべークして下層膜210を形成する。
ここでは、具体例として、シリコン基板上に、TAGを5wt%添加した有機下層膜を、その膜厚が約300nm(ナノメータ)となるようスピンコートし、180℃で60秒、300℃で60秒の条件下でベークする。の有機下層膜としては、例えば、ノボラック樹脂またはクラスターカーボンを用い、これらの溶液にTAGを5w%添加する。
また、下地膜210は、塗布法以外にも、例えばCVD(Chemical Vapor Deposition)法などによっても形成可能である。具体的には、例えば、CxHyで表される水素化炭素化合物のガスと、希ガスと、の混合ガスをプラズマ分解することにより、下地層210として炭素からなる薄膜を積層できる。この場合にも、遊離酸、または熱酸発生剤、または光酸発生剤、あるいはこれらいずれか2つ以上を混合したものを添加すればよい。
次に、図5(b)に示すように、下層膜210上に、中間膜材料を塗布し、これをべークして中間膜220を形成する。
ここでは、具体例として、無機中間膜を、その膜厚が45nmとなるようにスピンコートし、180℃で60秒、および300℃で60秒の条件下でベークする。無機中間膜としては、例えば、酸を添加していない、あるいは中間膜でフォトレジスト膜と界面の酸の拡散・供給をコントロールする場合よりも酸の添加量の少なくしたSOG膜を用いる。
なお、SOG膜のように、露光光の透過性の高いものを中間膜220として用いる場合には、露光光が下層膜210まで達するため、PAGを添加した下層膜210を用いることも有効である。
次に、図5(c)に示すように、中間膜220上に、光酸発生剤を含有するフォトレジストを塗布し、これを露光前べークしてフォトレジスト膜230を形成する。
ここでは、具体例として、ArF用ポジ型DUVレジスト膜を、その膜厚が150nmとなるようにスピンコートし、130℃で60秒の条件下でベークをする。
次に、図6(a)に示すように、フォトレジスト膜230を選択的にパターン露光し、これを露光後べーク(PEB)する。
ここでは、具体例として、DUVレジスト膜を、ArFエキシマレーザー露光装置にて、NA=0.85、σ=0.90、3/4輪帯照明の条件で、透過率6%のハーフトーン露光マスクを用いて、露光量28mJ/cmで、パターン露光する。さらに、130℃で90秒の条件下で露光後ベークする。
次に、図6(b)に示すように、PEB後のフォトレジスト膜230を現像処理し、レジストパターン230aを形成する。
ここでは具体例な現像処理として、2.38wt%のテトラメチルアンモニウムハイドロオキサイド(TMAH)水溶液を用いた30秒間のパドル現像をする。
以上の具体例により、0.07μm以下のL/S(ライン・アンド・スペース)パターンを形成した。
次に、図6(c)に示すように、レジストパターン230aをエッチングマスクとして、リアクティブイオンエッチング(RIE)によって、中間膜220をパターニングし、さらにこのパターニングした中間膜220をエッチングマスクとして、RIEによって、下層膜210をパターニング(転写加工)する。なお、その後、この下層膜210をエッチングマスクとして、被処理基板200のエッチング加工がなされる。
図7は、本発明の第2の実施の形態の具体例によるレジストパターンの断面SEM写真を比較例の断面SEM写真とともに表した線図であり、(a1)および(a2)は比較例、(b1)および(b2)は本実施の形態の具体例である。
また、図8は、本発明の第2の実施の形態の具体例によるレジストパターンの断面形状を比較例とともに表した模式図であり、(a)は比較例、(b)は本実施の形態の具体例である。
比較例は、本実施の形態の具体例において、TAGを5wt%添加したノボラック樹脂からなる下層膜210を、遊離酸、TAG、およびPAGのいずれも添加していないノボラック樹脂からなる下層膜211としたものである。また、中間膜220は、いずれもSOG膜である。
また、図9は、レジストパターンの側壁角θの定義、および本発明の第2の実施の形態による側壁角θのコントロール方法を説明する模式断面図である。
下層膜にTAG等を添加していない比較例のレジストパターンでは、その側壁角θは84°であり、裾引き形状となっていた(図7(a1),(a2)、図8(a))。これに対して、下層膜に5wt%のTAGを添加した本実施の形態の具体例のレジストパターンでは、その側壁角θは89°であり、略垂直な形状が得られている(図7(b1),(b2)、図8(b))。
図8(a)に示すように、比較例では、フォトレジスト中の感光した光酸発生剤によって発生した酸が、露光後べーク(PEB)によってSOGからなる中間膜220に拡散しても、下層膜211から酸が供給されないため、フォトレジスト中において酸の活性の失活が起こる。その結果、得られたレジストパターン230bは、その根元に裾引きを生じた形状となる。
これに対して、図8(b)に示すように、本実施の形態の具体例では、TAGを添加した下層膜210から、中間膜220を介してフォトレジスト中に酸が供給されるため、酸の拡散・供給をバランスさせることができる。その結果、略垂直なレジストパターン230aを得ることができる。
図9に示すように、本実施の形態では、下層膜210に添加する遊離酸、TAG、PAGの添加量を調整することにより、中間膜を介してフォトレジストとの界面に供給する酸の量を調整でき、これによってレジストパターンの側壁角θを調整できる。
SOGなどの中間膜に酸を添加する場合には、酸の添加量の変化に対して側壁角θが敏感に変化するので、レジストパターンは、被処理基板依存性の高いものとなる。しかし、下層膜では、遊離酸、TAG、PAGの添加量の変化に対する側壁角θの変化は鈍いので、添加量のコントロールは容易である。言い換えると、側壁角θに対する添加量のばらつき裕度を大きくできるので、被処理基板依存性の低いレジストパターンプロファイルを得ることができる。そして、これによって半導体デバイスの製造歩留まりを向上させることができる。
レジストパターンの側壁角θが85°〜90°になるように、下層膜210の遊離酸・TAG・PAGの添加量を設定することが望ましい。
下層膜のエッチング加工後(図6(c)参照)に、本実施の形態の具体例および比較例のウェーハを欠陥検査したところ、比較例の場合の有機下層膜ではショート系欠陥数が約150個であったのに対して、本実施の形態の具体例のTAGを5%添加した有機下層膜では20個以下と激減した。
本実施の形態の具体例では、下層膜210と中間膜220のべーク温度を同じにしたが、中間膜のべーク温度を、下層膜のべーク温度よりも高い温度に設定することもできる。これによって、中間膜から下層膜に、酸を適切に供給することができる。特に、TAGや遊離酸を添加する場合に有効である。
第2の実施の形態によれば、フォトレジスト直下の中間膜ではなく、その下の下層膜に遊離酸、TAG、PAGの少なくともいずれかを添加することによって、被処理基板依存性の低いレジストパターンを得られるとともに、プロセスの変更を必要としないというメリットがある。
以上、図面を参照しつつ本発明の実施の形態について説明した。
しかし、本発明は、これらの実施の形態に限定されず、その趣旨を逸脱しない範囲において、適宜、その具体例を変更することが可能である。
また、本発明のレジストパターン形成方法を使用して、半導体デバイスの配線を形成し、あるいはMOSトランジスタのゲートを形成することよって、様々な半導体デバイスを製造できる。
図10は、半導体デバイスの製造工程の一部を例示するフローチャートである。すなわち、同図は、トランジスタの製造工程を例示する。
トランジスタの製造に際しては、まず、シリコンなどのウェーハ上にゲート絶縁膜を形成する(ステップS10)。そして、その上にゲート電極となる導電体を形成する(ステップS12)。しかる後に、所定のマスクを形成し、これらゲート電極とゲート絶縁膜をパターニングする(ステップS14)。このパターニングの工程において、本実施形態のレジストパターン形成方法を用いることができる。すなわち、ゲート電極とゲート絶縁膜のパターニングに際しては、ゲート電極の上にマスクとなるレジストを塗布し、所定のマスクを介して露光し、しかる後にレジストを現像する。この際に、本実施形態のレジストパターン形成方法を用いることにより、被処理基板の依存性が低くパターニングを円滑に実施できる。
その後、パターニングしたゲートをマスクとしてウェーハに不純物を導入することにより、ソース・ドレイン領域を形成する(ステップS16)。そして、ウェーハ上に層間絶縁膜を形成し(ステップS18)、さらに配線層を形成する(ステップS20)ことにより、トランジスタの要部が完成する。ここで、層間絶縁膜にビア・ホールを形成する工程や、配線層をパターニングする工程においても、本実施形態のレジストパターン形成方法を用いることができる。
本発明の第1の実施の形態にかかるレジストパターン形成方法の第1の具体例を説明する断面図である。 本発明の第1の実施の形態にかかるレジストパターン形成方法の第1の具体例との比較例(第1の比較例)を表す断面図である。 本発明の第1の実施の形態にかかるレジストパターン形成方法の第2の具体例を説明する断面図である。 本発明の第1の実施の形態にかかるレジストパターン形成方法の第2の具体例との比較例(第2の比較例)を表す断面図である。 本発明の第2の実施の形態にかかるレジストパターン形成方法を説明する断面図である。 本発明の第2の実施の形態にかかるレジストパターン形成方法を説明する断面図である。 本発明の第2の実施の形態の具体例によるレジストパターンの断面SEM写真を比較例の断面SEM写真とともに表した線図である。 本発明の第2の実施の形態の具体例によるレジストパターンの断面形状を比較例とともに表した模式図である。 レジストパターンの側壁角θの定義、および本発明の第2の実施の形態による側壁角θのコントロール方法を説明する模式断面図である。 半導体デバイスの製造工程の一部を例示するフローチャートである。
符号の説明
10,15 被加工膜、 20 緩衝剤含有膜、 30 フォトレジスト膜、 30a,30b,30c レジストパターン、 200 被処理基板、 210,211 下層膜、 220 中間膜、 230 フォトレジスト膜、 230a,230b レジストパターン

Claims (5)

  1. 被処理基板上に、酸とその酸の塩とを含む緩衝剤含有膜を形成する工程と、
    前記緩衝剤含有膜の上に、光酸発生剤を含むフォトレジスト膜を形成する工程と、
    前記フォトレジスト膜を露光する工程と、
    前記フォトレジスト膜を現像する工程と、
    を備えたことを特徴とするレジストパターン形成方法。
  2. 前記緩衝剤含有膜は、有機酸とその有機酸の塩とを含むことを特徴とする請求項1記載のレジストパターン形成方法。
  3. 前記有機酸は、芳香族環構造またはヘテロ芳香族環構造を有することを特徴とする請求項2記載のレジストパターン形成方法。
  4. 被処理基板上に、遊離酸、熱酸発生剤及び光酸発生剤の少なくともいずれかを含む下層膜を形成する工程と、
    前記下層膜の上に、中間膜を形成する工程と、
    前記中間膜の上に、光酸発生剤を含有するフォトレジスト膜を形成する工程、
    前記フォトレジスト膜を露光する工程と、
    前記フォトレジスト膜を現像する工程と、
    を備えたことを特徴とするレジストパターン形成方法。
  5. 前記下層膜を形成する工程は、前記下層膜の材料を積層した後に第1の温度でベークする工程を含み、
    前記中間膜を形成する工程は、中間膜の材料を積層した後に前記第1の温度よりも高い第2の温度でベークする工程を含むことを特徴とする請求項4記載のレジストパターン形成方法。
JP2007282375A 2007-10-30 2007-10-30 レジストパターン形成方法 Pending JP2009109768A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007282375A JP2009109768A (ja) 2007-10-30 2007-10-30 レジストパターン形成方法
US12/260,659 US8084192B2 (en) 2007-10-30 2008-10-29 Method for forming resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007282375A JP2009109768A (ja) 2007-10-30 2007-10-30 レジストパターン形成方法

Publications (2)

Publication Number Publication Date
JP2009109768A true JP2009109768A (ja) 2009-05-21
JP2009109768A5 JP2009109768A5 (ja) 2010-04-22

Family

ID=40778312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007282375A Pending JP2009109768A (ja) 2007-10-30 2007-10-30 レジストパターン形成方法

Country Status (2)

Country Link
US (1) US8084192B2 (ja)
JP (1) JP2009109768A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240026997A (ko) 2021-06-24 2024-02-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220193828A1 (en) * 2020-12-23 2022-06-23 Amulaire Thermal Technology, Inc. Lift-off structure for sprayed thin layer on substrate surface and method for the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004199084A (ja) * 1996-09-13 2004-07-15 Toshiba Corp レジストパターン形成方法
JP2006053543A (ja) * 2004-07-15 2006-02-23 Shin Etsu Chem Co Ltd フォトレジスト下層膜形成材料及びパターン形成方法
JP2007017949A (ja) * 2005-06-07 2007-01-25 Shin Etsu Chem Co Ltd レジスト下層膜材料並びにそれを用いたパターン形成方法
JP2007171895A (ja) * 2005-11-28 2007-07-05 Shin Etsu Chem Co Ltd レジスト下層膜材料及びパターン形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5939236A (en) 1997-02-07 1999-08-17 Shipley Company, L.L.C. Antireflective coating compositions comprising photoacid generators
JP4346358B2 (ja) 2003-06-20 2009-10-21 Necエレクトロニクス株式会社 化学増幅型レジスト組成物およびそれを用いた半導体装置の製造方法、パターン形成方法
KR100971842B1 (ko) * 2004-07-15 2010-07-22 신에쓰 가가꾸 고교 가부시끼가이샤 포토레지스트 하층막 형성 재료 및 패턴 형성 방법
JP4718390B2 (ja) 2006-08-01 2011-07-06 信越化学工業株式会社 レジスト下層膜材料並びにそれを用いたレジスト下層膜基板およびパターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004199084A (ja) * 1996-09-13 2004-07-15 Toshiba Corp レジストパターン形成方法
JP2006053543A (ja) * 2004-07-15 2006-02-23 Shin Etsu Chem Co Ltd フォトレジスト下層膜形成材料及びパターン形成方法
JP2007017949A (ja) * 2005-06-07 2007-01-25 Shin Etsu Chem Co Ltd レジスト下層膜材料並びにそれを用いたパターン形成方法
JP2007171895A (ja) * 2005-11-28 2007-07-05 Shin Etsu Chem Co Ltd レジスト下層膜材料及びパターン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240026997A (ko) 2021-06-24 2024-02-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 시스템

Also Published As

Publication number Publication date
US20090253082A1 (en) 2009-10-08
US8084192B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
KR100479600B1 (ko) 콘택 형성 방법
US8435728B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
US8338086B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
KR100375908B1 (ko) 건식마이크로리소그래피처리
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
TWI793079B (zh) 半導體裝置的製作方法
KR20040081865A (ko) 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법
US8257911B2 (en) Method of process optimization for dual tone development
US20080020324A1 (en) Immersion lithography defect reduction with top coater removal
JP2009109768A (ja) レジストパターン形成方法
KR100819647B1 (ko) 반도체 소자의 제조 방법
JP5096860B2 (ja) パターン形成方法
JP2009105218A (ja) パターン形成方法
US20100055624A1 (en) Method of patterning a substrate using dual tone development
JP5966808B2 (ja) 半導体装置の製造方法
JP2004200659A (ja) 微細パターン形成方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
KR100660280B1 (ko) 폴리실리콘 게이트 전극 형성 방법
WO2010025198A1 (en) Method of patterning a substrate using dual tone development
KR100195230B1 (ko) 반도체 소자의 사진 식각 방법
KR100905598B1 (ko) 포토레지스트 패턴 형성 방법
JP2005148644A (ja) レジストパターン形成方法
JP2005150222A (ja) パターン形成方法
JP2004078120A (ja) 半導体装置の製造方法
JP2004212563A (ja) レジストパターン形成方法およびこれを用いた半導体装置の製造方法。

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120217