JP2005148644A - レジストパターン形成方法 - Google Patents

Abstract

【課題】ウエハ全面においてラフネスの少ないレジストパターンを形成するレジストパターン形成方法を提供すること。
【解決手段】被加工膜を有する被加工基板（１）上にレジスト膜（３）を形成する工程と、前記レジスト膜に所望のパターンを露光する工程と、前記レジスト膜を現像してレジストパターンを形成する工程と、前記レジストパターンに対して該レジストの脱保護温度よりも高温かつガラス転移温度Ｔｇよりも低温にて加熱する工程と、を有する。
【選択図】 図１

Description

本発明は、半導体装置の製造工程におけるレジストパターン形成方法に関する。

半導体装置の製造方法においては、シリコンウエハ上に被加工膜として複数の物質を堆積し、所望のパターンにパターニングする工程を多く含んでいる。被加工膜のパターニングに当たっては、まず、一般にレジストと呼ばれる感光性物質を被加工膜上に堆積し、レジスト膜を形成し、このレジスト膜の所定の領域に露光を施す。次いで、レジスト膜の露光部または未露光部を現像処理により除去してレジストパターンを形成し、さらにこのレジストパターンをエッチングマスクとして被加工膜をドライエッチングする。

なお、特許文献１にはレジスト膜の加熱方法およびパターン形成方法が開示されている。
特開平６−１８８１８４号公報

上述した半導体装置の製造方法においては、露光光源として、スループットの観点からＫｒＦエキシマレーザ、ＡｒＦエキシマレーザなどの紫外光が用いられている。しかし、ＬＳＩの微細化に伴い、レジスト材料の種類によっては、現像後のレジストパターンにラインエッジラフネス（ＬＥＲ：Line Edge Roughness）が生じる問題が起きている。このラインエッジラフネスを低減するためにレジスト材料の改良が検討されているが、完全にラフネスを無くすことはできていない。

本発明の目的は、基板全面においてラフネスの少ないレジストパターンを形成するレジストパターン形成方法を提供することにある。

課題を解決し目的を達成するために、本発明の一態様のレジストパターン形成方法は以下の如く構成されている。

本発明の一態様のレジストパターン形成方法は、被加工膜を有する被加工基板上にレジスト膜を形成する工程と、前記レジスト膜に所望のパターンを露光する工程と、前記レジスト膜を現像してレジストパターンを形成する工程と、前記レジストパターンに対して該レジストの脱保護温度よりも高温かつガラス転移温度Ｔｇよりも低温にて加熱する工程と、を有する。

本発明により、基板全面においてラフネスの少ないレジストパターンを形成することができる。

以下、実施の形態を図面を参照して説明する。

本実施の形態では、シリコン基板などの半導体基板上に形成されたシリコン酸化膜等の層間絶縁膜上にレジストパターンを形成する場合を例とする。

（第１の実施の形態）
図１の（ａ）〜（ｆ）は、本第１の実施の形態に係るレジストパターン形成方法の工程断面図である。以下、図１の（ａ）〜（ｆ）を基に、レジストパターン形成工程を説明する。

まず第１のシーケンスとして、図１の（ａ）に示す被加工膜（図示せず）が形成された被加工基板１（Ｓｉ基板、半導体基板、ウエハ）上に、図１の（ｂ）に示すように有機高分子膜からなる反射防止膜２を膜厚８０ｎｍとなるようにスピンコートした後、２１５℃で６０秒のベーキング処理（加熱処理）を行う。次に、図１の（ｃ）に示すように、この反射防止膜２の上にＡｒＦ用ポジ型ＤＵＶレジスト膜３を膜厚２００ｎｍとなるようにスピンコートし、１３０℃、９０秒のベーキング処理を行う。

次に、図１の（ｄ）に示すように、このレジスト膜３をＡｒＦエキシマレーザ露光装置（ＮＳＲ Ｓ３０６Ｂ：ニコン社製）にて、ＮＡ＝０．６８、σ＝０．７５、２／３輪帯照明の条件で、透過率６％のハーフトーンマスクを用いて所望のパターンを露光した後、さらに１３０℃で９０秒のベーキング処理を行う。その後、図１の（ｅ）に示すように、２．３８ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液にて３０秒現像処理を行い、０．１０μｍの孤立ラインのレジストパターンを形成する。露光量は２０ｍＪ／ｃｍ^２である。

その後、図１の（ｆ）に示すように、形成されたレジストパターンに対して１９０℃、６０秒にてベーキング処理を行う。このベーキング前後で、パターンの寸法（幅）は１００ｎｍ（ベーキング前）／７０ｎｍ（ベーキング後）、ＬＥＲは６．８ｎｍ（ベーキング前）／４．５ｎｍ（ベーキング後）であった。すなわち、ベーキング処理によりラフネスが低減される。なお、レジストパターンに対するベーキング処理の加熱温度は１９０℃に限らず、該化学増幅型レジストの脱保護反応が起こる脱保護温度よりも高温かつＴｇ（ガラス転移温度:約２８０℃）よりも低温であればよい。すなわち、レジスト膜３の材料の脱保護温度はガラス転移温度Ｔｇ以下である。また、レジストパターンを形成した後、ＲＩＥ（Reactive Ion Etching）により被加工膜（図示せず）を加工してパターンが形成される。

その後、第２のシーケンスとして、第１のシーケンスで形成された前記パターン上に、反射防止膜の塗布、レジスト膜の塗布、露光処理、現像処理を行いレジストパターンを形成した後、ＲＩＥによるエッチング処理によって被加工膜（図示せず）の加工を順次実行することで、第1のシーケンスで形成された余分な部分（ダミー）パターンを除去することができる。

（第２の実施の形態）
図２の（ａ）〜（ｇ）は、本第２の実施の形態に係るレジストパターン形成方法の工程断面図である。以下、図２の（ａ）〜（ｆ）を基に、レジストパターン形成工程を説明する。

まず第１のシーケンスとして、図２の（ａ）に示す被加工膜が形成された被加工基板１（Ｓｉ基板、半導体基板、ウエハ）上に、図２の（ｂ）に示すように有機高分子膜からなる反射防止膜２を膜厚８０ｎｍとなるようにスピンコートした後、２５０℃以上で６０秒のベーキング処理を行う。これにより、反射防止膜２上に生じた気泡が除去される。次に、図２の（ｃ）に示すように、この反射防止膜２の上にＨＭＤＳ（Hexamethyldisilazane）処理を行う。これにより、反射防止膜２の密着性、疎水性が向上する。その後、図２の（ｄ）に示すように、ＡｒＦ用ポジ型ＤＵＶレジスト膜３を膜厚２００ｎｍとなるようにスピンコートし、１３０℃、９０秒のベーキング処理を行う。

次に、図２の（ｅ）に示すように、このレジスト膜３をＡｒＦエキシマレーザ露光装置（ＮＳＲ Ｓ３０６Ｂ：ニコン社製）にて、ＮＡ＝０．６８、σ＝０．７５、２／３輪帯照明の条件で、透過率６％のハーフトーンマスクを用いて所望のパターンを露光した後、さらに１３０℃で９０秒のベーキング処理を行う。その後、図２の（ｆ）に示すように、２．３８ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液にて３０秒現像処理を行い、０．１０μｍの孤立ラインのレジストパターンを形成する。露光量は２０ｍＪ／ｃｍ^２である。

その後、図２の（ｇ）に示すように、形成されたレジストパターンに対して２０５℃、６０秒にてベーキング処理を行う。このベーキング前後で、パターンの寸法（幅）は１００ｎｍ（ベーキング前）／６５ｎｍ（ベーキング後）、ＬＥＲは６．８ｎｍ（ベーキング前）／３．８ｎｍ（ベーキング後）であった。すなわち、ベーキング処理によりラフネスが低減される。なお、レジストパターンに対するベーキング処理の加熱温度は２０５℃に限らず、該化学増幅型レジストの脱保護反応が起こる脱保護温度よりも高温かつガラス転移温度Ｔｇよりも低温であればよい。すなわち、レジスト膜３の材料の脱保護温度はガラス転移温度Ｔｇ以下である。また、レジストパターンを形成した後、ＲＩＥにより被加工膜（図示せず）を加工してパターンが形成される。

その後、被加工基板１に対して第１の実施の形態で述べた第２のシーケンスを行うことで、余分な部分パターンを除去することができる。

本実施の形態によるレジストパターン形成方法においては、被加工膜を有する被加工基板上に少なくともレジスト膜を形成する工程、前記基板に所定パターンを露光する工程と、露光後のレジスト膜を現像する工程とを含む。さらに、現像後のレジストパターンを該化学増幅型レジストの脱保護反応が起こるの脱保護温度よりも高温かつガラス転移温度Ｔｇよりも低温にて加熱する工程を含む。これにより、半導体基板表面での微細パターン形成において、ラフネスの少ないレジストパターンを形成することが可能になる。

なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。

本第１の実施の形態に係るレジストパターン形成方法の工程断面図。 本第２の実施の形態に係るレジストパターン形成方法の工程断面図。

符号の説明

１…被加工基板 ２…反射防止膜 ３…レジスト膜

Claims (5)

1. 被加工膜を有する被加工基板上にレジスト膜を形成する工程と、
   前記レジスト膜に所望のパターンを露光する工程と、
   前記レジスト膜を現像してレジストパターンを形成する工程と、
   前記レジストパターンに対して該レジストの脱保護温度よりも高温かつガラス転移温度Ｔｇよりも低温にて加熱する工程と、
   を有することを特徴とするレジストパターン形成方法。
2. 前記レジスト膜の材料の脱保護温度はガラス転移温度Ｔｇ以下であることを特徴とする請求項１に記載のレジストパターン形成方法。
3. 前記レジストパターンを形成した後、ＲＩＥにより前記被加工膜を加工してパターンを形成した後、２度目のレジスト膜を形成する工程、露光する工程、及び現像する工程を順次実行して前記パターンの一部分を除去することを特徴とする請求項１または２に記載のパターン形成方法。
4. 前記レジスト膜を形成する工程の前に、前記被加工基板上に有機高分子膜を形成する工程を含み、
   前記有機高分子膜を形成した後、前記有機高分子膜に対して２５０℃以上で加熱処理を行うことを特徴とする請求項１乃至３のいずれかに記載のレジストパターン形成方法。
5. 前記レジスト膜を形成する工程の前に、前記被加工基板上に有機高分子膜を形成する工程を含み、
   前記有機高分子膜を形成した後、前記有機高分子膜に対してＨＭＤＳ処理を行うことを特徴とする請求項１乃至４のいずれかに記載のレジストパターン形成方法。

Images