JP2005148644A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法 Download PDFInfo
- Publication number
- JP2005148644A JP2005148644A JP2003389705A JP2003389705A JP2005148644A JP 2005148644 A JP2005148644 A JP 2005148644A JP 2003389705 A JP2003389705 A JP 2003389705A JP 2003389705 A JP2003389705 A JP 2003389705A JP 2005148644 A JP2005148644 A JP 2005148644A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- resist pattern
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】ウエハ全面においてラフネスの少ないレジストパターンを形成するレジストパターン形成方法を提供すること。
【解決手段】被加工膜を有する被加工基板(1)上にレジスト膜(3)を形成する工程と、前記レジスト膜に所望のパターンを露光する工程と、前記レジスト膜を現像してレジストパターンを形成する工程と、前記レジストパターンに対して該レジストの脱保護温度よりも高温かつガラス転移温度Tgよりも低温にて加熱する工程と、を有する。
【選択図】 図1
【解決手段】被加工膜を有する被加工基板(1)上にレジスト膜(3)を形成する工程と、前記レジスト膜に所望のパターンを露光する工程と、前記レジスト膜を現像してレジストパターンを形成する工程と、前記レジストパターンに対して該レジストの脱保護温度よりも高温かつガラス転移温度Tgよりも低温にて加熱する工程と、を有する。
【選択図】 図1
Description
本発明は、半導体装置の製造工程におけるレジストパターン形成方法に関する。
半導体装置の製造方法においては、シリコンウエハ上に被加工膜として複数の物質を堆積し、所望のパターンにパターニングする工程を多く含んでいる。被加工膜のパターニングに当たっては、まず、一般にレジストと呼ばれる感光性物質を被加工膜上に堆積し、レジスト膜を形成し、このレジスト膜の所定の領域に露光を施す。次いで、レジスト膜の露光部または未露光部を現像処理により除去してレジストパターンを形成し、さらにこのレジストパターンをエッチングマスクとして被加工膜をドライエッチングする。
なお、特許文献1にはレジスト膜の加熱方法およびパターン形成方法が開示されている。
特開平6−188184号公報
上述した半導体装置の製造方法においては、露光光源として、スループットの観点からKrFエキシマレーザ、ArFエキシマレーザなどの紫外光が用いられている。しかし、LSIの微細化に伴い、レジスト材料の種類によっては、現像後のレジストパターンにラインエッジラフネス(LER:Line Edge Roughness)が生じる問題が起きている。このラインエッジラフネスを低減するためにレジスト材料の改良が検討されているが、完全にラフネスを無くすことはできていない。
本発明の目的は、基板全面においてラフネスの少ないレジストパターンを形成するレジストパターン形成方法を提供することにある。
課題を解決し目的を達成するために、本発明の一態様のレジストパターン形成方法は以下の如く構成されている。
本発明の一態様のレジストパターン形成方法は、被加工膜を有する被加工基板上にレジスト膜を形成する工程と、前記レジスト膜に所望のパターンを露光する工程と、前記レジスト膜を現像してレジストパターンを形成する工程と、前記レジストパターンに対して該レジストの脱保護温度よりも高温かつガラス転移温度Tgよりも低温にて加熱する工程と、を有する。
本発明により、基板全面においてラフネスの少ないレジストパターンを形成することができる。
以下、実施の形態を図面を参照して説明する。
本実施の形態では、シリコン基板などの半導体基板上に形成されたシリコン酸化膜等の層間絶縁膜上にレジストパターンを形成する場合を例とする。
(第1の実施の形態)
図1の(a)〜(f)は、本第1の実施の形態に係るレジストパターン形成方法の工程断面図である。以下、図1の(a)〜(f)を基に、レジストパターン形成工程を説明する。
図1の(a)〜(f)は、本第1の実施の形態に係るレジストパターン形成方法の工程断面図である。以下、図1の(a)〜(f)を基に、レジストパターン形成工程を説明する。
まず第1のシーケンスとして、図1の(a)に示す被加工膜(図示せず)が形成された被加工基板1(Si基板、半導体基板、ウエハ)上に、図1の(b)に示すように有機高分子膜からなる反射防止膜2を膜厚80nmとなるようにスピンコートした後、215℃で60秒のベーキング処理(加熱処理)を行う。次に、図1の(c)に示すように、この反射防止膜2の上にArF用ポジ型DUVレジスト膜3を膜厚200nmとなるようにスピンコートし、130℃、90秒のベーキング処理を行う。
次に、図1の(d)に示すように、このレジスト膜3をArFエキシマレーザ露光装置(NSR S306B:ニコン社製)にて、NA=0.68、σ=0.75、2/3輪帯照明の条件で、透過率6%のハーフトーンマスクを用いて所望のパターンを露光した後、さらに130℃で90秒のベーキング処理を行う。その後、図1の(e)に示すように、2.38wt%のテトラメチルアンモニウムハイドロオキサイド(TMAH)水溶液にて30秒現像処理を行い、0.10μmの孤立ラインのレジストパターンを形成する。露光量は20mJ/cm2である。
その後、図1の(f)に示すように、形成されたレジストパターンに対して190℃、60秒にてベーキング処理を行う。このベーキング前後で、パターンの寸法(幅)は100nm(ベーキング前)/70nm(ベーキング後)、LERは6.8nm(ベーキング前)/4.5nm(ベーキング後)であった。すなわち、ベーキング処理によりラフネスが低減される。なお、レジストパターンに対するベーキング処理の加熱温度は190℃に限らず、該化学増幅型レジストの脱保護反応が起こる脱保護温度よりも高温かつTg(ガラス転移温度:約280℃)よりも低温であればよい。すなわち、レジスト膜3の材料の脱保護温度はガラス転移温度Tg以下である。また、レジストパターンを形成した後、RIE(Reactive Ion Etching)により被加工膜(図示せず)を加工してパターンが形成される。
その後、第2のシーケンスとして、第1のシーケンスで形成された前記パターン上に、反射防止膜の塗布、レジスト膜の塗布、露光処理、現像処理を行いレジストパターンを形成した後、RIEによるエッチング処理によって被加工膜(図示せず)の加工を順次実行することで、第1のシーケンスで形成された余分な部分(ダミー)パターンを除去することができる。
(第2の実施の形態)
図2の(a)〜(g)は、本第2の実施の形態に係るレジストパターン形成方法の工程断面図である。以下、図2の(a)〜(f)を基に、レジストパターン形成工程を説明する。
図2の(a)〜(g)は、本第2の実施の形態に係るレジストパターン形成方法の工程断面図である。以下、図2の(a)〜(f)を基に、レジストパターン形成工程を説明する。
まず第1のシーケンスとして、図2の(a)に示す被加工膜が形成された被加工基板1(Si基板、半導体基板、ウエハ)上に、図2の(b)に示すように有機高分子膜からなる反射防止膜2を膜厚80nmとなるようにスピンコートした後、250℃以上で60秒のベーキング処理を行う。これにより、反射防止膜2上に生じた気泡が除去される。次に、図2の(c)に示すように、この反射防止膜2の上にHMDS(Hexamethyldisilazane)処理を行う。これにより、反射防止膜2の密着性、疎水性が向上する。その後、図2の(d)に示すように、ArF用ポジ型DUVレジスト膜3を膜厚200nmとなるようにスピンコートし、130℃、90秒のベーキング処理を行う。
次に、図2の(e)に示すように、このレジスト膜3をArFエキシマレーザ露光装置(NSR S306B:ニコン社製)にて、NA=0.68、σ=0.75、2/3輪帯照明の条件で、透過率6%のハーフトーンマスクを用いて所望のパターンを露光した後、さらに130℃で90秒のベーキング処理を行う。その後、図2の(f)に示すように、2.38wt%のテトラメチルアンモニウムハイドロオキサイド(TMAH)水溶液にて30秒現像処理を行い、0.10μmの孤立ラインのレジストパターンを形成する。露光量は20mJ/cm2である。
その後、図2の(g)に示すように、形成されたレジストパターンに対して205℃、60秒にてベーキング処理を行う。このベーキング前後で、パターンの寸法(幅)は100nm(ベーキング前)/65nm(ベーキング後)、LERは6.8nm(ベーキング前)/3.8nm(ベーキング後)であった。すなわち、ベーキング処理によりラフネスが低減される。なお、レジストパターンに対するベーキング処理の加熱温度は205℃に限らず、該化学増幅型レジストの脱保護反応が起こる脱保護温度よりも高温かつガラス転移温度Tgよりも低温であればよい。すなわち、レジスト膜3の材料の脱保護温度はガラス転移温度Tg以下である。また、レジストパターンを形成した後、RIEにより被加工膜(図示せず)を加工してパターンが形成される。
その後、被加工基板1に対して第1の実施の形態で述べた第2のシーケンスを行うことで、余分な部分パターンを除去することができる。
本実施の形態によるレジストパターン形成方法においては、被加工膜を有する被加工基板上に少なくともレジスト膜を形成する工程、前記基板に所定パターンを露光する工程と、露光後のレジスト膜を現像する工程とを含む。さらに、現像後のレジストパターンを該化学増幅型レジストの脱保護反応が起こるの脱保護温度よりも高温かつガラス転移温度Tgよりも低温にて加熱する工程を含む。これにより、半導体基板表面での微細パターン形成において、ラフネスの少ないレジストパターンを形成することが可能になる。
なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
1…被加工基板 2…反射防止膜 3…レジスト膜
Claims (5)
- 被加工膜を有する被加工基板上にレジスト膜を形成する工程と、
前記レジスト膜に所望のパターンを露光する工程と、
前記レジスト膜を現像してレジストパターンを形成する工程と、
前記レジストパターンに対して該レジストの脱保護温度よりも高温かつガラス転移温度Tgよりも低温にて加熱する工程と、
を有することを特徴とするレジストパターン形成方法。 - 前記レジスト膜の材料の脱保護温度はガラス転移温度Tg以下であることを特徴とする請求項1に記載のレジストパターン形成方法。
- 前記レジストパターンを形成した後、RIEにより前記被加工膜を加工してパターンを形成した後、2度目のレジスト膜を形成する工程、露光する工程、及び現像する工程を順次実行して前記パターンの一部分を除去することを特徴とする請求項1または2に記載のパターン形成方法。
- 前記レジスト膜を形成する工程の前に、前記被加工基板上に有機高分子膜を形成する工程を含み、
前記有機高分子膜を形成した後、前記有機高分子膜に対して250℃以上で加熱処理を行うことを特徴とする請求項1乃至3のいずれかに記載のレジストパターン形成方法。 - 前記レジスト膜を形成する工程の前に、前記被加工基板上に有機高分子膜を形成する工程を含み、
前記有機高分子膜を形成した後、前記有機高分子膜に対してHMDS処理を行うことを特徴とする請求項1乃至4のいずれかに記載のレジストパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389705A JP2005148644A (ja) | 2003-11-19 | 2003-11-19 | レジストパターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389705A JP2005148644A (ja) | 2003-11-19 | 2003-11-19 | レジストパターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005148644A true JP2005148644A (ja) | 2005-06-09 |
Family
ID=34696365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003389705A Pending JP2005148644A (ja) | 2003-11-19 | 2003-11-19 | レジストパターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005148644A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014209270A (ja) * | 2014-08-15 | 2014-11-06 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-11-19 JP JP2003389705A patent/JP2005148644A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014209270A (ja) * | 2014-08-15 | 2014-11-06 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040102048A1 (en) | Method for manufacturing semiconductor device | |
JPH06318541A (ja) | パターンの形成方法 | |
US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
JP2001291651A (ja) | レジストパターン形成方法及び半導体装置の製造方法 | |
US6849538B2 (en) | Semiconductor device and a fabrication method thereof | |
JP2005148644A (ja) | レジストパターン形成方法 | |
JP3592805B2 (ja) | フォトレジストパターン形成方法 | |
JPH0669118A (ja) | レジストパターンの形成方法 | |
KR100819647B1 (ko) | 반도체 소자의 제조 방법 | |
JP5007084B2 (ja) | レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法 | |
JPH1083087A (ja) | レジストパターンの形成方法 | |
JP2005055537A (ja) | 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 | |
KR100261162B1 (ko) | 반도체소자의 패터닝 방법 | |
JP2009109768A (ja) | レジストパターン形成方法 | |
JP2000077317A (ja) | レジストパターン形成方法 | |
WO2023108998A1 (zh) | 光刻胶层的处理方法及光刻胶层 | |
KR101004513B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
JP2010118501A (ja) | 半導体装置の製造方法 | |
KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
JP4267298B2 (ja) | 半導体素子の製造方法 | |
US8026183B2 (en) | Method of forming a resist pattern | |
JP2007173609A (ja) | 半導体装置の製造方法 | |
JPH0562894A (ja) | 微細パターン形成方法 | |
JP2009204674A (ja) | パターン形成方法 | |
JP2006186020A (ja) | 半導体装置の製造方法 |