KR100660280B1 - 폴리실리콘 게이트 전극 형성 방법 - Google Patents

폴리실리콘 게이트 전극 형성 방법 Download PDF

Info

Publication number
KR100660280B1
KR100660280B1 KR1020050134906A KR20050134906A KR100660280B1 KR 100660280 B1 KR100660280 B1 KR 100660280B1 KR 1020050134906 A KR1020050134906 A KR 1020050134906A KR 20050134906 A KR20050134906 A KR 20050134906A KR 100660280 B1 KR100660280 B1 KR 100660280B1
Authority
KR
South Korea
Prior art keywords
polysilicon
pattern
gate electrode
mask
photoresist
Prior art date
Application number
KR1020050134906A
Other languages
English (en)
Inventor
김광전
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134906A priority Critical patent/KR100660280B1/ko
Application granted granted Critical
Publication of KR100660280B1 publication Critical patent/KR100660280B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 폴리실리콘 게이트 전극의 형성 방법에 관한 것이다.
본 발명에 따른 폴리실리콘 게이트 전극의 형성 방법은 먼저, 실리콘 웨이퍼 위에 산화막 및 폴리실리콘막을 형성하고 폴리실리콘막 위에 제1 포토레지스트 패턴을 도포한다. 그리고, 제1 포토레지스트 패턴을 제1 마스크로 하여 상기 산화막 및 폴리실리콘을 선택적으로 식각하여 산화막 패턴 및 폴리실리콘 패턴을 형성한다. 이어서, 폴리실리콘 패턴 위에 음성감광제의 제2 포토레지스트 물질을 도포하는 이를 제2 마스크로 하여 사진공정을 거쳐서 제2 포토레지스트 패턴을 형성한다. 이러한 제2 포토레지스트 패턴을 마스크로 산화막 및 폴리실리콘 패턴을 선택적으로 식각하여 폴리실리콘 게이트 전극을 형성한다.
이러한 방법으로 마스크의 마진을 충분히 하고, 고가의 사진공정 장비 없이도 세폭의 폴리실리콘 게이트 전극을 형성할 수 있다.
폴리실리콘 게이트 전극. 양성 감광제. 음성 감광제

Description

폴리실리콘 게이트 전극 형성 방법{Method for Forming Poly-Silicon Gate Electrode}
도 1a 내지 도 1g는 본 발명의 실시예에 의한 폴리실리콘 게이트 전극을 형성하는 방법을 나타내는 단면도.
<주요 도면 부호에 대한 설명>
22 : 실리콘 기판 24 : 산화막
26 : 폴리실리콘막 31,33 : 포토레지스트막
41,43 : 패턴 마스크
본 발명은 반도체 기술에 관한 것으로, 특히 미세 패턴의 폴리실리콘 게이트 전극의 형성 방법에 관한 것이다.
트랜지스터에서 금속 전극은 가장 기본적인 알루미늄을 사용해서 반도체 소 자의 개발이 시도되었다. 하지만 게이트 용량을 줄이고 회로의 스위칭 특성을 향상하기 위해 폴리실리콘을 사용하여 게이트 전극을 형성하기 시작하였다.
게이트 전극은 각종 패턴을 형성할 때 주로 사용하는 포토리소그라피(Photolithography) 공정을 통해 형성한다. 포토리소그라피 공정은 식각대상층 상에 포토레지스트를 도포하는 도포공정과 도포된 포토레지스트의 소정 부분에 광을 조사하는 노광공정 및 노광되거나 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정으로 구성된다. 이런 과정을 통하여 최종적으로 얻어진 포토레지스트 패턴을 이용해서 피식각층을 식각함으로써 원하는 패턴을 형성한다.
이러한 포토리소그라피 게이트 전극 형성공정에서 전극의 선폭 및 패턴은 포토레지스트 패턴을 형성하기 위한 마스크 패턴 및 노광 공정에서 사용하는 파장에 따라 좌우된다.
한편, 게이트 전극에서 전극의 선폭은 트랜지스터의 집적화와 밀접한 관계로 게이트 전극의 선폭을 줄일수록 트랜지스터를 고집적할 수 있는데, 일반적인 공정으로 게이트 전극을 형성하는 과정에서는 선폭을 줄이기 위해서 포토레지스트 패턴을 형성하기 위한 마스크의 사이즈나 노광공정에서의 광학장비의 해상도에 의존하게 된다.
하지만, 마스크의 사이즈 및 광학장비의 해상도도 한계가 있고, 특히 배선의 선폭을 100nm 이하의 크기로 줄이기 위해서는 상당히 고가의 광학장비가 필요하여 결국 제조비용이 증가한다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 제조비용을 줄이면서 폴리실리콘 게이트 전극의 선폭을 줄일 수 있는 폴리실리콘 게이트 전극의 형성 방법을 제공하는 것이 목적이다.
이러한 목적들을 달성하기 위하여, 본 발명에 따른 폴리실리콘 게이트 전극의 형성 방법은 먼저, 실리콘 웨이퍼 위에 산화막 및 폴리실리콘막을 형성하고 폴리실리콘막 위에 제1 포토레지스트 패턴을 도포한다. 그리고, 제1 포토레지스트 패턴을 제1 마스크로 하여 상기 산화막 및 폴리실리콘을 선택적으로 식각하여 산화막 패턴 및 폴리실리콘 패턴을 형성한다. 이어서, 폴리실리콘 패턴 위에 음성감광제의 제2 포토레지스트 물질을 도포하는 이를 제2 마스크로 하여 사진공정을 거쳐서 제2 포토레지스트 패턴을 형성한다. 이러한 제2 포토레지스트 패턴을 마스크로 산화막 및 폴리실리콘 패턴을 선택적으로 식각하여 폴리실리콘 게이트 전극을 형성한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 설명한다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 폴리실리콘 게이트 전극을 형성하는 방법을 나타내는 도면이다. 특히, 이 실시예에서는 90nm의 선폭을 가지는 게이트 전극의 형성 방법에 대해 설명한다.
폴리실리콘 게이트 전극을 형성하기 위해서 먼저 도 1a와 같이 기판(22) 위에 산화막(24)과 폴리실리콘막(26)을 형성한다. 폴리실리콘막(26)은 화학 기상 증 착법(CVD)을 이용하여 증착할 수 있고, 기타 공지의 어떠한 방법을 사용하여 형성하여도 무방하다. 폴리실리콘막(26) 위에는 제1 포토레지스트(31)를 도포한다. 제1 포토레지스트(31) 물질은 양성감광제(Positive PR)를 사용한다.
포토레지스트 패턴을 형성하기 위해 도 1b와 같이 제1 포토레지스트(31) 위에 제1 마스크(41)를 정렬한 다음 광을 조사하는 노광공정을 한다. 제1 마스크(41)는 마진을 확보하기 위하여 300nm 이상의 폭을 가지는 패턴을 사용한다. 이 실시예에서는 500nm의 폭을 가지는 제1 마스크(41)를 사용하였다.
노광공정에 이어서 현상공정을 시행하면 제1 포토레지스트 물질로서 양성 감광제를 사용하였기 때문에 제1 마스크(41)에 가려져서 광(50)이 조사되지 않은 영역만 남고 나머지 부분은 제거되어 도 1c와 같이 500nm의 폭을 가지는 제1 포토레지스트 패턴(31a)이 형성된다.
이러한 제1 포토레지스트 패턴(31a)을 마스크로 하여 폴리실리콘막(26) 및 산화막(24)을 식각하면 도 1d와 같이 제1 폴리실리콘 패턴(26a) 및 제1 산화막 패턴(24a)이 형성된다.
제1 폴리실리콘 패턴(26a)을 형성한 다음에, 도 1d와 같이 제1 폴리실리콘 패턴(26a) 위에 제2 포토레지스트(33)를 도포한다. 제2 포토레지스트(33)는 음성감광제(Negative PR)를 사용한다. 또한 제2 포토레지스트 패턴(33a)을 형성하기 위한 제2 마스크(43)를 정렬하고 광(50)을 조사하는 노광공정을 시행한다. 제2 마스크(43)의 사이즈는 제1 포토레지스트 패턴(26a)의 사이즈 및 최종적으로 형성할 게이트 전극의 선폭을 고려하여 설정된다. 또한, 제2 마스크(43)는 폴리실리콘 게이 트 전극이 적어도 하나 이상 노출되도록 한다.
이후 현상공정을 시행하면 제2 포토레지스트(33)를 음성감광제로 사용함에 따라 광(50)이 조사되지 않은 영역의 포토레지스트 물질만 남게 되어 도 1f와 같은 제2 포토레지스트 패턴(33a)이 형성된다.
이 실시예에서는 90nm의 선폭의 게이트 전극을 형성하기 위한 것으로, 제1 포토레지스트 패턴(31)의 폭을 500nm로 설정함에 따라 제2 포토레지스트 패턴(33)은 320nm의 폭을 갖도록 제1 및 제2 마스크(41,43)의 패턴을 설정하였다. 그리고, 제2 포토레지스트 패턴(33a)은 제1 포토레지스트 패턴(31)의 중심과 같은 중심을 가지도록 정렬하여 폴리실리콘 게이트 전극이 두 개 형성되도록 한다.
이렇게 형성한 제2 포토레지스트 패턴(33a)을 마스크로 하여 제1 폴리실리콘 패턴(26a) 및 산화막 패턴(24a)을 식각함에 따라 도 1g와 같은 90nm의 선폭을 가지는 폴리실리콘 게이트 전극(26b)과 게이트 산화막(24b)이 형성된다.
지금까지 실시예를 통하여 설명한 바와 같이, 이처럼 본 발명의 실시예에 의한 폴리실리콘 게이트 전극의 형성 방법에 의하면 추가적인 고가의 사진공정 장비가 없이도 세폭의 게이트 전극을 형성할 수 있다. 특히, 마스크의 마진도 크기 때문에 공정상의 효율성도 더 커진다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 이를 위해 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽 게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 즉, 게이트 전극의 선폭 과 제1 및 제2 포토레지스트 패턴의 폭은 변형설계가 가능하고, 폴리실리콘 패턴을 형성하기 위하여 감광제의 선택도 반대로 설정할 수 있는 것처럼, 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (3)

  1. 실리콘 웨이퍼 위에 산화막 및 폴리실리콘막을 형성하는 제1 단계와,
    상기 폴리실리콘막 위에 제1 포토레지스트 패턴을 형성하는 제2 단계와,
    상기 제1 포토레지스트 패턴을 제1 마스크로 하여 상기 산화막 및 폴리실리콘을 선택적으로 식각하여 산화막 패턴 및 폴리실리콘 패턴을 형성하는 제3 단계와,
    상기 폴리실리콘 패턴 위에 제2 포토레지스트 물질을 도포하는 제4 단계와,
    상기 제2 포토레지스트 물질을 제2 마스크를 이용하여 사진공정을 시행하여 제2 포토레지스트 패턴을 형성하는 제5 단계와,
    상기 제2 포토레지스트 패턴을 마스크로 상기 산화막 및 상기 폴리실리콘 패턴을 선택적으로 식각하는 제6 단계를 포함하는 폴리실리콘 게이트 전극의 형성 방법.
  2. 제1항에서,
    상기 제2 마스크는 상기 폴리실리콘 게이트 전극이 적어도 하나 이상 형성되도록 상기 폴리실리콘 패턴이 노출되도록 정렬되는 것을 특징으로 하는 폴리실리콘 게이트 전극의 형성 방법.
  3. 제1항에서,
    상기 제2 포토레지스트 물질은 음성 감광제를 사용하여 상기 제2 마스크를 이용한 사진공정시 마진을 크게 한 것을 특징으로 하는 폴리실리콘 게이트 전극의 형성 방법.
KR1020050134906A 2005-12-30 2005-12-30 폴리실리콘 게이트 전극 형성 방법 KR100660280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134906A KR100660280B1 (ko) 2005-12-30 2005-12-30 폴리실리콘 게이트 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134906A KR100660280B1 (ko) 2005-12-30 2005-12-30 폴리실리콘 게이트 전극 형성 방법

Publications (1)

Publication Number Publication Date
KR100660280B1 true KR100660280B1 (ko) 2006-12-20

Family

ID=37815207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134906A KR100660280B1 (ko) 2005-12-30 2005-12-30 폴리실리콘 게이트 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100660280B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040055357A (ko) * 2002-12-20 2004-06-26 아남반도체 주식회사 반도체 소자의 게이트 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040055357A (ko) * 2002-12-20 2004-06-26 아남반도체 주식회사 반도체 소자의 게이트 형성방법

Similar Documents

Publication Publication Date Title
KR102005640B1 (ko) 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법
US8309462B1 (en) Double spacer quadruple patterning with self-connected hook-up
US8119533B2 (en) Pattern formation in semiconductor fabrication
US20200294801A1 (en) Grafting Design for Pattern Post-Treatment in Semiconductor Manufacturing
JP2004530922A (ja) サブリソグラフィフォトレジストフィーチャーを形成するプロセス
US6764946B1 (en) Method of controlling line edge roughness in resist films
US8815496B2 (en) Method for patterning a photosensitive layer
CN108231548B (zh) 半导体装置的制作方法
US6100010A (en) Photoresist film and method for forming pattern thereof
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
KR100660280B1 (ko) 폴리실리콘 게이트 전극 형성 방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
US8349528B2 (en) Semiconductor devices and methods of manufacturing thereof
TWI747942B (zh) 半導體裝置的製作方法
JP2001326173A (ja) パターン形成方法
TWI528496B (zh) 半導體元件製作方法
JP2009109768A (ja) レジストパターン形成方法
KR100401517B1 (ko) 반도체 제조용 노광 마스크의 제조방법
KR100660278B1 (ko) 게이트 전극 형성 방법
US20090163031A1 (en) Method for Manufacturing Semiconductor Device
KR100824198B1 (ko) 반도체 소자의 제조방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR20080018433A (ko) 반도체 소자의 금속 배선 패턴 형성 방법
KR20090103145A (ko) 반도체 소자의 형성 방법
JP2005150271A (ja) パターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee