TWI793079B - 半導體裝置的製作方法 - Google Patents

半導體裝置的製作方法 Download PDF

Info

Publication number
TWI793079B
TWI793079B TW106129512A TW106129512A TWI793079B TW I793079 B TWI793079 B TW I793079B TW 106129512 A TW106129512 A TW 106129512A TW 106129512 A TW106129512 A TW 106129512A TW I793079 B TWI793079 B TW I793079B
Authority
TW
Taiwan
Prior art keywords
photoresist layer
monomer
processing
exposure
semiconductor device
Prior art date
Application number
TW106129512A
Other languages
English (en)
Other versions
TW201824346A (zh
Inventor
王筱姍
吳承翰
張慶裕
林進祥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201824346A publication Critical patent/TW201824346A/zh
Application granted granted Critical
Publication of TWI793079B publication Critical patent/TWI793079B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

本發明實施例提供材料組成與方法，其包含形成圖案化光阻層於基板上，其中圖案化光阻層具有第一線寬粗糙度。在多種實施例中，將處理材料塗佈至圖案化光阻層，其中處理材料的第一部份鍵結至圖案化光阻層的表面。在一些實施例中，移除處理材料的第二部份(未鍵結至圖案化光阻層表面)，以提供處理後的圖案化光阻層，其中處理後的圖案化光阻層具有第二線寬粗糙度，且第二線寬粗糙度小於第一線寬粗糙度。

Description

半導體裝置的製作方法
本發明實施例關於半導體裝置的製作方法，更特別關於用以處理極紫外線微影中的光阻材料材的材料組成及/或複合物，以及採用上述組成及/或複合物的方法。
電子產業對較小與較快的電子裝置的需求增加，且電子裝置同時提供大量的複雜功能。綜上所述，半導體產業的持續趨勢為製作低成本、高效能、與低能耗的積體電路。藉由縮小半導體的積體電路尺寸(如最小結構尺寸)可達這些遠程目標，進而改良產能與降低相關成本。然而縮小尺寸也會增加積體電路製程的複雜性。為了實現半導體積體電路與裝置單元的持續進展，需要在半導體製程與技術上具有類似進展。
一般而言，半導體積體電路的最小結構尺寸，為用於微影製程中的射線源波長、光阻組成、光阻選擇性、與其他參數的函數。在半導體微影的進展中，射線源波長縮短且較弱，因此光阻設計為儘可能有效地利用射線源。在一例中，導入化學放大光阻組成，以增加光阻對曝光光源的敏感度。然而，化學放大光阻系統面臨難以克服的難處，比如薄膜中的低光子吸收度、中等的蝕刻選擇性、以及有限的解析度增益。此外，對具有高解析度、低線寬粗糙度、與高敏感度等特性的光阻需求，遠大於化學放大光阻系統所能提供。如此一來，化學 放大光阻本身在半導體技術的持續進展中，無法滿足新世代的微影需求。
如此一來，現有技術無法完全滿足所有方面。
本發明一實施例提供之半導體裝置的製作方法，包括：形成圖案化光阻層於基板上，其中圖案化光阻層具有第一線寬粗糙度；將處理材料塗佈至圖案化光阻層，其中處理材料的第一部份鍵結至圖案化光阻層的表面；移除處理材料的第二部份，以提供處理後的圖案化光阻層，其中處理後的圖案化光阻層具有第二線寬粗糙度，且第二線寬粗糙度小於第一線寬粗糙度。
Re‧‧‧抗蝕刻單體
Rg‧‧‧接枝單體
Rt‧‧‧處理單體
100‧‧‧處理材料
500、700‧‧‧方法
502、504、506、508、510、702、704、706、708、710‧‧‧步驟
602、802‧‧‧基板
604‧‧‧基體層
606、608‧‧‧層狀物
610、810B‧‧‧圖案化光阻層
610A、810A‧‧‧粗糙線邊緣
610B‧‧‧平滑線邊緣
612、816‧‧‧開口
810‧‧‧光阻層
812‧‧‧中間光罩
814‧‧‧射線源
815‧‧‧臨場處理製程
第1A與1B圖係一些實施例中的處理材料。
第2A、2B、2C、2D、2E、與2F圖係一些實施例中的處理單體Rt。
第3A、3B、與3C圖係一些實施例中的接枝單體Rg。
第4A、4B、與4C圖係一些實施例中的抗蝕刻單體Re。
第5圖係多種實施例中，採用處理材料為後處理製程的一部份之方法的流程圖。
第6A、6B、與6C圖係依據第5圖之方法形成的半導體結構，其於多種製作階段中的剖視圖。
第7圖係多種實施例中，採用處理材料為臨場處理製程的一部份之方法的流程圖。
第8A、8B、8C、與8D圖係依據第7圖之方法形成的半導體結構，其於多種製作階段中的剖視圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一結構於第二結構上的敘述包含兩者直接接觸，或兩者之間隔有其他額外結構而非直接接觸。此外，本發明之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
在一些例子中，下述實施例亦可用於處理深紫外線與電子束微影中的光阻材料。一般而言，微影圖案化包含以光阻膜塗佈基板，以射線源如深紫外線、紫外線、或電子束等射線源曝光光阻膜，以及在顯影劑(化學溶液)中顯影曝光後的光阻。顯影劑可移除部份的曝光光阻(比如正型光阻的曝光部份或負型光阻的未曝光部份)，以形成圖案化光阻層。接著可在後續蝕刻製程中，採用圖案化光阻層作為蝕刻遮罩，以將圖案化光阻層之圖案轉移至下方材料層。在另一實施例中，在對 下方層如磊晶的半導體層進行後續離子佈植的製程中，採用光阻圖案作為離子佈植遮罩。
一般而言，半導體積體電路的最小結構尺寸，為用於微影製程中的射線源波長、光阻組成、光阻選擇性、與其他參數的函數。在半導體微影進展中，射線源波長縮短為用於深紫外線微影的248nm(KrF雷射)至193nm(ArF雷射)，以及用於極紫外線微影的13.5nm。用以產生這些光波長射線源(光源)相對較弱，因此光阻設計為儘可能有效的利用光源。採用習知的化學放大光阻可達部份目標，且化學放大效果可增加光阻對曝光光源的敏感度。目前大部份的半導體公司採用化學放大光阻以用於大量生產。化學放大光阻已用於248nm(比如KrF雷射)與193nm(比如ArF雷射)的深紫外線微影，以及13.5nm的極紫外線微影，但對具有高解析度、低線寬粗糙度、與高敏感度等特性的光阻需求，遠大於化學放大光阻系統所能提供。上述挑戰稱作RLS權衡得失，其非常難以同時最佳化光阻的解析度、低線寬粗糙度、與敏感度。如此一來，現有方法無法適當地滿足新世代的微影需求。
與現有技術相較，本發明實施例具有優點。但應理解其他實施例可具有不同優點，下述內容不必說明所有優點，且所有實施例不需具有特定優點。一般而言，下述實施例提供材料組成與處理光阻材料的方法，進而至少改善線寬粗糙度與局部關鍵尺寸一致性。在多種實施例中，材料組成可用以處理光阻材料，比如臨場處理製程的一部份或後處理製程的一部份，其將詳述於下。
第1A與1B圖係一些實施例中的處理材料100。在一些實施例中，用以處理光阻材料的材料組成(如處理材料100)可包含處理單體Rt、接枝單體Rg、與抗蝕刻單體Re中的一或多者。在一例中，處理單體Rt可包含有機化合物如脂肪族化合物。在一些實施例中，處理單體Rt可包含C4-C20的烷基、環烷基、C4-C20的飽合或未飽合碳氫環、或可包含二維或三維結構之C5-C20的雜環基。此外，一些實施例中的處理單Rt的玻璃轉換溫度可小於約80℃。在一些例子中，處理單體Rt的玻璃轉換溫度可小於約50℃。處理單體Rt的其他例子如第2A至2F圖所示。舉例來說，處理單體Rt可包含聚(丙烯酸丁酯)如第2A圖所示，其玻璃轉換溫度為約220K(約-53℃)；聚(丙烯酸苄酯)如第2B圖所示，其玻璃轉換溫度為約277K(約4℃)；聚(丙烯酸己酯)如第2C圖所示，其玻璃轉換溫度為約215K(約-58℃)；聚(丙烯酸環己酯)如第2D圖所示，其玻璃轉換溫度為約288K(約15℃)；聚(甲基丙烯酸己酯)如第2E圖所示，其玻璃轉換溫度為約268K(約-5℃)；或聚(丙烯酸異丙酯)如第2F圖所示，其玻璃轉換溫度為約271K(約-2℃)。在一些實施例中，接枝單體Rg可與酸作用，因此接枝單體Rg可包含鹼，比如具有鹼性的單體。如此一來，一些實施例中的接枝單體Rg其酸解離常數(pKa)大於7且小於13。在至少一些實施例中，接枝單體Rg其酸解離常數可大於7且小於10。在一些例子中，接枝單體Rg可包含一或多個官能基如NH3基、一級至三級胺基、OH-基、NCS-基、烯基、酚基、C5-C20之雜環基、或CN基。接枝單體Rg的其他例子如第3A至3C圖所示。在一例中，抗蝕刻單體Re具有高抗蝕刻性， 且包含芳香性化合物。在一些例子中，抗蝕刻單體Re包含苯乙烯與酚醛化合物中至少一者。抗蝕刻單體Re的其他例子如第4A至4C圖所示。
在多種實施例中，處理材料100的分子量小於約20000。在至少一些例子中，處理材料100的分子量小於約10000。在一些實施例中，分子量的單位為克/莫耳。此外，一些實施例中的處理材料100可包含聚合物鏈，且聚合物鏈包含嵌段共聚物或無規共聚物。在一例中，用以移除處理材料100的溶劑系統可包含有機溶劑。在一些例子中，溶劑系統可包含醋酸正丁酯、2-庚酮、與醋酸異戊酯中的一或多者。在一些實施例中，溶劑系統的分配係數(Log P)大於1.82。如第1B圖所示的一些例子，處理材料100的化學結構可包含分別連接至A3、A2、與A1的接枝單體Rg、抗蝕刻單體Re、與處理單體Rt，且A1、A2、與A3可各自為COO-或PHO-。A1、A2、與A3可分別鍵結至化學主鏈，比如作為化學品X、Y、與Z的一部份。在一些實施例中，X、Y、與Z的莫耳比如下：X+Y+Z=1.0，0.1<X<0.9，0.25<Y<0.5，且0<Z<1。鍵結至主鏈的Xa、Xb、與Xc可為氫或甲基。
如上所述，處理材料100可用於處理光阻材料，以作為後處理製程的一部份或臨場處理製程的一部份。第5圖係採用處理材料100作為後處理製程的一部份之半導體製程的方法500其流程圖。在方法500之前、之中、或之後亦可進行額外步驟，且方法的其他實施例可置換、省略、或調換一些步驟。應注意方法500僅用以舉例，而非侷限本發明至後述申請專利 範圍未實際限縮的範圍。方法500將搭配第6A至6C圖進一步說明。
在多種實施例中，方法500之步驟502提供基板602。舉例來說，基板602可包含基體層604與一或多個層狀物606與608形成其上。在一些例子中，基體層604包含半導體晶圓如矽晶圓。此外，一些實施例中的基板602可包含多種層狀物，比如導電或絕緣的層狀物形成於半導體基板(比如基體層604)上。基體層604及/或一或多個層狀物606與608可進一步包含多種摻雜設置，端視本技術領域已知的設計需求而定。基體層604及/或一或多個層狀物606與608亦可包含其他半導體如鍺、碳化矽、矽鍺、或鑽石。在其他實施例中，基體層604及/或一或多個層狀物606或608可包含半導體化合物及/或半導體合金。此外，基體層604及/或一或多個層狀物606與608可視情況(非必要)包含磊晶層、可具有應力以增進效能、可包含絕緣層上矽結構、及/或具有其他合適的增進結構。
在一些實施例中，基板602包含金屬、金屬合金、金屬的氮化物、硫化物、硒化物、氧化物、及/或矽化物如MXa(其中M為金屬而X為氮、硫、硒、氧、或矽，而a為約0.4至2.5)。舉例來說，至少一些實施例中的基板602包含鈦、鋁、鈷、釕、氮化鈦、氮化鎢、與氮化鉭中的一或多者。在其他實施例中，基板602包含矽、金屬氧化物、及/或金屬氮化物如MXb(其中M為金屬或矽，X為氮或氧，而b為約0.4至2.5)。舉例來說，至少一些實施例中的基板602包含氧化矽、氮化矽、氧化鋁、氧化鉿、與氧化鑭中的一或多者。
一般而言，一些實施例中的基板602可包含下方層(或材料層)以進行後續製程(比如圖案化或佈植)。在一些例子中，基體層604本身將進行後續製程。在一些實施例中，下方層可包含一或多個層狀物606與608。在一些例子中，下方層可包含即將圖案化的硬遮罩層。在一些例子中，下方層可包含即將離子佈植之磊晶的半導體層。在一實施例中，下方層可包含硬遮罩層，其包含材料如氧化矽、氮化矽、氮氧化矽、氮化鈦、或其他合適的材料或組成。在一些實施例中，下方層可包含抗反射塗層(如無氮的抗反射塗層)，其包含材料如氧化矽、碳氧化矽、電漿增強化學氣相沉積的氧化矽。在多種實施例中，下方層可包含高介電常數的介電層、閘極層、硬遮罩層、界面層、蓋層、擴散阻障層、介電層、導電層、其他合適的層狀物、及/或上述之組合。一些下方層的例子並非用以侷限本發明實施例，在未偏離本發明範疇的情況下自可採用其他合適的下方層。
方法500之步驟504形成光阻層於基板602(或位於基板602上的下方層)上。在多種實施例中，光阻層至少包含聚合物、光酸產生劑、淬息劑(鹼)、與溶劑。在一些實施例中，光阻層包含正型光阻，其包含酸可切斷的聚合物。舉例來說，光酸產生劑在曝光(如紫外線曝光)後可釋放酸，接著在後續的曝光後烘步驟中，酸將切斷酸可切斷的聚合物。在一些例子中，在酸切斷酸可切斷聚合物之後，聚合物(如光阻)將變得較親水而不溶於溶劑或鹼性溶液中。在一些實施例中，光阻層可包含負型光阻，其包含至少一酸催化的可交聯聚合物與四甲基 乙二醇的聚合物。舉例來說，光酸產生劑在曝光(如紫外線曝光)後可釋放酸，接著酸將催化酸催化的可交聯聚合物的交聯反應，或者使四甲基乙二醇的聚合物產生四甲基乙二醇重排。在一些例子中，在交聯反應或四甲基乙二醇重排後，聚合物(如光阻)將變得較疏水而不溶於鹼性溶液中。在一些例子中，光阻層可進一步包含界面活性劑、發色團、與交聯劑。在一些實施例中，光阻的聚合物其分子量可介於約1000至約20000之間。在多種實施例中，光阻層對微影曝光製程中所用的射線敏感，且對蝕刻製程(或離子佈植製程)具有抗性。在一些實施例中，光阻層的形成方法為旋轉塗佈製程。在一些例子中，在形成光阻層前，先形成黏著層如六甲基二矽氮烷層於基板(或視情況位於基板上的下方層)上。在一些實施例中，在形成光阻層之後以及進行曝光製程之前，可進行預烘烤製程以蒸發溶劑並使光阻層緻密化。在多種實施例中，光阻層對多種射線敏感，比如深紫外線(如KrF雷射的248nm射線或者ArF雷射的193nm射線)、極紫外線(如13.5nm射線)、電子束、或離子束。一般而言，多種實施例中的光阻層可對波長小於約250nm的射線敏感。在一些實施例中，光阻可包含三層堆疊，其包含有機下方層、有機下方層上的底抗反射塗層、以及底抗反射塗層上的光阻層。
方法500的步驟506圖案化光阻層。一般而言，在形成光阻層之後，將圖案曝光至塗佈光阻層的基板上。舉例來說，多種實施例中的光阻層可經由中間光罩曝光，且曝光製程採用微影成像系統。在一些實施例中，可採用極紫外線(如 13.5nm)曝光光阻層。在其他實施例中，可採用深紫外線(如248nm的KrF準分子雷射或193nm的ArF準分子雷射)、X光、電子束、離子束、及/或其他合適的射線源曝光光阻層。在多種例子中，曝光光阻層的步驟可於空氣、液體(比如浸潤式微影)、或真空(比如極紫外線微影與電子束微影)中進行。在一些實施例中，射線束可經由光罩(如穿透式光罩或反射式光罩)圖案化，且光罩可包含解析度增進結構如相移結構及/或光學鄰近修正，並採用離軸照射模式。在一些其他實施例中，以預定圖案如積體電路佈局直接調整射線束，而不需採用光罩。舉例來說，可採用數位圖案產生器或直寫模式。
在一些實施例中，在將圖案曝光至塗佈光阻的基板上之後，可進行烘烤製程。舉例來說，一些實施例在曝光光阻層之後以及進行顯影光阻的製程之前，可進行後烘烤製程以穩定並硬化曝光後的光阻層。在一些例子中，曝光製程後將形成潛圖案於光阻層中。舉例來說，潛圖案指的是光阻層上的曝光圖案，其於顯影製程後將變成物理的光阻圖案。在多種實施例中，光阻層的潛圖案可包含光阻層的未曝光部份與曝光部份。在多種實施例中，曝光製程後的光阻層其曝光部份將產生物理變化或化學變化。在一些實施例中，若採用正型光阻，則曝光部份將溶解於後續的顯影製程中。在一些例子中，若採用負型光阻，則曝光部份將轉為不溶，且後續的顯影製程將溶解未曝光部份。
一些實施例在烘孔製程後，進行顯影製程以形成圖案化光阻層，如第6A圖所示。舉例來說，在形成潛影像之後， 多種實施例進行光阻的顯影製程，以形成圖案化光阻層610於基板602上。在一些實施例中，光阻顯影製程包含濕式化學顯影製程，如本技術領域所知。如上述說明，若採用正型光阻，則曝光部份將溶解於顯影製程中。若採用負型光阻，則曝光部份將不溶，且未曝光部份將被移除。在至少一些現有製程中，圖案化光阻層包含的光阻圖案具有明顯的線寬粗糙度(比如圖案化光阻層610的粗糙線邊緣610A)，及/或局部關鍵尺寸一致性低落(可能因線寬粗糙度造成)。
方法500的步驟508沉積處理材料於圖案化光阻層上。如第6B圖所示，步驟508可沉積處理材料100於圖案化光阻層610上，即塗佈至圖案化光阻層610與其粗糙線邊緣610A。在一些實施例中，處理材料100的沉積方法可為旋轉塗佈製程或其他合適製程。在一些實施例中，在沉積處理材料100至圖案化光阻層610上之後，可視情況進行烘烤製程。在多種實施例中，處理材料100將鍵結至圖案化光阻層610之表面(包括圖案化光阻層610的粗糙線邊緣610A)。在一些例子中，處理材料100經由氫鍵、離子鍵、或共價鍵鍵結至圖案化光阻層610的表面。
方法500之步驟510移除處理材料的未鍵結部份。如第6C圖所示的一實施例，步驟510在塗佈及視情況烘烤處理材料之後，移除處理材料100的未鍵結部份。舉例來說，處理材料100的未鍵結部份其移除方法可採用溶劑系統(如溶劑材料)，且溶劑系統包含醋酸正丁酯、2-庚酮、與醋酸異戊酯的一或多者。在一些實施例中，溶劑材料的分配係數(Log P)大於1.82。在移除處理材料製程的多種例子中，移除未鍵結至圖案 化光阻層610的部份處理材料100(比如未接觸光阻材料的部份處理材料100)，而鍵結至圖案化光阻層610之部份處理材料100仍鍵結至光阻材料。在移除處理材料並保留鍵結至圖案化光阻層之處理材料後，處理後之圖案化光阻層包含之光阻圖案具有最小化的線寬粗糙度，以及優異的局部關鍵尺寸一致性。換言之，處理後之圖案化光阻層包含的圖案，比未處理之圖案化光阻層具有更低的線寬粗糙度。如此一來，與未處理之圖案化光阻層之粗糙線邊緣(與表面)610A相較，處理後之圖案化光阻層具有實質上平滑線邊緣(與表面)610B。
在一些例子中，在處理製程形成處理後之圖案化光阻層之後，可經由處理後之圖案化光阻層其開口612對露出的基板或下方層進行製程，其中處理後之圖案化光阻層作為遮罩。在一些實施例中，這些製程可包含以處理後之圖案化光阻層作為蝕刻遮罩並施加至下方層的蝕刻製程，以將圖案自處理後之圖案化光阻層轉移至下方層。在另一實施例中，可包含以處理後之圖案化光阻層作為離子佈植遮罩的離子佈植製程，其可形成多種摻雜結構於下方層中。在一些實施例中，可採用處理後之圖案化光阻層作為遮罩並進行其他製程。
第7圖係採用處理材料100作為臨場處理製程的一部份之半導體製程的方法700其流程圖。在方法700之前、之中、或之後亦可進行額外步驟，且方法的其他實施例可置換、省略、或調換一些步驟。應注意方法700僅用以舉例，而非侷限本發明至後述申請專利範圍未實際限縮的範圍。方法700將搭配第8A至8D圖進一步說明。
在多種實施例中，方法700之步驟702提供基板802。舉例來說，基板802可包含基體層804與一或多個層狀物806與808形成其上。在多種實施例中，包含一或多個層狀物806與808的基板802與前述單元實質上相同。舉例來說，基板802可包含下方層(或材料層)以進行後續製程(比如圖案化或佈植)。在一些例子中，基體層804本身將進行後續製程。在一些實施例中，下方層可包含一或多個層狀物806與808。方法700之步驟704形成光阻層於基板上。在多種實施例中，光阻層810形成於基板802(或基板802上的下方層)上，如第8A圖所示。光阻層與前述光阻層可實質上類似。在一些實施例中，在形成光阻層810之後且在進行曝光製程之前，可進行預烘烤以蒸發溶劑並使光阻層810緻密化。在多種實施例中，光阻層810對多種射線敏感如上述。
方法700之步驟706將圖案曝光至光阻層上。如第8A圖所示，採用射線源814並經由中間光罩812，將圖案曝光至塗佈光阻的基板上，如上所述。在一些實施例中，在將圖案曝光至塗佈光阻的基板上之後，可進行烘烤製程如曝光後烘烤。舉例來說，一些實施例在曝光光阻層之後以及在進行光阻顯影製程之前，可進行曝光後烘烤製程以穩定化並硬化曝光後的光阻層。在一些例子中，曝光製程可形成潛圖案於光阻層中，如上所述。在至少一些現有製程中，潛圖案包含的圖案可具有明顯的線寬粗糙度，如同潛圖案的粗糙線邊緣810A。
方法700之步驟708對光阻層進行臨場處理製程。在一些實施例中，在曝光與曝光後烘烤製程之後以及後續的顯 影製程之前，以處理材料對光阻層進行臨場處理製程815。換言之，光阻層的臨場處理製程(比如採用處理材料)，係在形成潛圖案之後且在後續顯影製程之前。在一些實施例中，處理材料可沉積於圖案化光阻層上，且其沉積方法可為旋轉塗佈製程、化學氣相沉積、或其他合適製程。如第8B與8C圖所示，藉由步驟708之臨場處理製程815，處理材料100可擴散穿過光阻層810的曝光部份或未曝光部份，以塗佈於光阻層中的潛圖案側壁(包含潛圖案的粗糙線邊緣810A)上。在多種實施例中，處理材料100可藉由氫鍵、離子鍵、或共價鍵鍵結至光阻層中的潛圖案表面。
方法700之步驟710進行顯影製程，並移除處理材料的未鍵結部份。在一些實施例中，在步驟708的臨場處理製程之後，可進行顯影製程以形成圖案化光阻層810B，如第8D圖所示。換言之，在形成潛影像與臨場處理製程之後，可進行顯影製程以形成圖案化光阻層810B，其與前述處理後的圖案化光阻層類似。在一些實施例中，光阻的顯影製程如上述。此外，一些實施例中的光阻顯影製程可移除未接觸光阻中的潛圖案側壁之部份處理材料100，而鍵結至光阻層中的潛圖案表面之部份處理材料在顯影製程後，仍鍵結至光阻材料的表面。在一些例子中，可在顯影製程後進行烘烤製程。如此一來，在顯影製程後，臨場處理製程將導致處理後的圖案化光阻層810B包含的光阻圖案，具有最小化的線寬粗糙度與優異的局部關鍵尺寸一致性。換言之，處理後的圖案化光阻層810B比未處理的圖案化光阻層具有更低的線寬粗糙度。舉例來說，處理後的圖案化 光阻層810B的線寬粗糙度，低於潛圖案的線寬粗糙度。如此一來，與未處理的圖案化光阻層之粗糙邊緣與表面相較，以及與潛圖案的粗糙邊緣與表面相較，處理後的圖案化光阻層具有實質上平滑的線邊緣與表面。一些例子在臨場處理製程以及形成處理後的圖案化光阻層之後，可經由處理後的光阻層之開口816對露出的基板或下方層進行製程，如上所述。
如上所述，在方法500及/或700之前、之中、或之後可進行額外步驟，且方法的其他實施例可取代、省略、或調換一些步驟。舉例來說，一些實施例中的基板602或基板802可包含半導體基板，且方法500及/或700可形成鰭狀場效電晶體裝置。在這些例子中，方法500及/或700可進一步包含形成多個主動鰭狀物於半導體基板中。此外在此例中，方法500及/或700可進一步包含蝕刻半導體基板以形成溝槽於半導體基板中；將介電材料填入溝槽中；進行化學機械研磨製程以形成淺溝槽隔離結構；磊晶成長及/或使淺溝槽隔離結構凹陷，以形成鰭狀主動區。在一些實施例中，方法500及/或700包含其他步驟以形成多個閘極、閘極間隔物、摻雜的源極/汲極區、用於閘極/源極/汲極結構的接點、與類似單元。在一些實施例中，後續製程可形成多種接點/通孔/線路，以及基板上的多層內連線結構(比如金屬層與層間介電物)，其設置以連接多種結構以形成功能電路。上述功能電路可包含一或多個裝置(比如一或多個鰭狀場效電晶體裝置)。在此例中，多層內連線可包含垂直內連線如通孔或接點，以及水平內連線如金屬線路。多種內連線結構可採用多種導電材料除銅、鎢、及/或矽化物。在一 例中，鑲嵌製程及/或雙鑲嵌製程可用以形成銅相關的多層內連線結構。本技術領域中具有通常知識者可得益於本發明實施例，並在未偏離本發明範疇的前提下，實施處理材料的其他實施例及應用。
應注意的是，本發明實施例的處理材料與方法並不限於特定的基板種類、光罩種類、光阻種類、射線源(如射線波長)、及/或微影系統種類。舉例來說，處理材料與方法應用的光阻，其可用於圖案化多種基板材料上的結構及/或裝置，且基板材料可為矽、鍺、碳化矽、矽鍺、鑽石、半導體化合物、或半導體合金，且基板可視情況包含一或多個磊晶層、可具有應力以增進效能、可包含絕緣層上矽結構、及/或具有其他合適的增進結構。本發明實施例可進一步應於於採用反射式光罩(比如用於極紫外線微影)、穿透式光罩、雙強度光罩、相移光罩、或本技術領域已知的其他光罩種類的製程。在一些例子中，此處揭露的實施例可應用的製程，其採用多種光阻如聚甲基丙烯酸甲酯、SU-8、極紫外線光阻、正型光阻、負型光阻、或本技術領域已知的其他種類光阻。此外，本發明實施例可應用於多種微影系統/對準機種類，比如接觸對準機、近接對準機、投影對準機、或極紫外線微影系統。如此一來，本發明實施例可進一步應用於採用任何種類的射線源(射線波長)之系統，且射線源可為紫外線、深紫外線、極紫外線、或本技術領域已知的其他射線源。
與現有技術相較，此處所述的多種實施例具有多種優點。應理解的是，上述內容不需說明所有優點，所有實施 例不需具有特定優點，且其他實施例可具有不同優點。舉例來說，此處所述的實施例包含材料組成與處理光阻材料的方法，其至少改善線寬粗糙度與局部關鍵尺寸一致性。在多種實施例中，材料組成可用以處理光阻材料，以作為臨場處理製程的一部份或後處理製程的一部份。特別的是，本發明實施例之材料組成與處理方法，可提供處理後的圖案化光阻層。與未處理的圖案化光阻層之粗糙邊緣與表面相較，處理後的圖案化光阻層具有實質上平滑的線邊緣與表面。如此一來，本發明實施例可克服至少一些現有光阻組成與方法的多種缺點。
如此一來，本發明一實施例中半導體裝置的製作方法包括：形成圖案化光阻層於基板上，其中圖案化光阻層具有第一線寬粗糙度。在多種實施例中，將處理材料塗佈至圖案化光阻層，其中處理材料的第一部份鍵結至圖案化光阻層的表面。在一些實施例中，移除處理材料的第二部份(未鍵結至圖案化光阻層之表面)，以提供處理後的圖案化光阻層，其中處理後的圖案化光阻層具有第二線寬粗糙度，且第二線寬粗糙度小於第一線寬粗糙度。
在一些實施例中，上述方法更包括在將處理材料塗佈至圖案化光阻層之後以及移除處理材料的第二部份之前，進行烘烤製程。
在一些實施例中，上述方法移除處理材料的第二部份採用的溶劑，包括醋酸正丁酯、2-庚烷、與醋酸異戊酯中至少一者。
在一些實施例中，上述方法之溶劑的分配係數大 於約1.82。
在一些實施例中，上述方法之處理材料包括處理單體Rt、接枝單體Rg、與抗蝕刻單體Re中的一或多者。
在一些實施例中，上述方法之處理單體Rt包括脂肪族化合物、C4-C20的烷基、環烷基、C4-C20的飽合或未飽合碳氫環、與C5-C20的雜環基中的至少一者。
在一些實施例中，上述方法之處理單體Rt的玻璃轉換溫度低於約80℃。
在一些實施例中，上述方法之接枝單體Rg包含鹼，其酸解離常數大於7且小於13。
在一些實施例中，上述方法之接枝單體Rg包含NH3基、一級至三級胺基、OH-基、NCS-基、烯基、酚基、C5-C20之雜環基、與CN基中至少一者。
在一些實施例中，上述抗蝕刻單體Re包含苯乙烯與酚醛化合物中至少一者。
在一些實施例中，上述方法之處理材料的分子量小於約20000。
在另一實施例中，半導體裝置的製作方法包括：曝光基板上的光阻層，以形成光阻層中的潛圖案。之後對曝光的光阻層進行臨場處理製程，其中臨場處理製程沉積處理材料於曝光的光阻層中與潛圖案的側壁上。在多種實施例中，在進行臨場處理製程之後，顯影曝光的光阻層以提供處理後的圖案化光阻層。
在一些實施例中，上述方法的潛圖案具有第一線 寬粗糙度，處理後的圖案化光阻層具有第二線寬粗糙度，且第二線寬粗糙度小於第一線寬粗糙度。
在一些實施例中，上述方法沉積處理材料於曝光的光阻層中及潛圖案的側壁上之步驟，包括處理材料藉由氫鍵、離子鍵、或共價鍵鍵結至潛圖案的表面。
在一些實施例中，上述方法沉積處理材料於曝光的光阻層中及潛圖案的側壁上之步驟，包括處理材料擴散穿過光阻層的曝光部份或未曝光部份。
在一些實施例中，上述方法之處理材料包括處理單體Rt、接枝單體Rg、與抗蝕刻單體Re中的一或多者。
在又一實施例中，半導體裝置的製作方法包括形成光阻層於基板上。在一些實施例中，對光阻層進行曝光製程，其中曝光製程採用極紫外線光源經由中間光罩投射至光阻層上，且中間光罩包括電路圖案。在多種例子中，在曝光製程後，顯影曝光的光阻層以形成圖案化光阻層，其中圖案化光阻層包含電路圖案與第一線寬粗糙度。之後將處理材料塗佈至圖案化光阻層，其中處理材料的第一部份鍵結至圖案化光阻層的表面。在一些實施例中，移除處理材料的第二部份，以提供處理後的圖案化光阻層，其中處理後的圖案化光阻層具有第二線寬粗糙度，且第二線寬粗糙度小於第一線寬粗糙度。
在一些實施例中，上述方法更包括在顯影曝光後的光阻層之前，進行曝光的光阻層之臨場處理製程，其中臨場處理製程沉積處理材料於曝光的光阻層中與光阻層中的潛圖案側壁上。
在一些實施例中，上述方法之處理材料包括處理單體Rt、接枝單體Rg、與抗蝕刻單體Re中的一或多者。
在一些實施例中，上述方法之電路圖案包括一或多個鰭狀場效電晶體裝置的電路圖案。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
500‧‧‧方法
502、504、506、508、510‧‧‧步驟

Claims (10)

  1. 一種半導體裝置的製作方法，包括：曝光一基板上的一光阻層；對曝光的該光阻層進行一曝光後烘烤製程；在該曝光後烘烤製程之後，對該光阻層進行一臨場處理製程，其中該臨場處理製程沉積一處理材料於該光阻層中，其中該處理材料的第一部份鍵結至該光阻層中的一潛圖案的表面，其中該處理材料包括一第一單體、一第二單體、與一第三單體的一或多者，其中該第一單體、該第二單體、與該第三單體彼此不同；以及顯影該光阻層，進而移除該處理材料的第二部份，以提供一處理後的圖案化光阻層，其中在曝光及該曝光後烘烤製程之後以及顯影之前，該處理材料擴散通過該光阻層，以形成於該潛圖案的側壁上。
  2. 如申請專利範圍第1項所述之半導體裝置的製作方法，其中該第一單體包括脂肪族化合物、C4-C20的烷基、環烷基、C4-C20的飽合或未飽合碳氫環、與C5-C20的雜環基中的至少一者。
  3. 如申請專利範圍第1項所述之製作方法，其中該第二單體包含NH3基、一級至三級胺基、OH-基、NCS-基、烯基、酚基、C5-C20的雜環基、與CN基中至少一者。
  4. 如申請專利範圍第1項所述之半導體裝置的製作方法，其中該第三單體包含苯乙烯與酚醛化合物中至少一者。
  5. 一種半導體裝置的製作方法，包括： 曝光一基板上的一光阻層，以形成一光阻層中的一潛圖案；對曝光的該光阻層進行一曝光後烘烤製程；在該曝光後烘烤製程之後，對該光阻層進行一臨場處理製程，其中該臨場處理製程沉積一處理材料於該光阻層中，其中該處理材料包括一第一單體、一第二單體、與一第三單體的一或多者，且該第一單體、該第二單體、與該第三單體彼此不同；在進行該臨場處理製程之後，顯影該光阻層以提供一處理後的圖案化光阻層，其中在曝光及該曝光後烘烤製程之後以及顯影之前，該處理材料擴散通過曝光的該光阻層，以形成於該潛圖案的側壁上。
  6. 如申請專利範圍第5項所述之半導體裝置的製作方法，其中該潛圖案具有第一線寬粗糙度，且其中該處理後的圖案化光阻層具有第二線寬粗糙度，且第二線寬粗糙度小於第一線寬粗糙度。
  7. 如申請專利範圍第5項所述之半導體裝置的製作方法，其中沉積該處理材料於曝光的該光阻層中及該潛圖案的側壁上的步驟，包括該處理材料通過氫鍵、離子鍵、或共價鍵鍵結至該潛圖案的表面。
  8. 一種半導體裝置的製作方法，包括：形成一光阻層於一基板上；對該光阻層進行一曝光製程，其中該曝光製程採用一極紫外線光源經由一中間光罩投射至該光阻層上，且該中間光罩包括一電路圖案； 對曝光的該光阻層進行一曝光後烘烤製程；將一處理材料塗布至該光阻層，其中該處理材料的第一部份鍵結至該光阻層的表面，其中該處理材料包括一第一單體、一第二單體、與一第三單體的一或多者，且該第一單體、該第二單體、與該第三單體彼此不同；以及顯影該光阻層，進而移除該處理材料的第二部份，以提供一處理後的圖案化光阻層；其中在該曝光製程及該曝光後烘烤製程之後以及顯影之前，對該光阻層進行一臨場處理製程，其中該臨場處理製程沉積該處理材料至該光阻層中，且該處理材料擴散通過該光阻層，以形成於該光阻層中的一潛圖案的側壁上。
  9. 如申請專利範圍第8項所述之半導體裝置的製作方法，其中移除該處理材料的第二部份採用的一溶劑，包括醋酸正丁酯、2-庚烷、與醋酸異戊酯中至少一者。
  10. 如申請專利範圍第8項所述之半導體裝置的製作方法，其中該處理材料包括具有該第一單體、該第二單體、與該第三單體的一共聚物。
TW106129512A 2016-12-15 2017-08-30 半導體裝置的製作方法 TWI793079B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434811P 2016-12-15 2016-12-15
US62/434,811 2016-12-15
US15/628,355 2017-06-20
US15/628,355 US10672619B2 (en) 2016-12-15 2017-06-20 Material composition and methods thereof

Publications (2)

Publication Number Publication Date
TW201824346A TW201824346A (zh) 2018-07-01
TWI793079B true TWI793079B (zh) 2023-02-21

Family

ID=62562041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106129512A TWI793079B (zh) 2016-12-15 2017-08-30 半導體裝置的製作方法

Country Status (3)

Country Link
US (2) US10672619B2 (zh)
CN (1) CN108231548B (zh)
TW (1) TWI793079B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163632B2 (en) * 2016-12-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Material composition and process for substrate modification
US11990334B2 (en) * 2019-07-19 2024-05-21 Tokyo Electron Limited Method for tuning stress transitions of films on a substrate
US20210033977A1 (en) * 2019-07-30 2021-02-04 Asm Ip Holding B.V. Substrate processing apparatus and method
TW202414112A (zh) * 2022-07-29 2024-04-01 日商東京威力科創股份有限公司 基板處理方法及基板處理系統

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW420843B (en) * 1997-12-03 2001-02-01 Ind Tech Res Inst Method for reducing the dissolution of photoresist in a non-exposure region
US20030143490A1 (en) * 2002-01-25 2003-07-31 Fujitsu Limited Resist pattern thickness reducing material, resist pattern and process for forming thereof, and semiconductor device and process for manufacturing thereof
US20140370709A1 (en) * 2013-06-12 2014-12-18 Applied Materials, Inc. Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001889B1 (ko) * 1986-10-13 1993-03-19 세이꼬 엡슨 가부시끼가이샤 이온빔 노출마스크
TW344124B (en) * 1997-11-07 1998-11-01 Taiwan Semiconductor Mfg Co Ltd Process for controlling the line width of an integrated circuit
JP2003529930A (ja) * 2000-03-30 2003-10-07 東京エレクトロン株式会社 ドライシリル化プラズマエッチング方法
US6387578B1 (en) * 2000-05-05 2002-05-14 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Post-exposure heat treatment to reduce surface roughness of PMMA surfaces formed by radiation lithography
US20040069945A1 (en) * 2002-10-09 2004-04-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for measuring an electrical charge of a photoresist layer
JP2007073684A (ja) * 2005-09-06 2007-03-22 Toshiba Corp パターン形成方法
US7679139B2 (en) * 2007-09-11 2010-03-16 Honeywell International Inc. Non-planar silicon-on-insulator device that includes an “area-efficient” body tie
TWI418533B (zh) * 2009-05-25 2013-12-11 Shinetsu Chemical Co 光阻改質用組成物及圖案形成方法
US9046785B2 (en) * 2009-12-30 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of patterning a semiconductor device
US8563439B2 (en) * 2010-07-23 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch dimension shrinkage
CN102347217B (zh) * 2010-07-27 2013-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
EP2492753A2 (en) * 2011-02-28 2012-08-29 Rohm and Haas Electronic Materials LLC Developer compositions and methods of forming photolithographic patterns
KR101853253B1 (ko) * 2011-10-17 2018-05-02 삼성전자주식회사 듀얼 현상 공정을 포함한 포토리소그래피 방법
US9213234B2 (en) 2012-06-01 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensitive material and method of lithography
US9256133B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for developing process
KR101993360B1 (ko) * 2012-08-08 2019-06-26 삼성전자주식회사 포토 리소그래피용 린스액
US9028915B2 (en) 2012-09-04 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a photoresist layer
US9093530B2 (en) * 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9012132B2 (en) 2013-01-02 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US9146469B2 (en) 2013-03-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Middle layer composition for trilayer patterning stack
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9356422B2 (en) * 2014-02-26 2016-05-31 Applied Optoelectronics, Inc. Scribe etch process for semiconductor laser chip manufacturing
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US20160064239A1 (en) * 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Integrated Circuit Patterning
US9523917B2 (en) * 2014-09-16 2016-12-20 SK Hynix Inc. Methods of forming patterns
US9707571B2 (en) * 2014-12-30 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for supplying chemical solution on semiconductor substrate
US9536759B2 (en) 2015-05-29 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd Baking apparatus and method
US10093815B2 (en) * 2015-09-24 2018-10-09 Tokyo Ohka Kogyo Co., Ltd. Surface treatment agent and surface treatment method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW420843B (en) * 1997-12-03 2001-02-01 Ind Tech Res Inst Method for reducing the dissolution of photoresist in a non-exposure region
US20030143490A1 (en) * 2002-01-25 2003-07-31 Fujitsu Limited Resist pattern thickness reducing material, resist pattern and process for forming thereof, and semiconductor device and process for manufacturing thereof
US20140370709A1 (en) * 2013-06-12 2014-12-18 Applied Materials, Inc. Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer

Also Published As

Publication number Publication date
TW201824346A (zh) 2018-07-01
CN108231548A (zh) 2018-06-29
US20200335349A1 (en) 2020-10-22
CN108231548B (zh) 2021-11-30
US20180174830A1 (en) 2018-06-21
US10672619B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
TWI798185B (zh) 微影圖案化的方法
TWI761399B (zh) 半導體裝置的製作方法
TWI387998B (zh) 微影方法
US8153350B2 (en) Method and material for forming high etch resistant double exposure patterns
TWI793079B (zh) 半導體裝置的製作方法
CN107204281A (zh) 材料组合物及其方法
TWI706224B (zh) 微影圖案化方法與光阻
US9323155B2 (en) Double patterning strategy for contact hole and trench in photolithography
TWI709165B (zh) 微影圖案化的方法
US7851136B2 (en) Stabilization of deep ultraviolet photoresist
US20180149976A1 (en) Lithography Process With Enhanced Etch Selectivity
US8124323B2 (en) Method for patterning a photosensitive layer
US6602794B1 (en) Silylation process for forming contacts
CN108333866B (zh) 光刻图案化的方法
US10863630B2 (en) Material composition and methods thereof
TWI737782B (zh) 微影圖案化的方法
US7642184B2 (en) Method for dual damascene process
US7622376B2 (en) Method for manufacturing semiconductor device using polymer
TW201830471A (zh) 半導體裝置的製作方法
TWI694309B (zh) 半導體裝置的形成方法
TWI761987B (zh) 負光阻及其顯影的方法
TW202417972A (zh) 使用二次光阻表面功能化進行遮罩形成的圖案化方法
KR20030049900A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20080009581A (ko) 반도체 장치의 형성 방법