JP2008300578A - 露光装置およびデバイス製造方法 - Google Patents

露光装置およびデバイス製造方法 Download PDF

Info

Publication number
JP2008300578A
JP2008300578A JP2007144265A JP2007144265A JP2008300578A JP 2008300578 A JP2008300578 A JP 2008300578A JP 2007144265 A JP2007144265 A JP 2007144265A JP 2007144265 A JP2007144265 A JP 2007144265A JP 2008300578 A JP2008300578 A JP 2008300578A
Authority
JP
Japan
Prior art keywords
wafer
exposure
exposure apparatus
resist
coater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007144265A
Other languages
English (en)
Inventor
Kenji Kawamata
健二 川又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007144265A priority Critical patent/JP2008300578A/ja
Priority to US12/126,713 priority patent/US20080299500A1/en
Publication of JP2008300578A publication Critical patent/JP2008300578A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B27/00Photographic printing apparatus
    • G03B27/32Projection printing apparatus, e.g. enlarger, copying camera
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】
現像後のレジストにおける線幅のばらつきを低減させるための技術を提供する。
【解決手段】
ウェハに対するレジストの塗布および前記ウェハに塗布されたレジストの現像を行う塗布現像装置との間で前記ウェハの受け渡しを行い、前記ウェハに塗布されたレジストを露光する露光装置であって、前記ウェハの露光が終了する第1の時刻に基づき、前記ウェハの露光後かつ前記レジストの現像前に前記塗布現像装置において行われる加熱処理を開始させるべき第2の時刻を算出し、前記第2の時刻の情報を前記塗布現像装置に送信する。
【選択図】図1

Description

本発明は、半導体素子等の製造に用いられる露光装置に関するものである。
一般に、露光装置の露光光は、投影光学系の解像度を上げて、より微細なパターンを露光するため、波長を短くする傾向にある。
例えば、フッ素エキシマレーザ等のKrF以降の短波長の露光では、露光前のウェハにレジストを塗布し、露光後のウェハを現像する為にコータ・デベロッパ(CDS)をインラインで接続して使うことが一般的である。
この理由は、化学耐性の低いレジストを使用するため、レジストがアンモニア等により劣化し、露光されるパターンの像性能に悪影響を及ぼすためである。
そのため、レジスト塗布後の時間を短縮すること、および一定に制御された環境下に置くことを目的として、インライン接続形式が採用されている。
集積回路が露光されるウェハがコータ・デベロッパに搬入されると、初めにコータ・デベロッパのレジスト塗布部において、ウェハにレジストが塗布される。
次に、ウェハは加熱部に送られ、一旦、プリベークとして高温加熱され、冷却部において冷却される。
その後、インターフェース部を介して、ウェハは露光装置に搬入される。
露光装置に搬入されたウェハはプリアライメント部で位置合わせされ、ウェハステージ上に載置される。
ウェハステージではウェハとレチクルのアライメントが行われ、その後、集積回路が露光される。
ウェハステージでウェハに集積回路が露光されると、ウェハはインターフェース部を介してコータ・デベロッパに戻される。
このウェハに対して露光終了後の加熱処理であるポスト・エクスポージャ・ベーキング処理(以下、PEB処理とする)として加熱・冷却処理部で高温加熱処理が行われる。
その後、ウェハを冷却し、現像処理部で現像処理される。
なお、コータ・デベロッパのレジスト塗布部、加熱・冷却処理部、現像処理部間のウェハ受け渡しを行うウェハ搬送手段は、予め設定された時間を基にレジスト塗布部、加熱・冷却処理部、現像処理部間を動いている。
また、長期に渡ってデバイスの歩留まりを維持できる露光システムが特開2005−101018号公報(特許文献1)において提案されている。
この露光システムは、ウェハに対するレジストの塗布及び現像を行うコータ・デベロッパと露光装置の本体チャンバ12とが、内部にウェハの受け渡し部を有する受け渡し室によりインラインにて接続される。
特開2005−101018号公報
前述のように露光装置からインターフェース部を介してコータ・デベロッパに露光後のウェハを搬入し、この搬入されるタイミングが常に一定であれば、コータ・デベロッパ内のウェハ搬送手段も常に一定のタイミングでウェハを各処理装置に搬送する。
このため、PEB処理までのウェハ処理時間を一定にすることができる。
しかし、実際には露光後のウェハをコータ・デベロッパに搬入するタイミングは一定とは限らない。
この原因は、レチクルやウェハのアライメントを行う時にリトライ処理が行われ、あるいは、ウェハにパターンを露光する時間が長く掛かること等による。
このように一定のタイミングでコータ・デベロッパにウェハが搬入されない場合、コータ・デベロッパのウェハ搬送手段は予め設定された時間を基に動作しているので、露光後のウェハを受け取ることができない。
また、受け取られなかったウェハは、次にコータ・デベロッパのウェハ搬送手段が来るまで待機することになる。
ここで、レジストが化学耐性の低いものである場合、インターフェース部にウェハが待機すると、次工程のPEB処理までの時間が一定にならず、現像処理で所定のパターンの線幅にならない場合が生じる。
また、露光のプロセス等を考慮して、PEB処理を行う前の待機時間を最も露光処理に時間がかかった場合に設定することによりPEB処理までの時間を一定にすることも可能であるが、像性能の劣化やスループットが低下する。
そこで、本発明は、現像後のレジストにおける線幅のばらつきを低減させるための技術を提供することを例示的目的とする。
前記課題を解決するための本発明の露光装置は、ウェハに対するレジストの塗布および前記ウェハに塗布されたレジストの現像を行う塗布現像装置との間で前記ウェハの受け渡しを行い、前記ウェハに塗布されたレジストを露光する露光装置であって、前記ウェハの露光が終了する第1の時刻に基づき、前記ウェハの露光後かつ前記レジストの現像前に前記塗布現像装置において行われる加熱処理を開始させるべき第2の時刻を算出し、前記第2の時刻の情報を前記塗布現像装置に送信することを特徴とする。
本発明によれば、例えば、現像後のレジストにおける線幅のばらつきを低減させるための技術を提供することができる。
以下、図面を参照して、本発明の実施例を説明する。
以下、図1を参照して、本発明の実施例1の露光装置を説明する。
半導体製造システムは、コータ・デベロッパ1と、本実施例1の露光装置2と、インターフェース部3から成る。
露光装置2は、ウェハWに対するレジストの塗布およびウェハWに塗布されたレジストの現像を行う塗布現像装置であるコータ・デベロッパ1との間でウェハの受け渡しを行い、ウェハWに塗布されたレジストを露光する。
さらに、露光装置2は、ウェハWの露光が終了する第1の時刻に基づき、ウェハWの露光後かつレジストの現像前にコータ・デベロッパ1において行われる加熱処理を開始させるべき第2の時刻を算出し、第2の時刻の情報をコータ・デベロッパ1送信する。
さらに、露光装置2は、ショットレイアウトの情報に基づいて第1の時刻を算出する。
さらに、露光装置2は、ウェハWの露光のための各処理の開始時刻の情報に基づいて第1の時刻を算出する。
コータ・デベロッパ1は、ウェハWに対してレジスト塗布および現像を行う処理部である。
インターフェース部3は、コータ・デベロッパ1と露光装置2との間で、ウェハWの受け渡しを行う装置である。
コータ・デベロッパ1には、コータ・デベロッパ1のインターフェース部1aと、X方向に形成された搬送路50に沿って移動可能でかつ、昇降、回転自在なウェハ搬送ハンド4が設けられる。
搬送路50の両側には、コータ・デベロッパ1に搬入されたウェハWにレジストを塗布するレジスト塗布部5、ウェハWにレジストを密着させるための加熱処理部6、冷却処理部7が設けられる。
搬送路50の両側には、さらに、PEB処理後のウェハWの現像処理を行う現像処理部8、現像後のウェハWの加熱を行う加熱処理部9、冷却処理部10が設けられる。
また、コータ・デベロッパ1には、現像処理部8とインターフェース部3との間でウェハWの受渡しを専門に行うウェハ搬送ハンド11が設けられる。
インターフェース部3には、コータ・デベロッパ1からウェハWを受け取るウェハインステーション12、および露光装置2からウェハWを受け取るウェハアウトステーション13が設けられる。
インターフェース部3には、さらに、ウェハWを搬送するためのZ方向に移動可能でかつ、θ回転自在な第1の搬送手段である搬送ハンド14、第2の搬送手段である搬送ハンド15が別々に設けられる。
ウェハ搬送ハンド14は、レジスト塗布後のウェハWを露光装置2へ搬送する装置である。
ウェハ搬送ハンド15は露光処理後のウェハWを露光装置2から受け取り、ウェハアウトステーション13へ搬送する装置である。
熱処理装置は、露光後のウェハWを加熱処理し、さらに、ロードロック機構の内部はPEB処理後に高温になるため、露光前のウェハWが熱処理装置を通過することは好ましくない。
また、毎回、ロードロック機構の内部の温度をウェハWに影響の無い温度まで制御するとスループット低下するため、熱処理装置24はウェハWの搬出部に設置される。
なお、この場合には、露光前のウェハWの面内温度の分布ムラを取り除くための図示されないウェハ温度制御装置が搬入側に設置される。
また、加熱処理したウェハWを搬送すると、その搬送手段は熱を持つため、同一の搬送手段でコータ・デベロッパ1へインターフェース部3からウェハWを搬入すると露光前のウェハWに搬送手段から熱が伝達しウェハWの面内温度分布にムラが生じる。
これにより、ウェハWや露光ステージのチャックが変形し、アライメント精度、フォーカス精度が悪化する。
このため、インターフェース部3は、露光前のウェハWをインターフェース部3から露光装置2へ搬入する第1の搬送手段14と、PEB処理後のウェハWを露光装置2からインターフェース部3へ搬出する第2搬送手段の搬送ハンド15を別々に設ける。
同様の理由により、PEB処理後のウェハWをインターフェース部3からコータ・デベロッパ1へ搬出する専用の第3の搬送手段であるウェハ搬送ハンド11はコータ・デベロッパに別に設けられる。
露光前のウェハWにインターフェース部3のウェハの搬入用搬送手段から熱が伝達することを防止するために、露光前にウェハWの温度制御を行うよりも、第1の搬送手段と第2の搬送手段と第3の搬送手段を分けて別々に設ける。
これにより、ウェハWの面内温度のムラが少なくなり、温度制御時間を短縮する。
さらに、露光装置2とコータ・デベロッパ1間で通信手段51によりウェハWの処理状況の情報を共有し、露光装置2からウェハWが搬出される時にコータ・デベロッパ1のウェハWの搬出用の第3の搬送手段が露光装置とのウェハ受け渡し位置に移動する。
これにより、コータ・デベロッパ1のウェハWの搬出用の第3の搬送手段であるウェハ搬送ハンド11での空振りを防ぎスループット低下を防ぐ。
露光装置2にはインターフェース部3からウェハWを受け取るインラインインステーション16、手動でウェハキャリアを搭載する手動搬入搬出ポート17が設けられる。
露光装置2には、さらに、ウェハステージ18にウェハWを送り込む前にウェハWの位置合わせを行うプリアライメント装置19、露光処理前のウェハWをインラインインステーション16が設けられる。
露光装置2には、さらに、手動搬入搬出ポート17からプリアライメント装置19に搬入するウェハ搬送ハンド20、プリアライメント後のウェハWをウェハステージ18に供給するウェハ供給ハンド21が設けられる。
露光装置2には、さらに、露光処理後のウェハWを回収ステーション22まで搬送するウェハ回収ハンド23、回収ステーション22から熱処理装置24へウェハWを搬送するウェハ回収ハンド25等が設けられる。
インラインインステーション16には、オーバーレイ精度を向上するためにレジスト塗布後のウェハWを露光装置2内の空間温度と等しくし、温度差によるウェハWの形状の伸び等の変化を防ぐための不図示のウェハ温度調整手段を備えている。
熱処理装置24には、露光後のウェハWのPEB処理を行うための加熱・冷却機能が備えられる。
また、PEB処理を行うため、熱的に他の処理部と遮断する必要がある。
このため、熱処理装置24は、発熱の問題を考慮して、露光空間に影響の無いように、ウェハWの受け渡しをするロードロック機構を備えたチャンバ24aで囲われ、熱処理装置24と露光される空間とが分離される。
チャンバ24aの内部の雰囲気を調節するための図示されない温度調節装置、さらに、チャンバ24aの内部の雰囲気を置換する図示されない装置を備える。
熱処理装置をウェハの受け渡しをするためのロードロック機構をチャンバで囲う。
さらに、ロードロック機構は、その内部の雰囲気の温度を調整し、必要に応じてその内部の雰囲気を置換する。
次に、図1を参照して、上記の本実施例1の露光装置を有する半導体製造システムにおけるウェハ処理の流れを説明する。
パターンを露光するウェハWがコータ・デベロッパ1に搬入されると、コータ・デベロッパ1のレジスト塗布部5においてウェハWにレジストが塗布される。
その後、加熱部6においてウェハWを加熱してプリベークし、冷却部7でウェハWを冷却する。
冷却されたウェハWはインターフェース部3を介して露光装置2のインラインインステーション16に搬入される。
搬入されたウェハWはインラインインステーション16でウェハWの面内温度を均一、かつ露光空間の温度と等しくなるように温度調節が行われる。
次に、ウェハWはウェハ搬送ハンド20により、プリアライメント装置19へ搬入され、ウェハWの位置合わせが行われる。
プリアライメントされたウェハWはウェハ供給ハンド21により、ウェハステージ18に搬入され、アライメント処理が行われた後、パターンが露光される。
露光が終了したウェハWはウェハ回収ハンド23により、ウェハ回収ステーション22に搬送される。
次にウェハWはウェハ回収ハンド25により、熱処理装置24に搬送される。
次に、熱処理装置24でのPEB処理を説明する。
ウェハ搬入前の熱処理装置24のロードロック内雰囲気温度はロードロック機構を開けた際に露光空間温度に影響を与えないように露光空間内温度と等しくなるように調節される。
ウェハ回収ステーション22からウェハWの搬送が開始されると、露光装置2側のロードロック機構の扉が開き、熱処理装置24上にウェハWが搬入される。
ウェハ回収ハンド25の退避後、露光装置2側の扉は閉められ、PEB処理である加熱・冷却処理が行われる。
PEB処理後、インターフェース部3側の扉が開き、インターフェース部3のウェハ搬送ハンド15によりウェハアウトステーション13へ搬送される。
露光装置2よりインターフェース部3へ搬出されたウェハWはコータ・デベロッパ1の第3の搬送手段であるウェハ搬送ハンド11により現像部8に搬送され、現像処理が行われる。
その後、ウェハWは、加熱処理部9、冷却処理部10を経てコータ・デベロッパ1から搬出される。
以上のように、本実施例1の露光装置2内でPEB処理までを行うことにより、露光終了からPEB処理までの時間が一定となる。
また、インターフェース部3とコータ・デベロッパ1の間でウェハの受渡しを行う専用の第3の搬送手段であるウェハ搬送ハンド11を設ける。
これにより、インターフェース部3のウェハアウトステーション13上や露光装置2の熱処理装置24でウェハが待機状態になることを防止し、全体の処理時間が最短になる。
この結果、現像後のパターンの像性能劣化およびパターン線幅のばらつきを防止する。
次に、図2を参照して、本発明の実施例2の露光装置を有する半導体製造システムを説明する。
本実施例2の露光装置を有する半導体製造システムは基本的に図1の半導体製造システムの構成と同様の構成である。
コータ・デベロッパ26では、本実施例1における第3の搬送手段であるウェハ搬送ハンド11が削除され、熱処理装置33が構成される。
インターフェース部28はコータ・デベロッパ26と露光装置27との間でウェハWの受渡しを行うウェハステーション37、露光装置とウェハWの受渡しを行う搬送ハンド38がそれぞれ1つ構成されている。
本実施例2の露光装置27は、ウェハWに対するレジストの塗布およびウェハWに塗布されたレジストの現像を行う塗布現像装置であるコータ・デベロッパ26との間でウェハWの受け渡しを行うインターフェース部28を有する。
以上の構成により、ウェハWに塗布されたレジストを露光する。
さらに、露光装置27は、ウェハWの露光後かつレジストの現像前のウェハWに塗布されたレジストを加熱処理する熱処置部である熱処理装置33を有する。
さらに、露光装置27の熱処理装置33は、ウェハWに塗布されたレジストを、加熱処理した後に冷却する。
さらに、露光装置27の熱処理装置33は、ロードロック機構を有する。
さらに、露光装置27は、塗布現像装置であるコータ・デベロッパ26との間でウェハWの受け渡しを行うためのインターフェース部28を有する。
このインターフェース部28は、露光前のウェハWを搬入するための第1の搬送手段であるウェハ搬送ハンド43と、熱処理装置33により加熱処理されたウェハWを搬出するための第2の搬送手段であるウェハ搬送ハンド29とを有する、
本実施例2の露光装置27では、本実施例1のPEB処理を行う熱処理装置24、ウェハ回収ハンド25が削除されている。
また、露光装置27には各処理部でのウェハWの処理状況の情報を集めて露光処理終了時期を算出し、PEB処理までの時間が一定かつ最短になるようにコータ・デベロッパへPEB処理の開始時間の指令を行うプロセス制御部47を備える。
また、コータ・デベロッパ26と露光装置27の間ではウェハWの処理状況等の各種情報をやり取りする通信手段51を備える。
次に、図2を参照して、上述の本実施例2の露光装置を有する半導体製造システムにおいてのウェハWの処理の流れを説明する。
パターンを露光するウェハWがコータ・デベロッパ26に搬入されると、コータ・デベロッパ26のレジスト塗布部30においてウェハWにレジストが塗布される。
その後、加熱部31においてウェハWを加熱してプリベークし、冷却部32でウェハWを冷却する。
冷却されたウェハWはインターフェース部28を介して露光装置27のインラインステーション39(IN側)に搬入される。
露光装置27のプロセス制御部47では予め、露光するレイアウト等のプロセス情報からウェハWの露光が終了し、搬出される時期を算出する。
ただし、算出結果は以降の露光処理が滞りなく行われた場合の時期、すなわちデフォルト値となる。
前記搬出時期を基にプロセス制御部47ではPEB処理の開始時期を算出し、通信手段51を介して、コータ・デベロッパ26の制御部26aへ通知する。
搬入されたウェハWはインラインステーション39でウェハWの温度が露光空間の温度と等しくなるように調節される。
次に、ウェハWはウェハ搬送ハンド43により、プリアライメント装置42へ搬入され、ウェハWの位置合わせが行われる。
プリアライメントされたウェハWはウェハ供給ハンド44により、ウェハステージ41に搬入され、アライメント処理が行われた後、所望のパターンが露光される。
露光が終了したウェハWはウェハ回収ハンド46により、ウェハ回収ステーション45に搬送される。
次に、ウェハWはウェハ搬送ハンド43により、インラインステーション39(OUT側)に搬送される。
上記のウェハWの搬入から露光終了までの処理中にリトライ処理が発生した場合、初めにコータ・デベロッパ26へ通知したPEB処理の開始時期では処理が行えない場合がある。
よって、露光装置27の各処理部では、リトライ処理が行われる際にプロセス処理部47へその旨を通知し、プロセス制御部47では受け取った通知を基に再度、PEB処理の開始時期を算出し、コータ・デベロッパ26へ通知する。
露光装置27では、PEB処理の開始時期の再計算、及びコータ・デベロッパ26への通知を繰り返すことにより最適なPEB処理の開始時期の管理を行う。
前述の処理は主に1枚目のウェハの処理について説明したが、2枚目以降の処理について、以下説明する。
1枚目のウェハがウェハ搬送ハンド43によりプリアライメント装置42へ搬入されると同ウェハ搬送ハンド43がインラインステーション(IN側)からウェハを受け取り、再度プリアライメント装置の前へ移動する。
このとき、1枚目のウェハのプリアライメント終了より2枚目のウェハが移動する方が早いので、2枚目のウェハはΔt1[sec]待機することになる。
次に、1枚目のウェハがウェハステージ41へ搬入され、2枚目のウェハのプリアライメントが行われる。
ここでも1枚目のウェハの露光処理終了よりも2枚目のウェハのプリアライメント終了が早いので、2枚目のウェハはウェハ供給ハンド44上でΔt2[sec]待機することになる。
1枚目のウェハの露光処理が終了し、ウェハ回収ハンド46により搬出されると、2枚目のウェハはウェハステージ41へ搬入され露光処理が開始される。
よって、2枚目のウェハの露光終了時期はDefault値から(Δt1+Δt2)[sec]遅延する。
さらに、1枚目のウェハが露光処理等でリトライ処理を行った場合には待機時間が延び(Δt1'+Δt2')[sec]となる。
さらに、2枚目のウェハのいずれかの処理中にリトライ処理が行われた場合には露光終了時間の遅延は(Δt1‘+Δt2’+Δt3)[sec]となる。
露光装置のプロセス制御部47はこの遅延を考慮して再度PEB処理開始時期を算出し、コータ・デベロッパ26の制御部へ通知する。
同様に、3枚目以降のN枚目のウェハは各処理部での待機時間の和ΔT1とN枚目のウェハのリトライ処理による遅延ΔT2を基に随時、PEB処理の開始時期の更新を行う。
なお、各処理部での待機時間はプロセス制御部により各処理の開始時期を管理する等により求められる。
各処理部でのリトライ処理による遅延は各処理部からプロセス制御部47へリトライ処理が行われたことを通信手段51により通知し、プロセス制御部47が、予め処理遅延時間データ等を保持し、それを参照することにより求める。
露光装置27よりインターフェース部28へ搬出されたウェハはコータ・デベロッパ26のウェハ搬送ハンド29により熱処理装置33に搬送され、ここでPEB処理のために再度、加熱された後に冷却される。
この際、コータ・デベロッパ26のウェハ搬送ハンド29は露光装置27より通知されたPEB処理の開始時期に従いインターフェース部28からウェハWを受け取り、熱処理装置33へウェハWを搬送する。
ここで、図2の実施例2の露光装置を有する半導体製造システムではコータ・デベロッパ26に搬送ハンドは1つ設けられるが、インターフェース部28から熱処理装置33へ搬送する専用の図示されない第3の搬送手段である搬送ハンドを設けても良い。
この場合には、現像処理等のPEB処理以外と並列処理し、コータ・デベロッパ26側のスループットの低下を防ぐ。
PEB処理後、ウェハWは現像部34にて現像処理が行われ、加熱処理部35、冷却処理部36を経てコータ・デベロッパ26から搬出される。
以上のように、本実施例2の露光装置2側でPEB処理の開始時期を管理することにより、露光終了からPEB処理までの時間を一定、かつ最短にし、現像後のパターンの像性能劣化およびパターン線幅のばらつきを防止する。
ただし、露光の終了時期はアライメント等のリトライ処理により露光処理中に変化するため、これらの処理が行われた場合には、再度、PEB処理の開始時期を算出し、通知する必要がある。
次に、図3及び図4を参照して、上述の露光装置を用いたデバイス製造方法の実施例を説明する。
図3は、デバイス(ICやLSIなどの半導体チップ、LCD、CCD等)の製造を説明するためのフローチャートである。ここでは、半導体チップの製造方法を例に説明する。
ステップS1(回路設計)では半導体デバイスの回路設計を行う。
ステップS2(マスク製作)では設計した回路パターンに基づいてマスクを製作する。
ステップS3(ウェハ製造)ではシリコン等の材料を用いてウェハを製造する。
ステップS4(ウェハプロセス)は前工程と呼ばれ、マスクとウェハを用いて、上記の露光装置によりリソグラフィ技術を利用してウェハ上に実際の回路を形成する。
ステップS5(組み立て)は、後工程と呼ばれ、ステップS4によって作製されたウェハを用いて半導体チップ化する工程であり、アッセンブリ工程(ダイシング、ボンディング)、パッケージング工程(チップ封入)等の組み立て工程を含む。
ステップS6(検査)では、ステップS5で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行う。
こうした工程を経て半導体デバイスが完成し、それが出荷(ステップS7)される。
図4は、ステップ4の上はプロセスの詳細なフローチャートである。
ステップS11(酸化)では、ウェハの表面を酸化させる。
ステップS12(CVD)では、ウェハの表面に絶縁膜を形成する。
ステップS13(電極形成)では、ウェハに電極を形成する。
ステップS14(イオン打ち込み)では、ウェハにイオンを打ち込む。
ステップS15(レジスト処理)では、ウェハに感光剤を塗布する。
ステップS16(露光)では、露光装置によってマスクの回路パターンをウェハに露光する。
ステップS17(現像)では、露光したウェハを現像する。
ステップS18(エッチング)では、現像したレジスト像以外の部分を削り取る。
ステップS19(レジスト剥離)では、エッチングが済んで不要となったレジストを取り除く。
これらのステップを繰り返し行うことによってウェハ上に多重に回路パターンが形成される。
本発明の実施例1の露光装置を有する半導体製造システムの構成図である。 本発明の実施例2の露光装置を有する半導体製造システムの構成図である。 図1および図2の露光装置を用いたデバイスの製造を説明するためのフローチャートである。 図3に示すフローチャートのステップ4のウェハプロセスの詳細なフローチャートである。
符号の説明
1, 26 コータ・デベロッパ 2, 27 露光装置
3, 28 インターフェース部 4, 29 ウェハ搬送ハンド
5, 30 レジスト塗布部 6, 9, 31, 35 加熱部
7, 10, 32, 36 冷却部 8, 34 現像部
11 ウェハ搬送ハンド
12 ウェハインステーション 13 ウェハアウトステーション
14, 15, 38 ウェハ搬送ハンド
16 インラインインステーション 17, 40 手動搬入搬出ポート部
18, 41 ウェハステージ 19, 42 プリアライメント装置
20, 43 露光装置のウェハ搬送ハンド
21, 44 ウェハ供給ハンド 22, 45 ウェハ回収ステーション
23, 46 ウェハ回収ハンド 24、33 熱処理装置
25 ウェハ回収ハンド2
37 ウェハステーション 39 インラインステーション
47 プロセス制御部

Claims (8)

  1. ウェハに対するレジストの塗布および前記ウェハに塗布されたレジストの現像を行う塗布現像装置との間で前記ウェハの受け渡しを行い、前記ウェハに塗布されたレジストを露光する露光装置であって、
    前記ウェハの露光が終了する第1の時刻に基づき、前記ウェハの露光後かつ前記レジストの現像前に前記塗布現像装置において行われる加熱処理を開始させるべき第2の時刻を算出し、
    前記第2の時刻の情報を前記塗布現像装置に送信する、
    ことを特徴とする露光装置。
  2. ショットレイアウトの情報に基づいて前記第1の時刻を算出する、
    ことを特徴とする請求項1に記載の露光装置。
  3. 前記ウェハの露光のための各処理の開始時刻の情報に基づいて前記第1の時刻を算出する、
    ことを特徴とする請求項1又は2に記載の露光装置。
  4. ウェハに対するレジストの塗布および前記ウェハに塗布されたレジストの現像を行う塗布現像装置との間で前記ウェハの受け渡しを行うインターフェース部を有し、前記ウェハに塗布されたレジストを露光する露光装置であって、
    前記ウェハの露光後かつ前記レジストの現像前の前記ウェハに塗布されたレジストを加熱処理する熱処置部を有する、
    ことを特徴とする露光装置。
  5. 前記熱処置部は、前記ウェハに塗布されたレジストを、加熱処理した後に冷却する、
    ことを特徴とする請求項4に記載の露光装置。
  6. 前記熱処置部は、ロードロック機構を有する、
    ことを特徴とする請求項4又は5に記載の露光装置。

  7. 前記塗布現像装置との間で前記ウェハの受け渡しを行うためのインターフェース部を有し、

    前記インターフェース部は、露光前のウェハを搬入するための第1の搬送手段と、前記熱処理部により加熱処理されたウェハを搬出するための第2の搬送手段とを有する、
    ことを特徴とする請求項4乃至6のいずれかに記載の露光装置。
  8. 請求項1乃至7のいずれかに記載の露光装置を用いてウェハを露光する工程と、
    該露光されたウェハを現像する工程と、
    を有することを特徴とするデバイス製造方法。
JP2007144265A 2007-05-30 2007-05-30 露光装置およびデバイス製造方法 Pending JP2008300578A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007144265A JP2008300578A (ja) 2007-05-30 2007-05-30 露光装置およびデバイス製造方法
US12/126,713 US20080299500A1 (en) 2007-05-30 2008-05-23 Exposure apparatus and device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007144265A JP2008300578A (ja) 2007-05-30 2007-05-30 露光装置およびデバイス製造方法

Publications (1)

Publication Number Publication Date
JP2008300578A true JP2008300578A (ja) 2008-12-11

Family

ID=40088666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007144265A Pending JP2008300578A (ja) 2007-05-30 2007-05-30 露光装置およびデバイス製造方法

Country Status (2)

Country Link
US (1) US20080299500A1 (ja)
JP (1) JP2008300578A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049053A (ja) * 2007-08-14 2009-03-05 Dainippon Screen Mfg Co Ltd 基板処理システム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129927A (ja) * 2008-11-28 2010-06-10 Renesas Electronics Corp 半導体装置の製造方法及びプログラム
KR20150132506A (ko) * 2013-03-15 2015-11-25 어플라이드 머티어리얼스, 인코포레이티드 소형 배치 기판 핸들링 시스템을 위한 온도 제어 시스템 및 방법
JP7350114B2 (ja) * 2022-03-03 2023-09-25 株式会社Screenホールディングス 基板処理装置および基板処理方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005189A (ja) * 1999-06-23 2001-01-12 Nec Corp 現像方法、及び、現像装置
JP2002057100A (ja) * 2000-05-31 2002-02-22 Canon Inc 露光装置、コートデベロップ装置、デバイス製造システム、デバイス製造方法、半導体製造工場および露光装置の保守方法
JP2002083756A (ja) * 2000-09-06 2002-03-22 Canon Inc 基板温調装置
JP2003115446A (ja) * 2001-10-05 2003-04-18 Tokyo Electron Ltd 処理方法及び処理装置
JP2005101018A (ja) * 2001-02-19 2005-04-14 Nikon Corp 露光システム、露光装置及びデバイス製造方法
JP2005259767A (ja) * 2004-03-09 2005-09-22 Toshiba Corp 半導体製造システム
JP2005294460A (ja) * 2004-03-31 2005-10-20 Tokyo Electron Ltd 塗布、現像装置
JP2006222398A (ja) * 2005-02-14 2006-08-24 Tokyo Electron Ltd 塗布、現像装置及び塗布、現像方法
JP2006287181A (ja) * 2005-01-28 2006-10-19 E-Beam Corp 基板処理装置及び基板処理方法
JP2007088485A (ja) * 2001-12-25 2007-04-05 Tokyo Electron Ltd 基板処理装置及び基板処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849602A (en) * 1995-01-13 1998-12-15 Tokyo Electron Limited Resist processing process
JP2006024715A (ja) * 2004-07-07 2006-01-26 Toshiba Corp リソグラフィー装置およびパターン形成方法
US7679714B2 (en) * 2006-10-12 2010-03-16 Asml Netherlands B.V. Lithographic apparatus, combination of lithographic apparatus and processing module, and device manufacturing method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005189A (ja) * 1999-06-23 2001-01-12 Nec Corp 現像方法、及び、現像装置
JP2002057100A (ja) * 2000-05-31 2002-02-22 Canon Inc 露光装置、コートデベロップ装置、デバイス製造システム、デバイス製造方法、半導体製造工場および露光装置の保守方法
JP2002083756A (ja) * 2000-09-06 2002-03-22 Canon Inc 基板温調装置
JP2005101018A (ja) * 2001-02-19 2005-04-14 Nikon Corp 露光システム、露光装置及びデバイス製造方法
JP2003115446A (ja) * 2001-10-05 2003-04-18 Tokyo Electron Ltd 処理方法及び処理装置
JP2007088485A (ja) * 2001-12-25 2007-04-05 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2005259767A (ja) * 2004-03-09 2005-09-22 Toshiba Corp 半導体製造システム
JP2005294460A (ja) * 2004-03-31 2005-10-20 Tokyo Electron Ltd 塗布、現像装置
JP2006287181A (ja) * 2005-01-28 2006-10-19 E-Beam Corp 基板処理装置及び基板処理方法
JP2006222398A (ja) * 2005-02-14 2006-08-24 Tokyo Electron Ltd 塗布、現像装置及び塗布、現像方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049053A (ja) * 2007-08-14 2009-03-05 Dainippon Screen Mfg Co Ltd 基板処理システム
US8746171B2 (en) 2007-08-14 2014-06-10 Dainippon Screen Mfg. Co., Ltd. Substrate treating system

Also Published As

Publication number Publication date
US20080299500A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
JP3870182B2 (ja) 露光装置及びデバイス製造方法
KR101935713B1 (ko) 리소그래피 장치, 리소그래피 시스템 및 물품의 제조 방법
JP2005340828A (ja) リソグラフィ装置およびデバイス製造方法
JPH10303115A (ja) 露光装置およびデバイス製造方法
JP2008300578A (ja) 露光装置およびデバイス製造方法
JP2005294460A (ja) 塗布、現像装置
JP2829909B2 (ja) レジスト処理方法及びレジスト処理装置
JP6157573B2 (ja) パターン形成装置、塗布現像装置、それらを用いた基板搬送方法およびデバイスの製造方法
JPH07142356A (ja) レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム
JP4492875B2 (ja) 基板処理システム及び基板処理方法
JP2005317686A (ja) レジスト処理方法およびレジスト処理装置
US20110086313A1 (en) Method and system of manufacturing semiconductor device
JP2010118557A (ja) 露光装置、基板処理装置、リソグラフィーシステムおよびデバイス製造方法
KR100663343B1 (ko) 독립형 시스템을 채택하는 포토리쏘그라피 장비를 사용하여 포토레지스트 패턴을 형성하는 사진공정
TWI804574B (zh) 基板處理裝置
JP2002208548A (ja) レジストパターン形成方法
CN217238601U (zh) 整合式涂布显影装置
TW480575B (en) Use of RTA furnace for photoresist baking
JP2009076579A (ja) 物体処理システム、物体処理方法、露光装置、露光方法、塗布現像装置、塗布現像方法及びデバイス製造方法
JP4121770B2 (ja) フォトマスク製造用べーキング装置
JP2006319367A (ja) 露光装置及びデバイス製造方法
JP2013016704A (ja) パターン形成装置、塗布現像装置、それらを用いた基板搬送方法およびデバイスの製造方法
KR20230059876A (ko) 포토리소그래피 장치용 처리 블록 및 이를 이용한 포토리소그래피 장치
JP2005209900A (ja) 半導体露光装置
JP2023039759A (ja) 処理装置、搬送方法及び物品の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090406

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925