JP2001005189A - 現像方法、及び、現像装置 - Google Patents

現像方法、及び、現像装置

Info

Publication number
JP2001005189A
JP2001005189A JP11176207A JP17620799A JP2001005189A JP 2001005189 A JP2001005189 A JP 2001005189A JP 11176207 A JP11176207 A JP 11176207A JP 17620799 A JP17620799 A JP 17620799A JP 2001005189 A JP2001005189 A JP 2001005189A
Authority
JP
Japan
Prior art keywords
resist
peb
unit
time
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11176207A
Other languages
English (en)
Inventor
Hiroshi Yoshino
宏 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11176207A priority Critical patent/JP2001005189A/ja
Publication of JP2001005189A publication Critical patent/JP2001005189A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

(57)【要約】 【課題】 レジストを高い精度でパターニングする。 【解決手段】 PEBユニット20は、基板上に形成さ
れ、所定のパターンで露光されたレジストにPEB(露
光後ベーク)処理を施す。クーリングユニット30は、
PEB処理を施されたレジストをクーリングしてレジス
トの化学反応を抑制する。現像ユニット40は、クーリ
ング処理を施されたレジストを現像する。PEB前待機
時間調整ユニット60は、PEB処理を施された所定枚
数のレジストがPEB処理後の処理を順次施され、且つ
放置されることのないように、PEB処理後に行われる
処理の終了時刻からPEB処理の開始時刻を算出して、
PEBユニット20にセットする。PEBユニット20
は、露光後待機ユニット10から基板を搬送された後、
上記開始時刻にPEB処理を開始する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、レジストの現像方
法、及び、現像装置に関する。
【0002】
【従来の技術】半導体装置の製造工程では、半導体基板
又は半導体基板上に形成された被処理膜の所定領域に所
定の処理を施すために、被処理膜上にレジストを形成す
る。そして、このレジストを所定のパターンで露光して
現像することによって、レジストをパターニングする。
その後、パターニングされたレジストをマスクとして、
被処理膜の所定領域に所定の処理を施す。半導体装置の
製造では、複数の半導体基板を処理する。このため、各
工程での処理時間の違い等から、ある工程を終了した半
導体基板が、次の処理を直ちに施されない場合がある。
【0003】上記レジストに化学増幅系レジストを用い
た場合、露光した部分の化学反応を促進するために、露
光したレジストを熱処理する露光後ベーク(PEB;Po
st Exposure Bake)が行われる。レジストの化学反応が
起きた部分は、現像によって除去されたり、残ったりす
る。即ち、化学増幅系レジストのパターニング精度は、
化学反応の進行を高い精度で制御することによって、向
上することができる。従って、半導体基板毎にレジスト
のパターニング精度を一定にするためには、上記PEB
処理の時間を一定にしなければならない。
【0004】従来の技術(従来技術1)では、例えば、
図4に示すように構成された現像装置を用いて、所定の
パターンで露光されたレジストにPEB処理を施して現
像している。具体的には、例えば搬送ユニット150
は、図4中の矢印で示す順番で、各処理を施された半導
体基板を各ユニットに搬送する。
【0005】始めに、露光待機ユニット110に収容さ
れている、露光処理を施された半導体基板がPEBユニ
ット120に搬送される。PEBユニット120では、
搬入された半導体基板上のレジストが所定温度でベーキ
ングされ、クーリングユニット130では、レジストの
化学反応を抑制するために、レジストがクーリングされ
る。その後、半導体基板は現像ユニット140に搬入さ
れ、現像処理を施されることによってレジストがパター
ニングされる。
【0006】例えば、以上の処理を行うために、1つの
搬送アームを使用した場合、各プロセスの処理時間を調
整しなければならない。このため、PEBユニット12
0に半導体基板を搬入してから直ちに、あるいは一定時
間経過した後、PEB処理を行う。その後、PEBユニ
ット120内のホットプレートが有するピン上に半導体
基板を待機させて時間を調整している。
【0007】上記以外にも、レジストを露光した後、P
EB処理を施して現像を行う技術は、特開平4−239
721号公報、特開平8−255750号公報、及び、
特公平10−2829909号公報に開示されている。
特開平4−239721号公報に開示されている技術で
は、所定のパターンで露光されたレジストにPEB処理
を施した半導体基板を、一旦レシーバ兼バッファー部に
収容し、その後現像を行っている。
【0008】特開平8−255750号公報に開示され
ている技術では、PEB処理前に半導体基板の待機時間
を設けている。そして、PEB処理前の待機時間とPE
B処理の時間とを足した時間が、他の処理を施す装置内
に半導体基板が収容されている時間以上となるように、
上記待機時間を設定している。
【0009】特公平10−2829909号公報に開示
されている技術では、各処理毎に同一処理を行うユニッ
トが、ユニット1、ユニット2、ユニット3、・・・、
ユニットnと複数設けられている。そして、PEB処理
を含む各処理を終了した半導体基板を、次の処理を施す
ユニットに順次搬送して、レジストを現像している。
【0010】
【発明が解決しようとする課題】しかし、上記した技術
には、それぞれ以下に示すような問題がある。従来技術
1では、PEB処理後に、半導体基板をホットプレート
のピン上に待機させている。しかし、半導体基板をホッ
トプレートのピン上に待機させている間は、レジスト
(半導体基板)の温度はあまり低下しない。即ち、実質
的にPEB処理を続けているのと同じである。
【0011】図5は、PEB処理後の上記待機時間によ
って、現像されたレジストの寸法がどのように変化する
かを示している。図5に示すように、上記待機時間に依
存して現像されたレジストの寸法が変化し、最大で20
%程度変化する。従って、従来技術1の技術で、PEB
処理後の上記待機時間が、半導体基板毎に変化した場合
は、現像されたレジストの寸法を半導体基板毎に一定に
保つことができないという問題がある。結果として、製
造される半導体装置の歩留まりが低下したり、半導体装
置の動作信頼性が低下するという問題がある。
【0012】特開平4−239721号公報に開示され
ている技術では、レジストにPEB処理を施した後、半
導体基板を収容するレシーバ兼バッファー部内の温度等
は、全く考慮されていない。PEB処理を施されたレジ
ストは、所定の温度まで加熱されている。このため、P
EB処理後のレジストに何の処理も施さないと、余熱で
レジストの化学反応がさらに進行する場合がある。即
ち、現像されたレジストの寸法が半導体基板毎に大きく
変化してしまう場合がある。この場合も、結果として、
製造される半導体装置の歩留まりが低下するという問題
がある。
【0013】特開平8−255750号公報に開示され
ている技術では、半導体基板がPEB処理装置内に収容
される時間を予め設定している。このため、実際に必要
な収容時間が予め設定された収容時間より短くても、途
中で設定を変えることができない。結果として、現像処
理のスループットが低下する場合がある。
【0014】特公平10−2829909号公報に開示
されている技術では、各処理毎に多数のユニットが設置
されているため、半導体基板を待機させることなく、順
次処理することができる。しかし、各処理の処理時間や
各ユニットでの半導体基板の収容時間等については全く
考慮されていないため、設置するユニットの数が、非常
に多くなってしまう虞がある。即ち、装置全体が大型化
したり、装置の設置面積が広くなったりしてしまうとい
う問題がある。
【0015】従って、本発明は、製造される半導体装置
の高い歩留まりを実現可能な現像方法を提供することを
目的とする。また、本発明は、高い動作信頼性を有する
半導体装置を製造可能な現像装置を提供することを目的
とする。さらに、本発明は、レジストを高い精度で現像
可能な現像方法、及び、現像装置を提供することを目的
とする。
【0016】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の観点にかかる現像方法は、基板上に
形成され、所定のパターンで露光されたレジストに施す
熱処理の開始時刻を、該熱処理後に行われる処理の終了
時刻に応じて設定する開始時刻設定工程と、前記開始時
刻に、露光された前記レジストへの熱処理を開始し、所
定時間、該レジストに熱処理を施す熱処理工程と、前記
熱処理工程後に行われ、熱処理を施された前記レジスト
を現像する現像工程と、を備えることを特徴とする。
【0017】この発明によれば、熱処理後に行われる処
理の終了時刻に応じて、熱処理の開始時刻を設定するの
で、複数のレジストに熱処理を施す場合、熱処理後の基
板の待機時間等が最小限となるように熱処理の開始時刻
を設定することができる。このように熱処理の開始時刻
を設定することによって、現像されたレジストの寸法変
動等を最小限に抑えることができ、高い動作信頼性を有
する半導体装置を製造することができる。
【0018】前記開始時刻設定工程は、熱処理を施され
た所定枚数の前記レジストが、前記熱処理工程後の処理
を順次施され、かつ、放置されるレジストが存在しない
ように、前記熱処理の開始時刻を設定する工程を備えて
もよい。前記熱処理工程と前記現像工程との間に、熱処
理を施された前記レジストをクーリングするクーリング
工程をさらに備えてもよい。
【0019】本発明の第2の観点にかかる現像装置は、
基板上に形成され、所定のパターンで露光されたレジス
トに施す熱処理の開始時刻を、該熱処理後に行われる処
理の終了時刻に応じて設定する開始時刻設定手段と、前
記開始時刻に、露光された前記レジストへの熱処理を開
始し、所定時間、該レジストに熱処理を施す熱処理手段
と、前記熱処理後に、熱処理を施された前記レジストを
現像する現像手段と、を備えることを特徴とする。
【0020】この発明によっても、熱処理後に行われる
処理の終了時刻に応じて、熱処理の開始時刻を設定する
ので、複数のレジストに熱処理を施す場合、熱処理後の
基板の待機時間等が最小限となるように熱処理の開始時
刻を設定することができる。このように熱処理の開始時
刻を設定することによって、現像されたレジストの寸法
変動等を最小限に抑えることができ、高い動作信頼性を
有する半導体装置を製造することができる。
【0021】前記開始時刻設定手段は、前記熱処理の開
始時刻を、該熱処理後に行われる処理の終了時刻から算
出して設定してもよい。前記開始時刻設定手段は、熱処
理を施された所定枚数の前記レジストが、前記熱処理後
の処理を順次施され、かつ、放置されるレジストが存在
しないように、前記熱処理の開始時刻を設定してもよ
い。前記熱処理と前記現像処理との間に、熱処理を施さ
れた前記レジストをクーリングするクーリング手段をさ
らに備えてもよい。前記レジストは、化学増幅系レジス
トであってもよい。
【0022】
【発明の実施の形態】次に、本発明の実施の形態にかか
る現像装置について図面を参照して説明する。なお、現
像対象であるレジストは、半導体基板上に形成され、所
定のパターンで露光された化学増幅系レジストである。
上記現像装置は、例えば図1に示すように、露光後待機
ユニット10と、PEB(露光後ベーク)ユニット20
と、クーリングユニット30と、現像ユニット40と、
搬送ユニット50と、PEB前待機時間調整ユニット6
0と、から構成されている。
【0023】露光後待機ユニット10は、恒温槽等を備
え、表面のレジストを所定のパターンで露光された複数
の半導体基板を収容する。なお、露光後待機ユニット1
0は、露光されたレジストの化学反応が実質的に進まな
いように、恒温槽の温度を設定する。また、露光後待機
ユニット10は、露光された半導体基板を収容している
場合、現像対象の半導体基板が待機中であることを示す
待機信号を搬送ユニット50に出力する。
【0024】PEBユニット20は、半導体基板を保持
するピンを有するホットプレート等を備え、露光された
レジストをベーキングする。このベーキングによってレ
ジストの化学反応が促進される。レジストの化学反応が
起こった部分が、後の現像処理で可溶になったり、不溶
になったりする。なお、レジストの種類によって化学反
応が異なるため、PEBユニット20には、例えば表1
に示すような、レジストの種類、ベーキング温度、及
び、ベーキング時間等をそれぞれ対応付けたベークデー
タが予めセットされている。PEBユニット20は、こ
のベークデータに基づいてレジストをベーキングする。
また、PEBユニット20は、PEB処理を終了する
と、PEB処理が終了したことを示すPEB終了信号を
搬送ユニット50に出力する。
【0025】
【表1】
【0026】クーリングユニット30は、PEB処理を
施されたレジストの温度を下げて、レジストの化学反応
が進行するのを抑制する。なお、レジストの種類によっ
て上記ベーキング処理が異なるため、クーリングユニッ
ト30には、レジストの種類と、クーリング時間とを対
応付けた、表1と同様のクーリングデータが予めセット
されている。クーリングユニット30は、このクーリン
グデータに基づいてレジストをクーリングする。また、
クーリングユニット30は、クーリング処理を終了する
と、クーリング処理を終了したことを示すクーリング終
了信号を搬送ユニット50に出力する。
【0027】現像ユニット40は、レジストを現像する
ことによって、レジストをパターニングする。なお、レ
ジストの種類によって現像液の種類が異なる。即ち、レ
ジストの種類によって現像にかかる時間が異なる。この
ため、現像ユニット40には、レジストの種類、現像液
の種類、及び、現像時間等をそれぞれ対応付けた、表1
と同様の現像データが予めセットされている。そして、
現像ユニット40は、この現像データに基づいてレジス
トを現像する。また、現像ユニット40は、現像処理が
終了すると、現像処理が終了したことを示す現像終了信
号を搬送ユニット50に出力する。
【0028】搬送ユニット50は、半導体基板を搬送す
るためのアーム等を備えている。搬送ユニット50は、
上記各ユニットからそれぞれ出力された信号(待機信
号、PEB終了信号、クーリング終了信号、及び、現像
終了信号)に応答して、半導体基板を搬送する。なお、
搬送ユニット50が半導体基板を搬送する順番は、露光
後待機ユニット10、PEBユニット20、クーリング
ユニット30、現像ユニット40の順であり、図1中で
は矢印で半導体基板の流れを示している。
【0029】PEB前待機時間調整ユニット60は、コ
ンピュータ等から構成されており、後述するようにし
て、PEBユニット20でPEB処理を開始する時刻
(PEB開始時刻)を算出する。また、PEB前待機時
間調整ユニット60は、算出したPEB開始時刻をPE
Bユニット20に設定する。なお、PEB開始時刻は、
現像装置内で定義された時刻であって、実際の時刻(時
間)と一致する必要はない。
【0030】次に、PEB前待機時間調整ユニット60
が上記PEB開始時刻を求める際の、上記現像装置の動
作について説明する。始めに、現像装置の使用者が、こ
れから現像処理を施すレジストのデータ(レジストデー
タ)を、ネットワークを介して、又は、直接PEB前待
機時間調整ユニット60に入力する。なお、レジストデ
ータは、例えば、レジストの種類や処理枚数等を示すデ
ータである。PEB前待機時間調整ユニット60は、入
力されたレジストデータを露光後待機ユニット10、P
EBユニット20、クーリングユニット30、及び、現
像ユニット40に出力する。
【0031】露光後待機ユニット10は、レジストデー
タの入力に応答して、恒温槽内を所定温度に設定する。
PEBユニット20、クーリングユニット30、及び、
現像ユニット40は、レジストデータの入力に応答し
て、予めセットされたデータ(ベークデータ、クーリン
グデータ、及び、現像データ)から、各プロセスに要す
る時間(処理時間)を取り出す。そして、上記各ユニッ
トは、取り出した処理時間をPEB前待機時間調整ユニ
ット60に出力する。
【0032】PEB前待機時間調整ユニット60は、上
記各ユニットから入力された処理時間、及び、半導体基
板の搬送時間から、PEB処理後に行われる各プロセス
の終了時刻(又は、開始時刻)を算出する。具体的に
は、例えば、PEB前待機時間調整ユニット60は、P
EB処理後のプロセスを最も効率よく行うことができる
ように、上記終了時刻を算出する。即ち、PEB前待機
時間調整ユニット60は、PEB処理後の各プロセス
で、処理されるのを待機している半導体基板が発生しな
いような終了時刻を算出する。なお、上記処理時間は、
半導体基板がユニット内の所定位置に配置されてから、
処理を施された半導体基板が搬送ユニット50のアーム
等に装着されるまでの時間である。また、上記搬送時間
は、搬送ユニット50のアーム等が、処理を施された半
導体基板をユニット内で装着してから、次のユニット内
の所定位置に半導体基板を配置するまでの時間である。
そして、この搬送時間は、現像装置の大きさ等から予め
決定されている。また、各終了時刻は、例えば1枚目の
レジストに対する一番最後の処理(現像処理)の終了時
を基準として算出される。
【0033】続いて、PEB前待機時間調整ユニット6
0は、PEBユニット20から半導体基板を搬出する搬
出時刻を、上記終了時刻から算出する。そして、PEB
前待機時間調整ユニット60は、上記搬出時刻からPE
B処理にかかる時間を減算して、PEB処理の開始時刻
(PEB開始時刻)を算出する。PEB前待機時間調整
ユニット60は、以上のようにして算出したPEB開始
時刻をPEBユニット20に出力して設定する。このよ
うに、PEB処理前の待機時間ではなく、PEB処理の
開始時刻を設定することによって、同一処理を施す場合
でも、PEB処理後に行われるプロセスの状況に応じて
PEB処理前の待機時間を自由に変更することができ
る。
【0034】また、PEB処理前に待機時間を設けるこ
とによって、PEB処理後は直ちに半導体基板をクーリ
ングユニット20に搬送することができる。以下に、具
体例によって、PEB開始時刻を求める際の現像装置の
動作を示す。なお、PEBユニット20、クーリングユ
ニット30、及び、現像ユニット40には、それぞれ表
2、表3、表4に示すデータが予めセットされていると
する。
【0035】
【表2】
【0036】
【表3】
【0037】
【表4】
【0038】始めに、現像装置の使用者が、これから3
枚のレジストBを現像するということを示すレジストデ
ータをPEB前待機時間調整ユニット60に入力する。
PEB前待機時間調整ユニット60は、入力されたレジ
ストデータを露光後待機ユニット10、PEBユニット
20、クーリングユニット30、及び、現像ユニット4
0に出力する。PEBユニット20、クーリングユニッ
ト30、及び、現像ユニット40は、レジストデータ
(レジストB、3枚)の入力に応答して、予めセットさ
れたデータ(表2、表3、表4)から、各プロセスに要
する時間(処理時間)を取り出す。具体的には、PEB
ユニット20は10分、クーリングユニット30は5
分、現像ユニット40は15分、をそれぞれ取り出す。
そして、各ユニットは、取り出した処理時間をPEB前
待機時間調整ユニット60に出力する。
【0039】PEB前待機時間調整ユニット60は、上
記処理時間、及び、半導体基板の搬送時間から、PEB
処理後に行われる各プロセスの終了時刻を算出する。な
お、各ユニット間での半導体基板の搬送時間は、それぞ
れ1分であるとする。各プロセスの終了時刻を算出する
際、PEB前待機時間調整ユニット60は、例えば最も
時間の長い処理を行うユニットで、常にレジストを処理
できるような時刻を算出する。この具体例では、現像処
理が最も長いので、PEB前待機時間調整ユニット60
は、現像ユニット40で常に現像処理が行われているよ
うな時刻を算出する。このようにすると、PEB処理後
に不必要な半導体基板の待機時間をなくすことができ、
放置される半導体基板が存在しないようにすることがで
きる。
【0040】上記したように、現像対象のレジストは3
枚であるので、各レジストに対する各処理が終了するタ
イミングは、図2に示すようになる。なお、図2中で
は、理解を容易にするために、3枚のレジストBをレジ
ストB1、レジストB2、レジストB3と示している。
また、各処理は、レジストB1、レジストB2、レジス
トB3の順番で行われる。図2に示すように、レジスト
B1に対する現像終了時(f)がレジストB2に対する
現像開始時(s)となるように、レジストB1及びレジ
ストB2に対する現像処理の終了時刻を算出する。即
ち、現像ユニット40では、搬出されるレジストB1と
入れ違いに、レジストB2が搬入されるような現像処理
の終了時刻を算出する。なお、各終了時刻は、レジスト
B1に対する現像終了時刻を基準として算出される。
【0041】上記と同様にして、レジストB2に対する
現像終了時(f)がレジストB3に対する現像開始時
(s)となるように、レジストB3に対する現像処理の
終了時刻を算出する。上記したように、現像処理の処理
時間は15分であるので、レジストB1に対する現像終
了時刻を基準(0分)とすると、レジストB2、レジス
トB3のそれぞれに対する現像終了時刻は、+15分、
+30分となる。以上のようにして現像終了時刻を算出
した後、PEB前待機時間調整ユニット60は、上記現
像終了時刻から各処理時間及び搬送時間を減算して、ク
ーリング処理及びベーキング処理の終了時刻を算出す
る。
【0042】上記現像終了時刻から現像処理の処理時間
及び搬送時間を減算すると、レジストB1,B2,B3
に対するクーリング終了時刻は、それぞれ−16分、−
1分、+14分となる。また、クーリング処理の処理時
間は5分であるので、レジストB1,B2,B3に対す
るベーキング終了時刻は、それぞれ−22分、−7分、
+8分となる。以上のようにして、各処理の終了時刻を
算出した後、PEB前待機時間調整ユニット60は、上
記ベーキング終了時刻(PEBユニット20から半導体
基板を搬出する搬出時刻)から、PEB処理の処理時間
を減算して、各レジストに対するPEB開始時刻を算出
する。
【0043】上記したように、ベーキング処理の処理時
間は10分であるので、レジストB1,B2,B3に対
するPEB開始時刻は、それぞれ−32分、−17分、
−2分となる。そして、PEB前待機時間調整ユニット
60は、算出したPEB開始時刻をPEBユニット20
に出力して設定する。以上のようにして算出された時刻
を表5に示す。
【0044】
【表5】
【0045】以上のようにして各レジストに対するPE
B開始時間を設定することによって、PEB処理後に半
導体基板を放置することなく、複数のレジストに次々と
各処理を施すことができる。
【0046】次に、以上のようにしてPEB開始時刻を
設定された後の、上記現像装置の動作について説明す
る。始めに、露光処理を施された半導体基板が順次、図
示せぬ搬送アーム等によって露光後待機ユニット10に
搬入される。露光処理を施された半導体基板が搬入され
ると、露光後待機ユニット10は、搬送ユニット50に
待機信号を出力する。搬送ユニット50は、入力された
待機信号に応答して、露光後待機ユニット10内の半導
体基板をPEBユニット20に搬送する。そして、搬送
ユニット50は、PEBユニット20内のホットプレー
トに備えられたピン上に半導体基板を載置する。
【0047】PEBユニット20は、PEB開始時刻に
なるまで半導体基板をホットプレートのピン上に待機さ
せ、PEB開始時刻にPEB処理を開始する。なお、P
EB処理を施す前では、レジストは加熱されておらず、
半導体基板の温度上昇も小さいため、実効的な熱処理と
しては無視することができる。そして、PEBユニット
20は、PEB処理が終了すると、搬送ユニット50に
PEB終了信号を出力する。
【0048】搬送ユニット50は、PEB終了信号の入
力に応答して、半導体基板をPEBユニット20からク
ーリングユニット30に搬送する。なお、上記したよう
に、PEB前待機時間調整ユニット60は、PEB処理
後のプロセスを最も効率よく行うことができるように、
PEBユニット20からの半導体基板の搬出時刻を算出
している。このため、搬送ユニット50は、PEB処理
後、半導体基板を直ちにクーリングユニット30に搬送
することができる。クーリングユニット30は、半導体
基板が搬入された後、直ちにクーリング処理を開始す
る。そして、所定のクーリング処理が終了すると、クー
リングユニット30は、搬送ユニット50にクーリング
終了信号を出力する。
【0049】搬送ユニット50は、クーリング終了信号
の入力に応答して、半導体基板をクーリングユニット3
0から現像ユニット40に搬送する。現像ユニット40
は、半導体基板が搬入された後、直ちに現像処理を開始
する。そして、所定の現像処理が終了すると、現像ユニ
ット40は、搬送ユニット50に現像終了信号を出力す
る。搬送ユニット50は、現像終了信号の入力に応答し
て、半導体基板を現像ユニット40から現像装置外の所
定位置に搬出する。
【0050】なお、以上の説明では、1枚の半導体基板
に注目して現像装置の動作を説明したが、上記動作は、
現像対象である半導体基板に対して、順次行われる。図
3は、実際にPEB処理前に半導体基板を待機させた場
合、この待機時間によって現像されたレジストの寸法が
どのように変動するかを示している。なお、図3に示す
結果は、例として以下のような条件で、レジストの形
成、露光、及び、現像を行った場合の結果である。現像
対象であるレジストは、KrFエキシマレーザ露光用レ
ジストであるAPEX−E(シプレイ・ファーイースト
株式会社製)である。上記レジストを半導体基板上にス
ピン塗布した後、90℃、60秒のプリベークを行って
レジストを形成した。
【0051】次に、KrFエキシマレーザ露光装置を用
いて、所定のパターンで露光した後、90℃、90秒の
PEB処理を行った。その後、現像液としてMF−32
1(シプレイ・ファーイースト株式会社製)を用い、6
0秒間の現像処理を行い、110℃、240秒間の脱水
ベークを行った。また、上記PEB処理から現像処理ま
でを、図1と同様の現像装置で行った。以上のようにし
てレジストの形成、露光、及び、現像を行った結果、図
3に示すように、PEB前の待機時間によらず、安定し
てレジストをパターニングすることができた。
【0052】従って、以上に示したように、PEB処理
の前に待機時間を設け、PEB処理後のプロセスを連続
的に行うことによって、レジストを高い精度でパターニ
ングすることができる。結果として、製造される半導体
装置の高い動作信頼性や、高い歩留まりを実現すること
ができる。また、上記したように、PEBの開始時間
を、PEB後のプロセスに要する時間から求め、PEB
前の待機時間を自由に変えることができるので、処理対
象の半導体基板を放置することなく、各プロセスを順次
施すことができ、スループットの低下を抑えることがで
きる。
【0053】さらに、PEBの開始時間を、PEB後の
プロセスに要する時間から求め、PEB前の待機時間を
自由に変えることができるので、各ユニットや搬送アー
ム等は必要最低限だけ設ければよく、装置のコストや設
置面積を抑えることができる。なお、上記現像方法は、
化学増幅系レジストだけでなく、上記したように露光さ
れた後にベーキング処理を施されるレジストに適用可能
である。
【0054】
【発明の効果】以上の説明から明らかなように、本発明
によって、熱処理を施したレジストに、熱処理後に行わ
れる処理を次々と施すことができる。このため、熱処理
後に生じるレジストの寸法が変動するのを防止すること
ができる。従って、高い動作信頼性を有する半導体装置
を製造することができる。また、本発明によって、低コ
ストでレジストを現像可能な現像方法を提供し、簡単な
構成でレジストを現像可能な現像装置を提供することが
できる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる現像装置の構成図
である。
【図2】3枚のレジストにそれぞれ施される各処理の終
了タイミングを示す図である。
【図3】本発明の現像方法を適用した場合の、PEB
(露光後ベーク)前の待機時間と、レジストのパターニ
ング寸法との関係を示す図である。
【図4】従来の現像装置の構成例を示す図である。
【図5】従来の方法でレジストを現像した場合の、PE
B(露光後ベーク)前の待機時間と、レジストのパター
ニング寸法との関係を示す図である。
【符号の説明】
10 露光後待機ユニット 20 PEBユニット 30 クーリングユニット 40 現像ユニット 50 搬送ユニット 60 PEB前待機時間調整ユニット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/027 H01L 21/30 569F Fターム(参考) 2H025 AA00 AB16 AC08 AD01 AD03 BE00 BE10 BG00 CC20 FA03 FA12 FA15 FA29 2H096 AA25 BA20 EA05 FA01 FA10 GA02 GA29 GB01 GB07 HA01 JA03 5F046 CD01 CD05 LA14 LA18

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】基板上に形成され、所定のパターンで露光
    されたレジストに施す熱処理の開始時刻を、該熱処理後
    に行われる処理の終了時刻に応じて設定する開始時刻設
    定工程と、 前記開始時刻に、露光された前記レジストへの熱処理を
    開始し、所定時間、該レジストに熱処理を施す熱処理工
    程と、 前記熱処理工程後に行われ、熱処理を施された前記レジ
    ストを現像する現像工程と、 を備えることを特徴とする現像方法。
  2. 【請求項2】前記開始時刻設定工程は、熱処理を施され
    た所定枚数の前記レジストが、前記熱処理工程後の処理
    を順次施され、かつ、放置されるレジストが存在しない
    ように、前記熱処理の開始時刻を設定する工程を備え
    る、ことを特徴とする請求項1に記載の現像方法。
  3. 【請求項3】前記熱処理工程と前記現像工程との間に、
    熱処理を施された前記レジストをクーリングするクーリ
    ング工程をさらに備える、ことを特徴とする請求項1又
    は2に記載の現像方法。
  4. 【請求項4】基板上に形成され、所定のパターンで露光
    されたレジストに施す熱処理の開始時刻を、該熱処理後
    に行われる処理の終了時刻に応じて設定する開始時刻設
    定手段と、 前記開始時刻に、露光された前記レジストへの熱処理を
    開始し、所定時間、該レジストに熱処理を施す熱処理手
    段と、 前記熱処理後に、熱処理を施された前記レジストを現像
    する現像手段と、 を備えることを特徴とする現像装置。
  5. 【請求項5】前記開始時刻設定手段は、前記熱処理の開
    始時刻を、該熱処理後に行われる処理の終了時刻から算
    出して設定する、ことを特徴とする請求項4に記載の現
    像装置。
  6. 【請求項6】前記開始時刻設定手段は、熱処理を施され
    た所定枚数の前記レジストが、前記熱処理後の処理を順
    次施され、かつ、放置されるレジストが存在しないよう
    に、前記熱処理の開始時刻を設定する、ことを特徴とす
    る請求項5に記載の現像装置。
  7. 【請求項7】前記熱処理と前記現像処理との間に、熱処
    理を施された前記レジストをクーリングするクーリング
    手段をさらに備える、ことを特徴とする請求項4乃至6
    の何れか1項に記載の現像装置。
  8. 【請求項8】前記レジストは、化学増幅系レジストであ
    る、ことを特徴とする請求項4乃至7の何れか1項に記
    載の現像装置。
JP11176207A 1999-06-23 1999-06-23 現像方法、及び、現像装置 Pending JP2001005189A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11176207A JP2001005189A (ja) 1999-06-23 1999-06-23 現像方法、及び、現像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11176207A JP2001005189A (ja) 1999-06-23 1999-06-23 現像方法、及び、現像装置

Publications (1)

Publication Number Publication Date
JP2001005189A true JP2001005189A (ja) 2001-01-12

Family

ID=16009504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11176207A Pending JP2001005189A (ja) 1999-06-23 1999-06-23 現像方法、及び、現像装置

Country Status (1)

Country Link
JP (1) JP2001005189A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081117A (ja) * 2005-09-14 2007-03-29 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2008098635A (ja) * 2006-10-12 2008-04-24 Asml Netherlands Bv リソグラフィ装置、リソグラフィ装置とプロセシングモジュールとの組合せ、及び、デバイス製造方法
KR100859340B1 (ko) * 2007-07-27 2008-09-19 세메스 주식회사 포토리소그래피 공정 수행 방법
JP2008300578A (ja) * 2007-05-30 2008-12-11 Canon Inc 露光装置およびデバイス製造方法
JP2010109102A (ja) * 2008-10-29 2010-05-13 Sanyo Electric Co Ltd 半導体装置の製造方法及び基板処理装置
JP2011215590A (ja) * 2010-01-20 2011-10-27 Fujifilm Corp 硬化膜の製造方法、感光性樹脂組成物、硬化膜、有機el表示装置、及び、液晶表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081117A (ja) * 2005-09-14 2007-03-29 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
US8460476B2 (en) 2005-09-14 2013-06-11 Sokudo Co., Ltd Apparatus for and method of processing substrate subjected to exposure process
JP2008098635A (ja) * 2006-10-12 2008-04-24 Asml Netherlands Bv リソグラフィ装置、リソグラフィ装置とプロセシングモジュールとの組合せ、及び、デバイス製造方法
JP2008300578A (ja) * 2007-05-30 2008-12-11 Canon Inc 露光装置およびデバイス製造方法
KR100859340B1 (ko) * 2007-07-27 2008-09-19 세메스 주식회사 포토리소그래피 공정 수행 방법
JP2010109102A (ja) * 2008-10-29 2010-05-13 Sanyo Electric Co Ltd 半導体装置の製造方法及び基板処理装置
JP2011215590A (ja) * 2010-01-20 2011-10-27 Fujifilm Corp 硬化膜の製造方法、感光性樹脂組成物、硬化膜、有機el表示装置、及び、液晶表示装置

Similar Documents

Publication Publication Date Title
JP4654120B2 (ja) 塗布、現像装置及び塗布、現像方法並びにコンピュータプログラム
JP6405290B2 (ja) 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体
JP2002184671A (ja) 基板処理システム及び基板処理方法
KR20080046577A (ko) 도포·현상 장치 및 기판 반송 방법, 및 컴퓨터 프로그램
US6022672A (en) Method of manufacturing semiconductors having improved temperature control
JP2001005189A (ja) 現像方法、及び、現像装置
JP3593496B2 (ja) 塗布現像処理装置
JPH0529302B2 (ja)
JP4894674B2 (ja) 塗布、現像装置及び塗布、現像方法並びに記憶媒体
US20100291491A1 (en) Resist pattern slimming treatment method
JP2004356560A (ja) 基板搬送方法
TWI820283B (zh) 基板處理裝置、基板處理方法及記憶媒體
JP3504822B2 (ja) 基板処理装置および基板処理用露光装置
JPH0470754A (ja) 露光方法および装置
JP2016040631A (ja) パターン形成装置、塗布現像装置、それらを用いた基板搬送方法およびデバイスの製造方法
JP3695677B2 (ja) 基板処理方法および装置
TWI804574B (zh) 基板處理裝置
JP2002208548A (ja) レジストパターン形成方法
JP2005317686A (ja) レジスト処理方法およびレジスト処理装置
JP3793063B2 (ja) 処理方法及び処理装置
JP4121770B2 (ja) フォトマスク製造用べーキング装置
WO2004081995A1 (en) Method and system to compensate for scanner system timing variability in a semiconductor wafer fabrication system
JP4328516B2 (ja) レジストパターンの形成方法及び加熱処理装置
JP4777232B2 (ja) 基板の処理方法、基板の処理システム及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体
KR20060109128A (ko) 회전하는 플레이트를 갖춘 베이크 장비