JP2008205738A

JP2008205738A - 演算増幅器

Info

Publication number: JP2008205738A
Application number: JP2007038477A
Authority: JP
Inventors: Kazuhiro Takatori; 和宏高鳥
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2007-02-19
Filing date: 2007-02-19
Publication date: 2008-09-04

Abstract

【課題】入力差動電圧が所定値を超えるとき、スルーレートを加速させてパルス応答速度をさらに高速化させる。
【解決手段】正転入力端子ＩＮ＋および反転入力端子ＩＮ−に接続された差動入力回路（Ｑ１，Ｑ２，Ｉ１〜Ｉ３）と、該差動入力回路の正転入力端子と反転入力端子に入力する入力差動電圧の極性と大きさに応じた電流の吐き出し／吸い込みを行う出力回路（Ｑ３〜Ｑ６，Ｒ１，Ｒ２，Ｖ１）と、該出力回路の電流吐き出し／電流吸い込みに応じて充電／放電が行われるコンデンサＣｃとを備える。これに、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧より所定値以上高くなると、コンデンサＣｃに対して追加の吐き出し電流を供給する吐き出し電流追加回路（ＱＡ２，ＱＡ３，ＱＡ５，ＱＡ７）と、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧より所定値以上低くなると、コンデンサＣｃに対して追加の吸い込み電流を供給する吸い込み電流追加回路（ＱＡ１，ＱＡ４，ＱＡ６，ＱＡ８）とを設ける。
【選択図】図１

Description

本発明は、高レベルのパルス信号が入力する際に高スルーレートを実現した演算増幅器に関するものである。

図６に従来例の演算増幅器２０の構成を示す。Ｑ１，Ｑ２，Ｑ５，Ｑ６はＰＮＰトランジスタ、Ｑ３，Ｑ４はＮＰＮトランジスタ、Ｒ１，Ｒ２は抵抗、Ｃｃはコンデンサ、Ｉ１，Ｉ２，Ｉ３は電流源（Ｉ１＝Ｉ２＝Ｉ３）、Ｖ１は電圧源、Ｘ１はバッファである。Ｖ＋およびＶ−はそれぞれ第１電源および第２電源、ＩＮ＋は正転入力端子、ＩＮ−は反転入力端子、ＯＵＴは出力端子である。

トランジスタＱ１，Ｑ２と電流源Ｉ３は差動入力回路を構成する。トランジスタＱ３，Ｑ４は電圧Ｖ１で固定バイアスされたベース接地回路であり、前記差動入力回路の出力信号で駆動され、カレントミラー回路（ミラー比＝１）を構成するＱ５，Ｑ６と共に出力回路を構成する。抵抗Ｒ１，Ｒ２は負荷用、コンデンサＣｃは位相補償用である。

この演算増幅器２０を、図２に示すように、反転入力端子ＩＮ−を出力端子ＯＵＴに接続してボルテージホロワ回路を構成し、正転入力端子ＩＮ＋に、低電圧ＶＬと高電圧ＶＨの間で変化するパルス信号Ｓ１を入力させたときの動作を説明する。

最初、パルス信号Ｓ１が低電圧ＶＬの時は、両入力端子ＩＮ＋とＩＮ−は同電圧（＝ＶＬ）である。次に、正転入力端子ＩＮ＋に高電圧ＶＨが任意の傾斜をもって印加されると、トランジスタＱ２がオフ状態となり、トランジスタＱ１がオン状態となり、電流源Ｉ３の全電流がトランジスタＱ１のコレクタに流れる。一方、トランジスタＱ２のコレクタ電流はゼロとなる。このとき、電流源Ｉ１のノードＮ１の電圧は＋Ｖ方向に上昇し、電流源Ｉ２のノードＮ２の電圧は−Ｖ方向に下降する。

よって、ベース接地回路のトランジスタＱ３のベース・エミッタ間電圧Ｖ_ＢＥ３は増加し、トランジスタＱ４のベース・エミッタ間電圧Ｖ_ＢＥ４は減少し、結果として電流源Ｉ２の電流Ｉ２は、トランジスタＱ５とＱ６によって構成されたカレントミラー回路によってミラーされ、トランジスタＱ６のコレクタに流れる。一方、トランジスタＱ４は相補の動作によりそのコレクタ電流はゼロである。

ここで、電流源Ｉ１，Ｉ２，Ｉ３については、前記したようにＩ１＝Ｉ２＝Ｉ３であるので、結果として、ノードＮ３には電流はＩ３が吐き出されることなる。よって、ノードＮ３において、トランジスタＱ６のコレクタ電流Ｉ３とトランジスタＱ４のコレクタ電流ゼロのインピーダンス変換により、ノードＮ３の電圧は上昇する。ノードＮ３と出力端子ＯＵＴとの間はバッファＸ１が接続されているので、最終的には、本演算増幅器２０の出力端子ＯＵＴの電圧は、入力端子ＩＮ＋と同じ高電圧ＶＨになる。

この間、ノードＮ３の電圧と出力端子ＯＵＴの電圧の変化は傾斜を持ち、スルーレートＳＲは、電流Ｉ３がコンデンサＣｃを充電する次の式で定義される。
ＳＲ＝Ｉ３／Ｃｃ (1)
なお、この種の演算増幅器は、例えば特許文献１にも記載されている。
実開平５−５９９４６号公報

ところが、図６に示した従来の演算増幅器２０の回路では、パルス応答速度は（１）式で示されるように、電流Ｉ３で規定されるスルーレートによって制限されるという問題があった。

本発明の目的は、正転入力端子と反転入力端子との間に印加する入力差動電圧が所定値を超えるとき、スルーレートを加速させ、従来では制限されていたパルス応答速度をさらに高速化できるようにした演算増幅器を提供することである。

上記目的を達成するために、請求項１にかかる発明の演算増幅器は、正転入力端子および反転入力端子に接続され、前記正転入力端子の電圧が前記反転入力端子の電圧より高くなるとき第１の極性の信号を出力し、前記正転入力端子の電圧が前記反転入力端子の電圧より低くなるとき前記第１の極性と反対の第２の極性の信号を出力する差動入力回路と、該差動入力回路から前記第１の極性の信号が出力するとき前記第１の極性の信号に応じた大きさの電流を吐き出し、前記差動入力回路から前記第２の極性の信号が出力するとき前記第２の極性の信号に応じた大きさの電流を吸い込む出力回路と、該出力回路の電流吐き出し／電流吸い込みに応じて充電／放電が行われるコンデンサとを備えた演算増幅回路において、前記正転入力端子の電圧が前記反転入力端子の電圧より所定値以上高くなるとき、前記コンデンサに対して追加の吐き出し電流を供給する吐き出し電流追加回路と、前記正転入力端子の電圧が前記反転入力端子の電圧より所定値以上低くなるとき、前記コンデンサに対して追加の吸い込み電流を供給する吸い込み電流追加回路と、を設けたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の演算増幅器において、前記吐き出し電流追加回路は、前記正転入力端子の電圧が前記反転入力端子の電圧より所定値以上高くなったとき検出信号を出力する第１の検出部と、該第１の検出部が検出信号を出力したとき動作する第１のカレントミラー回路とからなり、該第１のカレントミラー回路から前記吐き出し電流が供給され、前記吸い込み電流追加回路は、前記正転入力端子の電圧が前記反転入力端子の電圧より所定値以上低くなったとき検出信号を出力する第２の検出部と、該第１の検出部が検出信号を出力したとき動作する第２のカレントミラー回路とからなり、該第２のカレントミラー回路から前記吸い込み電流が供給される、ことを特徴とする。
請求項３にかかる発明は、請求項１に記載の演算増幅器において、前記吐き出し電流追加回路は、前記正転入力端子にベース又はゲートが接続された第１の極性の第２のトランジスタと、前記反転入力端子にベース又はゲートが接続された第２の極性の第３のトランジスタと、前記第２のトランジスタおよび前記第３のトランジスタと直列接続された第２の極性の第５のトランジスタと、該第５のトランジスタとカレントミラー接続され、前記吐き出し電流を供給する第２の極性の第７のトランジスタとからなり、前記吸い込み電流追加回路は、前記反転入力端子にベース又はゲートが接続された第１の極性の第１のトランジスタと、前記正転入力端子にベース又はゲートが接続された第２の極性の第４のトランジスタと、前記第１のトランジスタおよび前記第４のトランジスタと直列接続された第１の極性の第６のトランジスタと、該第６のトランジスタとカレントミラー接続され、前記吸い込み電流を供給する第１の極性の第８のトランジスタとからなる、ことを特徴とする。

本発明によれば、正転入力端子と反転入力端子との間に印加する入力差動電圧が所定値を超えるとスルーレートが増大するので、高速動作させることが可能となる。また、高速動作時は消費電流が増大するものの、それ以外では従来と同様に動作し、このとき消費する電流が従来と同じである。

図１は本発明の実施例の演算増幅器１０の構成を示す回路図である。Ｑ１，Ｑ２，Ｑ５，Ｑ６，ＱＡ３，ＱＡ４，ＱＡ５，ＱＡ７はＰＮＰトランジスタ、Ｑ３，Ｑ４，ＱＡ１，ＱＡ２，ＱＡ６，ＱＡ８はＮＰＮトランジスタ、Ｒ１，Ｒ２，ＲＡ１，ＲＡ２，ＲＡ３，ＲＡ４は抵抗、Ｃｃはコンデンサ、Ｉ１，Ｉ２，Ｉ３は電流源（Ｉ１＝Ｉ２＝Ｉ３）、Ｖ１は電圧源、Ｘ１はバッファである。Ｖ＋およびＶ−はそれぞれ第１電源および第２電源、ＩＮ＋は正転入力端子、ＩＮ−は反転入力端子、ＯＵＴは出力端子である。トランジスタＱ５とＱ６、ＱＡ５とＱＡ７、ＱＡ６とＱＡ８は、それぞれカレントミラー回路を構成する。

なお、本実施例では、請求項の差動入力回路は、トランジスタＱ１，Ｑ２、電流源Ｉ１，Ｉ２，Ｉ３により構成されている。また、請求項の出力回路は、トランジスタＱ３〜Ｑ６と電圧源Ｖ１と抵抗Ｒ１，Ｒ２により構成されている。また、請求項の吐き出し電流追加回路は、トランジスタＱＡ２，ＱＡ３と抵抗ＲＡ１からなる検出部と、トランジスタＱＡ５，ＱＡ７と抵抗ＲＡ３からなるカレントミラー回路により構成されている。また、請求項の吸い込み電流追加回路は、トランジスタＱＡ１，ＱＡ４と抵抗ＲＡ２からなる検出部と、トランジスタＱＡ６，ＱＡ８と抵抗ＲＡ４からなるカレントミラー回路（ミラー比＝１）により構成されている。

本実施例の演算増幅器１０は、図６の演算増幅器２０に対して、上記した吐き出し電流追加回路と、吸い込み電流追加回路を追加接続したものである。これらの回路を接続することで、図６の演算増幅器２０で電流Ｉ３のみがコンデンサＣｃを充電する式(１)で定義されたスルーレートの傾斜をより急峻にし、高速応答化を実現できる。

さて、電流源について、前記したように、Ｉ１＝Ｉ２＝Ｉ３が成立している。よって、正転入力端子ＩＮ＋の電圧と反転入力端子ＩＮ−の電圧が同一のときは、トランジスタＱ１，Ｑ２，Ｑ４，Ｑ６に流れる電流は、全て等しく、Ｉ３／２となり、コンデンサＣｃには電流は流れない。

この演算増幅器１０を、図２に示すように、反転入力端子ＩＮ−を出力端子ＯＵＴに接続してボルテージホロワ回路を構成し、正転入力端子ＩＮ＋に、低電圧ＶＬと高電圧ＶＨの間で変化するパルス信号Ｓ１を入力させたときの動作を説明する。

最初、両入力端子ＩＮ＋とＩＮ−は同じ低電圧ＶＬである。次に、正転入力端子ＩＮ＋に高電圧ＶＨが任意の傾斜をもって印加されると、トランジスタＱ２がオフ状態となり、Ｑ１がオン状態となり、電流源Ｉ３の全電流がトランジスタＱ１のコレクタに流れる。一方、トランジスタＱ２のコレクタ電流はゼロとなる。トランジスタＱ１のコレクタ電流Ｉ３は電流源Ｉ１の電流Ｉ１と等しいため、ベース接地回路のトランジスタＱ４に対して電流の引き込みが発生しない。逆に、トランジスタＱ２のコレクタ電流はゼロであるため、ベース接地回路のトランジスタＱ３のエミッタ電流は、電流源Ｉ２の電流Ｉ２（＝Ｉ３）となる。この電流Ｉ３は、ベース接地で構成されたカレントミラー回路によってミラーされ、トランジスタＱ６に流れる。

そして、図３で示すように、入力端子ＩＮ＋と入力端子ＩＮ−の端子間の入力差動電圧ΔＶＩＮが、
ΔＶＩＮ≧Ｖ_ＢＥＡ２＋Ｖ_ＢＥＡ３ (2)
になる（Ｖ_ＢＥＡ２はトランジスタＱＡ２のベース・エミッタ間電圧、Ｖ_ＢＥＡ３はトランジスＱＡ３のベース・エミッタ間電圧）と、トランジスタＱＡ２，ＱＡ３がオン状態になる。トランジスタＱＡ１、ＱＡ４がオフ状態のままである。このときオン状態のトランジスタＱＡ２、ＱＡ３に流れる電流Ｉａは、
Ｉａ＝｛ΔＶＩＮ−（Ｖ_ＢＥＡ２＋Ｖ_ＢＥＡ３）｝／ＲＡ１ (3)
となる。この電流ＩａはトランジスタＱＡ５，ＱＡ７のカレントミラー回路によりトランジスタＡＱ７側にミラーされ、ノードＮ３で電流Ｉ３に加算されて、コンデンサＣｃに供給される。

よって、このときのスルーレートＳＲは、
ＳＲ＝（Ｉ３＋Ｉａ）／Ｃｃ (4)
で表される。この式(4)のスルーレートは、前記した式(1)のスルーレートに比較して、Ｉａ／Ｃｃ分だけ高くなることが分かる。

このように、本実施例の演算増幅器１０は、入力差動電圧ΔＶＩＮが所定値以上になると出力電流が増大して高速動作を行うが、トランジスタＱＡ２，ＱＡ３がオンしない通常動作時に流れる電流の総計は、図６に示した演算増幅器２０の動作時に流れる電流の総計と全く同じである。また、小振幅信号のパルス動作やアナログ動作を実施させるときは、図６に示した演算増幅器２０と全く同様に、安定的に動作する。

図３に図１、図６の演算増幅器１０，２０の応答波形を、図４に同演算増幅器１０，２０のコンデンサＣｃに供給される電流の変化を示す。図３では、入力電圧ＶＩＮ＋を点線で、図１の演算増幅器１０の出力電圧ＶＯＵＴを実線で、図６の演算増幅器２０の出力電圧ＶＯＵＴを破線で示した。図４では図１の演算増幅器１０のコンデンサＣｃに供給される電流を実線で、図６の演算増幅器２０のコンデンサＣｃに供給される電流を破線で示した。

本実施例の演算増幅器１０では、コンデンサＣｃに供給される電流は、入力電圧ＶＩＮ＋が低電圧ＶＬのときはゼロであるが、時刻ｔ１で入力電圧ＶＩＮ＋が高電圧ＶＨに向けて立ち上がると増大を開始し、電流Ｉ３になる。さらに、時刻ｔ２に至るとトランジスタＱＡ２，ＱＡ３がオンして、コンデンサＣｃに供給される電流は「Ｉ３＋Ｉａ」に増大し、出力電圧ＶＯＵＴが高電圧ＶＨに近づく時刻ｔ３でトランジスタＱＡ２，ＱＡ３がオフして電流Ｉ３に戻り、この後の時刻ｔ４で電流はゼロに戻る。入力電圧ＶＩＮ＋が低電圧ＶＬに向けて立ち下がる時は、今度は上記と逆の動作となり、コンデンサＣｃの電荷が放電される。このときは、トランジスタＱＡ１，ＱＡ４、ＱＡ８が途中で一時的にオン状態となり、トランジスタＱＡ８による吸い込み電流を追加して、コンデンサＣｃの放電電流を一時的に増大させる。

図５に、図２のようにボルテージホロワ接続したときの演算増幅器１０，２０の応答特性のシミュレーション結果を示す。(a)は図１の本実施例の演算増幅器１０、(b)は図６の従来の演算増幅器２０についてである。いずれも、演算増幅器１０，２０の電圧増幅度Ｇｖ＝１、抵抗ＲＴ＝５０Ω、抵抗ＲＬ＝１５０Ω、コンデンサＣＬ＝１０ｐＦの条件である。(a)の応答特性が(b)に比べて高速応答を示していることが確認できる。

なお、以上説明した実施例は本発明の一例であり、種々変形が可能である。例えば、図１で示したトランジスタの導電型（ＰＮＰ，ＮＰＮ）は反対にすることができることは勿論である。また、バイポーラトランジスタに代えて電界効果トランジスタを使用することもできる。また、差動入力回路や出力回路には別の構成の回路を使用することができる。

本発明の１つの実施例の演算増幅器の回路図である。本実施例および従来例の演算増幅器をボルテージホロワとして構成した回路図である。本実施例および従来例の演算増幅器を図２のボルテージホロワで動作させたときの応答特性図である。本実施例および従来例の演算増幅器を図２のボルテージホロワで動作させたときのコンデンサＣｃに流れる電流の特性図である。本実施例および従来例の演算増幅器のシミュレーション結果の応答特性図である。従来の演算増幅器の回路図である。

符号の説明

１０，２０：演算増幅器

Claims

正転入力端子および反転入力端子に接続され、前記正転入力端子の電圧が前記反転入力端子の電圧より高くなるとき第１の極性の信号を出力し、前記正転入力端子の電圧が前記反転入力端子の電圧より低くなるとき前記第１の極性と反対の第２の極性の信号を出力する差動入力回路と、該差動入力回路から前記第１の極性の信号が出力するとき前記第１の極性の信号に応じた大きさの電流を吐き出し、前記差動入力回路から前記第２の極性の信号が出力するとき前記第２の極性の信号に応じた大きさの電流を吸い込む出力回路と、該出力回路の電流吐き出し／電流吸い込みに応じて充電／放電が行われるコンデンサとを備えた演算増幅回路において、
前記正転入力端子の電圧が前記反転入力端子の電圧より所定値以上高くなるとき、前記コンデンサに対して追加の吐き出し電流を供給する吐き出し電流追加回路と、
前記正転入力端子の電圧が前記反転入力端子の電圧より所定値以上低くなるとき、前記コンデンサに対して追加の吸い込み電流を供給する吸い込み電流追加回路と、
を設けたことを特徴とする演算増幅器。
請求項１に記載の演算増幅器において、
前記吐き出し電流追加回路は、前記正転入力端子の電圧が前記反転入力端子の電圧より所定値以上高くなったとき検出信号を出力する第１の検出部と、該第１の検出部が検出信号を出力したとき動作する第１のカレントミラー回路とからなり、該第１のカレントミラー回路から前記吐き出し電流が供給され、
前記吸い込み電流追加回路は、前記正転入力端子の電圧が前記反転入力端子の電圧より所定値以上低くなったとき検出信号を出力する第２の検出部と、該第１の検出部が検出信号を出力したとき動作する第２のカレントミラー回路とからなり、該第２のカレントミラー回路から前記吸い込み電流が供給される、
ことを特徴とする演算増幅器。
請求項１に記載の演算増幅器において、
前記吐き出し電流追加回路は、前記正転入力端子にベース又はゲートが接続された第１の極性の第２のトランジスタと、前記反転入力端子にベース又はゲートが接続された第２の極性の第３のトランジスタと、前記第２のトランジスタおよび前記第３のトランジスタと直列接続された第２の極性の第５のトランジスタと、該第５のトランジスタとカレントミラー接続され、前記吐き出し電流を供給する第２の極性の第７のトランジスタとからなり、
前記吸い込み電流追加回路は、前記反転入力端子にベース又はゲートが接続された第１の極性の第１のトランジスタと、前記正転入力端子にベース又はゲートが接続された第２の極性の第４のトランジスタと、前記第１のトランジスタおよび前記第４のトランジスタと直列接続された第１の極性の第６のトランジスタと、該第６のトランジスタとカレントミラー接続され、前記吸い込み電流を供給する第１の極性の第８のトランジスタとからなる、
ことを特徴とする演算増幅器。