JP4768653B2

JP4768653B2 - 演算増幅器

Info

Publication number: JP4768653B2
Application number: JP2007068159A
Authority: JP
Inventors: 和宏高鳥
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2007-03-16
Filing date: 2007-03-16
Publication date: 2011-09-07
Anticipated expiration: 2027-03-16
Also published as: JP2008235963A

Description

本発明は、高レベルのパルス信号が入力する際に高スルーレートを実現した演算増幅器に関するものである。

図６に従来例の二重差動入力型の演算増幅器２０の構成を示す。Ｑ１，Ｑ２，Ｑ８，Ｑ９，Ｑ１０はＮＰＮトランジスタ、Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７はＰＮＰトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４は抵抗、Ｃｃはコンデンサ、Ｉ１，Ｉ２は電流源（電流値Ｉ１＝Ｉ２）、Ｄ１，Ｄ２，Ｄ３，Ｄ４はダイオード、Ｘ１はバッファである。Ｖ＋およびＶ−はそれぞれ第１電源および第２電源、ＩＮ＋は正転入力端子、ＩＮ−は反転入力端子、ＯＵＴは出力端子である。

この演算増幅器２０を、図２に示すように、反転入力端子ＩＮ−を出力端子ＯＵＴに接続してボルテージホロワ回路を構成し、正転入力端子ＩＮ＋に、低電圧ＶＬと高電圧ＶＨの間で変化するパルス信号Ｓ１を入力させたときの動作を説明する。

最初、パルス信号Ｓ１が低電圧ＶＬの時は、両入力端子ＩＮ＋とＩＮ−は同電圧（＝ＶＬ）である。次に、正転入力端子ＩＮ＋に高電圧ＶＨが任意の傾斜をもって印加されると、トランジスタＱ２，Ｑ３がオン状態となり、トランジスタＱ１，Ｑ４がオフ状態となり、電流源Ｉ１の電流Ｉ１がトランジスタＱ２のコレクタに流れ、電流源Ｉ２の電流Ｉ２がトランジスタＱ３のコレクタに流れる。よって、カレントミラー回路を構成するトランジスタＱ５〜Ｑ７にその電流Ｉ１が流れ、カレントミラー回路を構成するトランジスタＱ８〜Ｑ１０には電流が流れないので、電流Ｉ１がコンデンサＣｃに充電されて、電圧Ｖｐが上昇し、出力端子ＯＵＴの電圧ＶＯＵＴ（＝−ＶＩＮ）も上昇する。そして、ＶＩＮ＋＝ＶＩＮ−＝ＶＨになると、充電が完了する。図３にこのときの電圧ＶＩＮ＋とＶＯＵＴ（＝−ＶＩＮ）の波形を、図４に電流Ｉ１の波形を示した。

なお、パルス信号Ｓ１が高電圧ＶＨから低電圧ＶＬに変化する際は、トランジスタＱ８〜Ｑ１０に電流Ｉ２が流れ、この電流Ｉ２がコンデンサＣｃの放電電流となって、電圧Ｖｐが低下し、出力端子ＯＵＴの電圧ＶＯＵＴ（＝−ＶＩＮ）も低下する。

以上の遷移時、出力電圧ＶＯＵＴ（＝−ＶＩＮ）の変化は傾斜をもち、スルーレートＳＲは、電流Ｉ１がコンデンサＣｃを充電し、又は電流Ｉ２がコンデンサＣｃの電荷を放電する次の式で定義される。
ＳＲ＝Ｉ１／Ｃｃ
＝Ｉ２／Ｃｃ (1)

すなわち、図６に示した従来例の演算増幅器２０の回路では、パルス応答速度は（１）式で示されるように、電流Ｉ１で規定されるスルーレートによって制限されるという問題があった。

一方、特許文献１には、スルーレート増大回路が提案されている。このスルーレート増大回路は、差動入力電圧がある値より大きくなったとき、演算増幅器の動作電流を増大させるものである。
特開平６−１１２７３７号公報

ところが、上記特許文献１に記載の回路は、そのスルーレート増大回路が本来の演算増幅器に対する別の回路として構成されており、多数の回路素子を必要とし、回路構成が複雑化するという問題がある。

本発明の目的は、少ない付加回路でスルーレートを増大できるようにした演算増幅器を提供することである。

上記目的を達成するために、請求項１にかかる発明は、正転入力端子と反転入力端子にベースがそれぞれ接続されエミッタが第１の電流源に接続される第１の極性の第１および第２のトランジスタからなる第１の差動入力回路と、前記正転入力端子と前記反転入力端子にベースがそれぞれ接続されエミッタが第２の電流源に接続される第２の極性の第３および第４のトランジスタからなる第２の差動入力回路と、前記第１の差動入力回路の前記正転入力端子に接続された前記第２のトランジスタのコレクタ電流、又は前記第２の差動入力回路の前記反転入力端子に接続された前記第３のトランジスタのコレクタ電流をミラーして出力する第１のカレントミラー回路と、前記第２の差動入力回路の前記正転入力端子に接続された前記第４のトランジスタのコレクタ電流、又は前記第１の差動入力回路の前記反転入力端子に接続された前記第１のトランジスタのコレクタ電流をミラーして出力する第２のカレントミラー回路と、前記第１のカレントミラー回路の出力電流が吐き出し電流として供給され、前記第２のカレントミラー回路の出力電流が吸い込み電流として供給されるコンデンサと、前記正転入力端子の電圧が前記反転入力端子の電圧より所定以上高くなるとき、前記第１のカレントミラー回路の出力電流を増大させる吐き出し電流追加回路と、前記正転入力端子の電圧が前記反転入力端子の電圧より所定以上低くなるとき、前記第２のカレントミラー回路の出力電流を増大させる吸い込み電流追加回路と、を備え、前記吐き出し電流追加回路は、前記第２のトランジスタにベースが共通接続された第１の極性の第５のトランジスタと、前記第３のトランジスタにベースが共通接続されエミッタが前記第５のトランジスタのエミッタに接続された第２の極性の第６のトランジスタとからなり、前記第５又は第６のトランジスタのコレクタ電流が前記第１のカレントミラー回路の基準側電流として追加され、前記吸い込み電流追加回路は、前記第１のトランジスタにベースが共通接続された第１の極性の第７のトランジスタと、前記第４のトランジスタにベースが共通接続されエミッタが前記第７のトランジスタのエミッタに接続された第２の極性の第８のトランジスタとからなり、前記第７又は第８のコレクタ電流が前記第２のカレントミラー回路の基準側電流として追加される、ことを特徴とする。
請求項２にかかる発明は、請求項１に記載の発明において、前記各トランジスタを電界効果トランジスタに置き換え、前記ベースをゲート、前記コレクタをドレイン、前記エミッタをソースに、それぞれ置き換えたことを特徴とする。

本発明によれば、二重差動入力型の演算増幅器に対して、簡単な回路、例えばわずか４個のトランジスタを追加するのみで、入力差動電圧が所定値、例えば２Ｖ_ＢＥより高くなるとスルーレートが増大するので、少ない付加回路で所定以上のレベルの入力に対してスルーレート増大を実現させることができ、高速動作させることができる。また、入力差動電圧が所定値未満のときは、従来と同様に動作し、消費電流が増大することはない。

図１は本発明の実施例の二重差動入力型の演算増幅器１０の構成を示す回路である。Ｑ１，Ｑ２，Ｑ８，Ｑ９，Ｑ１０、ＱＡ１，ＱＡ２はＮＰＮトランジスタ、Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，ＱＡ３，ＱＡ４はＰＮＰトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４は抵抗、Ｃｃはコンデンサ、Ｉ１，Ｉ２は電流源（電流値Ｉ１＝Ｉ２）、Ｄ１，Ｄ２，Ｄ３，Ｄ４はダイオード、Ｘ１はバッファである。Ｖ＋およびＶ−はそれぞれ第１電源および第２電源、ＩＮ＋は正転入力端子、ＩＮ−は反転入力端子、ＯＵＴは出力端子である。

請求項との関係では、トランジスタＱ１，Ｑ２と電流源Ｉ１は第１の差動入力回路を構成し、トランジスタＱ３，Ｑ４と電流源Ｉ２は第２の差動入力回路を構成する。また、トランジスタＱ５〜Ｑ７はウイルソン型の第１のカレントミラー回路（ミラー比＝１）を構成し、トランジスタＱ８〜Ｑ１０はウイルソン型の第２のカレントミラー回路（ミラー比＝１）を構成する。また、トランジスタＱＡ２、ＱＡ３，ＱＡ１，ＱＡ４は、それぞれ第５、第６、第７、第８のトランジスタを構成する。

本実施例の演算増幅器１０は、図６の演算増幅器２０に対して、トランジスタＱＡ１〜ＱＡ４を追加接続したものである。そして、トランジスタＱＡ１，ＱＡ４のエミッタが共通接続され、トランジスタＱＡ２，ＱＡ３のエミッタが共通接続されている。また、トランジスタＱＡ１，ＱＡ３のベースは反転入力端子ＩＮ−に接続され、トランジスタＱＡ２，ＱＡ４のベースは正転入力端子ＩＮ＋に接続されている。また、トランジスタＱＡ１のコレクタは電源Ｖ＋に、トランジスタＱＡ２のコレクタはトランジスタＱ２のコレクタに、トランジスタＱＡ３のコレクタは電源Ｖ−に、トランジスタＱＡ４のコレクタはトランジスタＱ４のコレクタに、それぞれ接続されている。

さて、この演算増幅器１０を、図２に示すように、反転入力端子ＩＮ−を出力端子ＯＵＴに接続してボルテージホロワ回路を構成し、正転入力端子ＩＮ＋に、低電圧ＶＬと高電圧ＶＨの間で変化するパルス信号Ｓ１を入力させたときの動作を説明する。

最初、パルス信号Ｓ１が低電圧ＶＬの時は、両入力端子ＩＮ＋とＩＮ−は同電圧（＝ＶＬ）である。次に、正転入力端子ＩＮ＋に高電圧ＶＨが任意の傾斜をもって印加されると、トランジスタＱ２，Ｑ３がオン状態となり、トランジスタＱ１，Ｑ４がオフ状態となり電流源Ｉ１の電流Ｉ１がトランジスタＱ２のコレクタに流れ、電流源Ｉ２の電流Ｉ２がトランジスタＱ３のコレクタに流れる。よって、第１のカレントミラー回路のトランジスタＱ５〜Ｑ７に電流Ｉ１が流れ、この電流Ｉ１が吐き出し電流となってコンデンサＣｃに供給されて電圧Ｖｐが上昇し、出力端子ＯＵＴの電圧ＶＯＵＴ（＝−ＶＩＮ）も上昇する。

そして、入力端子ＩＮ＋と入力端子ＩＮ−の端子間の入力差動電圧ΔＶＩＮが、
ΔＶＩＮ≧Ｖ_{ＢＥＱＡ２}＋Ｖ_{ＢＥＱＡ３}＝２Ｖ_ＢＥ (2)
になると、トランジスタＱＡ２，ＱＡ３がオン状態になる。Ｖ_{ＢＥＱＡ２}，Ｖ_{ＢＥＱＡ３}はトランジスタＱＡ２，ＱＡ３のベース・エミッタ間電圧である。このとき、トランジスタＱＡ２のコレクタに流れる電流Ｉ_ＣＱＡ２は、
Ｉ_ＣＱＡ２＝Ｉ_ＳＱＡ２ｅｘｐ（ΔＶＩＮ／２）／Ｖ_Ｔ (3)
である。Ｉ_ＳＱＡ２はトランジスタＱＡ２の飽和電流、Ｖ_Ｔはサーマル電圧（＝ｋＴ／ｑ）である。トランジスタＱＡ３のコレクタにも同じ電流が流れる。

以上から、第１のカレントミラー回路（トランジスタＱ５〜Ｑ７）にはＩ_ＣＱＡ２が基準側電流として追加されるので、トランジスタＱ７のコレクタ電流は、「Ｉ１＋Ｉ_ＣＱＡ２」となり、電流Ｉ_ＣＱＡ２分だけ増大する。したがって、このときのスルーレートは、
ＳＲ＝（Ｉ１＋Ｉ_ＣＱＡ２）／Ｃｃ (4)
となり、前記した式(1)のスルーレートに比較して、Ｉ_ＣＱＡ２／Ｃｃ分だけ高くなる。そして、入力端子ＩＮ＋と入力端子ＩＮ−の端子間の入力差動電圧ΔＶＩＮが、
ΔＶＩＮ＜Ｖ_{ＢＥＱＡ２}＋Ｖ_{ＢＥＱＡ３}＝２Ｖ_ＢＥ (5)
になると、トランジスタトランジスタＱＡ２，ＱＡ３がオフ状態となり、スルーレートＳＲは式(1)に示した値に戻り、ＶＩＮ＋＝ＶＩＮ−＝ＶＨになると、充電が完了する。

このように、本実施例の演算増幅器１０は、入力差動電圧ΔＶＩＮが２Ｖ_ＢＥ以上になるとコンデンサＣｃの充電電流が増大して高速動作を行う。トランジスタＱＡ２，ＱＡ３がオンしない通常動作時に流れる電流の総計は、図６に示した演算増幅器２０の動作時に流れる電流の総計と全く同じである。つまり、小振幅信号のパルス動作やアナログ動作を実施させるときは、図６に示した演算増幅器２０と全く同様に、安定的に動作する。

図３にパルス信号Ｓ１が低電圧ＶＬから高電圧ＶＨに変化する際の図１、図６の演算増幅器１０，２０の入出力電圧の応答波形を、図４にコンデンサＣｃに供給される電流の変化を示した。図３では、入力電圧ＶＩＮ＋を点線で、図１の演算増幅器１０の出力電圧ＶＯＵＴを実線で、図６の演算増幅器２０の出力電圧ＶＯＵＴを破線で示した。図４では図１の演算増幅器１０のコンデンサＣｃに供給される電流を実線で、図６の演算増幅器２０のコンデンサＣｃに供給される電流を破線で示した。

本実施例の演算増幅器１０では、コンデンサＣｃの充電電流は、入力電圧ＶＩＮ＋が低電圧ＶＬのときはゼロであるが、時刻ｔ１で入力電圧ＶＩＮ＋が高電圧ＶＨに向けて立ち上がると増大を開始し、電流Ｉ１になる。さらに、時刻ｔ２に至り、入力差動電圧ΔＶＩＮが２Ｖ_ＢＥに達すると、トランジスタＱＡ２，ＱＡ３がオンして、コンデンサＣｃの充電電流は「Ｉ１＋Ｉ_ＣＱＡ２」に増大し、出力電圧ＶＯＵＴが高電圧ＶＨに近づき、時刻ｔ３に至り、入力差動電圧ΔＶＩＮが２Ｖ_ＢＥ未満になると、トランジスタＱＡ２，ＱＡ３がオフして電流Ｉ１に戻り、この後の時刻ｔ４に至り、入力差動電圧ΔＶＩＮがゼロになると、充電電流はゼロに戻る。なお、入力電圧ＶＩＮ＋が低電圧ＶＬに向けて立ち下がる時は、今度は上記と逆の動作となり、コンデンサＣｃの電荷が放電される。このときは、トランジスタＱＡ１，ＱＡ４が途中で一時的にオン状態となり、吸い込み電流を増大させて、コンデンサＣｃの放電電流を一時的に増大させる。

図５に、図２のようにボルテージホロワ接続したときの演算増幅器１０，２０の応答特性のシミュレーション結果を示した。(a)は図１の本実施例の演算増幅器１０、(b)は図６の従来の演算増幅器２０についてである。いずれも、演算増幅器１０，２０の電圧増幅度Ｇｖ＝１、抵抗ＲＴ＝５０Ω、抵抗ＲＬ＝１５０Ω、コンデンサＣＬ＝１０ｐＦの条件である。(a)の応答特性が(b)に比べて高速応答を示していることが確認できる。

なお、以上説明した実施例の演算増幅器１０は本発明の一例であり、種々変形が可能である。例えば、図１では吐き出し電流を供給する第１のカレントミラー回路（トランジスタＱ５〜Ｑ７）の基準側電流をトランジスタＱ２のコレクタ電流としているが、トランジスタＱ３のコレクタ電流を基準側電流としてもよい。また、図１では吸い込み電流を供給する第２のカレントミラー回路（トランジスタＱ８〜Ｑ１０）の基準側電流をトランジスタＱ４のコレクタ電流としているが、トランジスタＱ１のコレクタ電流を基準側電流としてもよい。さらに、図１ではトランジスタＱＡ２のコレクタ電流を第１のカレントミラー回路（トランジスタＱ５〜Ｑ７）の追加基準側電流としているが、トランジスタＱＡ３のコレクタ電流を追加基準側電流としても良い。さらに、図１ではトランジスタＱＡ４のコレクタ電流を第２のカレントミラー回路（トランジスタＱ８〜Ｑ１０）の追加基準側電流としているが、トランジスタＱＡ１のコレクタ電流を追加基準側電流としても良い。さらに、図１で示したバイポーラトランジスタの極性（ＰＮＰ，ＮＰＮ）は反対にすることができることは勿論である。また、バイポーラトランジスタに代えて電界効果トランジスタを使用することもできる。

本発明の１つの実施例の演算増幅器の回路図である。本実施例および従来例の演算増幅器をボルテージホロワとして構成した回路図である。本実施例および従来例の演算増幅器を図２のボルテージホロワで動作させたときの応答特性図である。本実施例および従来例の演算増幅器を図２のボルテージホロワで動作させたときのコンデンサＣｃに流れる電流の特性図である。本実施例および従来例の演算増幅器のシミュレーション結果の応答特性図である。従来例の演算増幅器の回路図である。

符号の説明

１０，２０：演算増幅器

Claims

正転入力端子と反転入力端子にベースがそれぞれ接続されエミッタが第１の電流源に接続される第１の極性の第１および第２のトランジスタからなる第１の差動入力回路と、
前記正転入力端子と前記反転入力端子にベースがそれぞれ接続されエミッタが第２の電流源に接続される第２の極性の第３および第４のトランジスタからなる第２の差動入力回路と、
前記第１の差動入力回路の前記正転入力端子に接続された前記第２のトランジスタのコレクタ電流、又は前記第２の差動入力回路の前記反転入力端子に接続された前記第３のトランジスタのコレクタ電流をミラーして出力する第１のカレントミラー回路と、
前記第２の差動入力回路の前記正転入力端子に接続された前記第４のトランジスタのコレクタ電流、又は前記第１の差動入力回路の前記反転入力端子に接続された前記第１のトランジスタのコレクタ電流をミラーして出力する第２のカレントミラー回路と、
前記第１のカレントミラー回路の出力電流が吐き出し電流として供給され、前記第２のカレントミラー回路の出力電流が吸い込み電流として供給されるコンデンサと、
前記正転入力端子の電圧が前記反転入力端子の電圧より所定以上高くなるとき、前記第１のカレントミラー回路の出力電流を増大させる吐き出し電流追加回路と、
前記正転入力端子の電圧が前記反転入力端子の電圧より所定以上低くなるとき、前記第２のカレントミラー回路の出力電流を増大させる吸い込み電流追加回路と、
を備え、
前記吐き出し電流追加回路は、前記第２のトランジスタにベースが共通接続された第１の極性の第５のトランジスタと、前記第３のトランジスタにベースが共通接続されエミッタが前記第５のトランジスタのエミッタに接続された第２の極性の第６のトランジスタとからなり、前記第５又は第６のトランジスタのコレクタ電流が前記第１のカレントミラー回路の基準側電流として追加され、
前記吸い込み電流追加回路は、前記第１のトランジスタにベースが共通接続された第１の極性の第７のトランジスタと、前記第４のトランジスタにベースが共通接続されエミッタが前記第７のトランジスタのエミッタに接続された第２の極性の第８のトランジスタとからなり、前記第７又は第８のコレクタ電流が前記第２のカレントミラー回路の基準側電流として追加される、
ことを特徴とする演算増幅器。
前記各トランジスタを電界効果トランジスタに置き換え、前記ベースをゲート、前記コレクタをドレイン、前記エミッタをソースに、それぞれ置き換えたことを特徴とする請求項１に記載の演算増幅器。