TWI426709B - 低工作電壓之時脈與三角波產生電路 - Google Patents

Description

低工作電壓之時脈與三角波產生電路

本發明係有關於一低工作電壓之時脈與三角波產生電路，尤其係指一種應用於潔淨能源單電池(如燃料電池、太陽能光電)所提供之低電壓1V下運作。

傳統運算放大器電路架構所組成之時脈與三角波產生電路，受限於電晶體門檻電壓問題，運算放大器工作電壓被限制在1.5V，導致時脈與三角波產生電路也需工作於1.5V之上，而無法於潔淨能源單電池(如燃料電池、太陽能光電)所提供之低電壓1V下運作。

參考文獻[1]-[2]之實施架構乃由電壓/電流轉換器、比較器及RS正反器所組成，此三角波補償電路也被使用於電流模式控制脈波寬度調變電路，且都經由外接電阻、電容來調整三角波斜率，從VH和VL之電壓設定調整脈波頻率，如此一來時脈與三角波產生電路便可以依照不同應用調整所需斜率及頻率。

請參閱參考文獻[3]中，時脈與三角波產生電路被使用於1V電流模式控制脈波寬度調變升壓式直流/直流轉換器電路，當被應用於時脈與三角波產生電路之電壓/電流轉換器電路時(用以補償因責任週期大於0.5時電感電流產生次諧波現象)，其參考電壓(Vref)節點無法提供大於0.2V電壓，此限制之最大問題來自於電晶體門檻電壓限制，而要達到所需之值，運算放大器需工作於1.2V以上，導致時脈與三角波產生電路也需處於1.2V工作電壓才能正確運作，而無法工作於更低電壓下。由此可見，上述習用技術仍有諸多缺失，實非一良善之設計者，而亟待加以改良。

本案發明人鑑於上述習用技術所衍生的各項缺點及不足，乃亟思加以改良創新，並經多年苦心孤詣潛心研究後，終於成功研發完成本件低工作電壓之時脈與三角波產生電路。

為使其能對本發明之目的，驅動方法特徵及功效作更進一步的認識與瞭解，詳細說明如下：本發明在於提供一種低工作電壓之時脈與三角波產生電路，旨在規劃出一完善低工作電壓之時脈與三角波產生電路，並以基底驅動運算放大器為其低工作電壓之時脈與三角波產生電路核心，並藉由已訂定完善之積體電路佈局技術作為互相聯繫的溝通橋樑，使其成為可整合於任意具低工作電壓之直流/直流轉換器電源管理控制晶片電路機制及其他相關需求之電路。

本發明在於欲解決傳統電壓模式控制與電流模式控制所使用時脈與三角波產生電路其工作電壓都被限制於1.5V以上，因此如果想運用於更低工作電壓下，傳統電壓模式控制與電流模式控制勢必都無法使用。而於電壓模式控制與電流模式控制電路中對其回授控制占有相當大關聯之時脈與三角波產生電路，如時脈與三角波產生電路不能工作於低電壓下，則電壓模式控制與電流模式控制更是無法正常運作。

由於金氧半場效應電晶體(MOSFET)所構成之運算放大器對於工作電壓之限制，如MOS電晶體之門檻電壓(約為0.8V)及pMOS電晶體飽和電壓及nMOS電晶體飽和電壓(約為0.2V)等等限制，因此工作電壓受限於電路核心運算放大器本身工作電壓，其中最嚴重之影響為門檻電壓限制，此將導致傳統電路架構之運算放大器最低工作電壓被限制於1.5V。

因此本發明在於提供一種低工作電壓之時脈與三角波產生電路，可改善傳統運算放大器工作電壓被限制在1.5V，導致時脈與三角波產生電路也需工作於1.5V之上，而無法於潔淨能源單電池(如燃料電池、太陽能光電)所提供之低電壓下運作的問題。

本發明在於利用基底驅動為主架構之運算放大器[4]-[5]，克服傳統運算放大器電路電晶體門檻電壓0.8V限制。本電路可整合於任意具低工作電壓之直流/直流轉換器電源管理控制晶片中，並正常產生時脈與三角波訊號。

可達成上述發明目的之低工作電壓之時脈與三角波產生電路，係由一電壓隨耦器，一外接電阻，一外接電容，一電流鏡，一比較器組，一RS正反器及一開關電晶體所組成。由電壓隨耦器感測一定電壓源，與外接電阻Rt產生一定電流源，此定電流源透過電流鏡感測並對其外接電容進行充放電，該電壓值經由比較器組之負端點來決定此電壓之最大值與此電壓之最小值，並與比較器之正端點比較之，進而規範三角波之高電壓準位與低電壓準位，而比較器組所得輸出結果，在經由RS正反器來產生一時脈訊號，此時開關電晶體，係以RS正反器之時脈訊號來決定要開啟或關閉，藉此動作進而產生三角波訊號。

請參閱圖一，為低工作電壓之時脈與三角波產生電路架構圖，本發明低工作電壓之時脈與三角波產生電路，係包括：一電壓隨耦器100，其內設有基底驅動運算放大器106，並且連接外接電阻110和電流鏡101；一外接電阻110，與一定電壓源相接，用以調整電流值；一外接電容105，用以充電與放電；一電流鏡101，用以感測電流並且與外接電阻110、外接電容105、開關電晶體104 和比較器組102連接；一比較器組102，其與RS正反器103連接，係以規範三角波之高電壓準位與低電壓準位；一RS正反器103，其與開關電晶體104連接，用以產生時脈訊號；及一開關電晶體104，係以根據RS正反器103產生之訊號來開啟或關閉開關電晶體104，藉此產生三角波訊號。該低工作電壓之時脈與三角波產生電路，根據電壓隨耦器100並藉由外接電阻110來產生一定電流源，並透過電流鏡101感測此定電流源對外接電容105進行充放電，該電壓值經由比較器組102之負端點來決定此電壓之最大值與此電壓之最小值，並與比較器組102之正端點比較之，進而規範三角波之高電壓準位與低電壓準位，而比較器組102所得輸出結果，在經由RS正反器103來產生一時脈訊號，此時開關電晶體104，係以RS正反器103之時脈訊號來決定要開啟或關閉，藉此動作進而產生三角波訊號。

本發明之低工作電壓之時脈與三角波產生電路除了用來產生時脈和三角波訊號外，並且可用於補償直流/直流轉換器電流模式控制中，因責任週期大於0.5時電感電流產生次諧波現象。而為了產生所需之時脈與三角波訊號，首先電壓隨耦器100內之基底驅動運算放大器106和電流鏡101內的M1電晶體及外接電阻Rt(Off Chip)110連接，使得參考電壓(Vref)被感測至M1電晶體，與外接電阻110產生一個定電流源，運用電流鏡原理可得知M2電晶體感測到相等於M2電晶體倍數之M1電晶體電流值，其計算公式如下：i₁ =V_ref /R_t (1)

本發明之低工作電壓之時脈與三角波產生電路中的比較器組 102可決定之電壓最大值與電壓最小值，藉以調整脈波頻率，並且透過外接電阻110與外接電容105來調整三角波斜率。在此兩者長寬比(W/L-Ratio)設為相同，因此公式(1)與(2)中i1=i2。接著被感測之電流i2對外接電容105進行充電，直到外接電容105上電壓(Vramp)達到VH時，比較器組102的CMP比較器輸出為高準位(High)，同時比較器組102的CMP1比較器輸出為低準位(Low)，並經由RS正反器103送出一高準位訊號導通開關電晶體104，跟著外接電容105開始對開關電晶體104路徑放電，直到Vramp降至VL電壓，此時比較器組102之CMP1比較器與CMP比較器在一次轉換狀態，經由RS正反器103輸出一低準位訊號使開關電晶體104關閉，之後外接電容105再一次充電，這樣連續週期性變化，也就產生三角波訊號於Vramp節點和脈波訊號於Clock節點上。透過外接電阻110和外接電容105可以調整三角波斜率，從比較器組102的VH和VL之電壓設定可以調整脈波頻率，如此一來時脈與三角波產生電路便可以依照不同應用調整所需斜率及頻率。

請參閱圖二比較器組其中之一比較器實施例，該比較器擁有非常快速之響應時間(約為10ns)，並且使用遲滯架構來改善雜訊所帶來的問題，該比較器組102架構之最小工作電壓為Vdd-min=Vsd(M1)+Vsd(M2)+Vds(M4)<1V。

此外請參閱圖三之電壓/電流轉換器，當時脈與三角波產生電路依據所需斜率及頻率產生時脈與三角波時，可連接一電壓/電流轉換器轉換成電流，給予無法使用電壓訊號之電路運用。

請參閱圖四為本發明之基底驅動運算放大器106實施例，該基底驅動運算放大器106包括有：一偏壓電路107、折疊/串接放大電路108、後級輸出放大電路109。偏壓電路107用於提供偏壓給 予折疊/串接放大電路108。以折疊/串接放大電路108為基底運算放大器106主架構，用於提供第一級放大功能，提供基底驅動運算放大器106最主要功能『放大』。後級輸出放大電路109用於提供第二級放大功能，強化第一級放大之訊號。使用基底驅動運算放大器106來改善輸入共模電壓振幅，由於使用基底驅動運算放大器106，折疊/串接放大電路108內的M1第一電晶體和M2第二電晶體不受門檻電壓限制，因此折疊/串接放大電路108的M1第一電晶體和M2第二電晶體完全處於飽和區，而此基底驅動運算放大器106之最低工作電壓為Vdd-min=Vds(M3)+Vsd(M1)+Vds(M8)<1V。該基底驅動運算放大器106為TSMC 0.35μm 2P4M CMOS製程技術，擁有相當高增益邊界(約為60dB)和相位邊界(約為90度)及高頻寬(約為1.5MHz)，且由於使用低工作電壓，此架構之消耗功率約為149μW。

請參閱表格1之本發明低工作電壓之時脈與三角波產生電路規格，本發明利用HSPICE模擬軟體模擬本發明之低工作電壓之時脈與三角波產生電路，並以TSMC 0.35μm 2P4M CMOS製程技術製作，其中低電壓1V為工作電壓，藉此來產生三角波頻率500KHz及時脈週期2μs。

表格1時脈與三角波產生電路規格

請參閱表格2之基底驅動運算放大器規格，其為解決傳統時脈與三角波產生電路因門檻電壓限制導致無法於低電壓1V下運作問題，提出基底驅動運算放大器106，並應用於低工作電壓之時脈與三角波產生電路。

請參閱圖五A之基底驅動運算放大器增益邊界和相位邊界模擬波形，基底驅動運算放大器106之增益邊界約為60dB及相位邊界約為90度以及頻寬約為1.5MHz。

請參閱圖五B，基底驅動運算放大器106輸出擺幅，由輸入一組正弦波來觀看基底驅動運算放大器106輸出變化，由圖五B可得知正弦波和基底驅動運算放大器106輸出幾乎相等，因此本基底運算放大器擁有非常廣泛之輸出擺幅範圍。請參閱圖五C，當基底驅動運算放大器106工作電壓Vdd操作範圍為+0.5V到-0.5V時，該基底驅動運算放大器106輸入共模電壓範圍為-0.45V到+0.5V。請參閱圖五D，當工作電壓Vdd操作於1V時，其運算放 大器輸入共模電壓範圍為1V至0.02V。請參閱圖一之低工作電壓之時脈與三角波產生電路架構，其模擬時脈與三角波產生電路之三角波(Vramp)和脈波(q1)結點波形，請參閱圖六A~C，且以TT模式(Typical Model)、FF模式(Fast nMOS Fast pMOS Model)以及SS模式(Slow nMOS Slow pMOS Model)來觀看其變化，相關設定條件請參閱表格3。

請參閱圖六A之TT模式為基準來察看圖六B FF模式之差異性，得知FF模式之頻率變快，且相同時間點內多了一組波形。請參閱圖六C之SS模式低工作電壓之時脈與三角波產生電路電壓模擬圖與圖六A之TT模式低工作電壓之時脈與三角波產生電路電壓模擬圖差異性中，可以很明顯的看出頻率約降為250KHz，此一現象可經由調降外接電容105值來修正。當實際晶片量測時，如果發現時脈與三角波產生電路無法在設定電路相關參數值下產生500KHz頻率，此時可藉由調降外接電容105大小來提升頻率，進而達到理想工作頻率。

請參閱圖七為時脈與三角波產生電路最大頻率1.1MHz模擬波 形，其相關條件設定如表格4所示。

當外接電容105值由0.0005μF調整至0.0002μF時，可得時脈與三角波產生電路之三角波頻率約為1.1MHz，此情形可經由下述之公式(3)來得知，當電流以及電壓固定不變，藉由調降電容值大小，可得到較大週期，因此最大工作頻率1MHz得以實現。

T=CV/I (3)

上述公式中，T為三角波週期，C為外接電容105，V為參考電壓，而I為外接電阻110上電流值。

請參閱圖八之模擬時脈與三角波產生電路於溫度變異時之變化情形，分別以攝氏0度、25度及50度來模擬溫度變化，當系統處於三組不同溫度下，雖然本發明之低工作電壓之時脈與三角波產生電路三角波訊號存在著相位延遲，但三組不同溫度之三角波訊號週期不變，此相位延遲情形並不影響本電路之運用。本發明之低工作電壓之時脈與三角波產生電路所產生之脈波可用以決定電壓模式控制之直流/直流轉換器電晶體切換週期，並藉此產生電感電流訊號，使其電感電流週期與脈波週期一致，而如用於電流模式控制之直流/直流轉換器電晶體切換週期，可避免責任週期大 於0.5時電感電流產生次諧波振盪現象，經由上述兩者運用實例可得知，本發明著重於週期變化影響程度，而由溫度變化所產生相位延遲情形對於本發明並無影響。

本發明所提供之低工作電壓之時脈與三角波產生電路，與其他習用技術相互比較時，更具有下列之優點：本發明之低工作電壓之時脈與三角波產生電路，可改善傳統運算放大器電路架構所組成之時脈與三角波產生電路，受限於電晶體門檻電壓問題，運算放大器工作電壓被限制在1.5V，導致時脈與三角波產生電路也需工作於1.5V之上，而無法於潔淨能源單電池(如燃料電池、太陽能光電)所提供之低電壓下運作，故本發明之低工作電壓之時脈與三角波產生電路，可整合於任意具低工作電壓之直流/直流轉換器電源管理控制晶片中，因此本發明相當具有產業利用性。

本發明之低工作電壓之時脈與三角波產生電路，其應用場合不受限於電源管理控制晶片中，亦可運用於其它需要脈波與三角波訊號之電路上，且由使用低工作電壓，因此可降低單位能源成本，因此本發明相當具有新穎性。

本發明之低工作電壓之時脈與三角波產生電路，採用基底驅動機制為運算放大器主架構，來克服傳統運算放大器電路電晶體門檻電壓限制，因此本發明較習用技術明顯具有進步性。

本發明之低工作電壓之時脈與三角波產生電路，採用基底驅動機制為運算放大器主架構，來克服傳統運算放大器電路電晶體門檻電壓限制，相較於習用技術，本發明可工作於更低工作電壓下，因此本發明較習用技術明顯具有進步性。

上列詳細說明係針對本發明之一可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。

綜上所述，本案不但在空間型態上確屬創新，並能較習用物品增進上述多項功效，應已充分符合新穎性及進步性之法定發明專利要件，爰依法提出申請，懇請 貴局核准本件發明專利申請案，以勵發明，至感德便。

【參考文獻】

[1] W. R. Liou, M. L. Yeh, and Y. L. Kuo, “A high efficiency dual-mode buck converter IC for portable applications,” IEEE Trans. Power Electron., vol.23, no. 2, pp. 667-677, March 2008.

[2] C. F. Lee and K. T. Philip, “A monolithic current-mode CMOS DC-DC converter with on-chip current-sensing technique,” IEEE Journal of Solid-State Circuit, vol. 39, no. 1, pp. 3-14, Jan. 2004.

[3] C. Y Leung, P. K. T Mok, and K. N. Leung, “A 1-V integrated current-mode boost converter in standard 3.3/5-V CMOS technologies,” Journal of Solid-State Circuits, vol. 40, no. 11, pp. 2265-2274, Nov. 2005.

[4] B. J. Blalock, P. E. Allen, and G. A. Rincon-Mora, “Designing 1-V OP Amps using standard digital CMOS technology,” IEEE Trans. Circuits and Systems II：Analog and Digital Signal Processing, vol. 45, no. 7, pp. 769-780, July 1998.

[5] S. Karthikeyan, S. Mortezapour, A. Tammineedi, and E. K. F. Lee, “Low-voltage analog circuit design based on biased inverting OP Amp configuration,” IEEE Trans. Circuits and Systems II：Analog and Digital Signal Processing, vol. 47, no. 3, pp. 176-184, Mar. 2000.

100‧‧‧電壓隨耦器

101‧‧‧電流鏡

102‧‧‧比較器組

103‧‧‧RS正反器

104‧‧‧開關電晶體

105‧‧‧外接電容

106‧‧‧基底驅動運算放大器

107‧‧‧基底運算放大器之偏壓電路

108‧‧‧基底運算放大器之折疊/串接放大電路

109‧‧‧基底運算放大器之後級輸出放大電路

110‧‧‧外接電阻

圖一所示為一本發明之低工作電壓之時脈與三角波產生電路架構圖；圖二所示為一本發明之低工作電壓之時脈與三角波產生電路的其中之一比較器架構圖；圖三所示為一電壓/電流轉換器架構圖；圖四所示為一本發明之低工作電壓之時脈與三角波產生電路的基底驅動運算放大器架構圖；圖五A所示為一基底驅動運算放大器增益邊界及相位邊界模擬波形圖；圖五B所示為一基底驅動運算放大器輸出擺幅模擬波形圖；圖五C所示為一當輸入電壓Vdd操作於±0.5V時之基底驅動運算放大器輸入共模電壓範圍圖。

圖五D所示為一當輸入電壓Vdd操作於1V時之基底驅動運算放大器輸入共模電壓範圍圖；圖六A所示為一TT模式低工作電壓之時脈與三角波產生電路電壓模擬圖；圖六B所示為一FF模式低工作電壓之時脈與三角波產生電路電壓模擬圖；圖六C所示為一SS模式低工作電壓之時脈與三角波產生電路電壓模擬圖； 圖七所示為一時脈與三角波產生電路模擬最大頻率波形圖；圖八所示為一時脈與三角波產生電路模擬溫度變化狀況圖。

100‧‧‧電壓隨耦器

101‧‧‧電流鏡

102‧‧‧比較器組

103‧‧‧RS正反器

104‧‧‧開關電晶體

105‧‧‧外接電容

106‧‧‧基底驅動運算放大器

110‧‧‧外接電阻

Claims (6)

1. 一種低工作電壓之時脈與三角波產生電路，其包含：一電壓隨耦器，包括一基底驅動運算放大器，該基底驅動運算放大器包括一折疊/串接放大電路，該基底驅動運算放大器用以改善輸入共模電壓振幅，而該折疊/串接放大電路內的一第一電晶體與一第二電晶體不受門檻電壓限制，且該第一電晶體與該第二電晶體處於飽和狀態；一外接電阻，與一定電壓源相接，並且連接該電壓隨耦器，用以調整電流值；一外接電容，用以充電與放電；一電流鏡，其用以感測電流並且與該外接電阻、該外接電容和該電壓隨耦器連接；一比較器組，其與該電流鏡連接，用以規範三角波之高電壓準位與低電壓準位；一RS正反器，其與該比較器組連接，用以產生時脈訊號；及一開關電晶體，其與該電流鏡和該RS正反器連接，並根據該RS正反器產生之訊號來開啟或關閉該開關電晶體，藉此產生三角波訊號；該低工作電壓之時脈與三角波產生電路，根據該電壓隨耦器並藉由該外接電阻來產生一定電流源，並透過該電流鏡感測此定電流源對該外接電容進行充放電，該比較器組之負端點用以決定電壓最大值與電壓最小值，且該比較器組根據該外接電容的電壓值，以比較該比較器組之電壓最大值與電壓最小值，進而規範三角波之高電壓準位與低電壓準位，而該比較器組所得輸出結果，在經 由該RS正反器來產生一時脈訊號，此時該開關電晶體，係以該RS正反器之時脈訊號來決定要開啟或關閉，藉此動作進而產生三角波訊號；其中由該比較器組所決定之電壓最大值與電壓最小值，可調整脈波頻率；而透過該外接電阻與該外接電容來調整三角波斜率。
2. 依申請專利範圍第1項之低工作電壓之時脈與三角波產生電路，其中該基底驅動運算放大器，係藉由感測該定電壓源，並與外接電阻相接來產生該定電流源。
3. 依申請專利範圍第1項之低工作電壓之時脈與三角波產生電路，其中該外接電阻，係用以調整該電壓隨耦器所產生之定電流值大小。
4. 依申請專利範圍第1項之低工作電壓之時脈與三角波產生電路，其中該電流鏡，由兩電晶體組成，用以感測該電壓隨耦器之定電流值。
5. 依申請專利範圍第1項之低工作電壓之時脈與三角波產生電路，其中該基底驅動運算放大器更包含一偏壓電路及一後級輸出放大電路，該折疊/串接放大電路耦接於該偏壓電路與該後級輸出放大電路之間。
6. 依申請專利範圍第5項之低工作電壓之時脈與三角波產生電路，其中該折疊/串接放大電路用以提供第一級放大功能，而該後級輸出放大電路用於提供第二級放大功能，來強化第一級放大之訊號。