JP2007520881A - 単一のバイアにより固定されたパッドをもつ多層セラミック基板及びこれを形成する方法 - Google Patents
単一のバイアにより固定されたパッドをもつ多層セラミック基板及びこれを形成する方法 Download PDFInfo
- Publication number
- JP2007520881A JP2007520881A JP2006549654A JP2006549654A JP2007520881A JP 2007520881 A JP2007520881 A JP 2007520881A JP 2006549654 A JP2006549654 A JP 2006549654A JP 2006549654 A JP2006549654 A JP 2006549654A JP 2007520881 A JP2007520881 A JP 2007520881A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic layer
- metal
- filled via
- ceramic
- metal filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】 外部金属パッドが、この金属パッドに隣接した第1セラミック層内の単一の金属充填バイアにより基板に固定される多層セラミック基板が提供される。次に、この単一の金属充填バイアは、第1セラミック層に隣接した次のセラミック層内のより大きな単一の金属充填バイアにより基板に固定される。金属充填バイア及び金属パッドの100容積パーセントは金属であることが好ましい。
【選択図】 図3
Description
金属充填バイアと外面とを有する第1セラミック層と、
第1セラミック層の外面に隣接し、第1セラミック層内の金属充填バイアに接着された、外部パッドと、
第1セラミック層内の金属充填バイアに接着された金属充填バイアを有する、第1セラミック層に隣接する第2セラミック層であって、該第2セラミック層内の金属充填バイアはその断面が第1セラミック層内の金属充填バイアより大きく、第1セラミック層及び第2セラミック層の各々において、外部パッドを多層セラミック基板に固定するための金属充填バイアは1つだけである、第2セラミック層と、
第2セラミック層内の金属充填バイアに接着された金属充填バイアを有する、第2セラミック層に隣接する第3セラミック層と、
を備える。
第1接触面を有する金属充填バイアと外面とを有する第1セラミック層と、
第1セラミック層の外面に隣接し、第1セラミック層内の金属充填バイアに接着された、外部パッドと、
第2接触面をもつ金属充填バイアを有し、第1セラミック層に隣接する第2セラミック層であって、該第2セラミック層内の金属充填バイアは第1接触面及び第2接触面を通して第1セラミック層内の金属充填バイアに接着されており、第2接触面は第1接触面より大きく、第1セラミック層及び第2セラミック層の各々において、外部パッドを多層セラミック基板に固定するための金属充填バイアは1つだけである、第2セラミック層と、
第2セラミック層内の金属充填バイアに接着された金属充填バイアを有する、第2セラミック層に隣接する第3セラミック層と、
を備える。
Claims (18)
- 単一のバイアにより固定されたパッドをもつ多層セラミック基板であって、
金属充填バイアと外面とを有する第1セラミック層と、
前記第1セラミック層の前記外面に隣接し、前記第1セラミック層内の前記金属充填バイアに接着された、外部パッドと、
前記第1セラミック層内の前記金属充填バイアに接着された金属充填バイアを有する、前記第1セラミック層に隣接する第2セラミック層であって、該第2セラミック層内の前記金属充填バイアはその断面が前記第1セラミック層内の前記金属充填バイアより大きく、前記第1セラミック層及び前記第2セラミック層の各々において、前記外部パッドを前記多層セラミック基板に固定するための金属充填バイアは1つだけである、第2セラミック層と、
前記第2セラミック層内の前記金属充填バイアに接着された金属充填バイアを有する、前記第2セラミック層に隣接する第3セラミック層と、
を備える多層セラミック基板。 - 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイアが、円筒形の形状である、請求項1に記載の多層セラミック基板。
- 前記第2セラミック層内の前記金属充填バイアが、前記第1セラミック層内の前記金属充填バイアより直径が少なくとも2ミルだけ大きい、請求項2に記載の多層セラミック基板。
- 前記第1セラミック層内の前記金属充填バイアの直径が、前記第3セラミック層内の前記金属充填バイアの直径に等しいか又はそれより大きい、請求項2に記載の多層セラミック基板。
- 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイアが銅/ニッケル合金で構成される、請求項1に記載の多層セラミック基板。
- 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイアの100容積パーセントが金属である、請求項1に記載の多層セラミック基板。
- 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイア及び前記外部パッドの100容積パーセントが金属である、請求項1に記載の多層セラミック基板。
- 前記第3セラミック層内の前記金属充填バイアが、セラミック材料と金属材料との混合物で構成される複合材バイアである、請求項1に記載の多層セラミック基板。
- 前記第2セラミック層内の金属充填バイアと前記第3セラミック層内の前記金属充填バイアとの間に中間層パッドをさらに備える、請求項1に記載の多層セラミック基板。
- 単一のバイアにより固定されたパッドをもつ多層セラミック基板であって、
第1接触面を有する金属充填バイアと外面とを有する第1セラミック層と、
前記第1セラミック層の前記外面に隣接し、前記第1セラミック層内の前記金属充填バイアに接着された、外部パッドと、
第2接触面をもつ金属充填バイアを有し、前記第1セラミック層に隣接する第2セラミック層であって、該第2セラミック層内の前記金属充填バイアは前記第1接触面及び前記第2接触面を通して前記第1セラミック層内の前記金属充填バイアに接着されており、前記第2接触面は前記第1接触面より大きく、前記第1セラミック層及び前記第2セラミック層の各々において、前記外部パッドを前記多層セラミック基板に固定するための金属充填バイアは1つだけである、第2セラミック層と、
前記第2セラミック層内の前記金属充填バイアに接着された金属充填バイアを有する、前記第2セラミック層に隣接する第3セラミック層と、
を備える多層セラミック基板。 - 前記第1セラミック層内及び第2セラミック層内の前記接触面が、円形の形状である、請求項10に記載の多層セラミック基板。
- 前記第2セラミック層内の前記接触面が、前記第1セラミック層内の前記接触面より直径が少なくとも2ミルだけ大きい、請求項11に記載の多層セラミック基板。
- 前記第1セラミック層内の前記金属充填バイアの直径が、前記第3セラミック層内の前記金属充填バイアの直径に等しいか又はそれより大きい、請求項11に記載の多層セラミック基板。
- 前記第1セラミック層及び第2セラミック層内の前記金属充填バイアが、銅/ニッケル合金で構成される、請求項10に記載の多層セラミック基板。
- 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイアの100容積パーセントが金属である、請求項10に記載の多層セラミック基板。
- 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイア及び前記外部パッドの100容積パーセントが金属である、請求項10に記載の多層セラミック基板。
- 前記第3セラミック層内の前記金属充填バイアが、セラミック材料と金属材料との混合物で構成される複合材バイアである、請求項10に記載の多層セラミック基板。
- 前記第2セラミック層内の金属充填バイアと前記第3セラミック層内の前記金属充填バイアとの間に中間層パッドをさらに備える、請求項10に記載の多層セラミック基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/707,810 US6987316B2 (en) | 2004-01-14 | 2004-01-14 | Multilayer ceramic substrate with single via anchored pad and method of forming |
US10/707,810 | 2004-01-14 | ||
PCT/US2005/001367 WO2005067539A2 (en) | 2004-01-14 | 2005-01-12 | Multilayer ceramic substrate with single via anchored pad and method of forming |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007520881A true JP2007520881A (ja) | 2007-07-26 |
JP4806356B2 JP4806356B2 (ja) | 2011-11-02 |
Family
ID=34738988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006549654A Expired - Fee Related JP4806356B2 (ja) | 2004-01-14 | 2005-01-12 | 単一のバイアにより固定されたパッドをもつ多層セラミック基板 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6987316B2 (ja) |
EP (1) | EP1704593A4 (ja) |
JP (1) | JP4806356B2 (ja) |
KR (1) | KR100925314B1 (ja) |
CN (1) | CN100423240C (ja) |
TW (1) | TWI300682B (ja) |
WO (1) | WO2005067539A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016052284A1 (ja) * | 2014-09-30 | 2017-06-22 | 株式会社村田製作所 | 多層基板 |
JP2023518965A (ja) * | 2020-06-17 | 2023-05-09 | 珠海越亜半導体股▲分▼有限公司 | 多層基板及びその製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004031878B3 (de) * | 2004-07-01 | 2005-10-06 | Epcos Ag | Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt |
US20060220167A1 (en) * | 2005-03-31 | 2006-10-05 | Intel Corporation | IC package with prefabricated film capacitor |
US7573115B2 (en) * | 2006-11-13 | 2009-08-11 | International Business Machines Corporation | Structure and method for enhancing resistance to fracture of bonding pads |
US8946904B2 (en) * | 2010-08-27 | 2015-02-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Substrate vias for heat removal from semiconductor die |
KR20130077477A (ko) * | 2011-12-29 | 2013-07-09 | 삼성전자주식회사 | 파워 반도체 소자 및 그 제조 방법 |
CN105329845B (zh) * | 2014-07-31 | 2017-10-27 | 中芯国际集成电路制造(上海)有限公司 | 悬臂梁的制作方法、悬臂梁及mems器件 |
US10291231B2 (en) | 2016-07-20 | 2019-05-14 | Microsoft Technology Licensing, Llc | Superconducting device with dummy elements |
JP2020150000A (ja) * | 2019-03-11 | 2020-09-17 | 日立金属株式会社 | セラミックス基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61172353A (ja) * | 1985-01-28 | 1986-08-04 | Nec Corp | セラミツク多層基板 |
JPH0779079A (ja) * | 1993-09-09 | 1995-03-20 | Nec Corp | セラミック多層配線基板 |
JPH10294565A (ja) * | 1997-04-21 | 1998-11-04 | Murata Mfg Co Ltd | 多層回路基板 |
JP2000357874A (ja) * | 1999-05-26 | 2000-12-26 | Internatl Business Mach Corp <Ibm> | 封止層を有するセラミック基板 |
JP2001068857A (ja) * | 1999-07-19 | 2001-03-16 | Internatl Business Mach Corp <Ibm> | 多層セラミック基板およびその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6047495A (ja) * | 1983-08-25 | 1985-03-14 | 株式会社日立製作所 | セラミツク配線基板 |
US4900878A (en) * | 1988-10-03 | 1990-02-13 | Hughes Aircraft Company | Circuit terminations having improved electrical and structural integrity |
JP3186222B2 (ja) * | 1992-06-25 | 2001-07-11 | 松下電器産業株式会社 | 洗濯機の制御装置 |
US5796589A (en) * | 1995-12-20 | 1998-08-18 | Intel Corporation | Ball grid array integrated circuit package that has vias located within the solder pads of a package |
US5738530A (en) * | 1996-05-28 | 1998-04-14 | Packard Hughes Interconnect Company | Contact pad having metallically anchored elastomeric electrical contacts |
US6002951A (en) * | 1997-11-12 | 1999-12-14 | International Business Machines Corporation | Multi-layer ceramic substrate having high TC superconductor circuitry |
JP3571957B2 (ja) * | 1999-03-30 | 2004-09-29 | 松下電器産業株式会社 | 導体ペーストおよびセラミック多層基板の製造方法 |
US6551916B2 (en) * | 1999-06-08 | 2003-04-22 | Winbond Electronics Corp. | Bond-pad with pad edge strengthening structure |
US6181016B1 (en) * | 1999-06-08 | 2001-01-30 | Winbond Electronics Corp | Bond-pad with a single anchoring structure |
US6252178B1 (en) * | 1999-08-12 | 2001-06-26 | Conexant Systems, Inc. | Semiconductor device with bonding anchors in build-up layers |
US6290510B1 (en) * | 2000-07-27 | 2001-09-18 | Xerox Corporation | Spring structure with self-aligned release material |
US6501186B1 (en) * | 2001-07-25 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd | Bond pad having variable density via support and method for fabrication |
-
2004
- 2004-01-14 US US10/707,810 patent/US6987316B2/en not_active Expired - Lifetime
-
2005
- 2005-01-03 TW TW094100048A patent/TWI300682B/zh not_active IP Right Cessation
- 2005-01-12 EP EP05722439A patent/EP1704593A4/en not_active Withdrawn
- 2005-01-12 KR KR1020067013985A patent/KR100925314B1/ko not_active IP Right Cessation
- 2005-01-12 CN CNB2005800023322A patent/CN100423240C/zh not_active Expired - Fee Related
- 2005-01-12 JP JP2006549654A patent/JP4806356B2/ja not_active Expired - Fee Related
- 2005-01-12 WO PCT/US2005/001367 patent/WO2005067539A2/en not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61172353A (ja) * | 1985-01-28 | 1986-08-04 | Nec Corp | セラミツク多層基板 |
JPH0779079A (ja) * | 1993-09-09 | 1995-03-20 | Nec Corp | セラミック多層配線基板 |
JPH10294565A (ja) * | 1997-04-21 | 1998-11-04 | Murata Mfg Co Ltd | 多層回路基板 |
JP2000357874A (ja) * | 1999-05-26 | 2000-12-26 | Internatl Business Mach Corp <Ibm> | 封止層を有するセラミック基板 |
JP2001068857A (ja) * | 1999-07-19 | 2001-03-16 | Internatl Business Mach Corp <Ibm> | 多層セラミック基板およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016052284A1 (ja) * | 2014-09-30 | 2017-06-22 | 株式会社村田製作所 | 多層基板 |
JP2023518965A (ja) * | 2020-06-17 | 2023-05-09 | 珠海越亜半導体股▲分▼有限公司 | 多層基板及びその製造方法 |
JP7450063B2 (ja) | 2020-06-17 | 2024-03-14 | 珠海越亜半導体股▲分▼有限公司 | 多層基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4806356B2 (ja) | 2011-11-02 |
KR20060122898A (ko) | 2006-11-30 |
CN100423240C (zh) | 2008-10-01 |
KR100925314B1 (ko) | 2009-11-04 |
WO2005067539A2 (en) | 2005-07-28 |
US6987316B2 (en) | 2006-01-17 |
TW200536457A (en) | 2005-11-01 |
CN1910749A (zh) | 2007-02-07 |
EP1704593A4 (en) | 2010-06-23 |
US20050151241A1 (en) | 2005-07-14 |
WO2005067539A3 (en) | 2005-12-15 |
EP1704593A2 (en) | 2006-09-27 |
TWI300682B (en) | 2008-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4806356B2 (ja) | 単一のバイアにより固定されたパッドをもつ多層セラミック基板 | |
JP3401767B2 (ja) | 多層セラミック基板およびその製造方法 | |
US8119918B2 (en) | Printed circuit board and semiconductor package | |
JP5042049B2 (ja) | コンデンサ、配線基板 | |
US7968803B2 (en) | Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate | |
JPH1065034A (ja) | 電子部品用配線基板及び電子部品パッケージ | |
KR20060018818A (ko) | 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법 | |
JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
JP4597631B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4194408B2 (ja) | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 | |
US20100175915A1 (en) | Printed circuit board and method of manufacturing the same | |
US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
TWI393229B (zh) | 封裝基板的製作方法及其結構 | |
JP2000151112A (ja) | 配線基板及びその製造方法 | |
KR101619517B1 (ko) | 범프비아를 구비한 다층인쇄회로기판 | |
JP2010519769A (ja) | 高速メモリパッケージ | |
JP5323395B2 (ja) | 電子モジュール、電子モジュールの製造方法 | |
JP3470787B2 (ja) | 半導体素子用複合パッケージの製造方法 | |
JP2000200855A (ja) | Pga型配線基板及びその製造方法並びに半導体装置 | |
JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
JP3834305B2 (ja) | 多層配線基板の製造方法 | |
KR101551177B1 (ko) | 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법 | |
KR101610327B1 (ko) | 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법 | |
JP2004342631A (ja) | 多層プリント配線板の製造方法 | |
JP2004072064A (ja) | 金属ベース配線基板及びその基板を使った高周波装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110812 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |