JP2007520881A - 単一のバイアにより固定されたパッドをもつ多層セラミック基板及びこれを形成する方法 - Google Patents

単一のバイアにより固定されたパッドをもつ多層セラミック基板及びこれを形成する方法 Download PDF

Info

Publication number
JP2007520881A
JP2007520881A JP2006549654A JP2006549654A JP2007520881A JP 2007520881 A JP2007520881 A JP 2007520881A JP 2006549654 A JP2006549654 A JP 2006549654A JP 2006549654 A JP2006549654 A JP 2006549654A JP 2007520881 A JP2007520881 A JP 2007520881A
Authority
JP
Japan
Prior art keywords
ceramic layer
metal
filled via
ceramic
metal filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006549654A
Other languages
English (en)
Other versions
JP4806356B2 (ja
Inventor
レディ、シュリニヴァーサ、エヌ
ファルーク、ムクタ、ジー
プリティマン、ケビン、エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007520881A publication Critical patent/JP2007520881A/ja
Application granted granted Critical
Publication of JP4806356B2 publication Critical patent/JP4806356B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 単一のバイアにより固定されたパッドをもつ多層セラミック基板及びこれを形成する方法を提供すること。
【解決手段】 外部金属パッドが、この金属パッドに隣接した第1セラミック層内の単一の金属充填バイアにより基板に固定される多層セラミック基板が提供される。次に、この単一の金属充填バイアは、第1セラミック層に隣接した次のセラミック層内のより大きな単一の金属充填バイアにより基板に固定される。金属充填バイア及び金属パッドの100容積パーセントは金属であることが好ましい。
【選択図】 図3

Description

本発明は、多層セラミック基板の製造に関し、より特定的には、機械的及び電気的信頼性が改善され、且つ、高周波用途に適した導電性表面パッドの形成に関する。
多層セラミック基板は、典型的には、コンピュータ、制御システム、及び回路基板等の情報処理システムに用いられる集積回路デバイス間の相互接続に用いられる。多層セラミック基板を製造する方法は、キャスティング工程を用いることによって誘電材料をテープ状に形成するステップと、このテープを打ち抜いて(又は穿孔して)、穴又はバイアを形成し、この中に配線として機能する金属トレースと共に導電性金属ペーストを付着させるステップとを含む。打ち抜かれ、金属化されたこうした多数のテープを位置合わせし、積み重ね、押圧して積層体にし、次いで焼結する。焼結は、セラミック及び金属の粉末が、本質的には単一の工程であるが、多くの場合、複雑な加熱工程のもとで固結される共焼成工程によって行われる。
焼結工程の主要な要素は、セラミック上に導電性表面構造(例えば、入力/出力(I/O)パッド)を形成することを含むものであり、この表面構造の上に、時には後続のはんだ付け工程に備えて、ニッケル及び金等の金属めっきが付着させられる。これらの表面構造により、セラミック内の導体への接続が与えられ、その機械的性能及び電気的性能は、多層セラミック基板及び情報処理システム全体の信頼性にとって極めて重要である。
通常はアレイとして存在するこの表面構造がセラミック・ボール・グリッド・アレイ(CBGA)又はセラミック・カラム・グリッド・アレイ(CCGA)等のはんだ付け技術により印刷回路基板に電気的に接続される場合には、この表面構造とセラミックとの間の接合強度が重要である。
向上した導電性並びに表面構造のより良好なめっき性のため、金属含有量の高い表面構造が望ましい。しかしながら、金属含有量の高い表面構造と下方のセラミックとの間の接合は、弱いことが多い。金属含有量の高い構造を、セラミック材料と良好に接合する内部パッドに固定することによって、その信頼性を向上できることは、その開示を引用により本明細書に組み入れる、ファザーノ他による特許文献1により見出された。ファザーノ他により教示され、ここでは図1に示すように、金属構造10の固定は、複数のバイア12により行うことができ、その幾つかのバイア14は、電気的には機能していないものとすることができる。ファザーノ他により教示される一実施形態において、及びここでは図2に示すように、表面構造10は、内部パッド18に接合された1つの大きなバイア16により所定の位置に保持され、次いでこれは、複数のバイア20により所定の位置に保持され、ここでもこの幾つかのバイア22は、電気的には機能していないものとすることができる。
本発明者は、ファザーノ他において開示された構造体は、ギガヘルツの周波数範囲における高周波用途には好ましくないことを見出した。高周波用途に対する電気的な条件を満たすためには、バイアを1つだけをもつ構造体を有する必要がある。しかしながら、このような単一のバイア構造体は、ファザーノ他において述べられた機械的信頼性の課題を提示する。
接合パッド又は他の構造を基板に固定する他の種々の解決法が提案されている。ユー他による特許文献2では、接合パッドの機械的強度を向上させる複数のバイアにより固定された接合パッドを開示する。フォーク他による特許文献3では、金属のばねフィンガ及びパッドを基板に固定するのに用いられる金属ストラップを開示する。Hashemiによる特許文献4では、ビルドアップ層内に非積層型バイアを用いることによって、ビルドアップ層内において接合固定を行うようにした半導体デバイスを開示する。リン他による特許文献5では、複数の相互接続されたライン・セグメントを含む単一の固定構造をもつ接合パッドを開示する。シュライバー他による特許文献6では、導電性金属トレースにより固定された弾性電気コンタクトを有するコンタクト・パッドを開示する。バローによる特許文献7では、一部が所謂はんだマスクにより覆われて、はんだパッドがはんだマスクにより固定されるようになった、楕円形の形状のはんだパッドを開示する。Ichkhanによる特許文献8では、めっきされたスルー・ホールが、このめっきされたスルー・ホールの周りのアンカー・パッドに固定された構造を開示する。上記の引用文献のすべてを引用により本明細書に組み入れる。
米国特許第6,312,791号明細書 米国特許第6,501,186号明細書 米国特許第6,361,331号明細書 米国特許第6,252,178号明細書 米国特許第6,181,016号明細書 米国特許第5,738,530号明細書 米国特許第5,706,178号明細書 米国特許第4,900,878号明細書
当業者のあらゆる先行努力にもかかわらず、依然として、ギガヘルツの周波数範囲における高周波用途に許容可能な、機械的に堅牢な表面構造に対する必要性が残っている。
従って、本発明の目的は、機械的に堅牢な表面構造を有することである。
本発明の別の目的は、ギガヘルツの周波数範囲における高周波用途に許容可能であり、さらに、機械的に堅牢な固定された表面構造を有することである。
これらの及び他の目的は、添付の図面と関連して考えられる本発明の以下の説明を参照することにより、さらに明らかになるであろう。
本発明の目的は、本発明の第1の態様によれば、単一のバイアにより固定されたパッドをもつ多層セラミック基板を提供することによって達成され、この基板は、
金属充填バイアと外面とを有する第1セラミック層と、
第1セラミック層の外面に隣接し、第1セラミック層内の金属充填バイアに接着された、外部パッドと、
第1セラミック層内の金属充填バイアに接着された金属充填バイアを有する、第1セラミック層に隣接する第2セラミック層であって、該第2セラミック層内の金属充填バイアはその断面が第1セラミック層内の金属充填バイアより大きく、第1セラミック層及び第2セラミック層の各々において、外部パッドを多層セラミック基板に固定するための金属充填バイアは1つだけである、第2セラミック層と、
第2セラミック層内の金属充填バイアに接着された金属充填バイアを有する、第2セラミック層に隣接する第3セラミック層と、
を備える。
本発明の第2の態様によれば、単一のバイアにより固定されたパッドをもつ多層セラミック基板が提供され、この基板は、
第1接触面を有する金属充填バイアと外面とを有する第1セラミック層と、
第1セラミック層の外面に隣接し、第1セラミック層内の金属充填バイアに接着された、外部パッドと、
第2接触面をもつ金属充填バイアを有し、第1セラミック層に隣接する第2セラミック層であって、該第2セラミック層内の金属充填バイアは第1接触面及び第2接触面を通して第1セラミック層内の金属充填バイアに接着されており、第2接触面は第1接触面より大きく、第1セラミック層及び第2セラミック層の各々において、外部パッドを多層セラミック基板に固定するための金属充填バイアは1つだけである、第2セラミック層と、
第2セラミック層内の金属充填バイアに接着された金属充填バイアを有する、第2セラミック層に隣接する第3セラミック層と、
を備える。
新規であると考えられる本発明の特徴及び本発明に特有の要素は、添付の特許請求の範囲において具体的に示される。図は、例示目的のために過ぎず、縮尺通りに描かれているものではない。しかしながら、本発明自体は、構成並びに動作方法の両方に関して、添付の図面と関連して取り入れられる以下の詳細な説明を参照することにより、最も良く理解することができる。
図面をより詳細に、特に図3を参照すると、本発明による単一のバイアにより固定された表面構造の第1の実施形態が示されている。図3に示すように、多層セラミック基板30は、I/Oパッド等の外部金属パッド又は表面構造32を有する。多層セラミック基板30は、前述のように、通常の処理により製造することができる。信頼性及び他の事項のためには、金属パッド32を多層セラミック基板30にしっかりと固定することが必要である。従って、金属パッド32が多層セラミック基板30にしっかりと固定され、さらに、ギガヘルツの周波数範囲における高周波用途に適した構造体が提案される。
従って、多層セラミック基板30は、金属充填バイア36を有する第1セラミック層34を含む。金属パッド32は、金属充填バイア36の外面37において金属充填バイア36に接着している。第2セラミック層44は、第1セラミック層34の金属充填バイア36に接着された金属充填バイア38を含む。本発明においては、金属充填バイア38が金属充填バイア36より寸法的に大きいことが必要である。「より寸法的に大きい」とは、金属充填バイア38が第1セラミック層34によって、少なくとも部分的に保持されるように、金属充填バイア38が少なくとも1つの水平方向すなわち幅方向の寸法において、より大きいという意味である。少なくとも幾つか方法で、こうした結果を得ることができる。多層セラミック基板の形成中に、グリーンシートを打ち抜くか或いは別の方法により穿孔してバイアを形成し、次いで、金属材料を充填することは知られている。こうしたバイアは、円筒形の形状又はほぼ円筒形の形状とすることができる。すなわち、バイアの一端(所謂ブレークアウト端部)はバイアの他端より僅かに大きくすることができ、或いは、バイアの側部を僅かに湾曲させることができる。それにもかかわらず、バイアの形状は、幾分円筒形である。この場合、バイアが円筒形と考えられる本発明の目的では、金属充填バイア38は、金属充填バイア36より、好ましくは直径が少なくとも2ミル又はそれ以上だけ大きいものであるべきである。
或いは、ブレークアウトを拡大したために金属充填バイアが円錐台の形状になる場合のように、金属充填バイアが円筒形の形状をもたないと考えられた場合には、ここでも、金属充填バイア38の接触面42は、金属充填バイア38が第1セラミック層34により少なくとも部分的に保持されるように、金属充填バイア36の接触面43より大きい必要がある。この場合でも、接触面42、43は、セラミック・グリーンシート内にバイアを形成するのに用いられる丸い打ち抜きのため、円形の形状になる。
多層セラミック基板30はさらに、第2セラミック層44内の金属充填バイア38に界面47において接着している金属充填バイア40を有する第3セラミック層46を含む。当業者によく知られているように、一般には、第3セラミック層46の後に、通常の金属充填バイアを含む付加的な通常のセラミック層がある。そうした付加的なセラミック層は、明確さのために省略されている。ここでも、金属充填バイア40は、円筒形の形状であることが好ましい。第1セラミック層34内の金属充填バイア36の直径は、少なくとも、第3セラミック層46内の金属充填バイア40の直径に等しいことが好ましいが、それより大きい直径を有することが好ましい。
認識されるように、金属パッド32は、一連の第1セラミック層34内の金属充填バイア36、第2セラミック層44内の金属充填バイア38、及び第3セラミック層46内の金属充填バイア40により、多層セラミック基板30にしっかりと固定される。このことは、金属パッド32が第1セラミック層34に接着しているかどうかに関係なく当て嵌まる。
最良の導電性のためには、金属パッド32、第1セラミック層34内の金属充填バイア36及び第2セラミック層内の金属充填バイア38のすべてが、100容積パーセントの金属、好ましくは90容積パーセントの銅と10容積パーセントのニッケル等との銅/ニッケル合金を含むことが最も好ましい。より高性能のセラミック材料においては、これら全金属構造と下方のセラミック材料との間の接合は悪化する。しかしながら、一連の金属充填バイアにより上述されたように、実際には接合されていが、金属パッド32は多層セラミック基板30にしっかりと機械的に固定されているので、このことは問題ではない。
第3セラミック層46の金属充填バイア40は、金属材料とセラミック材料との複合材であることが好ましい。複合材は、高性能のセラミック材料に良く接着し、従って、基板をシールすることになるので好ましい。限定する目的ではなく、例示目的のために、複合材は、銅に40から60容積パーセントまでのセラミック材料、最も好ましくはガラス・セラミック材料を加えたもので構成することができる。
ここで、図4を参照すると、本発明の第2の実施形態が示されている。図4に示す実施形態においては、多層セラミック基板30’はさらに、第2セラミック層44内の金属充填バイア38と第3セラミック層46内の金属充填バイア40との間に中間層パッド48を含む。従って、金属充填バイア38は、界面50において中間層パッド48に接着し、金属充填バイア40は、界面52において中間層パッド48に接着する。中間層パッド48は、金属充填バイア40と金属充填バイア38との間に堅牢性を与え、これにより金属パッド32の固定をも行うものであることが望ましい。中間層パッド48は導電性でなくてはならないので、中間層パッド48は、金属性であるべきである。それは、金属材料とセラミック材料との複合材であることが好ましく、金属充填バイア40と同じ複合材料で構成されることが最も好ましい。すなわち、限定する目的ではなく、例示目的のために、複合材は、銅に40から60容積パーセントまでのセラミック材料、最も好ましくはガラス・セラミック材料を加えたもので構成することができる。それ以外のすべての点では、図4の実施形態は、図3の実施形態と同じである。中間層パッド48は、これを信号バイアに関連して用いる場合にはキャパシタンスの増加をもたらすことがあるので、パワー・バイアに関連するものに限って用いることが最も好ましい。
コンピュータ・モデリングは、本発明が、10ギガヘルツ(GHZ)より高い全周波数において、図1及び図2に示す通常の固定されたI/Oパッド構造体と比較して、改善された伝送速度をもたらすことを示す。改善は、一般に周波数の増加とともに大きくなる。本発明による性能の改善は、I/Oパッドが多数のレベルにあってコンデンサとして機能するようになり、多数のバイアがインダクタとして機能することになる、前述した通常の固定されたI/Oパッド構造体におけるキャパシタンス/インダクタンス関連の損失を解消した結果である。
本発明は、金属充填された単一のバイア構造体に関連して1つの金属パッド32のみが設けられた図3及び図4に示す実施形態に関して説明された。通常は、複数のこうした金属パッド32があり、各々の金属パッド32は、前述のように、金属充填された単一のバイア構造体により多層セラミック基板にしっかりと固定されることを理解すべきである。
本開示に注目した当業者であれば、本発明の精神から逸脱することなく、具体的にここで説明された実施形態を超える他の改変を本発明においてなし得ることが明らかであろう。従って、こうした修正は、添付の特許請求の範囲によってのみ制限される本発明の範囲内にあると考慮される。
表面金属構造が複数のバイアにより固定された通常の設計の断面図である。 表面金属構造が1つの層内の単一の大きなバイアと第2層内の多数のバイアとにより固定された通常の設計の断面図である。 表面金属構造が単一のバイアにより固定された、本発明による第1の実施形態の断面図である。 表面金属構造が単一のバイアにより固定された、本発明による第2の実施形態の断面図である。

Claims (18)

  1. 単一のバイアにより固定されたパッドをもつ多層セラミック基板であって、
    金属充填バイアと外面とを有する第1セラミック層と、
    前記第1セラミック層の前記外面に隣接し、前記第1セラミック層内の前記金属充填バイアに接着された、外部パッドと、
    前記第1セラミック層内の前記金属充填バイアに接着された金属充填バイアを有する、前記第1セラミック層に隣接する第2セラミック層であって、該第2セラミック層内の前記金属充填バイアはその断面が前記第1セラミック層内の前記金属充填バイアより大きく、前記第1セラミック層及び前記第2セラミック層の各々において、前記外部パッドを前記多層セラミック基板に固定するための金属充填バイアは1つだけである、第2セラミック層と、
    前記第2セラミック層内の前記金属充填バイアに接着された金属充填バイアを有する、前記第2セラミック層に隣接する第3セラミック層と、
    を備える多層セラミック基板。
  2. 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイアが、円筒形の形状である、請求項1に記載の多層セラミック基板。
  3. 前記第2セラミック層内の前記金属充填バイアが、前記第1セラミック層内の前記金属充填バイアより直径が少なくとも2ミルだけ大きい、請求項2に記載の多層セラミック基板。
  4. 前記第1セラミック層内の前記金属充填バイアの直径が、前記第3セラミック層内の前記金属充填バイアの直径に等しいか又はそれより大きい、請求項2に記載の多層セラミック基板。
  5. 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイアが銅/ニッケル合金で構成される、請求項1に記載の多層セラミック基板。
  6. 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイアの100容積パーセントが金属である、請求項1に記載の多層セラミック基板。
  7. 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイア及び前記外部パッドの100容積パーセントが金属である、請求項1に記載の多層セラミック基板。
  8. 前記第3セラミック層内の前記金属充填バイアが、セラミック材料と金属材料との混合物で構成される複合材バイアである、請求項1に記載の多層セラミック基板。
  9. 前記第2セラミック層内の金属充填バイアと前記第3セラミック層内の前記金属充填バイアとの間に中間層パッドをさらに備える、請求項1に記載の多層セラミック基板。
  10. 単一のバイアにより固定されたパッドをもつ多層セラミック基板であって、
    第1接触面を有する金属充填バイアと外面とを有する第1セラミック層と、
    前記第1セラミック層の前記外面に隣接し、前記第1セラミック層内の前記金属充填バイアに接着された、外部パッドと、
    第2接触面をもつ金属充填バイアを有し、前記第1セラミック層に隣接する第2セラミック層であって、該第2セラミック層内の前記金属充填バイアは前記第1接触面及び前記第2接触面を通して前記第1セラミック層内の前記金属充填バイアに接着されており、前記第2接触面は前記第1接触面より大きく、前記第1セラミック層及び前記第2セラミック層の各々において、前記外部パッドを前記多層セラミック基板に固定するための金属充填バイアは1つだけである、第2セラミック層と、
    前記第2セラミック層内の前記金属充填バイアに接着された金属充填バイアを有する、前記第2セラミック層に隣接する第3セラミック層と、
    を備える多層セラミック基板。
  11. 前記第1セラミック層内及び第2セラミック層内の前記接触面が、円形の形状である、請求項10に記載の多層セラミック基板。
  12. 前記第2セラミック層内の前記接触面が、前記第1セラミック層内の前記接触面より直径が少なくとも2ミルだけ大きい、請求項11に記載の多層セラミック基板。
  13. 前記第1セラミック層内の前記金属充填バイアの直径が、前記第3セラミック層内の前記金属充填バイアの直径に等しいか又はそれより大きい、請求項11に記載の多層セラミック基板。
  14. 前記第1セラミック層及び第2セラミック層内の前記金属充填バイアが、銅/ニッケル合金で構成される、請求項10に記載の多層セラミック基板。
  15. 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイアの100容積パーセントが金属である、請求項10に記載の多層セラミック基板。
  16. 前記第1セラミック層内及び第2セラミック層内の前記金属充填バイア及び前記外部パッドの100容積パーセントが金属である、請求項10に記載の多層セラミック基板。
  17. 前記第3セラミック層内の前記金属充填バイアが、セラミック材料と金属材料との混合物で構成される複合材バイアである、請求項10に記載の多層セラミック基板。
  18. 前記第2セラミック層内の金属充填バイアと前記第3セラミック層内の前記金属充填バイアとの間に中間層パッドをさらに備える、請求項10に記載の多層セラミック基板。
JP2006549654A 2004-01-14 2005-01-12 単一のバイアにより固定されたパッドをもつ多層セラミック基板 Expired - Fee Related JP4806356B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/707,810 US6987316B2 (en) 2004-01-14 2004-01-14 Multilayer ceramic substrate with single via anchored pad and method of forming
US10/707,810 2004-01-14
PCT/US2005/001367 WO2005067539A2 (en) 2004-01-14 2005-01-12 Multilayer ceramic substrate with single via anchored pad and method of forming

Publications (2)

Publication Number Publication Date
JP2007520881A true JP2007520881A (ja) 2007-07-26
JP4806356B2 JP4806356B2 (ja) 2011-11-02

Family

ID=34738988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006549654A Expired - Fee Related JP4806356B2 (ja) 2004-01-14 2005-01-12 単一のバイアにより固定されたパッドをもつ多層セラミック基板

Country Status (7)

Country Link
US (1) US6987316B2 (ja)
EP (1) EP1704593A4 (ja)
JP (1) JP4806356B2 (ja)
KR (1) KR100925314B1 (ja)
CN (1) CN100423240C (ja)
TW (1) TWI300682B (ja)
WO (1) WO2005067539A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016052284A1 (ja) * 2014-09-30 2017-06-22 株式会社村田製作所 多層基板
JP2023518965A (ja) * 2020-06-17 2023-05-09 珠海越亜半導体股▲分▼有限公司 多層基板及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
US7573115B2 (en) * 2006-11-13 2009-08-11 International Business Machines Corporation Structure and method for enhancing resistance to fracture of bonding pads
US8946904B2 (en) * 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
KR20130077477A (ko) * 2011-12-29 2013-07-09 삼성전자주식회사 파워 반도체 소자 및 그 제조 방법
CN105329845B (zh) * 2014-07-31 2017-10-27 中芯国际集成电路制造(上海)有限公司 悬臂梁的制作方法、悬臂梁及mems器件
US10291231B2 (en) 2016-07-20 2019-05-14 Microsoft Technology Licensing, Llc Superconducting device with dummy elements
JP2020150000A (ja) * 2019-03-11 2020-09-17 日立金属株式会社 セラミックス基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172353A (ja) * 1985-01-28 1986-08-04 Nec Corp セラミツク多層基板
JPH0779079A (ja) * 1993-09-09 1995-03-20 Nec Corp セラミック多層配線基板
JPH10294565A (ja) * 1997-04-21 1998-11-04 Murata Mfg Co Ltd 多層回路基板
JP2000357874A (ja) * 1999-05-26 2000-12-26 Internatl Business Mach Corp <Ibm> 封止層を有するセラミック基板
JP2001068857A (ja) * 1999-07-19 2001-03-16 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047495A (ja) * 1983-08-25 1985-03-14 株式会社日立製作所 セラミツク配線基板
US4900878A (en) * 1988-10-03 1990-02-13 Hughes Aircraft Company Circuit terminations having improved electrical and structural integrity
JP3186222B2 (ja) * 1992-06-25 2001-07-11 松下電器産業株式会社 洗濯機の制御装置
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5738530A (en) * 1996-05-28 1998-04-14 Packard Hughes Interconnect Company Contact pad having metallically anchored elastomeric electrical contacts
US6002951A (en) * 1997-11-12 1999-12-14 International Business Machines Corporation Multi-layer ceramic substrate having high TC superconductor circuitry
JP3571957B2 (ja) * 1999-03-30 2004-09-29 松下電器産業株式会社 導体ペーストおよびセラミック多層基板の製造方法
US6551916B2 (en) * 1999-06-08 2003-04-22 Winbond Electronics Corp. Bond-pad with pad edge strengthening structure
US6181016B1 (en) * 1999-06-08 2001-01-30 Winbond Electronics Corp Bond-pad with a single anchoring structure
US6252178B1 (en) * 1999-08-12 2001-06-26 Conexant Systems, Inc. Semiconductor device with bonding anchors in build-up layers
US6290510B1 (en) * 2000-07-27 2001-09-18 Xerox Corporation Spring structure with self-aligned release material
US6501186B1 (en) * 2001-07-25 2002-12-31 Taiwan Semiconductor Manufacturing Company, Ltd Bond pad having variable density via support and method for fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172353A (ja) * 1985-01-28 1986-08-04 Nec Corp セラミツク多層基板
JPH0779079A (ja) * 1993-09-09 1995-03-20 Nec Corp セラミック多層配線基板
JPH10294565A (ja) * 1997-04-21 1998-11-04 Murata Mfg Co Ltd 多層回路基板
JP2000357874A (ja) * 1999-05-26 2000-12-26 Internatl Business Mach Corp <Ibm> 封止層を有するセラミック基板
JP2001068857A (ja) * 1999-07-19 2001-03-16 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016052284A1 (ja) * 2014-09-30 2017-06-22 株式会社村田製作所 多層基板
JP2023518965A (ja) * 2020-06-17 2023-05-09 珠海越亜半導体股▲分▼有限公司 多層基板及びその製造方法
JP7450063B2 (ja) 2020-06-17 2024-03-14 珠海越亜半導体股▲分▼有限公司 多層基板及びその製造方法

Also Published As

Publication number Publication date
JP4806356B2 (ja) 2011-11-02
KR20060122898A (ko) 2006-11-30
CN100423240C (zh) 2008-10-01
KR100925314B1 (ko) 2009-11-04
WO2005067539A2 (en) 2005-07-28
US6987316B2 (en) 2006-01-17
TW200536457A (en) 2005-11-01
CN1910749A (zh) 2007-02-07
EP1704593A4 (en) 2010-06-23
US20050151241A1 (en) 2005-07-14
WO2005067539A3 (en) 2005-12-15
EP1704593A2 (en) 2006-09-27
TWI300682B (en) 2008-09-01

Similar Documents

Publication Publication Date Title
JP4806356B2 (ja) 単一のバイアにより固定されたパッドをもつ多層セラミック基板
JP3401767B2 (ja) 多層セラミック基板およびその製造方法
US8119918B2 (en) Printed circuit board and semiconductor package
JP5042049B2 (ja) コンデンサ、配線基板
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
JPH1065034A (ja) 電子部品用配線基板及び電子部品パッケージ
KR20060018818A (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4194408B2 (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
US20100175915A1 (en) Printed circuit board and method of manufacturing the same
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
TWI393229B (zh) 封裝基板的製作方法及其結構
JP2000151112A (ja) 配線基板及びその製造方法
KR101619517B1 (ko) 범프비아를 구비한 다층인쇄회로기판
JP2010519769A (ja) 高速メモリパッケージ
JP5323395B2 (ja) 電子モジュール、電子モジュールの製造方法
JP3470787B2 (ja) 半導体素子用複合パッケージの製造方法
JP2000200855A (ja) Pga型配線基板及びその製造方法並びに半導体装置
JPH1154646A (ja) 半導体素子用パッケージおよびその製造方法
JP3834305B2 (ja) 多層配線基板の製造方法
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
KR101610327B1 (ko) 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법
JP2004342631A (ja) 多層プリント配線板の製造方法
JP2004072064A (ja) 金属ベース配線基板及びその基板を使った高周波装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees