JP4597631B2 - 部品内蔵配線板、部品内蔵配線板の製造方法 - Google Patents

部品内蔵配線板、部品内蔵配線板の製造方法 Download PDF

Info

Publication number
JP4597631B2
JP4597631B2 JP2004299048A JP2004299048A JP4597631B2 JP 4597631 B2 JP4597631 B2 JP 4597631B2 JP 2004299048 A JP2004299048 A JP 2004299048A JP 2004299048 A JP2004299048 A JP 2004299048A JP 4597631 B2 JP4597631 B2 JP 4597631B2
Authority
JP
Japan
Prior art keywords
conductive bump
wiring board
prepreg
wiring
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004299048A
Other languages
English (en)
Other versions
JP2006114621A (ja
Inventor
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004299048A priority Critical patent/JP4597631B2/ja
Publication of JP2006114621A publication Critical patent/JP2006114621A/ja
Application granted granted Critical
Publication of JP4597631B2 publication Critical patent/JP4597631B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電気/電子部品を絶縁層中に埋め込み有する部品内蔵配線板およびその製造方法に係り、特に、生産性向上に適する部品内蔵配線板およびその製造方法に関する。
電気部品を絶縁層中に埋め込み有する部品内蔵配線板として、例えば下記特許文献1に開示されたものがある。同文献図1に示されるその構造によると、電気部品の配線層への電気的接続には半田(または導電性組成物)が用いられ、電気部品を埋め込み有する絶縁層を貫通する層間接続体(配線層間の導電体)には貫通孔に充填された導電性組成物が用いられている。その製造方法は、あらかじめ、コアとなる配線板に半田(または導電性組成物)を用いて電気部品を電気的・機械的に接続する。またこれとは別の絶縁樹脂層に穴あけを行いこの穴に導電性組成物を充填し、先に部品実装したコア板と位置合わせ配置して積層・一体化する。
特開2003−197849号公報
上記のような配線板では、部品実装に要する部材(半田または導電性組成物)と層間接続体とするための部材とは材料として別または別の組成に調製することが適切と考えられる。このため、複数の材料の調達や在庫管理など管理上の手間がかかる。また、部品実装工程で必要な生産設備と、配線板として積層・一体化するための必要な生産設備とはまったく別であり、設備投資上の負担が大きい。
本発明は、上記の事情を考慮してなされたもので、電気/電子部品を絶縁層中に埋め込み有する部品内蔵配線板およびその製造方法において、製造上の負担が小さい部品内蔵配線板およびその製造方法を提供することを目的とする。
上記の課題を解決するため、本発明に係る部品内蔵配線板は、電気/電子部品と、前記電気/電子部品の表面の少なくとも一部に密着して該電気/電子部品の少なくとも一部分を埋め込んだ板状の絶縁層と、前記電気/電子部品の位置を避けて前記絶縁層を貫通するように設けられた第1の導電体と、前記第1の導電体に電気的導通するように前記絶縁層の上面上に設けられた第1の配線層と、前記第1の導電体に電気的導通するように前記絶縁層の前記上面に対向する下面上に該絶縁層の厚み方向への落ち込みなく設けられた、絶縁層に接する面と対向する面上には多層化構造のない最外の第2の配線層と、前記電気/電子部品の端子と前記第2の配線層とを電気的、機械的に接続し、かつ、前記第1の導電体と同じ組成材料からなる第2の導電体とを具備することを特徴とする。
この部品内蔵配線板では、電気/電子部品の端子が第2の導電体により第1または第2の配線層に電気的・機械的に接続されている。第1の配線層と第2の配線層とはその間に絶縁層を有しており、この絶縁層を第1の導電体が貫通することにより第1の配線層と第2の配線層とが電気的導通可能な構成である。電気/電子部品は絶縁層に少なくともその一部が埋め込まれている。このような部品内蔵配線板で、第1の導電体(層間接続体)と第2の導電体(部品実装に要する部材)とは同じ組成材料からなっている。したがって、第1および第2の導電体を容易に同時に形成することが可能であり、材料調達や生産設備などの点で製造上の負担を軽くすることが可能である。
また、本発明に係る部品内蔵配線板の製造方法は、第1の金属箔上に、第1の導電性バンプと、該第1の導電性バンプより高さが低くかつ該第1の導電性バンプと同じ材料からなる第2の導電性バンプとを形成する第1の工程と、前記形成された第2の導電性バンプを介するように、前記第1の金属箔上に電気/電子部品をマウントする第2の工程と、前記形成された第1の導電性バンプが貫通するように前記第1の金属箔上にプリプレグを積層しつつ、加熱で前記プリプレグに流動性を与えて該プリプレグで前記電気/電子部品を覆い埋め込む第3の工程と、前記プリプレグを貫通した前記第1の導電性バンプの頭部を変形させ、これと電気的導通を得るように前記積層されたプリプレグ上に第2の金属箔を積層し、同時に該プリプレグを硬化させて全体を一体化する第4の工程と、前記プリプレグが硬化されて得られた絶縁層の両面にある前記第1の金属箔および前記第2の金属箔をフォトリソグラフィを用いてパターニングする第5の工程とを具備することを特徴とする。また、本発明に係る別の部品内蔵配線板の製造方法は、第1の金属箔上に、第1の導電性バンプと、該第1の導電性バンプより高さが低くかつ該第1の導電性バンプと同じ材料からなる第2の導電性バンプとを形成する第1の工程と、前記形成された第2の導電性バンプを介するように、前記第1の金属箔上に電気/電子部品をマウントする第2の工程と、前記形成された第1の導電性バンプが貫通するように前記第1の金属箔上に、前記電気/電子部品の位置に相当して開口を有するプリプレグを積層する第3の工程と、前記プリプレグを貫通した前記第1の導電性バンプの頭部を変形させ、これと電気的導通を得るように前記積層されたプリプレグ上に、金属配線パターンを有する絶縁層を配置する第4の工程と、加熱で前記プリプレグに流動性を与えその後硬化させることにより、前記プリプレグを前記電気/電子部品に密着させ、該電気/電子部品を埋め込む状態で固定する第5の工程と、前記プリプレグが硬化されて得られた絶縁層の面上にある前記第1の金属箔をフォトリソグラフィを用いてパターニングする第6の工程とを具備することを特徴とする。
れらの製造方法は、上記の部品内蔵配線板を製造するそれぞれひとつの方法である。第1の導電性バンプと第2の導電性バンプとはひとつの工程として形成され、その後の工程で第1の導電性バンプは層間接続体となり、第2の導電性バンプは電気/電子部品の端子接続用の部材となる。よって製造上の負担が小さい。
本発明によれば、電気/電子部品を絶縁層中に埋め込み有する部品内蔵配線板およびその製造方法において、製造上の負担を小さくすることができる。
本発明の実施態様として、前記第1の導電体は、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化している形状である、とすることができる。例えば第1の導電体を導電性組成物ペーストのスクリーン印刷によって形成した場合である。
ここで、前記第2の導電体の前記第2の配線層に接する面積が、前記第1の導電体の該第2の配線層に接する面積より小さい、とすることができる。第1の導電体および第2の導電体で、必要な高さに応じた底面積を持たせたものである。
また、製造方法としての実施態様として、前記第1の工程は、前記第1の導電性バンプと前記第2の導電性バンプとを同時形成する、とし得る。同時形成によりなお生産性を向上する。第1および第2の導電性バンプの材料が同じであることから同時形成が容易である。
ここで、前記第1の工程は、前記第1の導電性バンプと前記第2の導電性バンプとを導電性組成物のスクリーン印刷により同時形成する、とし得る。スクリーン印刷によればこのような同時形成は容易に行うことができる。
さらに、ここで、前記第1の工程は、前記スクリーン印刷のため径の異なる2種のピットを有するスクリーン板を用いてなされる、とすることができる。径の異なるピットを有するスクリーン板によればピット内容積の違いから容易に高さの異なる導電性バンプを同時に形成することができる。
また、ここで、前記第2の工程は、前記導電性組成物をスクリーン印刷することにより形成された前記第2の導電性バンプが硬化する前になされる、とすることができる。硬化する前に電気/電子部品をマウントすることにより導電性組成物の接着性を利用した部品実装ができる。
あるいは、ここで、前記第2の工程は、前記導電性組成物をスクリーン印刷することにより形成された前記第2の導電性バンプが硬化した後になされる、とすることもできる。硬化した後に電気/電子部品をマウントすることにより、部品の端子上に形成された酸化層などの接続阻害層を破って電気的導通を得ることが容易になり安定した接続が可能になる。
また、実施態様として、前記第2の工程が、前記第1の金属箔を真空吸着によりステージ上に固定してなされる、とすることができる。変形しやすい金属箔の表面上への部品のマウントを確実に行うためである。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品内蔵配線板の構成を示す模式的断面図である。図1に示すように、この部品内蔵配線板は、絶縁層11、配線層(金属配線パターン)12、13、導電性バンプ(第1の導電体)14、導電性バンプ(第2の導電体)15、抵抗チップ(電気/電子部品)16を有する。
絶縁層11は、例えばガラスエポキシ樹脂のようなリジッドな絶縁樹脂からなる層あり、その厚さは例えば200μmである。配線層12、13は、絶縁層11の上下面にそれぞれ設けられた金属(銅)配線パターンであり厚さは例えば18μmである。導電性バンプ14は、導電性組成物(樹脂中に銀、金、銅などの微細金属粒やカーボンの微細粒を分散させ硬化させたもの)からなり、絶縁層11を貫通して配線層12、13の面間に挟設され配線層12、13と電気的導通する。また、製造工程に依拠して軸方向(図示で上下の積層方向)に径が変化しており太い側(配線層12側)でその直径は例えば300μmである。
導電性バンプ15は、導電性バンプ14と同じ組成材料からなり、絶縁層11内に埋め込み設けられて、配線層12と、内蔵された抵抗チップ16の端子との間を電気的に接続する。その直径は、配線層12に接する側で例えば100μmである。抵抗チップ16は、絶縁層11内に埋め込み設けられおり、その端子が導電性バンプ15を介して配線層12に電気的に接続されている。抵抗チップ16として、例えば0402(0.4mm×0.2mm)のサイズのものを用いることができる。その厚さは0.1mmを若干上回る程度である。
このような構成の部品内蔵配線板では、層間接続である導電性バンプ14と、部品(抵抗チップ16)を配線層12に電気的に接続するための部材である導電性バンプ15とが製造上容易に同時形成できる。これは、それらがまったく同じ組成材料でありかつ形成される先が、配線層12のもととなる同じ金属箔上だからである。以下、この工程を含めて一連の製造工程を説明する。
図2は、図1に示した部品内蔵配線板の製造過程を模式的断面で示す工程図であり、図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。まず、図2(a)に示すように、配線層12とすべき厚さ例えば18μmの金属箔(電解銅箔)12Aを用意し、その所定位置に層間接続とする導電性バンプ14と部品接続用の導電性バンプ15とを例えば導電性組成物ペーストをスクリーン印刷することにより形成する。
スクリーン印刷に用いるスクリーン板(メタルマスク)には径の異なる2種のピット(貫通孔)が穿設されたものを用いる。これにより、そのピット内の容積の違いから、大きさ(円錐形状としての底面径および高さ)の異なる2種の導電性バンプ14、15を容易に同時形成できる。層間接続とする導電性バンプ14は例えば底面径300μm、高さ300μm、部品接続用の導電性バンプ15は、例えば底面径100μm、高さ100μmである。
次に、図2(b)に示すように、例えばマウンタを用いて0402サイズのチップ抵抗16を、その両端子が導電性バンプ15上に載るように金属箔12A上に載置する。この時点では印刷形成された導電性バンプ15は硬化しておらず容易に変形してチップ抵抗16の端子との十分な接触面積が確保できる。なお、マウンタによる部品載置に際して、金属箔12Aを真空吸着により位置固定できる平坦なステージを用いると好ましい。これにより、金属箔12Aにしわがよるなどの変形を回避でき、位置精度の高い部品載置が可能になる。マウンタによる部品載置が終了したら、導電性バンプ14、15を乾燥して硬化させ導電性バンプ15を介してチップ抵抗16を金属箔12A上に機械的に固定する。
次に、図2(c)に示すように、絶縁層11とすべき公称厚さ例えば200μmのFR−4のプリプレグ11Aを金属箔12A上にプレス機を用い積層する。このとき、導電性バンプ15の頭部がプリプレグ11Aを貫通するように、かつ加熱でプリプレグ11Aが流動性を得てチップ抵抗16を覆いこれを埋め込むようにする。なお、図2(c)における導電性バンプ14の頭部の破線は、この段階で導電性バンプ14の頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。
次に、積層されたプリプレグ11A上に、配線層13とすべき厚さ例えば18μmの金属箔(電解銅箔)13Aを配置してプレス機で積層方向に加圧・加熱する。これにより、図2(d)に示すように、プリプレグ11Aを完全に硬化させて(=絶縁層11)、全体を積層・一体化する。このとき金属箔13Aは導電性バンプ14に電気的に接続される。最後に、絶縁層11の両面をシールドする金属箔12A、13Aを周知のフォトリソグラフィを利用して所定にパターニングし、図1に示すような配線層12、13を有する部品内蔵配線板を得ることができる。なお、金属箔12Aのパターニングは、当然ながら、内蔵されたチップ抵抗16の両端子に接続される配線層12のパターンが分離するように行う。
以上説明のように、この実施形態では、部品(チップ抵抗16)を内蔵することによる工程の増加はわずかであり製造上の負担増が小さい部品内蔵配線板およびその製造方法を提供することができる。
次に、本発明の別の実施形態に係る部品内蔵配線板を図3を参照して説明する。図3は、本発明の別の実施形態に係る部品内蔵配線板の構成を示す模式的断面図である。この実施形態の部品内蔵配線板では、上記実施形態に比較してより大型の(厚さが厚い)電気/電子部品を内蔵することができる。
その構成として、この部品内蔵配線板は、図3に示すように、絶縁層31、32、33、配線層34、35、36、37(=合計4層)、導電性バンプ(第1の導電体)38、39、導電性バンプ(第2の導電体)40、チップ部品(電気/電子部品)41、スルーホール導電体42を有する。
絶縁層32およびその上下面に位置する配線層35、36の部分は、コア板の部分であり、このコア板は、スルーホール導電体42により配線層35、36間の電気的導通が得られるように構成されている。また、内蔵されたチップ部品41に相当する位置部分が開口部となっており、より厚さの厚いチップ部品41を内蔵するための空間を提供する。絶縁層32の厚さは例えば300μmであり、例えばガラスエポキシ樹脂のようなリジッドな素材である。配線層35、36は、厚さ例えば18μmの金属(銅)配線パターンである。
絶縁層31、これを貫通する導電性バンプ38、導電性バンプ38に導通する下面の配線層34、絶縁層31内に埋め込み設けられた導電性バンプ40、および、導電性バンプ40により配線層34に電気的導通するチップ部品41の部分は、上記コア板に積層された下側のビルドアップ部分である。また、絶縁層33、これを貫通する導電性バンプ39、および、導電性バンプ39に導通する上面の配線層37の部分は、上記コア板に積層された上側のビルドアップ部分である。
絶縁層31、33は、内蔵されたチップ部品41のための、絶縁層32の開口部、および絶縁層32のスルーホール導電体42内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。絶縁層31、33は例えばガラスエポキシ樹脂のようなリジッドな絶縁樹脂からなり、その層としての厚さは例えばそれぞれ100μmである。配線層34、37は、厚さ例えば18μmの金属(銅)配線パターンである。
導電性バンプ38、39は、すでに説明したような導電性組成物からなり、絶縁層31または絶縁層33を貫通して配線層34、35間、または配線層36、37間に挟設され、配線層34、35、または配線層36、37と電気的導通する。また、製造工程に依拠して軸方向(図示で上下の積層方向)に径が変化しており太い側(配線層34側または37側)でその直径は例えば200μmである。
導電性バンプ40は、導電性バンプ38、39と同じ組成材料からなり、絶縁層31内に埋め込み設けられて、配線層34と、内蔵されたチップ部品41の端子との間を電気的に接続する。その直径は、配線層34に接する側で例えば50μmである。チップ部品41は、絶縁層31、33内に埋め込み設けられており、その端子が導電性バンプ40を介して配線層34に電気的に接続されている。チップ部品41は、その厚さとして0.4mm程度のものまでは内蔵可能である。
このような構成の部品内蔵配線板でも、層間接続である導電性バンプ38と、部品(チップ部品41)を配線層34に電気的に接続するための部材である導電性バンプ40とは製造上容易に同時形成できる。これは、先の実施形態と同様に、それらがまったく同じ組成材料でありかつ形成先が配線層34のもととなる同じ金属箔上だからである。以下、この工程を含めて一連の製造工程を説明する。
図4、図5、図6は、それぞれ、図3に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図、図3に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図、図3に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図である。これらの図において、図3中に示した構成要素と同一または同一相当のものには同一符号を付してある。
図4は、換言すると、コア板に積層される下側のビルドアップ部分の製造工程を示す図である。その思想としては、図4(a)、(b)、(c)それぞれ、図2に示した先の実施形態の製造工程における(a)、(b)、(c)と一部を除き同様である。
まず、図4(a)に示すように、配線層34とすべき厚さ例えば18μmの金属箔(電解銅箔)34Aを用意し、その所定位置に層間接続とする導電性バンプ38と部品接続用の導電性バンプ40とを例えば導電性組成物ペーストをスクリーン印刷することにより形成する。スクリーン板(メタルマスク)には径の異なる2種のピットが穿設されたものを用いる。このようなスクリーン板を使用して、層間接続とする導電性バンプ38は例えば底面径200μm、高さ160μm、部品接続用の導電性バンプ40は、例えば底面径50μm、高さ30μmに形成する。
次に、図4(b)に示すように、例えばマウンタを用いてチップ部品41を、その両端子が導電性バンプ40上に載るように金属箔34A上に載置する。マウンタによる部品載置が終了したら、導電性バンプ38、40を乾燥して硬化させ導電性バンプ40を介してチップ部品41を金属箔34A上に機械的に固定する。
次に、図4(c)に示すように、絶縁層31とすべき公称厚さ例えば100μmのFR−4のプリプレグ31Aを金属箔34A上にプレス機を用い積層する。このとき、プリプレグ31Aとしてチップ部品41の位置に相当する部分に開口が設けられたものを用い、また、プリプレグ31Aの上側にはチップ部品41の厚さを吸収できるクッション材(不図示)を介在させて加圧・加熱する。これにより、より確実に、導電性バンプ38の頭部がプリプレグ31Aを貫通するようになる。なお、図4(c)における導電性バンプ38の頭部の破線は、この段階で導電性バンプ38の頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。以上により、図4(c)に示すような、コア板に積層される下側のビルドアップ部分の配線板素材1が得られる。
図5は、言い換えるとコア板の部分の製造工程を示す図である。まず、図5(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)35A、36Aが積層された例えば厚さ300μmのFR−4の絶縁層32を用意し、その所定位置にスルーホール導電体を形成するための貫通孔52をあけ、かつ内蔵するチップ部品41に相当する部分に開口部51を形成する。
次に、無電解めっきおよび電解めっきを行い、図5(b)に示すように、貫通孔52の内壁にスルーホール導電体42を形成する。このとき開口部51の内壁にも導電体が形成される。さらに、図5(c)に示すように、金属箔35A、36Aを周知のフォトリソグラフィを利用して所定にパターニングする(配線層35、36)。配線層35、36のパターニング形成により、開口部51の内壁に形成された導電体も除去される。以上により、コア板の部分の配線板素材2を得ることができる。
図6は、換言すると、コア板部分の配線板素材2の上下両面に、上側のビルドアップ部分の配線板素材3と下側のビルドアップ部分の配線板素材1とを積層する配置関係を示す図である。ここで、上側の配線板素材3は、下側の配線板素材1と同様な工程を適用することで得られたものである。ただし、部品(チップ部品41)を接続するために生じる部位(導電性バンプ40、プリプレグ33Aの開口)のない構成である。そのほかは、金属箔(電解銅箔)37A、導電性バンプ39、プリプレグ33Aとも、それぞれ配線板素材1の金属箔34A、導電性バンプ38、プリプレグ31Aと同じである。
図6に示すような配置で各配線板素材1、2、3を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ31A、33Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ31A、33Aの流動性により、チップ部品41の周りの空間にはプリプレグ31A、33Aが変形進入し空隙は発生しない。また、配線層35、36は、導電性バンプ38、39にそれぞれ電気的に接続される。この積層工程の後、上下両面の金属箔34A、37Aを周知のフォトリソグラフィを利用して所定にパターニングし、図3に示すような部品内蔵配線板を得ることができる。なお、金属箔34Aのパターニングは、当然ながら、内蔵されたチップ部品41の両端子に接続される配線層34のパターンが分離するように行う。
以上説明のように、この実施形態でも、部品(チップ部品41)を内蔵することによる工程の増加はわずかであり製造上の負担増が小さい部品内蔵配線板およびその製造方法を提供することができる。また、内蔵部品に提供される領域が厚さ方向により厚く、より多種の部品を内蔵することが可能である。コア板の部分のスルーホール導電体42については、導電性バンプ38、39と同様な層間接続体とする構成も当然ながら製造可能である。
次に、参考例に係る部品内蔵配線板について図7を参照して説明する。図7は、参考例に係る部品内蔵配線板の構成を示す模式的断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
この部品内蔵配線板は、図3に示した部品内蔵配線板と構成として似ており、違いは、配線層34に代わり、絶縁層71およびその上下面の配線層72、73が設けられ、かつ配線層37に代わり、絶縁層81およびその上下面の配線層82、83が設けられていることである。これにより合計6層の配線層がある。また、絶縁層71を貫通して導電性バンプ74が存在し、絶縁層71の上下面の配線層72、73が電気的導通可能な構成になっている。これは、絶縁層81を貫通する導電性バンプ84についても同様である。
製造工程としては、図4に示した導電性バンプ38、40の形成において、金属箔34Aに代えて、絶縁層71の上下面に配線層72、73が設けられかつこれらに挟設されて導電性バンプ74を有する両面配線板を用いればよい(絶縁層71下側の配線層72についてはパターニング前のものでもよい。)。金属箔37Aに代わる、絶縁層81、導電性バンプ84、および配線層82、83を有する両面配線板についても同様である(これも、絶縁層81上側の配線層82についてはパターニング前のものでもよい。)。代わりに使用するこれらの両面配線板は、図1、図2において説明した実施形態の工程を参照して得ることができる。以降は図4ないし図6の工程を適用することにより、図7に示すような部品内蔵配線板を得ることができる。
の形態では、絶縁層71(81)、導電性バンプ74(83)、および配線層72(82)、73(83)からなる両面配線板の部分に、図1に示したような部品内蔵配線板を用いることもできる。これにより、さらに部品を高密度に内蔵した部品内蔵配線板を得ることができる。
次に、別の参考例に係る部品内蔵配線板について図8を参照して説明する。図8は、別の参考例に係る部品内蔵配線板の構成を示す模式的断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
この部品内蔵配線板は、内蔵部品としてベアチップ半導体91を有するものである。ベアチップ半導体91の導電性バンプ40Aとの接続面側にはアンダーフィル樹脂92が充填されている。製造工程としては、図7に示した形態と似ているが多少異なる点もある。以下説明する。
すなわち、スクリーン印刷による導電性バンプ38、40Aの形成に続き、まずこれらの導電性バンプ38、40Aを乾燥させ硬化させる。そして、アンダーフィル樹脂92を、硬化させた導電性バンプ40Aの領域に塗布する。さらに導電性バンプ40Aの位置に合わせてベアチップ半導体91をフリップチップ接続する。このフリップチップ接続においては、硬化した導電性バンプ40Aがベアチップ半導体91の接続パッド上の酸化膜などの接続阻害層を突き破りやすく安定した電気的接続が実現する。以下の工程は、図7に示した形態と同様である。このようにこの形態では、接続の信頼性高く、部品としてベアチップ半導体91を内蔵することができる。
次に、さらに別の参考例に係る部品内蔵配線板について図9を参照して説明する。図9は、さらに別の参考例に係る部品内蔵配線板の構成を示す模式的断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
の形態では、導電性バンプ38、40A、39に代わり、金属板エッチングにより形成された金属バンプ108、100、109を有している。これらの金属バンプ108、100、109の配線層73側または配線層83側には、図示するように、エッチングストッパ層が残存している。また、絶縁層71(81)の絶縁層31(33)との境界は、図8に示した形態と比較して配線層73(83)の厚さ分だけ深い方に移動している。以下、このような構成になっている理由を含めて製造工程を説明する。
図10は、図9に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図であり、図9における絶縁層71、配線層72、73、導電性バンプ74、金属バンプ108、100の部分の製造工程を示したものである。図9における絶縁層81、配線層82、83、導電性バンプ84、金属バンプ109の部分の製造工程もほぼ同様である。なお、図9中に示した構成要素と同一または同一相当のものには同一符号を付してある。
まず、例えば厚さ18μmの金属箔(電解銅箔)73Aにごく薄い厚さ例えば2μmの例えばニッケル合金からなる層(エッチングストッパ層ES)が積層された積層膜を用意し、このエッチングストッパ層ES側に厚さ例えば120μmの金属板(銅板)108Aを積層一体化して、図10(a)に示すように3層構造のクラッド材を得る。
次に、図10(b)に示すように、金属箔73Aを周知のフォトリソグラフィを利用し銅のみエッチング可能なエッチング液で所定にパターニングする。これにより配線層73を形成する。さらに、図3(c)に示すように、配線層73上の所定の位置に導電性バンプ74を導電性組成物ペーストのスクリーン印刷により形成する。続いて、図10(d)に示すように、絶縁層71とすべきプリプレグ71Aを配線層73側にプレス機を用い積層する。このとき導電性バンプ74の頭部をプリプレグ71Aに貫通させる。この積層工程により、配線層73はプリプレグ71A側に沈み込んで位置することになる。なお、図10(d)における導電性バンプ74の頭部の破線は、この段階で導電性バンプ74の頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。
次に、積層されたプリプレグ71A上に、配線層72とすべき厚さ例えば18μmの金属箔(電解銅箔)72Aを配置してプレス機で積層方向に加圧・加熱する。これにより、図10(e)に示すように、プリプレグ71Aが完全に硬化して絶縁層71となり積層・一体化がされる。このとき金属箔72Aは導電性バンプ74に電気的に接続される。
次に、金属板108A上に所定位置のエッチングレジストを形成する。このエッチングレジストはエッチングによる金属バンプ108、100を形成すべきところに残存させる。そして銅のみをエッチング可能なエッチング液を用いてエッチング加工し、図10(f)に示すように、金属板のエッチング加工による金属バンプ108、100を形成する。その形状は、エッチングレジストの形状や大きさ、エッチング加工時間によって変わり、一般には積層方向に一致する軸を有しサイドエッチングによりこの軸の方向に径が変化する形状になる。金属バンプ108、100の高さの違いはエッチングレジストの大きさの違いによる。
最後に、形成された金属バンプ108、100をマスクにエッチングストッパ層ESをエッチング除去することにより、図10(g)に示すような形態の配線板素材を得ることできる。以下は、図8に示した参考例と同様の製造工程を適用することにより図9に示す部品内蔵配線板を得ることができる。このように層間接続の導電体と部品を接続する導電体とを金属板をエッチングすることにより同時形成することもできる。
次に、さらに別の参考例に係る部品内蔵配線板について図11を参照して説明する。図11は、さらに別の参考例に係る部品内蔵配線板の構成を示す模式的断面図であり、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部位については加える事項がない限り説明を省略する。
の形態は、導電性バンプ38、40A、39(図8参照)に代わり、めっきにより形成された金属バンプ118、110、119を有している。このような金属バンプ118、110、119を有する部品内蔵配線板は、例えば次のようにして製造することができる。すなわち、導電性バンプ38、40(図4参照)の形成に代えて、めっきのためのパターン化されたレジストを配線層73(83)上に形成し、そのレジストの抜けた部分へのめっき成長でバンプを形成する。これ以外の工程は図8に示した部品内蔵配線板の場合と同様である。
なお、効率的にめっき成長させるため、配線層73、83の形成時にその一部として給電パターンを形成しておくのが好ましい。これにより電解めっき工程を適用して効率的な金属バンプ118、110、119の形成ができる。金属バンプ118、100、119の形状は、めっきのためのレジストパターン形状に倣って、軸の方向が積層方向に一致する柱状または錐台状の形状(すなわち軸の方向に径が変化するかまたは変化していない形状)になる。金属バンプ118と同110との高さの違いは、例えばめっき工程を2段階に分け第1段階後に金属バンプ110の上部のみに新たなマスクを形成して第2段階のめっき工程を行うようにすれば実現する。
本発明の一実施形態に係る部品内蔵配線板の構成を示す模式的断面図。 図1に示した部品内蔵配線板の製造過程を模式的断面で示す工程図。 本発明の別の実施形態に係る部品内蔵配線板の構成を示す模式的断面図。 図3に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 図3に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。 図3に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。 参考例に係る部品内蔵配線板の構成を示す模式的断面図。 別の参考例に係る部品内蔵配線板の構成を示す模式的断面図。 さらに別の参考例に係る部品内蔵配線板の構成を示す模式的断面図。 図9に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 さらに別の参考例に係る部品内蔵配線板の構成を示す模式的断面図。
符号の説明
1…配線板素材、2…配線板素材(コア板)、3…配線板素材、11…絶縁層、11A…プリプレグ、12…配線層(金属配線パターン)、12A…金属箔(銅箔)、13…配線層(金属配線パターン)、13A…金属箔(銅箔)、14…導電性バンプ(第1の導電体)、15…導電性バンプ(第2の導電体)、16…抵抗チップ(電気/電子部品)、31…絶縁層、31A…プリプレグ、32…絶縁層、33…絶縁層、33A…プリプレグ、34…配線層(金属配線パターン)、34A…金属箔(銅箔)、35…配線層(金属配線パターン)、35A…金属箔(銅箔)、36…配線層(金属配線パターン)、36A…金属箔(銅箔)、37…配線層(金属配線パターン)、37A…金属箔(銅箔)、38…導電性バンプ(第1の導電体)、39…導電性バンプ、40,40A…導電性バンプ(第2の導電体)、41…チップ部品(電気/電子部品)、42…スルーホール導電体、51…開口部、52…貫通孔、71…絶縁層、71A…プリプレグ、72…配線層(金属配線パターン)、72A…金属箔(銅箔)、73…配線層(金属配線パターン)、73A…金属箔(銅箔)、74…導電性バンプ、81…絶縁層、82…配線層(金属配線パターン)、83…配線層(金属配線パターン)、84…導電性バンプ、91…ベアチップ半導体、92…アンダーフィル樹脂、100…金属板エッチングにより形成された金属バンプ(第2の導電体)、108…金属板エッチングにより形成された金属バンプ(第1の導電体)、108A…金属板(銅板)、109…金属板エッチングにより形成された金属バンプ、110…めっきにより形成された金属バンプ(第2の導電体)、118…めっきにより形成された金属バンプ(第1の導電体)、119…めっきにより形成された金属バンプ、ES…エッチングストッパ層。

Claims (11)

  1. 電気/電子部品と、
    前記電気/電子部品の表面の少なくとも一部に密着して該電気/電子部品の少なくとも一部分を埋め込んだ板状の絶縁層と、
    前記電気/電子部品の位置を避けて前記絶縁層を貫通するように設けられた第1の導電体と、
    前記第1の導電体に電気的導通するように前記絶縁層の上面上に設けられた第1の配線層と、
    前記第1の導電体に電気的導通するように前記絶縁層の前記上面に対向する下面上に該絶縁層の厚み方向への落ち込みなく設けられた、絶縁層に接する面と対向する面上には多層化構造のない最外の第2の配線層と、
    前記電気/電子部品の端子と前記第2の配線層とを電気的、機械的に接続し、かつ、前記第1の導電体と同じ組成材料からなる第2の導電体と
    を具備することを特徴とする部品内蔵配線板。
  2. 前記第1の導電体が、導電性組成物からなり、かつ、層方向に一致する軸を有し前記軸の方向に径が変化している形状であることを特徴とする請求項1記載の部品内蔵配線板。
  3. 前記第2の導電体の前記第2の配線層に接する面積が、前記第1の導電体の該第2の配線層に接する面積より小さいことを特徴とする請求項2記載の部品内蔵配線板。
  4. 第1の金属箔上に、第1の導電性バンプと、該第1の導電性バンプより高さが低くかつ該第1の導電性バンプと同じ材料からなる第2の導電性バンプとを形成する第1の工程と、
    前記形成された第2の導電性バンプを介するように、前記第1の金属箔上に電気/電子部品をマウントする第2の工程と、
    前記形成された第1の導電性バンプが貫通するように前記第1の金属箔上にプリプレグを積層しつつ、加熱で前記プリプレグに流動性を与えて該プリプレグで前記電気/電子部品を覆い埋め込む第3の工程と、
    前記プリプレグを貫通した前記第1の導電性バンプの頭部を変形させ、これと電気的導通を得るように前記積層されたプリプレグ上に第2の金属箔を積層し、同時に該プリプレグを硬化させて全体を一体化する第4の工程と
    前記プリプレグが硬化されて得られた絶縁層の両面にある前記第1の金属箔および前記第2の金属箔をフォトリソグラフィを用いてパターニングする第5の工程と
    を具備することを特徴とする部品内蔵配線板の製造方法。
  5. 第1の金属箔上に、第1の導電性バンプと、該第1の導電性バンプより高さが低くかつ該第1の導電性バンプと同じ材料からなる第2の導電性バンプとを形成する第1の工程と、
    前記形成された第2の導電性バンプを介するように、前記第1の金属箔上に電気/電子部品をマウントする第2の工程と、
    前記形成された第1の導電性バンプが貫通するように前記第1の金属箔上に、前記電気/電子部品の位置に相当して開口を有するプリプレグを積層する第3の工程と、
    前記プリプレグを貫通した前記第1の導電性バンプの頭部を変形させ、これと電気的導通を得るように前記積層されたプリプレグ上に、金属配線パターンを有する絶縁層を配置する第4の工程と、
    加熱で前記プリプレグに流動性を与えその後硬化させることにより、前記プリプレグを前記電気/電子部品に密着させ、該電気/電子部品を埋め込む状態で固定する第5の工程と
    前記プリプレグが硬化されて得られた絶縁層の面上にある前記第1の金属箔をフォトリソグラフィを用いてパターニングする第6の工程と
    を具備することを特徴とする部品内蔵配線板の製造方法。
  6. 前記第1の工程が、前記第1の導電性バンプと前記第2の導電性バンプとを同時形成することを特徴とする請求項4または5記載の部品内蔵配線板の製造方法。
  7. 前記第1の工程が、前記第1の導電性バンプと前記第2の導電性バンプとを導電性組成物のスクリーン印刷により同時形成することを特徴とする請求項6記載の部品内蔵配線板の製造方法。
  8. 前記第1の工程が、前記スクリーン印刷のため径の異なる2種のピットを有するスクリーン板を用いてなされることを特徴とする請求項7記載の部品内蔵配線板の製造方法。
  9. 前記第2の工程が、前記導電性組成物をスクリーン印刷することにより形成された前記第2の導電性バンプが硬化する前になされることを特徴とする請求項7記載の部品内蔵配線板の製造方法。
  10. 前記第2の工程が、前記導電性組成物をスクリーン印刷することにより形成された前記第2の導電性バンプが硬化した後になされることを特徴とする請求項7記載の部品内蔵配線板の製造方法。
  11. 前記第2の工程が、前記第1の金属箔を真空吸着によりステージ上に固定してなされることを特徴とする請求項4または5記載の部品内蔵配線板の製造方法。
JP2004299048A 2004-10-13 2004-10-13 部品内蔵配線板、部品内蔵配線板の製造方法 Expired - Fee Related JP4597631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004299048A JP4597631B2 (ja) 2004-10-13 2004-10-13 部品内蔵配線板、部品内蔵配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004299048A JP4597631B2 (ja) 2004-10-13 2004-10-13 部品内蔵配線板、部品内蔵配線板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009235853A Division JP4598140B2 (ja) 2009-10-13 2009-10-13 部品内蔵配線板、部品内蔵配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2006114621A JP2006114621A (ja) 2006-04-27
JP4597631B2 true JP4597631B2 (ja) 2010-12-15

Family

ID=36382902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004299048A Expired - Fee Related JP4597631B2 (ja) 2004-10-13 2004-10-13 部品内蔵配線板、部品内蔵配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4597631B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449634B (zh) 2006-05-24 2013-07-24 大日本印刷株式会社 部件内置布线板、部件内置布线板的制造方法
JP5130666B2 (ja) * 2006-06-29 2013-01-30 大日本印刷株式会社 部品内蔵配線板
JP2008016651A (ja) * 2006-07-06 2008-01-24 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法。
JP5168838B2 (ja) 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP2008182024A (ja) * 2007-01-24 2008-08-07 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
JP2008283114A (ja) * 2007-05-14 2008-11-20 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法
KR100872131B1 (ko) * 2007-07-10 2008-12-08 삼성전기주식회사 인쇄회로기판 제조방법
WO2009057654A1 (ja) * 2007-11-01 2009-05-07 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP5245491B2 (ja) * 2008-03-27 2013-07-24 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板
JP4876272B2 (ja) * 2008-04-02 2012-02-15 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板及びその製造方法
JP2009252942A (ja) * 2008-04-04 2009-10-29 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
KR101575352B1 (ko) 2009-04-09 2015-12-07 엘지이노텍 주식회사 인쇄회로기판 및 그 제조 방법
JP2013048290A (ja) * 2012-11-09 2013-03-07 Dainippon Printing Co Ltd 部品内蔵配線板
JP2014150265A (ja) * 2014-03-10 2014-08-21 Dainippon Printing Co Ltd 電子モジュール用配線基板
JP6007956B2 (ja) * 2014-09-05 2016-10-19 大日本印刷株式会社 部品内蔵配線板
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
FR3134679A1 (fr) * 2022-04-13 2023-10-20 Safran Procédé de fabrication de modules électroniques imbriqués par fabrication additive

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120671A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JPH08111583A (ja) * 1994-10-07 1996-04-30 Toshiba Corp 実装用印刷配線板の製造方法
JP2000183283A (ja) * 1998-12-18 2000-06-30 Denso Corp 積層型回路モジュール及びその製造方法
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法
JP2002026048A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
JP2004056144A (ja) * 2002-07-16 2004-02-19 Matsushita Electric Ind Co Ltd プリント配線板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120671A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JPH08111583A (ja) * 1994-10-07 1996-04-30 Toshiba Corp 実装用印刷配線板の製造方法
JP2000183283A (ja) * 1998-12-18 2000-06-30 Denso Corp 積層型回路モジュール及びその製造方法
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法
JP2002026048A (ja) * 2000-07-12 2002-01-25 Denso Corp 積層回路モジュールの製造方法
JP2004056144A (ja) * 2002-07-16 2004-02-19 Matsushita Electric Ind Co Ltd プリント配線板

Also Published As

Publication number Publication date
JP2006114621A (ja) 2006-04-27

Similar Documents

Publication Publication Date Title
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5042049B2 (ja) コンデンサ、配線基板
KR20080011106A (ko) 다층 프린트 배선판 및 그 제조 방법
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP5100989B2 (ja) 部品内蔵配線板
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
WO2007135737A1 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2013102047A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5130666B2 (ja) 部品内蔵配線板
JP4786914B2 (ja) 複合配線基板構造体
JP2008016651A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
TW200948239A (en) A printed circuit board having an embedded component and a method thereof
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5779908B2 (ja) 部品内蔵配線板
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP7216139B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060215

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees