JP2007248723A - 信号電圧生成回路、表示装置の駆動回路および液晶表示装置 - Google Patents
信号電圧生成回路、表示装置の駆動回路および液晶表示装置 Download PDFInfo
- Publication number
- JP2007248723A JP2007248723A JP2006070912A JP2006070912A JP2007248723A JP 2007248723 A JP2007248723 A JP 2007248723A JP 2006070912 A JP2006070912 A JP 2006070912A JP 2006070912 A JP2006070912 A JP 2006070912A JP 2007248723 A JP2007248723 A JP 2007248723A
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- circuit
- signal voltage
- voltages
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】リニアDACを採用し、かつ、γカーブ両端での急峻な変化に対応可能である信号電圧生成回路を実現する。
【解決手段】DAC回路3では、電源選択回路31によってリニアDAC32への入力電圧を選択し、該リニアDAC32は選択された電圧間でのデジタル−アナログ変換を行うため、少ない回路規模で多階調を実現できる。また、出力電圧選択回路33は、上記デジタル階調データが示す階調が、最大階調付近または最小階調付近の数階調に対応する所定の階調値(γカーブの急峻な変化部分)である場合、該階調値に対応する上記外部入力電圧の一つを信号電圧として出力し、それ以外の階調値である場合には、リニアDAC32により生成された電圧を信号電圧として出力するため、γカーブの両端の急峻な変化に対しても対応できる。
【選択図】図1
【解決手段】DAC回路3では、電源選択回路31によってリニアDAC32への入力電圧を選択し、該リニアDAC32は選択された電圧間でのデジタル−アナログ変換を行うため、少ない回路規模で多階調を実現できる。また、出力電圧選択回路33は、上記デジタル階調データが示す階調が、最大階調付近または最小階調付近の数階調に対応する所定の階調値(γカーブの急峻な変化部分)である場合、該階調値に対応する上記外部入力電圧の一つを信号電圧として出力し、それ以外の階調値である場合には、リニアDAC32により生成された電圧を信号電圧として出力するため、γカーブの両端の急峻な変化に対しても対応できる。
【選択図】図1
Description
本発明は、表示装置(例えば、液晶表示パネル)の駆動装置に用いられる信号電圧生成回路(例えば、γ用2入力間電圧をリニアにデジタルアナログ変換を行う信号電圧生成回路)に関する。
近年、コンピュータ用モニタやテレビジョンにおいて、CRTに代わる表示装置として、低電圧、軽量、薄型を特徴とする液晶表示パネル(TFT−LCD)等が注目されている。このような表示パネルの駆動装置には、入力階調(入力される表示データが示す階調)に対応する信号電圧を生成する信号電圧生成回路が設けられており、該信号電圧生成回路では表示パネルの光学特性に基づいてγ補正が行われる。
例えば、信号電圧生成回路にγ補正を考慮したブリーダ抵抗型DAC(Digital-Analog Converter)回路を設けておくことで、各入力階調に応じて適切な信号電圧(γ補正が考慮された信号電圧)を生成することができる。しかし、γ補正は表示パネルの光学特性に合わせて行う必要があるため、このようにγ補正をDAC回路で直接行うと新規の表示パネルにあわせてDAC回路(信号電圧生成回路)を開発しなければならず、生産効率の低下ひいてはコスト高が招来されるという問題がある。
これに対し、信号電圧生成回路において、表示電圧の最大値および最小値以外に、その間の中間電圧をも入力し、入力される電圧値を変更することにより、γ補正を行うことも提案されている。本方式のメリットは、入力階調信号の上位ビットにて入力電圧を選択し、下位ビットにて選択した電圧間のデジタルアナログ変換を行うことにより、少ない回路規模で多階調を実現できることである。例えば、入力階調信号が8ビットのデータであれば、その上位3ビットで9種類の電源から2つの電源電圧を入力電圧として選択し(8通りの選択がある)、その選択された2つの入力電圧間を5ビットのDACにて32階調の電圧に変換する。この場合、8×32で256階調の電圧を作成できる。8ビットのDACと5ビットのDACとでは後者の回路規模が小さくなるのは明らかである。
図8に上記方式によって生成される出力電圧のγカーブ(階調−電圧特性)を示す。図8のγカーブにおいては、データ12ビットのうち3ビットを使用してV0〜V8の電圧を選択し、選択した各電圧間を9ビットのリニアDACによりデジタル−アナログ変換を行っている。これにより、図8のγカーブは、12(=3+9)ビットの階調データに対応したγカーブとなっている。
上記DACはリニアな特性をもつものであるが、V0〜V8の各電圧間幅を変化させることによりγカーブに対応している。このようなDAC回路は、例えば特許文献1において開示がある。
特開平6−222741号公報(公開日:1994年8月12日)
しかしながら、実際の液晶表示装置において要求されるγカーブは、階調の両端で急峻に変化し、中間での変化が少ないといった特徴がある。例えば、0階調から511階調の間の出力電圧を例に取って説明すれば、図8において破線にて示すように、実際のγカーブは階調1付近で急峻に変化することが要求される。
これに対し、上記従来の構成では、リニアDACは各電圧間で共通に使用されるため、選択されるそれぞれの電圧間で分解能が同じである。このため、例えばγカーブの中間部分で9ビットのような高分解能を必要とする場合、γカーブの両端部分でも9ビットのリニアDACでデジタル−アナログ変換を行う必要がある。
すなわち、γカーブの両端部分における9ビット階調間(0〜511階調および3584〜4095階調)はリニアにしか変化できないため、図8における破線のような急峻なγの変化には対応できない。
尚、γカーブの両端での急峻な変化に対応するためには、γカーブの両端部分においてリニアDACを採用しないで、例えば抵抗ラダーを使用するDACを用い、γに合うよう抵抗ラダーを調整する方法もある。しかしながら、この場合は、入力電圧V0〜V8により8分割した各階調間でDAC回路が共通にできないため、上述したような生産効率の低下やコスト高といった問題がある。すなわち、全ての入力電圧間でDAC回路を共通にするためには、リニアな特性をもつDAC回路を採用する必要がある。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、リニアDACを採用し、かつ、γカーブ両端での急峻な変化に対応可能である信号電圧生成回路を実現することにある。
本発明に係る信号電圧生成回路は、上記課題を解決するために、nビットのデジタル階調データをデジタル−アナログ変換して信号電圧として出力する信号電圧生成回路であって、上記デジタル階調データのうちの上位mビットにより、複数種類の電圧の中から2つの電圧の組み合わせを選択する電源選択回路と、上記電源選択回路によって選択された2つの電圧の間をkビット(k=n−m)の分解能で等分割し、分割された電圧の一つを上記デジタル階調データのうちの下位kビットに基づいて出力するリニアDACと、上記リニアDACからの出力電圧と、複数の外部入力電圧と、nビットの上記デジタル階調データとが入力され、上記デジタル階調データに基づいて、リニアDACからの出力電圧、もしくは上記外部入力電圧の何れか一つを選択して出力する出力電圧選択回路とを備えており、上記出力電圧選択回路は、上記デジタル階調データが示す階調が、最大階調付近または最小階調付近の数階調に対応する所定の階調値である場合には、該階調値に対応する上記外部入力電圧の一つを信号電圧として出力し、上記デジタル階調データが示す階調が上記所定の階調値以外である場合には、上記リニアDACにより生成された電圧を信号電圧として出力することを特徴としている。
上記の構成によれば、上記電源選択回路によってリニアDACへの入力電圧を選択し、該リニアDACは選択された電圧間でのデジタル−アナログ変換を行うため、少ない回路規模で多階調を実現できる。このとき、上記リニアDACは、選択される各電圧間で共通に利用できるように入力電圧間を等分割するものが利用されるが、この入力電圧を調整することでγ補正を考慮した階調−電圧特性を得ることができる。
また、実際の液晶表示装置において要求されるγカーブは、階調の両端(すなわち、最大階調付近および最小階調付近)で急峻に変化し、中間での変化が少ないといった特徴がある。これに対し、上記出力電圧選択回路は、上記デジタル階調データが示す階調が、最大階調付近または最小階調付近の数階調に対応する所定の階調値(γカーブの急峻な変化部分)である場合、該階調値に対応する上記外部入力電圧の一つを信号電圧として出力するため、γカーブの両端の急峻な変化に対しても対応できる。
また、上記信号電圧生成回路では、上記デジタル階調データは12ビット以上の高階調データであることが好ましい。
γカーブにおける急峻な変化範囲は、(液晶の特性にもよるが)数階調しかない場合が多く、また、表示における階調が少ない場合よりも、階調が多い場合に問題が大きい。このため、12ビット以上の高階調表示を行う液晶表示装置に本発明を適用することにより、特に顕著な効果を得ることができる。
また、上記信号電圧生成回路では、上記デジタル階調データは12ビットであり、上記電源選択回路は、上記デジタル階調データのうちの上位3ビットにより、電圧の組み合わせを選択し、上記リニアDACは、上記電源選択回路によって選択された2つの電圧の間を9ビットの分解能で等分割する構成とすることが好ましい。
本発明に係る信号電圧生成回路は、以上のように、nビットのデジタル階調データをデジタル−アナログ変換して信号電圧として出力する信号電圧生成回路であって、上記デジタル階調データのうちの上位mビットにより、複数種類の電圧の中から2つの電圧の組み合わせを選択する電源選択回路と、上記電源選択回路によって選択された2つの電圧の間をkビット(k=n−m)の分解能で等分割し、分割された電圧の一つを上記デジタル階調データのうちの下位kビットに基づいて出力するリニアDACと、上記リニアDACからの出力電圧と、複数の外部入力電圧と、nビットの上記デジタル階調データとが入力され、上記デジタル階調データに基づいて、リニアDACからの出力電圧、もしくは上記外部入力電圧の何れか一つを選択して出力する出力電圧選択回路とを備えており、上記出力電圧選択回路は、上記デジタル階調データが示す階調が、最大階調付近または最小階調付近の数階調に対応する所定の階調値である場合には、該階調値に対応する上記外部入力電圧の一つを信号電圧として出力し、上記デジタル階調データが示す階調が上記所定の階調値以外である場合には、上記リニアDACにより生成された電圧を信号電圧として出力する構成である。
それゆえ、上記電源選択回路によってリニアDACへの入力電圧を選択し、該リニアDACは選択された電圧間でのデジタル−アナログ変換を行うため、少ない回路規模で多階調を実現できる。
さらに、上記出力電圧選択回路は、上記デジタル階調データが示す階調が、最大階調付近または最小階調付近の数階調に対応する所定の階調値(γカーブの急峻な変化部分)である場合、該階調値に対応する上記外部入力電圧の一つを信号電圧として出力するため、γカーブの両端の急峻な変化に対しても対応できる。
本発明の実施の一形態を図1〜図7に基づいて説明すれば、以下のとおりである。
図2は、本実施形態にかかる液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、大略的には、液晶パネル駆動装置1(表示装置の駆動装置)と液晶パネル30とを備えてなる。また、液晶パネル駆動装置1は、信号電圧生成装置2およびソースドライバ4を備えている。
なお、信号電圧生成装置2、ソースドライバ4、および液晶パネル30は、それぞれが個別に構成されていても良いし、すべてが一体化されていても良い。また液晶パネル30が個別に構成され、信号電圧生成装置2およびソースドライバ4が一体化されていても構わない。また、信号電圧生成装置2が個別に構成され、液晶パネル30およびソースドライバ4が一体化されていても構わない。
信号電圧生成装置2は、R(赤)・G(緑)・B(青)の表示データ(デジタル階調データ)に対応する入力ラッチ回路11と、R(赤)・G(緑)・B(青)それぞれの表示データに対応するDAC回路3R・3G・3Bとを備えている。
信号源VSから信号電圧生成装置2へ入力される表示データDR1、DG1、DB1は、R(赤)・G(緑)・B(青)のそれぞれにおいて12ビットのデジタルデータである。入力ラッチ回路11は、これらの表示データDR1、DG1、DB1をラッチし、適切なタイミングでDAC回路(信号電圧生成回路)3R・3G・3Bのそれぞれに出力する。DAC回路3R・3G・3Bのそれぞれは、表示データDR1、DG1、DBをγ補正されたアナログデータSVR、SVG、SVBに変換してソースドライバ4へ出力する。
DAC回路3R・3G・3Bは、本発明における特徴的部分であるが、詳細な説明は後述する。尚、DAC回路3R・3G・3Bは同一の構成を有するため、以下の説明では、これらを区別しない場合は単にDAC回路3と総称する。
ソースドライバ4は、シフトレジスタ回路41、サンプリングメモリ回路42、ホールドメモリ回路43および出力回路44を備えている。
シフトレジスタ回路41は、サンプリング開始信号SPと動作クロックCKに基づいて、データのサンプリングタイミングを決定する。
サンプリングメモリ回路42は、このサンプリングタイミングに基づいて、順次時分割でDAC回路3から出力された信号電圧(アナログ信号)をサンプリングする。すなわち、サンプリング回路42は、図3に示すように、サンプリングした信号電圧を保持するサンプリングコンデンサ421と、シフトレジスタ回路41からの制御信号が入力され、充電を制御するアナログスイッチ422とを備えており、上記サンプリングイミングでアナログスイッチ422を順次オンとし、サンプリングコンデンサ421に各信号電圧に対応する電圧を設定していく。
ホールドメモリ回路43は、ラッチ信号LSが入力されるアナログスイッチ431と、サンプリングコンデンサ421から転送された信号電圧を保持するホールドコンデンサ432とを備えており、ラッチ信号LSによってアナログスイッチ431をONとし、サンプリングコンデンサ421に保持されている信号電圧をホールドコンデンサ432に受け入れる。このホールドコンデンサ432の信号電圧は、出力回路44にてオペアンプ等によるインピーダンス変換がなされた後、液晶パネル30の各ラインに書き込まれる。
DAC回路3は、図1に示すように、電源選択回路31と、リニアDAC32と、出力電圧選択回路33とを備えている。
電源選択回路31は、入力される階調信号の上位3ビットに基づいて、電源電圧V0〜V8の中の2つの電圧を選択して、その選択電圧VDD1およびVDD2を後段のリニアDAC32に出力するものである。
図4(a)に電源選択回路31の回路構成を、図4(b)に電源選択回路31における真理値表を示す。
電源選択回路31は、図4(a)に示すように、セレクタ311、アナログスイッチ群312、およびアナログスイッチ群313によって構成されている。セレクタ311は、階調信号の上位3ビット(すなわち、データD11〜D9)により、A〜Hの8出力のうちの一つをハイ、他をローとして出力する。アナログスイッチ群312は、セレクタ311の出力A〜Hに従い、電源電圧V0〜V8の一つを選択電圧VDD1として出力する。アナログスイッチ群313は、セレクタ311の出力A〜Hに従い、電源電圧V0〜V8の一つを選択電圧VDD2として出力する。図4(a)の構成において、電源選択回路31が出力する選択電圧VDD1およびVDD2の組み合わせは、図4(b)に示す真理値表の通りとなる。
リニアDAC32は、電源選択回路31にて選択されたVDD1およびVDD2の2電源間において、階調信号の下位9ビットを用いて、9ビットの分解能でデジタル−アナログ変換を行う。VDD1およびVDD2は3ビットの電源選択回路31により選択された電圧になるため、リニアDAC32からの出力は合計12ビット精度の電圧となる。リニアDAC32としては、例えば抵抗Rと抵抗2Rとを組み合わせたR−2RDACが使用可能であるが、本発明はこれに限定されるものではない。
出力電圧選択回路33には、リニアDACからの出力電圧と、外部入力電圧VA〜VFと、12ビットの階調信号とが入力される。すなわち、出力電圧選択回路33は、12ビット階調信号に基づき、リニアDACからの出力電圧および外部入力電圧VA〜VFを選択し、ソースラインへの出力電圧SVとして出力する。
次に、リニアDAC32および選択回路33の回路構成例を図5を参照して説明する。図5の例では、リニアDAC32は、抵抗Rと抵抗2Rとをラダー抵抗として組み合わせたR−2RDACである。出力電圧選択回路33は、選択信号生成部331、外部電圧選択部332、および出力電圧切替部333を備えて構成されている。
選択信号生成部331は、12ビット階調信号(D0〜D11)の入力を受けて外部電圧の選択信号を生成する。ここで生成される選択信号は、SEL 000 H,SEL 001 H,SEL 002 H,SEL FFD H,SEL FFE H,SEL FFF Hの6種類である。
選択信号生成部331において、選択信号SEL 000 Hは、上記階調信号が〔000000000000〕の時(すなわち、階調値が0の時)に1となり、他の場合は0となる。同様に、選択信号SEL 001 Hは、上記階調信号が〔000000000001〕の時(すなわち、階調値が1の時)に1となり、他の場合は0となる。選択信号SEL 002 Hは、上記階調信号が〔000000000010〕の時(すなわち、階調値が2の時)に1となり、他の場合は0となる。選択信号SEL FFD Hは、上記階調信号が〔111111111101〕の時(すなわち、階調値が4093の時)に1となり、他の場合は0となる。選択信号SEL FFE Hは、上記階調信号が〔111111111110〕の時(すなわち、階調値が4094の時)に1となり、他の場合は0となる。選択信号SEL FFF Hは、上記階調信号が〔111111111111〕の時(すなわち、階調値が4095の時)に1となり、他の場合は0となる。
は、上記選択信号によってオンオフ制御されるアナログスイッチ群から構成され、階調値が0〜2、4093〜4095の何れかである場合に、言い換えれば上記6種類の選択信号の何れかが1である場合に、外部入力電圧VA〜VFの何れか一つを選択して出力する。図5の構成例では、階調値が4095の場合に電圧VFが選択され、階調値が4094の場合に電圧VEが選択され、階調値が4093の場合に電圧VDが選択され、階調値が2の場合に電圧VCが選択され、階調値が1の場合に電圧VBが選択され、階調値が0の場合に電圧VAが選択される。
出力電圧切替部333は、選択信号生成部331において生成される上記6種類の選択信号に基づいて、リニアDAC32からの出力電圧および外部入力電圧VA〜VFを選択し、ソースラインへの出力電圧SVとして出力する。すなわち、出力電圧切替部333は、階調値が0〜2、4093〜4095の何れかである場合(上記6種類の選択信号の何れかが1である場合)には、外部電圧選択部332で選択された外部入力電圧VA〜VFの何れかを出力する。そして、階調値が3〜4092の範囲にある場合は、リニアDAC32からの出力電圧を出力する。
このように、信号電圧生成装置2内の各DAC回路3においては、電源選択回路31で選ばれる8組の電圧に対して、リニアDAC32は9ビットの分解能を有するため、12ビットのDACとして作用する。また、電源選択回路31で選択されるV0からV8の電圧は、DAC回路3においてγ特性に合った電圧が出力されるように調整されている。
また、VA〜VFの外部入力電圧は、階調値が0〜2、または4093〜4095の時に選択されるようになっており、γカーブが急峻に変化する階調データ部分にも対応できるようになっている。
ここで、図4(a)および5の構成のDAC回路3では、V1〜V7の電圧は、それぞれ階調値が511,1023,1535,2047,2559,3071,3583の時に対応する電圧値とすればよい。一方、V0の電圧は、階調3〜511の範囲で、リニアDAC32の出力が所望のγカーブに沿うように設定される。同様に、V8の電圧は、階調3584〜4091の範囲で、リニアDAC32の出力が所望のγカーブに沿うように設定される。例示として、0〜511の階調範囲におけるγカーブと、電圧VD〜VF,V0,およびV1との関係を図6に示す。
図7に、本実施の形態に係るDAC回路3によってγ変換された電圧の出力例を示す。上位3ビットでV0〜V8を選択しているので階調3〜511、512〜1023…3584〜4092の間はリニアDAC32により等分割されているが、V0〜V8の電圧を調整することにより、γカーブを調節できる。さらに、γカーブ両端の0階調、1階調、2階調、4093階調、4094階調、4095階調は、別途VF,VE,VD,VC,VB,VAから外部電圧を入力できるため、両端のγが急峻に変化する場所でも対応可能である。
尚、上記の説明においては、入力階調データである表示データ12ビットとされているが、本発明において入力階調データのビット数は特に限定されない。但し、γカーブにおける急峻な変化範囲は、(液晶の特性にもよるが)数階調しかない場合が多く、また、表示における階調が少ない場合よりも、階調が多い場合に問題が大きい。このため、12ビット以上の高階調表示を行う液晶表示装置に本発明を適用することにより、特に顕著な効果を得ることができる。
また、本発明の信号電圧生成回路では、nビットの入力階調データに対して、その上位mビットでリニアDACへの入力電圧を選択し、下位kビット(k=n−m)でリニアDACでの分割を行っている。この時、nおよびmの組み合わせは特に限定されるものではないが、上記例のようにn=12の場合は、m=3ぐらいが現状の技術では適当な数値であると考えられる。
液晶表示装置等の表示装置に搭載される信号電圧生成回路に広く適用可能である。
1 液晶パネル駆動装置(表示装置の駆動装置)
2 信号電圧生成装置
3 DAC回路(信号電圧生成回路)
31 電源選択回路
32 リニアDAC
33 出力電圧選択回路
2 信号電圧生成装置
3 DAC回路(信号電圧生成回路)
31 電源選択回路
32 リニアDAC
33 出力電圧選択回路
Claims (5)
- nビットのデジタル階調データをデジタル−アナログ変換して信号電圧として出力する信号電圧生成回路であって、
上記デジタル階調データのうちの上位mビットにより、複数種類の電圧の中から2つの電圧の組み合わせを選択する電源選択回路と、
上記電源選択回路によって選択された2つの電圧の間をkビット(k=n−m)の分解能で等分割し、分割された電圧の一つを上記デジタル階調データのうちの下位kビットに基づいて出力するリニアDACと、
上記リニアDACからの出力電圧と、複数の外部入力電圧と、nビットの上記デジタル階調データとが入力され、上記デジタル階調データに基づいて、リニアDACからの出力電圧、もしくは上記外部入力電圧の何れか一つを選択して出力する出力電圧選択回路とを備えており、
上記出力電圧選択回路は、
上記デジタル階調データが示す階調が、最大階調付近または最小階調付近の数階調に対応する所定の階調値である場合には、該階調値に対応する上記外部入力電圧の一つを信号電圧として出力し、
上記デジタル階調データが示す階調が上記所定の階調値以外である場合には、上記リニアDACにより生成された電圧を信号電圧として出力することを特徴とする信号電圧生成回路。 - 上記デジタル階調データは12ビット以上の高階調データであることを特徴とする請求項1に記載の信号電圧生成回路。
- 上記デジタル階調データは12ビットであり、
上記電源選択回路は、上記デジタル階調データのうちの上位3ビットにより、電圧の組み合わせを選択し、
上記リニアDACは、上記電源選択回路によって選択された2つの電圧の間を9ビットの分解能で等分割することを特徴とする請求項2に記載の信号電圧生成回路。 - 上記請求項1ないし3の何れかに記載の信号電圧生成回路を備えることを特徴とする表示装置の駆動装置。
- 上記請求項4に記載の表示装置の駆動装置を備えることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070912A JP2007248723A (ja) | 2006-03-15 | 2006-03-15 | 信号電圧生成回路、表示装置の駆動回路および液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070912A JP2007248723A (ja) | 2006-03-15 | 2006-03-15 | 信号電圧生成回路、表示装置の駆動回路および液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007248723A true JP2007248723A (ja) | 2007-09-27 |
Family
ID=38593107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006070912A Pending JP2007248723A (ja) | 2006-03-15 | 2006-03-15 | 信号電圧生成回路、表示装置の駆動回路および液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007248723A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100182348A1 (en) * | 2009-01-16 | 2010-07-22 | Nec Electronics Corporation | Signal voltage generation circuit, display panel driving device, and display apparatus |
US11244622B2 (en) * | 2020-06-04 | 2022-02-08 | Parade Technologies, Ltd. | Dynamic power control for OLED displays |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02130586A (ja) * | 1988-11-10 | 1990-05-18 | Toshiba Corp | 液晶ディスプレイ駆動装置 |
JP2001034234A (ja) * | 1999-07-21 | 2001-02-09 | Hitachi Ltd | 液晶表示装置 |
JP2002229533A (ja) * | 2001-11-22 | 2002-08-16 | Sharp Corp | 表示装置の駆動回路 |
JP2007195018A (ja) * | 2006-01-20 | 2007-08-02 | Oki Electric Ind Co Ltd | ディジタル・アナログ変換器 |
-
2006
- 2006-03-15 JP JP2006070912A patent/JP2007248723A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02130586A (ja) * | 1988-11-10 | 1990-05-18 | Toshiba Corp | 液晶ディスプレイ駆動装置 |
JP2001034234A (ja) * | 1999-07-21 | 2001-02-09 | Hitachi Ltd | 液晶表示装置 |
JP2002229533A (ja) * | 2001-11-22 | 2002-08-16 | Sharp Corp | 表示装置の駆動回路 |
JP2007195018A (ja) * | 2006-01-20 | 2007-08-02 | Oki Electric Ind Co Ltd | ディジタル・アナログ変換器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100182348A1 (en) * | 2009-01-16 | 2010-07-22 | Nec Electronics Corporation | Signal voltage generation circuit, display panel driving device, and display apparatus |
US11244622B2 (en) * | 2020-06-04 | 2022-02-08 | Parade Technologies, Ltd. | Dynamic power control for OLED displays |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5334353B2 (ja) | 液晶表示装置のソースドライバ | |
KR100375309B1 (ko) | 감마 보정 특성을 변경시킬 수 있는 계조표시 기준전압발생회로 및 그를 이용한 액정구동장치 | |
JP4864978B2 (ja) | デジタル・アナログ変換回路 | |
JP5373680B2 (ja) | デジタルアナログ変換回路とデータドライバ及び表示装置 | |
JP2009071801A (ja) | デジタルアナログ変換器とその駆動方法並びにこれを備えるソースドライバ及び表示装置 | |
JP2004354625A (ja) | 自発光表示装置及び自発光表示用駆動回路 | |
JP2002043944A (ja) | Da変換器およびそれを用いた液晶駆動装置 | |
JP2009271530A (ja) | ソースドライバー及びそれを含むディスプレイ装置 | |
JP2004085806A (ja) | 表示パネルの駆動装置 | |
TWI407428B (zh) | 用於一平面顯示器之伽瑪電壓產生裝置 | |
JP2005215052A (ja) | 液晶駆動電源回路、液晶駆動装置、液晶表示装置 | |
CN112908244B (zh) | 一种显示元件的驱动方法和装置 | |
TWI433096B (zh) | 面板驅動電路 | |
CN109326252B (zh) | 显示驱动器、显示控制器、电光装置和电子设备 | |
JP2007248723A (ja) | 信号電圧生成回路、表示装置の駆動回路および液晶表示装置 | |
WO2016011678A1 (zh) | 数字模拟转换器、可编程伽玛校正缓冲电路及显示装置 | |
JP2011065156A (ja) | ディスプレイパネルの駆動装置およびデジタル/アナログ変換方法 | |
JP5506843B2 (ja) | 自発光表示用駆動回路 | |
JP2004295103A (ja) | 画像表示装置の信号線駆動回路 | |
JP2004112183A (ja) | 電流出力型ディジタル/アナログ変換回路、電流出力型駆動回路及び画像表示装置 | |
KR20080097668A (ko) | 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치 | |
WO2020010648A1 (zh) | 显示面板的驱动***及应用其的显示装置 | |
JP4724785B2 (ja) | 液晶表示装置および液晶表示装置の駆動装置 | |
KR20220094671A (ko) | 감마부 및 이를 포함하는 표시장치 | |
JP2007183510A (ja) | 液晶表示装置および液晶ドライバ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110111 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
A02 | Decision of refusal |
Effective date: 20110329 Free format text: JAPANESE INTERMEDIATE CODE: A02 |