JPH02130586A - 液晶ディスプレイ駆動装置 - Google Patents
液晶ディスプレイ駆動装置Info
- Publication number
- JPH02130586A JPH02130586A JP28249888A JP28249888A JPH02130586A JP H02130586 A JPH02130586 A JP H02130586A JP 28249888 A JP28249888 A JP 28249888A JP 28249888 A JP28249888 A JP 28249888A JP H02130586 A JPH02130586 A JP H02130586A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- image information
- liquid crystal
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 37
- 238000010586 diagram Methods 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
この発明は、画像情報にしたがって生成される複数レベ
ルの画素信号により液晶を駆動して、画像を階調表示す
る液晶ディスプレイ駆動装置に関する。
ルの画素信号により液晶を駆動して、画像を階調表示す
る液晶ディスプレイ駆動装置に関する。
(従来の技術)
液晶型ディスプレイ、例えばアクティブマトリックス型
ディスプレイの駆動例としては、第9図に示すように構
成されたものがある。
ディスプレイの駆動例としては、第9図に示すように構
成されたものがある。
第9図において、アクティブマトリックス型ディスプレ
イでは、ディスプレイパネル1のそれぞれの液晶(図示
せず)に対応したコンデンサ3に、スイッチ5の開閉制
御によって画素信号を供給して保持し、保持された画素
信号電圧を対応した液晶に印加することで、ディスプレ
イパネル1に画像を表示するようにしている。それぞれ
の画素信号はX駆動回路7から供給され、スイッチ5は
その開閉制御がY駆動回路9によって行なわれている。
イでは、ディスプレイパネル1のそれぞれの液晶(図示
せず)に対応したコンデンサ3に、スイッチ5の開閉制
御によって画素信号を供給して保持し、保持された画素
信号電圧を対応した液晶に印加することで、ディスプレ
イパネル1に画像を表示するようにしている。それぞれ
の画素信号はX駆動回路7から供給され、スイッチ5は
その開閉制御がY駆動回路9によって行なわれている。
このようなディスプレイにあっては、画面サイズの大型
化にともなって、TV信号等ゐ画像信号からライン方向
のそれぞれの液晶に対応した画素信号を生成して同時に
出力するX駆動回路7が重要なものとなる。このような
X駆動回路7としては、例えば第10図に示するように
構成されたものがある。
化にともなって、TV信号等ゐ画像信号からライン方向
のそれぞれの液晶に対応した画素信号を生成して同時に
出力するX駆動回路7が重要なものとなる。このような
X駆動回路7としては、例えば第10図に示するように
構成されたものがある。
第10図において、単位画素に対応した画像信号が例え
ば4ビツトとからなる1水平ライン分の50列の画像信
号は、クロック信号CKに同期してシフトレジスタ11
に取り込まれる。取り込まれた画像信号は、ラッチクロ
ック信号CKによってラッチ回路13に取り込まれて保
持される。ラッチ回路13に保持された画像信号は、選
択出力回路15に与えられる。 選択出力回路15は、
それぞれの列の画像信号に対応した50alのデコーダ
17によって構成されており、画像信号から液晶を駆動
する画素信号となる参照信号(Vl〜v16)を選択し
て出力する。すなわち、16の参照信号V1〜V16は
、その1つが4ビツトからなる画像信号をデコーダ17
によりデコードした結果にしたがって選択され、液晶を
駆動するアナログ値の画素信号として出力される。
ば4ビツトとからなる1水平ライン分の50列の画像信
号は、クロック信号CKに同期してシフトレジスタ11
に取り込まれる。取り込まれた画像信号は、ラッチクロ
ック信号CKによってラッチ回路13に取り込まれて保
持される。ラッチ回路13に保持された画像信号は、選
択出力回路15に与えられる。 選択出力回路15は、
それぞれの列の画像信号に対応した50alのデコーダ
17によって構成されており、画像信号から液晶を駆動
する画素信号となる参照信号(Vl〜v16)を選択し
て出力する。すなわち、16の参照信号V1〜V16は
、その1つが4ビツトからなる画像信号をデコーダ17
によりデコードした結果にしたがって選択され、液晶を
駆動するアナログ値の画素信号として出力される。
(発明が解決しようとする課題)
このような従来の液晶駆動回路にあっては、画像をディ
スプレイパネル上で多段階に階調表示するような場合に
は、1つの液晶に供給される画素信号のレベルが多数必
要となる。これにより、多数の参照信号が必要になる。
スプレイパネル上で多段階に階調表示するような場合に
は、1つの液晶に供給される画素信号のレベルが多数必
要となる。これにより、多数の参照信号が必要になる。
したがって、参照信号が増加すると、これにともなって
、選択出力回路15はその規模が指数関数的に大きくな
るとともに複雑化するといった不具合を招くことになる
。また、参照信号が増えると、参照信号を選択出力回路
15の各デコーダ17に供給する配線が増加することに
なる。このようなことによっても、選択出力回路15は
、その回路規模が大型化するとともに複雑化することに
なる。
、選択出力回路15はその規模が指数関数的に大きくな
るとともに複雑化するといった不具合を招くことになる
。また、参照信号が増えると、参照信号を選択出力回路
15の各デコーダ17に供給する配線が増加することに
なる。このようなことによっても、選択出力回路15は
、その回路規模が大型化するとともに複雑化することに
なる。
そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、画素信号が増加した場合で
あっても、構成の大型化及び複雑化を抑制するとともに
、画素信号のバラツキを抑えて、画像信号に忠実な画像
を液晶表示することができる液晶ディスプレイ駆動装置
を提供することにある。
、その目的とするところは、画素信号が増加した場合で
あっても、構成の大型化及び複雑化を抑制するとともに
、画素信号のバラツキを抑えて、画像信号に忠実な画像
を液晶表示することができる液晶ディスプレイ駆動装置
を提供することにある。
(課題を解決するための手段)
上記目的を達成するために、デジタル値の画像情報から
生成される複数レベルの画素信号を液晶に供給すること
によって画像を階調表示させる液晶ディスプレイ駆動装
置において、この第1の発明は、画像情報を人力して保
持する保持手段と、前記保持手段に保持された単位画素
に対応した画像情報を上位画像情報と下位画像情報に分
け、上位画像情報のビット数に応じた複数の参照電圧の
中から上位画像情報に対応した下参照電圧とこの下参照
電圧の1つ上位の上参照電圧を選択する選択手段と、前
記選択手段によって選択された下参照電圧と上参照電圧
間の電圧を下位画像情報のビット数に応じて分圧し複数
レベルの画素信号を生成出力する分圧手段とから構成さ
れる。
生成される複数レベルの画素信号を液晶に供給すること
によって画像を階調表示させる液晶ディスプレイ駆動装
置において、この第1の発明は、画像情報を人力して保
持する保持手段と、前記保持手段に保持された単位画素
に対応した画像情報を上位画像情報と下位画像情報に分
け、上位画像情報のビット数に応じた複数の参照電圧の
中から上位画像情報に対応した下参照電圧とこの下参照
電圧の1つ上位の上参照電圧を選択する選択手段と、前
記選択手段によって選択された下参照電圧と上参照電圧
間の電圧を下位画像情報のビット数に応じて分圧し複数
レベルの画素信号を生成出力する分圧手段とから構成さ
れる。
また、上記目的を達成するために、デジタル値の画像情
報から生成される複数レベルの画素信号を液晶に印加す
ることによって画像を階調表示させる液晶ディスプレイ
駆動装置において、この第2の発明は、単位画素に対応
した画像情報のビット数に応じた複数の重み付き参照電
圧から単位画素に対応した画像情報にしたがって少なく
とも1つ以上の重み付き参照電圧を選択する選択手段と
、前記選択手段によって選択された重み付き参照電圧を
加算して複数レベルの画素信号を生成出力する加算手段
とから構成される。
報から生成される複数レベルの画素信号を液晶に印加す
ることによって画像を階調表示させる液晶ディスプレイ
駆動装置において、この第2の発明は、単位画素に対応
した画像情報のビット数に応じた複数の重み付き参照電
圧から単位画素に対応した画像情報にしたがって少なく
とも1つ以上の重み付き参照電圧を選択する選択手段と
、前記選択手段によって選択された重み付き参照電圧を
加算して複数レベルの画素信号を生成出力する加算手段
とから構成される。
(作用)
上記した第1の発明にあっては、上位画像情報のビット
数に応じた数の参照電圧の中から、上位画像情報に対応
した下参照電圧とこの下参照電圧の1つ上位の上参照電
圧を選択して、選択された下参照電圧と上参照電圧間の
電圧を分圧し、画素信号となる複数レベルのアナログ出
力を得るようにしている。
数に応じた数の参照電圧の中から、上位画像情報に対応
した下参照電圧とこの下参照電圧の1つ上位の上参照電
圧を選択して、選択された下参照電圧と上参照電圧間の
電圧を分圧し、画素信号となる複数レベルのアナログ出
力を得るようにしている。
一方、第2の発明にあっては、画像情報のビット数に応
じた数の重み付き参照電圧の中から、画像情報にしたが
って少なくとも1つの以上の重み付き参照電圧を選択し
、選択した重み付き参照電圧を加算することにより画素
信号となる複数レベルのアナログ出力を得るようにして
いる。
じた数の重み付き参照電圧の中から、画像情報にしたが
って少なくとも1つの以上の重み付き参照電圧を選択し
、選択した重み付き参照電圧を加算することにより画素
信号となる複数レベルのアナログ出力を得るようにして
いる。
(実施例)
以下、図面を用いてこの発明の詳細な説明する。
第1図はこの第1の発明の一実施例に係る液晶ディスプ
レイ駆動装置におけるX駆動回路の構成を示すブロック
図である。同図に示すX駆動回路21は、人力信号とな
る画像信号を上位部分と下位部分とに分け、上位部分に
よって参照電圧を選択して、選択された参照電圧から画
像信号の下位部分により画素信号を生成出力するようし
たものである。
レイ駆動装置におけるX駆動回路の構成を示すブロック
図である。同図に示すX駆動回路21は、人力信号とな
る画像信号を上位部分と下位部分とに分け、上位部分に
よって参照電圧を選択して、選択された参照電圧から画
像信号の下位部分により画素信号を生成出力するようし
たものである。
第1図において、X駆動回路21は、シフトレジスタ2
3と、ラッチ回路25と、選択回路27と、分圧回路2
9とから構成されている。
3と、ラッチ回路25と、選択回路27と、分圧回路2
9とから構成されている。
シフトレジスタ23は、1画素分の画像信号が8ビツト
のデジタル値で構成された人力ビデオ信号を、水平シフ
トクロック信号CKに同期して順次取り込み、1水平ラ
イン分の入力ビデオ信号を取り込む。取り込まれたビデ
オ信号は、ラッチ回路25に与えられる。
のデジタル値で構成された人力ビデオ信号を、水平シフ
トクロック信号CKに同期して順次取り込み、1水平ラ
イン分の入力ビデオ信号を取り込む。取り込まれたビデ
オ信号は、ラッチ回路25に与えられる。
ラッチ回路25は、シフトレジスタ21に取り込まれた
ビデオ信号をラッチクロック信号LCKに同期して取り
込み、取り込んだビデオ信号を保持する。すなわち、1
水平ライン分のビデオ信号がシフトレジスタ23に取り
込まれると、ラッチクロック信号によって1水平ライン
分のビデオ信号が一度にラッチ回路25に与えられ、次
のラッチクロック信号が与えられるまでラッチ回路25
に保持される。ラッチ回路25に保持されたビデオ信号
は、1画素分の8ビツトのビデオ信号のうち上位側4ビ
ツトが選択回路27に与えられ、下位側4ビツトが分圧
回路29に与えられる。
ビデオ信号をラッチクロック信号LCKに同期して取り
込み、取り込んだビデオ信号を保持する。すなわち、1
水平ライン分のビデオ信号がシフトレジスタ23に取り
込まれると、ラッチクロック信号によって1水平ライン
分のビデオ信号が一度にラッチ回路25に与えられ、次
のラッチクロック信号が与えられるまでラッチ回路25
に保持される。ラッチ回路25に保持されたビデオ信号
は、1画素分の8ビツトのビデオ信号のうち上位側4ビ
ツトが選択回路27に与えられ、下位側4ビツトが分圧
回路29に与えられる。
選択回路27は、1水平ライン分の画素数に応じて設け
られており、17個の等差のアナログ電圧からなる参照
電圧(OVi〜16Vi)から2つの参照電圧を選択す
る。選択回路27は、上位側4ビツトのビデオ信号を受
けて、このビデオ信号によりビデオ信号に対応した1つ
の参照電圧(以下「下参照電圧」と呼ぶ)と、この下参
照電圧の1つ上位の参照電圧(以下「上参照電圧と呼ぶ
」を選択する。選択された2つの参照電圧は、分圧回路
29に与えられる。
られており、17個の等差のアナログ電圧からなる参照
電圧(OVi〜16Vi)から2つの参照電圧を選択す
る。選択回路27は、上位側4ビツトのビデオ信号を受
けて、このビデオ信号によりビデオ信号に対応した1つ
の参照電圧(以下「下参照電圧」と呼ぶ)と、この下参
照電圧の1つ上位の参照電圧(以下「上参照電圧と呼ぶ
」を選択する。選択された2つの参照電圧は、分圧回路
29に与えられる。
分圧回路29は、選択回路27から与えられる下参照電
圧と上参照電圧を、下位側4ビツトのビデオ信号にもと
づいて抵抗により分圧して、それぞれの液晶に供給され
るアナログ値の画素信号を生成するものである。
圧と上参照電圧を、下位側4ビツトのビデオ信号にもと
づいて抵抗により分圧して、それぞれの液晶に供給され
るアナログ値の画素信号を生成するものである。
次に、上述した選択回路27と分圧回路29の具体的な
回路構成を説明する。
回路構成を説明する。
まずはじめに、選択回路27の具体的構成を説明する。
第2図は選択回路27の一構成例を示す図である。同図
は、説明を簡単にするために、1画素分のビデオ信号を
3ビツトとして、9個の参照電圧(グランドレベル〜8
V i)から下参照電圧と上参照電圧を選択する選択回
路27の例を示している。
は、説明を簡単にするために、1画素分のビデオ信号を
3ビツトとして、9個の参照電圧(グランドレベル〜8
V i)から下参照電圧と上参照電圧を選択する選択回
路27の例を示している。
第2図において、選択回路27は複数のNチャンネルの
トランジスタ(以下rN)ランジスタ」と呼ぶ)31か
ら構成されている。Nトランジスタ31は3個直列接続
されて、その−万端に参照電圧が与えられており、他方
端がそれぞれ対応する出力線(a−p)に接続されてい
る。また、Nトランジスタ31は、そのゲートに上位側
3ビツトのビデオ信号あるいはその反転信号が与えられ
ている。
トランジスタ(以下rN)ランジスタ」と呼ぶ)31か
ら構成されている。Nトランジスタ31は3個直列接続
されて、その−万端に参照電圧が与えられており、他方
端がそれぞれ対応する出力線(a−p)に接続されてい
る。また、Nトランジスタ31は、そのゲートに上位側
3ビツトのビデオ信号あるいはその反転信号が与えられ
ている。
このような構成にあっては、Nトランジスタ31を上位
側3ビツトのビデオ信号あるいはその反転信号で導通制
御することによって、下参照電圧と上参照電圧を選択す
る。選択されたそれぞれの参照電圧は対応する出力線を
介して分圧回路29に与えられる。
側3ビツトのビデオ信号あるいはその反転信号で導通制
御することによって、下参照電圧と上参照電圧を選択す
る。選択されたそれぞれの参照電圧は対応する出力線を
介して分圧回路29に与えられる。
例えば、ビデオ信号が“101“である場合には、ゲー
ト線q、t、uがハイレベルとなり、これらのゲート線
に接続されたNトランジスタ31が導通状態となる。こ
れにより、直列接続された3つのNトランジスタ31が
すべて導通状態になるのは、出力線e、fに接続されて
いるNトランジスタ31となる。したがって、5Viの
下参照電圧が出力線fに与えられ、6Viの上参照電圧
が出力線eに与えられ、下参照電圧と上参照電圧が選択
されて分圧回路29に与えられる。
ト線q、t、uがハイレベルとなり、これらのゲート線
に接続されたNトランジスタ31が導通状態となる。こ
れにより、直列接続された3つのNトランジスタ31が
すべて導通状態になるのは、出力線e、fに接続されて
いるNトランジスタ31となる。したがって、5Viの
下参照電圧が出力線fに与えられ、6Viの上参照電圧
が出力線eに与えられ、下参照電圧と上参照電圧が選択
されて分圧回路29に与えられる。
このような構成にあっては、Nトランジスタ31がビデ
オ信号のデコード機能と、参照信号をそれぞれの出力線
に伝達制御するスイッチ機能を兼ね備えているので、構
成が簡単で配線が容易となり、集積化に好適なものとな
る。
オ信号のデコード機能と、参照信号をそれぞれの出力線
に伝達制御するスイッチ機能を兼ね備えているので、構
成が簡単で配線が容易となり、集積化に好適なものとな
る。
第3図は選択回路の他の構成例を示す図である。
同図は、第2図に示した選択回路と同様に、説明を簡単
にするために、1画素分のビデオ信号を3ビツトとして
、9個の参照電圧(グランドレベル〜3Vi)から下参
照電圧と上参照電圧を選択する回路構成を示している。
にするために、1画素分のビデオ信号を3ビツトとして
、9個の参照電圧(グランドレベル〜3Vi)から下参
照電圧と上参照電圧を選択する回路構成を示している。
第3図において、選択回路27はビデオ信号をデコード
するデコード部33と、参照電圧をそれぞれの出力線(
a−p)に伝達制御するスイッチ部35とから構成され
ている。
するデコード部33と、参照電圧をそれぞれの出力線(
a−p)に伝達制御するスイッチ部35とから構成され
ている。
デコード部33は、複数のNトランジスタ37で構成さ
れており、これらのNトランジスタ37は、ゲート線(
q−v)を介して与えられる3ビツトのビデオ信号ある
いはその反転信号によって導通制御され、オン電圧VO
nをデコーダ出力線(イ〜チ)に伝達制御する。それぞ
れのデコーダ出力線は、オン電圧が与えられない場合に
は、デコーダ出力線に接続された抵抗Rを介してグラン
ドレベルとなる。
れており、これらのNトランジスタ37は、ゲート線(
q−v)を介して与えられる3ビツトのビデオ信号ある
いはその反転信号によって導通制御され、オン電圧VO
nをデコーダ出力線(イ〜チ)に伝達制御する。それぞ
れのデコーダ出力線は、オン電圧が与えられない場合に
は、デコーダ出力線に接続された抵抗Rを介してグラン
ドレベルとなる。
スイッチ部35は、デコーダ出力線の電圧によって導通
制御される複数のNトランジスタ39で構成されている
。これらのNトランジスタ39は、対応するデコーダ出
力線の電位にしたがって、参照電圧を対応する出力線(
a−p)に伝達制御するものである。
制御される複数のNトランジスタ39で構成されている
。これらのNトランジスタ39は、対応するデコーダ出
力線の電位にしたがって、参照電圧を対応する出力線(
a−p)に伝達制御するものである。
このような構成にあって、デコーダ部33における直列
に接続された3つのNトランジスタ37がすべて導通状
態になると、これらのNトランジスタ37に接続された
デコード出力線にオン電圧が与えられる。これにより、
オン電圧が与えられたデコード出力線に接続されている
スイッチ部35のNトランジスタ39が導通状態となり
、2つの参照電圧が選択されて対応する出力線を介して
出力される。
に接続された3つのNトランジスタ37がすべて導通状
態になると、これらのNトランジスタ37に接続された
デコード出力線にオン電圧が与えられる。これにより、
オン電圧が与えられたデコード出力線に接続されている
スイッチ部35のNトランジスタ39が導通状態となり
、2つの参照電圧が選択されて対応する出力線を介して
出力される。
例えば、3ビツトのビデオ信号が“101°である場合
には、ゲート線q、t、uが71イレベルとなる。これ
により、デコード出力線ハのみにオン電圧が与えられる
。したがって、5VLが上参照電圧として出力線qに与
えられ、6Viが上参照電圧として出力線eに与えられ
、上参照電圧と上参照電圧が選択される。
には、ゲート線q、t、uが71イレベルとなる。これ
により、デコード出力線ハのみにオン電圧が与えられる
。したがって、5VLが上参照電圧として出力線qに与
えられ、6Viが上参照電圧として出力線eに与えられ
、上参照電圧と上参照電圧が選択される。
このような構成にあっては、デコード部33にあってト
ランジスタを共用する構成としているので、第2図に示
した構成に比べて素子数を減らして回路規模を小型にす
ることができる。また、オン電圧が与えられないデコー
ド出力線は、抵抗Rによってグランドレベルとしている
ので、回路規模を大幅に小さくすることが可能となる。
ランジスタを共用する構成としているので、第2図に示
した構成に比べて素子数を減らして回路規模を小型にす
ることができる。また、オン電圧が与えられないデコー
ド出力線は、抵抗Rによってグランドレベルとしている
ので、回路規模を大幅に小さくすることが可能となる。
したがって、ビデオ信号のビット数が増加しても、回路
規模が急激に大きくなることはなくなる。
規模が急激に大きくなることはなくなる。
次に、分圧回路29の具体的な構成を説明する。
第4図は分圧回路29の一構成例を示す図である。第4
図において、分圧回路29は上位分圧部41と下位分圧
部43とから構成されている。
図において、分圧回路29は上位分圧部41と下位分圧
部43とから構成されている。
上位分圧部41は、直列接続された同じ抵抗値の4つの
抵抗Rと、8ビツトのビデオ信号のうち下位4ビツトの
ビデオ信号のさらに上位2ピツ゛トのビデオ信号あるい
はその反転信号で導通制御されて、1つの抵抗Rの両端
の電圧を選択する複数のNトランジスタ45とを備えて
いる。上位分圧部41は、直列接続された4つの抵抗R
の両端に与えられる上参照電圧と上参照電圧を4分圧し
て下位分圧部43に与える。
抵抗Rと、8ビツトのビデオ信号のうち下位4ビツトの
ビデオ信号のさらに上位2ピツ゛トのビデオ信号あるい
はその反転信号で導通制御されて、1つの抵抗Rの両端
の電圧を選択する複数のNトランジスタ45とを備えて
いる。上位分圧部41は、直列接続された4つの抵抗R
の両端に与えられる上参照電圧と上参照電圧を4分圧し
て下位分圧部43に与える。
下位分圧部43は、直列接続された同じ抵抗値の4つの
抵抗Rと、8ビツトのビデオ信号のうち下位4ビツトの
ビデオ信号のさらに下位2ビツトのビデオ信号あるいは
その反転信号で導通制御されて、抵抗Rの接続点から画
素信号となるアナログ出力を得る複数のNトランジスタ
47とを備えている。
抵抗Rと、8ビツトのビデオ信号のうち下位4ビツトの
ビデオ信号のさらに下位2ビツトのビデオ信号あるいは
その反転信号で導通制御されて、抵抗Rの接続点から画
素信号となるアナログ出力を得る複数のNトランジスタ
47とを備えている。
このような構成において、上参照電圧と上参照電圧が上
位分圧部41に与えられると、2ビツトのビデオ信号に
したがって、1つの抵抗Rの両端の電圧が選択される。
位分圧部41に与えられると、2ビツトのビデオ信号に
したがって、1つの抵抗Rの両端の電圧が選択される。
すなわち、両参照電圧が4分圧されて隣接する2つの分
圧電圧が選択される。
圧電圧が選択される。
選択された2つの分圧電圧は、下位分圧部43の直列接
続された4つの抵抗Rの両端に与えられる。
続された4つの抵抗Rの両端に与えられる。
抵抗Rの両端に与えられた分圧電圧は抵抗Rによって4
分圧され、分圧された1つの分圧電圧が、下位2ビツト
のビデオ信号にしたがって選択されて、画素信号として
出力される。
分圧され、分圧された1つの分圧電圧が、下位2ビツト
のビデオ信号にしたがって選択されて、画素信号として
出力される。
このような構成にあっては、上参照電圧と上参照電圧を
8分圧することにより、2つの参照電圧から16の画素
信号を得ることが可能である。これにより、1つの液晶
を駆動する画素信号のレベルが増加しても、参照電圧の
増加を抑制することができるようになる。
8分圧することにより、2つの参照電圧から16の画素
信号を得ることが可能である。これにより、1つの液晶
を駆動する画素信号のレベルが増加しても、参照電圧の
増加を抑制することができるようになる。
第5図は分圧回路29の他の構成例を示した図である。
第5図において、分圧回路29は、Nトランジスタ49
と重み抵抗(R,2R,4R,8R)とを備えて構成さ
れている。Nトランジスタ49は、対応するゲート線(
q−x)を介して与えられる下位4ビツトのビデオ信号
あるいはその反転信号によって導通制御されている。重
み抵抗は、基準となる抵抗値Rに対して2倍、4倍、8
倍となるように重みを付けた抵抗である。
と重み抵抗(R,2R,4R,8R)とを備えて構成さ
れている。Nトランジスタ49は、対応するゲート線(
q−x)を介して与えられる下位4ビツトのビデオ信号
あるいはその反転信号によって導通制御されている。重
み抵抗は、基準となる抵抗値Rに対して2倍、4倍、8
倍となるように重みを付けた抵抗である。
Nトランジスタ49とそれぞれの重み抵抗とは並列に接
続され、この並列に接続されたNトランジスタ49と重
み抵抗とが直列に接続されている。
続され、この並列に接続されたNトランジスタ49と重
み抵抗とが直列に接続されている。
この直列に接続されたNトランジスタ49と重み抵抗は
さらに直列に接続されて、−刃側を上位分圧部51とし
、他方側を下位分圧部53とし、両分圧部の直列接続点
をアナログ出力端としている。
さらに直列に接続されて、−刃側を上位分圧部51とし
、他方側を下位分圧部53とし、両分圧部の直列接続点
をアナログ出力端としている。
上位分圧部51は、その−刃端に抵抗Rを介して上参照
電圧が与えられており、下位分圧部53は、その−刃端
に下参照電圧が与えられている。
電圧が与えられており、下位分圧部53は、その−刃端
に下参照電圧が与えられている。
このような構成において、重み抵抗をNトランジスタ4
9のオン抵抗に比べて極めて大きな値上なるように設定
すれば、Nトランジスタ49が導通状態になった時に、
導通状態のNトランジスタ49に並列に接続された重み
抵抗の抵抗値は無視することができる。これにより、重
み抵抗に並列に接続されたNトランジスタ49を導通制
御することで上位分圧部51と下位分圧部53の抵抗比
を変えて、上参照電圧と下参照電圧との間の電圧値を分
圧する。
9のオン抵抗に比べて極めて大きな値上なるように設定
すれば、Nトランジスタ49が導通状態になった時に、
導通状態のNトランジスタ49に並列に接続された重み
抵抗の抵抗値は無視することができる。これにより、重
み抵抗に並列に接続されたNトランジスタ49を導通制
御することで上位分圧部51と下位分圧部53の抵抗比
を変えて、上参照電圧と下参照電圧との間の電圧値を分
圧する。
すなわち、導通状態になったNトランジスタ49と並列
接続された重み抵抗のそれぞれの分圧部での和の比が分
圧比となる。この分圧比は、Nトランジスタ49が下位
4ビツトのビデオ信号にしたがって第6図に示すように
導通制御されることによって、16:0〜1:15とな
る。したがって、第5図に示す分圧回路は、第4図に示
した分圧回路に比べて素子数の少ない簡単な構成で、第
4図に示した分圧回路と同様に、下参照電圧と上参照電
圧の2つの参照電圧から、16個のアナログ出力を得る
ことができる。
接続された重み抵抗のそれぞれの分圧部での和の比が分
圧比となる。この分圧比は、Nトランジスタ49が下位
4ビツトのビデオ信号にしたがって第6図に示すように
導通制御されることによって、16:0〜1:15とな
る。したがって、第5図に示す分圧回路は、第4図に示
した分圧回路に比べて素子数の少ない簡単な構成で、第
4図に示した分圧回路と同様に、下参照電圧と上参照電
圧の2つの参照電圧から、16個のアナログ出力を得る
ことができる。
以上説明したように、上記実施例では、回路構成が簡単
となり、使用する素子数も少なく回路規模を小さくする
ことができる。また、所望のアナログ出力を得るために
精度が要求されるそれぞれの選択回路27には、参照電
圧が共通に与えられているため、それぞれの選択回路2
7の出力間のバラツキは小さくなる。これにより、画素
信号となるそれぞれのアナログ出力間のバラツキを抑制
することができる。さらに、伝達特性を補償するために
適当な電圧を参照電圧に加えて、それぞれの参照電圧間
の電圧差が異なるような場合であっても、それぞれの参
照電圧間では分圧回路によって同じ割合で分圧すること
ができる。
となり、使用する素子数も少なく回路規模を小さくする
ことができる。また、所望のアナログ出力を得るために
精度が要求されるそれぞれの選択回路27には、参照電
圧が共通に与えられているため、それぞれの選択回路2
7の出力間のバラツキは小さくなる。これにより、画素
信号となるそれぞれのアナログ出力間のバラツキを抑制
することができる。さらに、伝達特性を補償するために
適当な電圧を参照電圧に加えて、それぞれの参照電圧間
の電圧差が異なるような場合であっても、それぞれの参
照電圧間では分圧回路によって同じ割合で分圧すること
ができる。
次に、第2の発明の一実施例を説明する。 第7図はこ
の第2の発明の一実施例に係る液晶ディスプレイ駆動装
置におけるX駆動回路の構成を示すブロック図である。
の第2の発明の一実施例に係る液晶ディスプレイ駆動装
置におけるX駆動回路の構成を示すブロック図である。
なお、第7図において、第1図と同符号のものは同一機
能を有するものであり、その説明は省略する。
能を有するものであり、その説明は省略する。
第7図に示すX駆動回路54の特徴とするところは、基
準となる参照電圧に対して、2のべき乗に重み付けられ
た重み付き参照電圧を、ラッチ回路25にラッチされた
入力ビデオ信号にしたがって加算部55で選択し、選択
した重み付き参照電圧を加算することによってアナログ
出力を得るようにしたことにある。
準となる参照電圧に対して、2のべき乗に重み付けられ
た重み付き参照電圧を、ラッチ回路25にラッチされた
入力ビデオ信号にしたがって加算部55で選択し、選択
した重み付き参照電圧を加算することによってアナログ
出力を得るようにしたことにある。
第8図は加算部55の具体的な一構成を示す図である。
第8図において、加算部55は、8個の重み付き参照電
圧(Vi、2Vt、4Vi、8VL、16Vi、32V
i、64Vi、128Vi)にそれぞれ対応したNトラ
ンジスタ57と、OPアンプからなる加算器59とを備
えて構成されている。
圧(Vi、2Vt、4Vi、8VL、16Vi、32V
i、64Vi、128Vi)にそれぞれ対応したNトラ
ンジスタ57と、OPアンプからなる加算器59とを備
えて構成されている。
それぞれのNトランジスタ57は、ラッチ回路25に保
持された8ビツトのビデオ信号によって導通制御されて
、重み付き参照電圧を選択する。
持された8ビツトのビデオ信号によって導通制御されて
、重み付き参照電圧を選択する。
Nトランジスタ57が導通状態になると、対応する重み
付き参照電圧は選択されて導通状態のNトランジスタ5
7及びNトランジスタ57に接続された抵抗Rを介して
加算器59に与えられる。
付き参照電圧は選択されて導通状態のNトランジスタ5
7及びNトランジスタ57に接続された抵抗Rを介して
加算器59に与えられる。
加算器59は、Nトランジスタ57によって選択された
重み付き参照電圧を受けて、これらの重み付き参照電圧
を加算する。加算結果は、アナログ出力として対応する
液晶に与えられる。なお、8ビツトのビデオ号がすべて
“0゛の場合には、OPアンプの帰還部分には電流が流
れないので、出力はOvとなる。
重み付き参照電圧を受けて、これらの重み付き参照電圧
を加算する。加算結果は、アナログ出力として対応する
液晶に与えられる。なお、8ビツトのビデオ号がすべて
“0゛の場合には、OPアンプの帰還部分には電流が流
れないので、出力はOvとなる。
上記した実施例では、8個の重み付き参照電圧から8の
階乗側のアナログ出力を得ることができるため、アナロ
グ出力の増加にともなう重み付き参照電圧の増加を抑制
することができる。これにより、回路規模を小さくする
ことが可能となる。
階乗側のアナログ出力を得ることができるため、アナロ
グ出力の増加にともなう重み付き参照電圧の増加を抑制
することができる。これにより、回路規模を小さくする
ことが可能となる。
また、重み付き参照電圧を加算してアナログ出力を得て
いるので、回路構成も簡単なものとなる。
いるので、回路構成も簡単なものとなる。
さらに、重み付き参照電圧がすべての加算部55に共通
して与えられているとともに、重み付き参照電圧に外部
からオフセットや増幅操作を施すことができるため、ア
ナログ出力のバラツキを抑えることができる。これによ
り、入力ビデオ信号に忠実な見易い画像を表示すること
ができるようになる。
して与えられているとともに、重み付き参照電圧に外部
からオフセットや増幅操作を施すことができるため、ア
ナログ出力のバラツキを抑えることができる。これによ
り、入力ビデオ信号に忠実な見易い画像を表示すること
ができるようになる。
以上説明したように、この第1の発明あるいは第2の発
明を適用した液晶ディスプレイ駆動装置によれば、画像
情報のビット数の増加にともなって画素信号が増加した
場合に、参照電圧の増加を抑制することができる。これ
により、参照電圧配線路の専有面積の増加及び回路の複
雑化が抑えられ、従来に比べて構成を簡単で小型にする
ことが可能となる。
明を適用した液晶ディスプレイ駆動装置によれば、画像
情報のビット数の増加にともなって画素信号が増加した
場合に、参照電圧の増加を抑制することができる。これ
により、参照電圧配線路の専有面積の増加及び回路の複
雑化が抑えられ、従来に比べて構成を簡単で小型にする
ことが可能となる。
さらに、参照電圧を共通に使用しているとともに、参照
電圧を外部から制御できるようにしているので、画素信
号のバラツキが抑えられ、画像情報に忠実な階調画像を
表示することができるようになる。
電圧を外部から制御できるようにしているので、画素信
号のバラツキが抑えられ、画像情報に忠実な階調画像を
表示することができるようになる。
第1図はこの第1の発明の実施例に係る液晶ディスプレ
イ駆動装置におけるX駆動回路の構成を示すブロック図
、第2図は第1図における選択回路の具体的な一構成を
示す図、第3図は選択回路の具体的な他の構成を示す図
、第4図は第1図における分圧回路の具体的な一構成を
示す図、第5図は分圧回路の具体的な他の構成を示す図
、第6図は第5図に示す分圧回路の動作説明図、第7図
はこの第2の発明の実施例に係る液晶ディスプレイ駆動
装置におけるX駆動回路の構成を示すブロック図、第8
図は第7図に示す加算部の具体的な一構成を示す図、第
9図は従来の液晶ディスプレイの駆動例を示す図、第1
0図は第9図に示すX駆動回路の一構成を示す図である
。 23・・・・・・シフトレジスタ 25・・・・・・ラッチ回路 27・・・・・・選択回路 2つ・・・・・・分圧回路 55・・・・・・加算部
イ駆動装置におけるX駆動回路の構成を示すブロック図
、第2図は第1図における選択回路の具体的な一構成を
示す図、第3図は選択回路の具体的な他の構成を示す図
、第4図は第1図における分圧回路の具体的な一構成を
示す図、第5図は分圧回路の具体的な他の構成を示す図
、第6図は第5図に示す分圧回路の動作説明図、第7図
はこの第2の発明の実施例に係る液晶ディスプレイ駆動
装置におけるX駆動回路の構成を示すブロック図、第8
図は第7図に示す加算部の具体的な一構成を示す図、第
9図は従来の液晶ディスプレイの駆動例を示す図、第1
0図は第9図に示すX駆動回路の一構成を示す図である
。 23・・・・・・シフトレジスタ 25・・・・・・ラッチ回路 27・・・・・・選択回路 2つ・・・・・・分圧回路 55・・・・・・加算部
Claims (6)
- (1)デジタル値の画像情報から生成される複数レベル
の画素信号を液晶に供給することによって画像を階調表
示させる液晶ディスプレイ駆動装置において、 画像情報を入力して保持する保持手段と、 前記保持手段に保持された単位画素に対応した画像情報
を上位画像情報と下位画像情報に分け、上位画像情報の
ビット数に応じた複数の参照電圧の中から上位画像情報
に対応した下参照電圧とこの下参照電圧の1つ上位の上
参照電圧を選択する選択手段と、 前記選択手段によって選択された下参照電圧と上参照電
圧間の電圧を下位画像情報のビット数に応じて分圧し複
数レベルの画素信号を生成出力する分圧手段と を有することを特徴とする液晶ディスプレイ駆動装置。 - (2)前記選択手段は、直列接続されたトランジスタの
一端に対応する参照電圧を与え、このトランジスタを上
位画像情報あるいはその反転情報により導通制御して下
参照電圧と上参照電圧を選択することを特徴とする請求
項1記載の液晶ディスプレイ駆動装置。 - (3)前記選択手段は、直列接続されたトランジスタを
上位画像情報あるいはその反転情報により導通制御して
制御信号を出力するデコード手段と、 制御端子が共通接続されて一端に下参照電圧が与えられ
るトランジスタと上参照電圧が与えられるトランジスタ
を同時に前記デコード手段から出力される制御信号によ
り導通制御して下参照電圧と上参照電圧を選択するスイ
ッチ手段と からなることを特徴とする請求項1記載の液晶ディスプ
レイ駆動装置。 - (4)前記分圧手段は、下位画像情報をさらに上位部と
下位部に分け、下参照電圧と上参照電圧間の電圧を上位
部のビット数に応じて分圧し、上位部に対応した下分圧
電圧とこの下分圧電圧の1つ上位の上分圧電圧を選択し
て、選択された下分圧電圧と上分圧電圧間の電圧を下位
部のビット数に応じて分圧し、下位部に対応した分圧電
圧を画素信号として選択することを特徴とする請求項1
記載の液晶ディスプレイ駆動装置。 - (5)前記分圧手段は、直列接続されたトランジスタを
下位画像情報あるいはその反転情報により導通制御して
、それぞれのトランジスタと並列に接続された重み付き
抵抗の和の比を変え、前記トランジスタの両端に与えら
れる下参照電圧と上参照電圧間の電圧を分圧して画素信
号を得ることを特徴とする請求項1記載の液晶ディスプ
レイ駆動装置。 - (6)デジタル値の画像情報から生成される複数レベル
の画素信号を液晶に供給することによって画像を階調表
示させる液晶ディスプレイ駆動装置において、 単位画素に対応した画像情報のビット数に応じた複数の
重み付き参照電圧から単位画素に対応した画像情報にし
たがって少なくとも1つ以上の重み付き参照電圧を選択
する選択手段と、 前記選択手段によって選択された重み付き参照電圧を加
算して複数レベルの画素信号を生成出力する加算手段と を有することを特徴とする液晶ディスプレイ駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28249888A JPH02130586A (ja) | 1988-11-10 | 1988-11-10 | 液晶ディスプレイ駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28249888A JPH02130586A (ja) | 1988-11-10 | 1988-11-10 | 液晶ディスプレイ駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02130586A true JPH02130586A (ja) | 1990-05-18 |
Family
ID=17653221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28249888A Pending JPH02130586A (ja) | 1988-11-10 | 1988-11-10 | 液晶ディスプレイ駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02130586A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05273520A (ja) * | 1992-03-25 | 1993-10-22 | Sharp Corp | 表示装置の駆動回路 |
US6151005A (en) * | 1992-10-07 | 2000-11-21 | Hitachi, Ltd. | Liquid-crystal display system having a driver circuit capable of multi-color display |
JP2001318652A (ja) * | 2000-05-08 | 2001-11-16 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶表示素子 |
JP2001343948A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | ドライバ及び液晶ディスプレイ装置 |
JP2006047969A (ja) * | 2004-07-30 | 2006-02-16 | Magnachip Semiconductor Ltd | 液晶表示装置のソースドライバ |
US7038649B2 (en) | 1992-10-15 | 2006-05-02 | Hitachi, Ltd. | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages |
JP2007248723A (ja) * | 2006-03-15 | 2007-09-27 | Sharp Corp | 信号電圧生成回路、表示装置の駆動回路および液晶表示装置 |
JP2009020479A (ja) * | 2007-01-10 | 2009-01-29 | Seiko Epson Corp | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 |
JP2012110201A (ja) * | 2010-03-05 | 2012-06-07 | Fuji Electric Co Ltd | 入力電圧検出回路を備えたデジタル制御スイッチング電源装置 |
US8378942B2 (en) | 2007-01-10 | 2013-02-19 | Seiko Epson Corporation | Source driver, electro-optical device, projection-type display device, and electronic instrument |
-
1988
- 1988-11-10 JP JP28249888A patent/JPH02130586A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05273520A (ja) * | 1992-03-25 | 1993-10-22 | Sharp Corp | 表示装置の駆動回路 |
US6151005A (en) * | 1992-10-07 | 2000-11-21 | Hitachi, Ltd. | Liquid-crystal display system having a driver circuit capable of multi-color display |
US7038649B2 (en) | 1992-10-15 | 2006-05-02 | Hitachi, Ltd. | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages |
US8094112B2 (en) | 1992-10-15 | 2012-01-10 | Hitachi, Ltd. | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages |
JP2001318652A (ja) * | 2000-05-08 | 2001-11-16 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶表示素子 |
JP2001343948A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | ドライバ及び液晶ディスプレイ装置 |
JP2006047969A (ja) * | 2004-07-30 | 2006-02-16 | Magnachip Semiconductor Ltd | 液晶表示装置のソースドライバ |
TWI395183B (zh) * | 2004-07-30 | 2013-05-01 | Magnachip Semiconductor Ltd | 液晶顯示器之源極驅動器 |
JP2007248723A (ja) * | 2006-03-15 | 2007-09-27 | Sharp Corp | 信号電圧生成回路、表示装置の駆動回路および液晶表示装置 |
JP2009020479A (ja) * | 2007-01-10 | 2009-01-29 | Seiko Epson Corp | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 |
US8378942B2 (en) | 2007-01-10 | 2013-02-19 | Seiko Epson Corporation | Source driver, electro-optical device, projection-type display device, and electronic instrument |
JP2012110201A (ja) * | 2010-03-05 | 2012-06-07 | Fuji Electric Co Ltd | 入力電圧検出回路を備えたデジタル制御スイッチング電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3506219B2 (ja) | Da変換器およびそれを用いた液晶駆動装置 | |
JP3594125B2 (ja) | Da変換器およびそれを用いた液晶駆動装置 | |
JP4143323B2 (ja) | 液晶表示装置 | |
KR100375309B1 (ko) | 감마 보정 특성을 변경시킬 수 있는 계조표시 기준전압발생회로 및 그를 이용한 액정구동장치 | |
EP1194917B1 (en) | Liquid crystal display apparatus with improved luminance control | |
JP4986334B2 (ja) | 液晶表示装置及びその駆動方法 | |
JPS5919486A (ja) | 画像表示装置 | |
JP2001516901A (ja) | アクティブマトリクスディスプレイ用の高密度列ドライバ | |
JP2003280596A (ja) | 表示駆動装置およびそれを用いた表示装置 | |
JP2003208132A (ja) | 液晶駆動回路 | |
JPH05100635A (ja) | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 | |
KR100604915B1 (ko) | 보간 증폭기 방식을 이용하는 평판 표시 장치의 구동 방법및 소스 드라이버 | |
US7262756B2 (en) | Display apparatus | |
JPH02130586A (ja) | 液晶ディスプレイ駆動装置 | |
EP0599936A1 (en) | High speed ramdac with reconfigurable color palette | |
US5859633A (en) | Gradation driving circuit of liquid crystal display | |
CN107808646B (zh) | 显示驱动器、电光装置、电子设备及显示驱动器的控制方法 | |
JP2708380B2 (ja) | ガンマ補正を行うディジタル・アナログ変換装置及び液晶表示装置 | |
JP3007745B2 (ja) | 表示装置の駆動回路 | |
US6580410B1 (en) | Liquid crystal display | |
JPH04186282A (ja) | 多階調画像表示装置 | |
JPH0460583A (ja) | 液晶表示装置の駆動回路 | |
JPH0973283A (ja) | 液晶表示装置の階調電圧発生回路 | |
JPH06161387A (ja) | 表示装置の駆動回路 | |
JP2003131625A (ja) | 表示装置の駆動装置及びそれを用いた表示装置モジュール |