JP6812270B2 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP6812270B2
JP6812270B2 JP2017033747A JP2017033747A JP6812270B2 JP 6812270 B2 JP6812270 B2 JP 6812270B2 JP 2017033747 A JP2017033747 A JP 2017033747A JP 2017033747 A JP2017033747 A JP 2017033747A JP 6812270 B2 JP6812270 B2 JP 6812270B2
Authority
JP
Japan
Prior art keywords
transfer line
probe
circuit
signal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017033747A
Other languages
English (en)
Other versions
JP2017194454A (ja
Inventor
▲頼▼鴻尉
陳儒宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sync Tech System Corp
Original Assignee
Sync Tech System Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sync Tech System Corp filed Critical Sync Tech System Corp
Publication of JP2017194454A publication Critical patent/JP2017194454A/ja
Application granted granted Critical
Publication of JP6812270B2 publication Critical patent/JP6812270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06766—Input circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、プローブカードに関し、より詳しくは、最も好ましいシグナルインテグリティ(Signal integrity)及びパワーインテグリティ(Power integrity)を提供するプローブカードに関する。
集積回路素子の製造過程においては、ダイの切断または部材のパッケージの前に電気性能試験を行い、通常プローブカードによりテスター(Tester)が提供する電源信号及び試験信号が供試部材(Device Under Testing、略称DUT)に伝送される。電源信号は供試部材に必要な電源の供給に用いられ、試験信号は供試部材の検出に用いられる。
例えば、従来のプローブカード１０は、その構造の主体はプリント回路基板１２であり、且つプローブホルダー１３により導電プローブ１１がプリント回路基板１２に固定される（図１参照）。電源転送線１５及び信号転送線１６はプリント回路基板１２を介して各導電プローブ１１にそれぞれ接続される。また、供試部材には常に高周波試験(例えば、１．６Ｇｂｐｓ以上の試験信号周波数)が行われていることを考慮すると、電源信号が十分な過渡電流(Transient current)を提供させるために、デカップリングコンデンサ(De-coupling Capacitor) Ｃｄｃがプリント回路基板１２に溶接され、且つ電源転送線１５の間に接続され、これにより供試部材の高周波試験の際に必要な過渡電流が補強される。
しかしながら、前述した従来の技術では、すなわち、このように設置されるデカップリングコンデンサＣｄｃは上述の過渡電流の提供に対して有限の補強効果を与えるのみならず、電源信号のＤＣオフセット(DC offset)も増加され、供試部材の誤動作が生じることもある。
このため、新たなプローブカード技術を発展させ、供試部材の高周波試験を行う際に、電源信号に発生する過渡電流及びオフセット等の問題を有効的に抑制させる必要がある。
そこで、本発明者は上記の欠点が改善可能と考え、新たなプローブカード技術を発展させ、供試部材の高周波試験を行う際に、電源信号に発生する過渡電流及びオフセット等の問題を有効的に抑制させる。
本発明は、このような従来の問題に鑑みてなされたものであり、その目的とすることろは、プローブカードを提供することにある。すなわち、供試部材に高周波試験を行う際に、電源信号に能発生する過渡電流及びオフセット等の問題を解決させ、より好ましいシグナルインテグリティ及びパワーインテグリティを提供する。
上述した課題を解決し、目的を達成するために、本発明に係るプローブカードは、
複数の導電プローブと、第一基板と、前記第一基板に設置されると共にこれら前記導電プローブの固定に用いられるプローブホルダーと、これら前記導電プローブに接続される回路を含む第二基板と、前記第一基板及び前記回路に接続される電源転送線及び信号転送線とを備えることを特徴とする。
ある好ましい実施形態において、前記プローブカードは、複数の前記回路及びこれら前記導電プローブに接続され、長さが前記電源転送線または前記信号転送線の１０分の１より短い導線を更に備える。
ある好ましい実施形態において、前記電源転送線は１対のツイストペアケーブルであり、前記信号転送線は同軸ケーブルである。
ある好ましい実施形態において、これら前記導電プローブは、第一プローブと、第二プローブと、第三プローブと、第四プローブとを備え、前記電源転送線は第一転送線及び第二転送線を含み、前記信号転送線は第三転送線及び第四転送線を含み、前記回路により前記第一転送線が前記第一プローブに接続され、前記第二転送線が前記第四プローブに接続され、前記第三転送線が前記第二プローブに接続され、及び前記第四転送線が前記第三プローブに接続され、且つ、前記回路は、前記第一プローブ及び前記第四プローブに接続されるデカップリングコンデンサと、前記第三転送線及び前記第二プローブに接続される第一抵抗器と、前記第四転送線及び前記第三プローブに接続される第二抵抗器と、前記第三転送線及び前記第四転送線に接続される第三抵抗器とで構成される。
ある好ましい実施形態において、これら前記導電プローブは、第一プローブと、複数の第二プローブと、複数の第三プローブと、第四プローブとを備え、前記電源転送線は第一転送線及び第二転送線を含み、前記信号転送線は第三転送線及び第四転送線を含み、前記回路により前記第一転送線が前記第一プローブに接続され、前記第二転送線が前記第四プローブに接続され、前記第三転送線がこれら前記第二プローブに接続され、及び前記第四転送線がこれら前記第三プローブに接続され、且つ、前記回路は、前記第一プローブ及び前記第四プローブに接続されるデカップリングコンデンサと、前記第三転送線及び対応される前記第二プローブにそれぞれ接続される複数の第一抵抗器と、前記第四転送線及び対応される前記第三プローブにそれぞれ接続される複数の第二抵抗器と、前記第三転送線及び前記第四転送線に接続される第三抵抗器とで構成される。
ある好ましい実施形態において、前記回路は、前記第一転送線及び前記第一プローブに接続される電源調整器を更に備える。
本発明のプローブカードによれば、供試部材の高周波試験が行われる際に、電源信号に発生する過渡電流及びオフセット等の問題が有効的に抑制される。
従来のプローブカードの構成を示す概略図である。 本発明の第１実施形態によるプローブカードの構成を示す概略図である。 本発明の第１例による第二基板を示す回路図である。 本発明の第２例による第二基板を示す回路図である。 本発明の第３例による第二基板を示す回路図である。
以下、図面を参照して本発明に係るプローブカードの実施形態について説明する。明細書及図面の説明において、同じ部材の符号は同じ或いは類似する部材を指す。さらに、各実施形態の説明においては、部材が他の部材の「上方／上」或いは「下方／下」と説明されている場合、直接的或いは間接的に前記他の部材の上或いは下にある状況を指し、他の部材がそれらの間に設置される可能性も含む。 接地とはそれらの間に他の中間部材が未設置であることを指す。「上方／上」或いは「下方／下」等の説明は図式を基準として説明しているが、但し、他の方向に転換される可能性も含む。いわゆる「第一」、「第二」、及び「第三」は異なる部材を説明するものであり、これらの部材はこれらの述語によって制限されるわけではない。明確に説明し易くするために、図中では、各部材の厚さ或いは寸法は、誇張や省略、概略されて表示されており、且つ各部材の寸法は実際の寸法と完全に一致するわけではない。
（第１実施形態）
図２は本発明の実施形態によるプローブカード１００の構成を示す概略図である。前記プローブカード１００は、複数の導電プローブ１１０と、第一基板１２０と、プローブホルダー１３０と、第二基板１４０と、電源転送線１５０と、信号転送線１６０とを備える。前記第一基板１２０は多層のプリント回路基板であり、前記プローブカード１００の主体構造とする。前記プローブホルダー１３０自体は前記第一基板１２０に固定されて設置され、これら前記導電プローブ１１０を前記第一基板１２０に固定させるために用いられる。前記第二基板１４０は多層のプリント回路基板であり、供試部材の電気性能試験に必要な回路を提供する。上述の回路の主要な機能は供試部材の電気性能試験におけるシグナルインテグリティ及びパワーインテグリティを確保させることであり、少なくともデカップリングコンデンサを備える。上述の回路の入力端は前記電源転送線１５０及び前記信号転送線１６０に接続され、出力端はこれら前記導電プローブ１１０に接続される。前記電源転送線１５０によりテスターが提供する電源信号が前記第一基板１２０を経由して上述の回路に伝送され、前記信号転送線１６０によりテスターが提供する試験信号が前記第一基板１２０を経由して上述の回路に伝送される。
集積回路素子の電気性能試験が行われると、これら前記導電プローブ１１０の先端が供試部材の試験パッド(Testing pad)に点接触され、これによりテスターが提供する信号が供試部材に伝送される。これら前記導電プローブ１１０の他端は上述の前記第二基板１４０の回路の出力端に接続される。これにより、外部テスターが提供する電源信号が前記第一基板１２０、前記電源転送線１５０、前記第二基板１４０、及びこれら前記導電プローブ１１０を順に経由して供試部材に伝送され、外部テスターが提供する試験信号が前記第一基板１２０、前記信号転送線１６０、前記第二基板１４０、及びこれら前記導電プローブ１１０を順に経由して供試部材に伝送される。ちなみに、本発明の特徴の１つは、前記第二基板１４０が供試部材(またはこれら前記導電プローブ１１０)に極力近接されていることであり、これにより、前記第二基板１４０に設置されるデカップリングコンデンサが、供試部材の高周波試験を行う際に必要な電源信号の過渡電流を補充させるのに十分な近さになる。
複数の導線１８０は前記第二基板１４０とこれら前記導電プローブ１１０との間に設置され、上述の前記第二基板１４０の回路の出力端をこれら前記導電プローブ１１０に接続させるために使用される（図２参照）。上述の『前記第二基板１４０がこれら前記導電プローブ１１０に極力近接される』という特徴を実現させるため、これら前記導電プローブと前記第二基板との間の間隔は前記電源転送線１５０または前記信号転送線１６０の長さよりずっと短くなる。本実施形態では、これら前記導線１８０の長さは、前記電源転送線１５０または前記信号転送線１６０の４分の１より短いか同等であり、上述の４分の１の比率は実施形態の示範であり、本発明の範囲を制限させるものではない。こうして、上述の前記デカップリングコンデンサが供試部材の高周波試験において必要な過渡電流を補充させるのに十分な近さになるという特徴を達成させる。また、供試部材の高周波試験における電気性能試験のシグナルインテグリティを確保させるため、前記信号転送線１６０には同軸ケーブルが採用される。なお、供試部材の高周波試験における電気性能試験のパワーインテグリティを確保させるため、前記電源転送線１５０にはツイストペアケーブルが採用され、他の電源または信号チャネルへの干渉が少なくなる。
上述したように、前記第二基板１４０の回路は少なくともデカップリングコンデンサを備え、以下では可能性のある実施形態について説明する。図３は本発明の第１例による第二基板１４０の回路１４５を示す回路図である。これら前記導電プローブ１１０は、第一プローブ１１１と、第二プローブ１１２と、第三プローブ１１３と、第四プローブ１１４とを備え、前記電源転送線１５０は第一転送線１５１及び第二転送線１５２を含み、前記信号転送線１６０は第三転送線１６１及び第四転送線１６２を含む。前記回路１４５のレイアウトにより前記第一転送線１５１が前記第一プローブ１１１に接続され、前記第二転送線１５２が前記第四プローブ１１４に接続され、前記第三転送線１６１が前記第二プローブ１１２に接続され、前記第四転送線１６２が前記第三プローブ１１３に接続される。また、前記回路１４５はデカップリングコンデンサＣｄｃ及び抵抗器で構成される整合回路を備える。前記デカップリングコンデンサＣｄｃは前記第一プローブ１１１及び前記第四プローブ１１４に接続され、供試部材の高周波試験に必要な過渡電流が補充されるために十分な近さになる。前記整合回路は、前記第三転送線１６１及び前記第二プローブ１１２に接続される抵抗器Ｒ１と、前記第四転送線１６２及び前記第三プローブ１１３に接続される抵抗器Ｒ２と、前記第三転送線１６１及び前記第四転送線１６２に接続される抵抗器Ｒ３とを含み、抵抗器の信号に対する減衰効果により前記信号転送線１６０の高周波試験における信号の反射が低減される。
図４は本発明の第２例による第二基板１４０の回路１４６を示す回路図である。これら前記導電プローブ１１０は、第一プローブ１１１と、複数の第二プローブ１１２と、複数の第三プローブ１１３と、第四プローブ１１４とを備え、前記電源転送線１５０は第一転送線１５１及び第二転送線１５２を含み、前記信号転送線１６０は第三転送線１６１及び第四転送線１６２を含む。前記回路１４６のレイアウトにより前記第一転送線１５１が前記第一プローブ１１１に接続され、前記第二転送線１５２が前記第四プローブ１１４に接続され、前記第三転送線１６１がこれら前記第二プローブ１１２に接続され、前記第四転送線１６２がこれら前記第三プローブ１１３に接続される。前記回路１４６はデカップリングコンデンサＣｄｃ及び抵抗器で構成される整合回路を備える。前記デカップリングコンデンサＣｄｃは前記第一プローブ１１１及び前記第四プローブ１１４に接続され、供試部材の高周波試験において必要な過渡電流を補充させるのに十分な近さになる。前記整合回路は、複数の抵抗器Ｒ１と、複数の抵抗器Ｒ２と、抵抗器Ｒ３とで構成される。これら前記抵抗器Ｒ１は前記第三転送線１６１及び対応される前記第二プローブ１１２にそれぞれ接続され、これら前記抵抗器Ｒ２は前記第四転送線１６２及び対応される前記第三プローブ１１３にそれぞれ接続され、前記抵抗器Ｒ３は前記第三転送線１６１及び前記第四転送線１６２に接続される。すなわち、本実施形態が適用される供試部材は複数の信号が入力される試験パッドを有する。このほか、抵抗器の信号に対する減衰効果により、前記信号転送線１６０の高周波試験における信号の反射が低減される。
図５は本発明の第３例による第二基板１４０の回路１４７を示す回路図である。本実施形態に係る回路１４７は基本的に第２例と同じであり、差異は、本回路１４７が、前記第一転送線１５１と前記第一プローブ１１１との間に設置される電源調整器(Regulator) １７０を更に備え、供試部材の高周波試験において必要な過渡電流が増強され、且つ外部電源の第２例に係る電源信号に対する干渉が隔絶される。
上述の実施形態は本発明の技術思想及び特徴を説明するためのものにすぎず、当該技術分野を熟知する者に本発明の内容を理解させると共にこれをもって実施させることを目的とし、本発明の特許請求の範囲を限定するものではない。従って、本発明の精神を逸脱せずに行う各種の同様の効果をもつ改良又は変更は、後述の請求項に含まれるものとする。
１００ プローブカード
１１０ 導電プローブ
１１１ 第一プローブ
１１２ 第二プローブ
１１３ 第三プローブ
１１４ 第四プローブ
１２０ 第一基板
１３０ プローブホルダー
１４０ 第二基板
１４５ 回路
１４６ 回路
１４７ 回路
１５０ 電源転送線
１５１ 第一転送線
１５２ 第二転送線
１６０ 信号転送線
１６１ 第三転送線
１６２ 第四転送線
１７０ 電源調整器
１８０ 導線
Ｒ１ 抵抗器
Ｒ２ 抵抗器
Ｒ３ 抵抗器
Ｃｄｃ デカップリングコンデンサ

Claims (5)

  1. 第一プローブ及び第四プローブを含む複数の導電プローブと、
    第一基板と
    前記第一基板に設置されると共にこれら前記導電プローブの固定に用いられるプローブホルダーと、
    これら前記導電プローブに接続される回路を含む第二基板と、
    前記第一基板及び前記回路に接続される電源転送線及び信号転送線と、
    前記回路及びこれら前記導電プローブに接続され、長さが前記電源転送線または前記信号転送線の４分の１より短い複数の導線と、
    を備え、
    前記第二基板の前記回路はデカップリングコンデンサを有し、
    前記電源転送線は第一転送線及び第二転送線を含み、
    前記回路により前記第一転送線は前記第一プローブに接続されるとともに前記第二転送線は前記第四プローブに接続され、前記デカップリングコンデンサは、前記第一プローブ及び前記第四プローブに接続される、
    ことを特徴とするプローブカード。
  2. 前記電源転送線は１対のツイストペアケーブルであり、前記信号転送線は同軸ケーブルであることを特徴とする、請求項１に記載のプローブカード。
  3. これら前記導電プローブは、第二プローブと、第三プローブと、をさらに備え、前記信号転送線は第三転送線及び第四転送線を含み、前記回路により前記第三転送線が前記第二プローブに接続され、及び前記第四転送線が前記第三プローブに接続され、且つ、前記回路は、前記第三転送線及び前記第二プローブに接続される第一抵抗器と、前記第四転送線及び前記第三プローブに接続される第二抵抗器と、前記第三転送線及び前記第四転送線に接続される第三抵抗器とをさらに含むことを特徴とする、請求項１に記載のプローブカード。
  4. これら前記導電プローブは、複数の第二プローブと、複数の第三プローブと、をさらに備え、前記信号転送線は第三転送線及び第四転送線を含み、前記回路により前記第三転送線がこれら前記第二プローブに接続され、及び前記第四転送線がこれら前記第三プローブに接続され、且つ、前記回路は、前記第三転送線及び対応される前記第二プローブにそれぞれ接続される複数の第一抵抗器と、前記第四転送線及び対応される前記第三プローブにそれぞれ接続される複数の第二抵抗器と、前記第三転送線及び前記第四転送線に接続される第三抵抗器とをさらに含むことを特徴とする、請求項１に記載のプローブカード。
  5. 前記回路は、前記第一転送線及び前記第一プローブに接続される電源調整器を更に備えることを特徴とする、請求項４に記載のプローブカード。
JP2017033747A 2016-04-22 2017-02-24 プローブカード Active JP6812270B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662326251P 2016-04-22 2016-04-22
US62/326,251 2016-04-22

Publications (2)

Publication Number Publication Date
JP2017194454A JP2017194454A (ja) 2017-10-26
JP6812270B2 true JP6812270B2 (ja) 2021-01-13

Family

ID=60150813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017033747A Active JP6812270B2 (ja) 2016-04-22 2017-02-24 プローブカード

Country Status (4)

Country Link
JP (1) JP6812270B2 (ja)
KR (1) KR101952440B1 (ja)
CN (1) CN107305217B (ja)
TW (1) TWI617811B (ja)

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56152357A (en) * 1980-04-25 1981-11-25 Nec Corp Offset potential applying method
US4935959A (en) * 1989-04-28 1990-06-19 Northern Telecom Limited Two-wire telecommunications line detection arrangements
JPH06104936A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 信号伝送方法と信号伝送回路
US5525911A (en) * 1993-08-04 1996-06-11 Tokyo Electron Limited Vertical probe tester card with coaxial probes
JPH09218222A (ja) * 1996-02-08 1997-08-19 Advantest Corp プローブカード
US6603322B1 (en) * 1996-12-12 2003-08-05 Ggb Industries, Inc. Probe card for high speed testing
JP4154883B2 (ja) * 2001-11-01 2008-09-24 株式会社日立製作所 ブレーキ装置
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
CN2715341Y (zh) * 2004-07-09 2005-08-03 威盛电子股份有限公司 探针卡
CN100348983C (zh) * 2005-02-07 2007-11-14 董玟昌 一种微机电探针电路薄膜及其制法
CN100507574C (zh) * 2005-11-22 2009-07-01 旺矽科技股份有限公司 可传递差动信号对的探针卡
US7579856B2 (en) * 2006-04-21 2009-08-25 Formfactor, Inc. Probe structures with physically suspended electronic components
JP2007309682A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 伝送回路、接続用シート、プローブシート、プローブカード、半導体検査装置、および半導体装置の製造方法
US7368928B2 (en) * 2006-08-29 2008-05-06 Mjc Probe Incorporation Vertical type high frequency probe card
CN101221194B (zh) * 2007-01-09 2011-11-16 旺矽科技股份有限公司 高频探针
EP2135096B1 (en) * 2007-04-03 2014-09-10 Scanimetrics Inc. Testing of electronic circuits using an active probe integrated circuit
JP5049694B2 (ja) * 2007-08-07 2012-10-17 ルネサスエレクトロニクス株式会社 プローブカード、半導体検査装置および半導体装置の製造方法
JP5086783B2 (ja) * 2007-12-05 2012-11-28 日本電子材料株式会社 カンチレバー型プローブカード
JP2010139479A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp プローブカード
CN201382962Y (zh) * 2009-04-13 2010-01-13 旺矽科技股份有限公司 悬臂式探针卡
TWI416121B (zh) * 2009-11-04 2013-11-21 Mjc Probe Inc 探針卡
WO2012133144A1 (ja) * 2011-03-31 2012-10-04 三洋電機株式会社 スイッチ回路装置
CN102736007A (zh) * 2011-04-07 2012-10-17 旺矽科技股份有限公司 高频耦合信号调整方法及其测试装置
JP5735856B2 (ja) * 2011-05-18 2015-06-17 ラピスセミコンダクタ株式会社 半導体チップ及び半導体チップの検査方法
US20140091826A1 (en) * 2012-10-03 2014-04-03 Corad Technology Inc. Fine pitch interface for probe card
CN103808992B (zh) * 2012-11-12 2017-09-12 旺矽科技股份有限公司 低电源损耗的探针卡结构
TWI506283B (zh) * 2012-11-12 2015-11-01 Mpi Corp Low power loss probe card structure
TWI512300B (zh) * 2013-07-15 2015-12-11 Mpi Corp Cantilever high frequency probe card
KR102083488B1 (ko) * 2013-09-12 2020-03-02 삼성전자 주식회사 테스트 인터페이스 보드 및 이를 포함하는 테스트 시스템
CN107710004A (zh) * 2015-05-29 2018-02-16 R&D电路股份有限公司 集成电路测试环境中探针卡组件的改进的电源瞬变性能（电源完整性）
CN205374533U (zh) * 2016-01-22 2016-07-06 中国电子科技集团公司第十三研究所 一种微波毫米波直流偏置探针

Also Published As

Publication number Publication date
CN107305217B (zh) 2021-03-19
CN107305217A (zh) 2017-10-31
KR101952440B1 (ko) 2019-02-26
JP2017194454A (ja) 2017-10-26
KR20170121044A (ko) 2017-11-01
TW201738572A (zh) 2017-11-01
TWI617811B (zh) 2018-03-11

Similar Documents

Publication Publication Date Title
TWI512300B (zh) Cantilever high frequency probe card
JP5143921B2 (ja) 被測定デバイス搭載ボード、及びデバイスインタフェース部
US20010002794A1 (en) Split resistor probe and method
TWI564571B (zh) Cantilever high frequency probe card
JP2017528713A (ja) プリント回路基板内で被試験装置の直下に存在する埋込みシリアルデータ試験ループバックを実装する構造および実行方法
JP5629313B2 (ja) 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法
US9442134B2 (en) Signal path switch and probe card having the signal path switch
TW201502518A (zh) 具回授測試功能之探針模組
JP6484310B2 (ja) テスト用回路板及びその操作方法
JP2009071533A (ja) 差動信号伝送装置および試験装置
US20150061698A1 (en) Electromagnetic interference (emi) test apparatus
CN105677524A (zh) 测试组件、连接器和测试主板
JP6812270B2 (ja) プローブカード
JP2012103028A (ja) テスト用ボード
CN109587933B (zh) 一种电路转接板以及测试装置
TW201418723A (zh) 低電源損耗之探針卡結構
JP2010122139A (ja) 高周波プローブカード
JP4748376B2 (ja) 同軸ケーブルおよびこれを用いた伝送回路
US8466704B1 (en) Probe cards with minimized cross-talk
KR102136612B1 (ko) 프로브 카드 모듈
TWI529395B (zh) Probe module with feedback test function
TWI506281B (zh) Low impedance value of the probe module
JP2007218779A (ja) 半導体テスター用テストボード
TWM473518U (zh) 探針卡
JP4898628B2 (ja) 被測定デバイス搭載ボード、及びプローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190108

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190508

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20191217

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200527

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200903

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200923

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201006

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20201020

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20201124

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201216

R150 Certificate of patent or registration of utility model

Ref document number: 6812270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250