JP2007180797A - レベルシフト回路 - Google Patents

Abstract

【課題】レベルシフト回路において、ＯＦＦリーク電流による信号入力用のトランジスタの誤動作を防止できるようにする。
【解決手段】第１の電圧源を電源とする相補の入力信号である第１および第２の入力信号が各々ゲートに入力され、一端が接地され、他端が第１および第２のノードに各々接続されたＮ型トランジスタ１０２〜１０３と、前記第１および第２のノードの何れか一方のノードに第２の電圧源から電圧を供給する電源供給回路と、を有するレベルシフト回路において、前記第１、第２の入力信号が各々入力され、前記第１および第２のノードに電流を供給するリーク電流供給回路１１０で、Ｎ型トランジスタ１０２〜１０３のＯＦＦリーク電流を補う。
【選択図】図１

Description

本発明は、論理レベルを変換するレベルシフト回路に関し、特に、低電圧動作するレベルシフト回路に関するものである。

論理レベルを変換するレベルシフト回路としては、例えば図１１の回路図に示すものが知られている。図１１のレベルシフト回路は、Ｎ型トランジスタ５１〜５２と、ゲートが互いに双方のドレインに接続されるクロスカップル接続の２個のＰ型トランジスタ（Ｐ型トランジスタ５３〜５４）と、インバータ５５とを備えている。

インバータ５５は入力端子ＩＮの入力信号を反転し、例えば１．５Ｖ等の低電圧源ＶＤＤで動作する。インバータ５５以外の素子は、例えば３．３Ｖ等の高電圧源ＶＤＤＨで動作する高電圧側の素子である。

Ｎ型トランジスタ５１〜５２は、ソースが接地されるとともに、互いに相補の信号、すなわち入力端子ＩＮの信号、およびインバータ５５の出力信号（入力信号の反転信号）を受ける。

Ｐ型トランジスタ５３〜５４は、ソースが高電圧源ＶＤＤＨに接続され、ゲートは互いに相手方のドレインにクロスカップル接続され、ドレインが各々Ｎ型トランジスタ５１〜５２のドレインに接続されている。ここで、Ｐ型トランジスタ５３とＮ型トランジスタ５１との接続点をノードＷ５１とし、Ｐ型トランジスタ５４とＮ型トランジスタ５２との接続点をノードＷ５２とする。このノードＷ５２は出力端子ＯＵＴに接続されている。

次に、前記レベルシフト回路の動作を説明する。定常時では、例えば入力信号がＨレベル（ＶＤＤレベル）、その反転信号がＬレベル（ＶＳＳレベル＝０Ｖ）のとき、Ｎ型トランジスタ５１はＯＮ、Ｎ型トランジスタ５２はＯＦＦ、Ｐ型トランジスタ５３はＯＦＦ、Ｐ型トランジスタ５４はＯＮ状態にある。また、ノードＷ５１はＬレベル（ＶＳＳレベル）、ノードＷ５２はＨレベル（ＶＤＤＨレベル）にある。Ｎ型トランジスタ５１とＰ型トランジスタ５３、またＮ型トランジスタ５２とＰ型トランジスタ５４は、各々相補的な関係にあるので、この定常時では電流は流れない。

その後、入力信号がＬレベル（ＶＳＳレベル）に変化し、状態遷移時になると、Ｎ型トランジスタ５１がＯＦＦ状態、Ｎ型トランジスタ５２がＯＮ状態になる。したがって、高電圧源ＶＤＤＨからＯＮ状態のＰ型トランジスタ５４およびＮ型トランジスタ５２を経て接地へ貫通電流が流れ、これによりノードＷ５２の電位は、Ｈレベル（ＶＤＤＨレベル）から低下し始める。ノードＷ５２の電位が、ＶＤＤＨ−Ｖｔｐ（ＶｔｐはＰ型トランジスタ５３の閾値電圧）以下に低下すると、Ｐ型トランジスタ５３がＯＮ状態に遷移し始め、ノードＷ５１の電位（Ｐ型トランジスタ５４のゲートの電位）は上昇して、Ｐ型トランジスタ５４のドレイン電流は少なくなる。その結果、ノードＷ５２の電位は一層低くなる。

最終的に、ノードＷ５１の電位はＨレベル（ＶＤＤＨレベル）になり、ノードＷ５２の電位はＬレベル（ＶＳＳ）レベルになる。これにより、貫通電流は流れなくなって、出力論理が反転し、次の入力信号の変化待ち状態となる。

以上、レベルシフト回路の動作について、入力信号がＨレベル（ＶＤＤレベル）からＬレベル（ＶＳＳレベル）に変化した場合について説明したが、その逆の場合の動作も同様である。

上記のレベルシフト回路では、低電圧源ＶＤＤがＮ型トランジスタ５１〜５２の閾値電圧近辺まで低電圧になった場合には、ノードＷ５１、およびノードＷ５２の電位を低下させるために必要なＮ型トランジスタ５１〜５２のドレイン電流が減少してしまう。これがＰ型トランジスタ５３〜５４のＯＮ動作時のドレイン電流よりも圧倒的に小さくなると、クロスカップル接続されたＰ型トランジスタ５３〜５４のゲートの電位を低下させることができなくなり、レベルシフト回路が動作しなくなる可能性がある。

これに対して従来は、Ｎ型トランジスタ５１〜５２においては、ＯＮ動作時のドレイン電流を大きくするようにゲート幅を大きくしたり、閾値電圧を低くしたりし、一方、Ｐ型トランジスタ５３〜５４においてはＯＮ動作時のドレイン電流を小さくする（すなわち、ＯＮ抵抗値を大きくする）ようにゲート幅を小さくしたり、ゲート長を大きくしたりするという方法がとられてきた。

しかしながら、上記のレベルシフト回路では、低電圧で動作させるようにＰ型トランジスタ５３〜５４のＯＮ抵抗値を大きくすると、ノードＷ５１、およびノードＷ５２の電位を上昇させるときのＰ型トランジスタ５３〜５４のドレイン電流が小さくなり、高速動作できないという欠点があった。

これに対しては、ノードＷ５１、Ｗ５２の電位に応じて電流を遮断する構成を持つレベルシフト回路や、また、別の例として、ノードＷ５１、Ｗ５２の電位変化を検出し、プリチャージ制御する構成を持つレベルシフト回路が知られている（例えば特許文献１を参照）。

しかしながら、図１１に示したレベルシフト回路など上記に挙げたレベルシフト回路では、低電圧源ＶＤＤをより低電圧にしても動作するように、Ｐ型トランジスタ５３〜５４のＯＮ抵抗値を大きくしたり、信号入力用のＮ型トランジスタ５１〜５２の閾値電圧を低く設定したりするとＮ型トランジスタ５１〜５２のＯＦＦリーク電流が増大する。また、Ｎ型トランジスタ５１〜５２の閾値電圧が温度や製造プロセスばらつきに起因して低くなると、やはりＯＦＦリーク電流が増大する。

上記のようにして、Ｎ型トランジスタ５１〜５２のＯＦＦリーク電流が増大すると、ノードＷ５１またはノードＷ５２の電位は、高電圧源ＶＤＤＨの電位よりも低くなってしまう。そして、この電位の低下レベルがＰ型トランジスタ５３またはＰ型トランジスタ５４の閾値電圧よりも大きくなると、Ｐ型トランジスタ５３またはＰ型トランジスタ５４をＯＦＦにできなくなり、レベルシフト回路が誤動作する可能性がでてくる。

本発明は、上記の問題に着目してなされたものであり、低電圧源ＶＤＤがより低電圧でも動作するように、信号入力用のトランジスタ（Ｎ型トランジスタ５１〜５２）の閾値電圧を低く設定したり、前記信号入力用のトランジスタに電位を供給するトランジスタ（Ｐ型トランジスタ５３〜５４）のＯＮ抵抗値を大きくしたりしても、また信号入力用のトランジスタの閾値電圧が温度や製造プロセスばらつきに起因して低くなっても、ＯＦＦリーク電流による信号入力用のトランジスタの誤動作を防止できるレベルシフト回路を提供することを目的としている。

前記の課題を解決するため、請求項１の発明は、
第１の電圧源を電源とする相補の入力信号である第１および第２の入力信号が各々ゲートに入力され、一端が接地され、他端が第１および第２のノードに各々接続された第１および第２の入力用導電型トランジスタと、
前記第１および第２のノードの何れか一方のノードに、第２の電圧源から電圧を供給する電源供給回路と、
前記第１および第２の入力信号が各々入力され、前記第１および第２の入力用導電型トランジスタのＯＦＦリーク電流を補うための電流を前記第１および第２のノードに各々供給するリーク電流供給回路と、
を備えたことを特徴とする。

これにより、入力用のトランジスタがＯＦＦ状態であっても、リーク電流（ＯＦＦリーク電流）が補われるので、第１または第２のノードの電位を一定に固定することが可能になる。

また、請求項２の発明は、
第１の電圧源を電源とする相補の入力信号である第１および第２の入力信号が各々ゲートに入力され、一端が第１および第２のノードに各々接続され、他端が第３および第４のノードに各々接続された第１および第２の入力用導電型トランジスタと、
第１の電圧源を電源とする相補の入力信号が各々ゲートに入力され、一端が接地され、他端が前記第３および第４のノードに各々接続された第３および第４の入力用導電型トランジスタと、
前記第１および第２のノードの何れか一方のノードに、第２の電圧源から電圧を供給する電源供給回路と、
を備えたことを特徴とする。

これにより、入力用のトランジスタのＯＦＦリーク電流が抑制される。

また、請求項３の発明は、
請求項２のレベルシフト回路であって、
さらに、前記第１および第２の入力信号が各々入力され、前記第１、第２、第３および第４の入力用導電型トランジスタのＯＦＦリーク電流を補うための電流を前記第１および第２のノードに各々供給するリーク電流供給回路を備えていることを特徴とする。

また、請求項４の発明は、
請求項２のレベルシフト回路であって、
さらに、前記第１および第２の入力信号が各々入力され、前記第１、第２、第３および第４の入力用導電型トランジスタのＯＦＦリーク電流を補うための電流を前記第３および第４のノードに各々供給するリーク電流供給回路を備えていることを特徴とする。

また、請求項５の発明は、
請求項１、および請求項３のうちの何れか１項のレベルシフト回路であって、
前記リーク電流供給回路は、第１の電圧源を電源とする相補の入力信号が各々ゲートに入力され、一端が前記第２の電圧源に接続され、他端が第１および第２のノードに各々接続された第１および第２のリーク電流補償用導電型トランジスタから構成されていることを特徴とする。

また、請求項６の発明は、
請求項４のレベルシフト回路であって、
前記リーク電流供給回路は、
前記第２の入力用導電型トランジスタのゲートに入力される信号がゲートに入力され、一端が前記第１の電圧源に接続され、他端が第３のノードに接続された第１のリーク電流補償用導電型トランジスタと、
前記第１の入力用導電型トランジスタのゲートに入力される信号がゲートに入力され、一端が前記第１の電圧源に接続され、他端が第４のノードに接続された第２のリーク電流補償用導電型トランジスタと、
から構成されていることを特徴とする。

また、請求項７の発明は、
請求項４のレベルシフト回路であって、
前記リーク電流供給回路は、第１の電圧源を電源とする相補の入力信号が各々ゲートおよび一端に入力され、他端が第３および第４のノードに各々接続された第１および第２のリーク電流補償用導電型トランジスタから構成されていることを特徴とする。

また、請求項８の発明は、
請求項４のレベルシフト回路であって、
前記リーク電流供給回路は、
前記第１の入力用導電型トランジスタのゲートに入力される信号がゲートに入力され、一端が前記第１の電圧源に接続され、他端が第３のノードに接続された第１のリーク電流補償用導電型トランジスタと、
前記第２の入力用導電型トランジスタのゲートに入力される信号がゲートに入力され、一端が前記第１の電圧源に接続され、他端が第４のノードに接続された第２のリーク電流補償用導電型トランジスタと、
から構成されていることを特徴とする。

これらにより、入力用のトランジスタがＯＦＦ状態であっても、リーク電流（ＯＦＦリーク電流）が補われる。

また、請求項９の発明は、
請求項１のレベルシフト回路であって、
前記第１、第２の入力用導電型トランジスタの閾値電圧は、他のトランジスタの閾値電位よりも低く設定されていることを特徴とする。

また、請求項１０の発明は、
請求項２、請求項３、および請求項４のうちの何れか１項のレベルシフト回路であって、
前記第１、第２、第３、および第４の入力用導電型トランジスタの閾値電圧は、他のトランジスタの閾値電位よりも低く設定されていることを特徴とする。

これらにより、電源電圧をより低く設定できる。

また、請求項１１の発明は、
請求項２、請求項３、および請求項４のうちの何れか１項のレベルシフト回路であって、
前記第１、第２の入力用導電型トランジスタは、低耐圧トランジスタで構成され、
前記第３、第４の入力用導電型トランジスタは、高耐圧トランジスタで構成されていることを特徴とする。

これにより、第１、第２の入力用導電型トランジスタの破壊が防止される。

また、請求項１２の発明は、
請求項１１のレベルシフト回路であって、
前記第５、第６の入力用導電型トランジスタの閾値電圧は、他のトランジスタの閾値電位よりも低く設定されていることを特徴とする。

これにより、電源電圧をより低く設定できる。

本発明によれば、電圧源ＶＤＤがより低電圧でも動作するように、信号入力用のトランジスタの閾値電圧を低く設定したり、前記信号入力用のトランジスタに電位を供給するトランジスタのＯＮ抵抗値を大きくしたりしても、また前記信号入力用のトランジスタの閾値電圧が温度や製造プロセスばらつきに起因して低くなっても、ＯＦＦリーク電流による信号入力用のトランジスタの誤動作を防止できる。

以下、本発明の実施形態について図面を参照しながら説明する。

《発明の実施形態１》
図１は、本発明の実施形態１に係るレベルシフト回路１００の具体的な構成を示す図である。

図１に示すように、レベルシフト回路１００は、インバータ１０１、Ｎ型トランジスタ１０２〜１０３、Ｐ型トランジスタ１０４〜１０５、およびリーク電流供給回路１１０を備えて構成されている。なお、同図において、ＩＮは信号の入力端子であり、ＯＵＴは出力端子である。

インバータ１０１は、入力端子ＩＮに入力された信号を反転するインバータであり、例えば１．５Ｖ等の低電圧源ＶＤＤ（第１の電圧源）で動作する。ここで、入力端子ＩＮに入力された信号とインバータ１０１の出力信号とは、互いに相補の関係にあるので、一方を相補の第１の入力信号と呼び、他方を相補の第２の入力信号と呼ぶ。

Ｎ型トランジスタ１０２（第１の入力用導電型トランジスタ）と、Ｎ型トランジスタ１０３（第２の入力用導電型トランジスタ）とは、一対の相補信号入力用のＮ型トランジスタであり、それぞれのソースは接地されている。また、Ｎ型トランジスタ１０２のゲートには、入力端子ＩＮの信号（相補の第１および第２の入力信号のうち一方の信号）が入力され、Ｎ型トランジスタ１０３のゲートには、インバータ１０１の出力信号（相補の第１および第２の入力信号のうち他方の信号）が入力されている。

Ｐ型トランジスタ１０４（第１の電源供給用導電型トランジスタ）と、Ｐ型トランジスタ１０５（第２の電源供給用導電型トランジスタ）とは、一対のＰ型トランジスタであり、それぞれのソースは高電圧源ＶＤＤＨ（第２の電圧源、例えば３．３Ｖ）に接続されている。また、ゲートは互いに相手方のドレインにクロスカップル接続され、ドレインは、それぞれ相補信号入力用のＮ型トランジスタ１０２〜１０３のドレインに接続されている。

ここで、Ｐ型トランジスタ１０４とＮ型トランジスタ１０２との接続点をノードＷ１とし、Ｐ型トランジスタ１０５とＮ型トランジスタ１０３との接続点をノードＷ２とする。なお、ノードＷ２は、出力端子ＯＵＴに接続されている。

リーク電流供給回路１１０は、Ｎ型トランジスタ１１１〜１１２（第１のリーク電流補償用導電型トランジスタ〜第２のリーク電流補償用導電型トランジスタ）を備えている。Ｎ型トランジスタ１１１およびＮ型トランジスタ１１２は、それぞれのドレインが高電圧源ＶＤＤＨに接続されている。また、Ｎ型トランジスタ１１１のゲートはインバータ１０１の出力信号が入力され、ソースはノードＷ１に接続されている。また、Ｎ型トランジスタ１１２のゲートは入力端子ＩＮの信号が入力され、ソースはノードＷ２に接続されている。

上記のように構成されたレベルシフト回路１００では、入力端子ＩＮから入力された信号の電位がＨレベル（ＶＤＤレベル）の定常時には、Ｎ型トランジスタ１０２はＯＮ、Ｎ型トランジスタ１０３はＯＦＦ、Ｐ型トランジスタ１０４はＯＦＦ、Ｐ型トランジスタ１０５はＯＮの状態である。また、Ｎ型トランジスタ１１１はＯＦＦ、Ｎ型トランジスタ１１２はＯＮの状態である。

この際、Ｎ型トランジスタ１０３はＯＦＦ状態であっても、リーク電流（ＯＦＦリーク電流）が流れている。しかしながら、Ｎ型トランジスタ１１２はＯＮ状態なので、Ｎ型トランジスタ１０３に流れるＯＦＦリーク電流を、Ｎ型トランジスタ１１２のＯＮ電流によって、確実に供給すること（補うこと）ができる。すなわち、ノードＷ２の電位を高電圧源ＶＤＤＨと同電位に固定することが可能になる。

したがって、低電圧源ＶＤＤをより低電圧にしても動作可能なように、Ｐ型トランジスタ１０５のゲート幅を小さくしたり、ゲート長を大きくしたりしたとしても（すなわち、Ｐ型トランジスタ１０５のＯＮ抵抗を大きくしたとしても）、Ｎ型トランジスタ１０３に流れるＯＦＦリーク電流を供給することができる。それゆえ、ノードＷ２の電位が低下することはない。同様に、Ｎ型トランジスタ１０２〜１０３の閾値電圧を他のトランジスタの閾値電圧よりも低く設定した場合や、温度や製造プロセスのばらつき等の要因でＮ型トランジスタ１０３に流れるＯＦＦリーク電流が増加した場合などにも、ノードＷ２の電位の低下を防止することが可能になる。

次に、入力端子ＩＮの信号がＬレベル（ＶＳＳレベル）にある定常時には、Ｎ型トランジスタ１０２はＯＦＦ、Ｎ型トランジスタ１０３はＯＮ、Ｐ型トランジスタ１０４はＯＮ、Ｐ型トランジスタ１０５はＯＦＦの状態である。また、Ｎ型トランジスタ１１１はＯＮ、Ｎ型トランジスタ１１２はＯＦＦの状態である。

この際、Ｎ型トランジスタ１０２はＯＦＦ状態であっても、リーク電流（ＯＦＦリーク電流）が流れている。しかしながら、Ｎ型トランジスタ１１１のゲート電位は、Ｈレベル（ＶＤＤレベル）なので、Ｎ型トランジスタ１１１はＯＮ状態であり、Ｎ型トランジスタ１０２に流れるＯＦＦリーク電流を、Ｎ型トランジスタ１１１のＯＮ電流によって、確実に供給することができる。すなわち、ノードＷ１の電位を高電圧源ＶＤＤＨと同電位に固定することが可能となる。

したがって、低電圧源ＶＤＤをより低電圧にしても動作可能なように、Ｐ型トランジスタ１０４のゲート幅を小さくしたり、ゲート長を大きくしたりしたとしても（すなわち、ＯＮ抵抗を大きくしたとしても）、Ｎ型トランジスタ１０２に流れるＯＦＦリーク電流を供給することができる。それゆえ、ノードＷ１の電位は低下することはない。同様に、Ｎ型トランジスタ１０２〜１０３の閾値電圧を他のトランジスタの閾値電圧よりも低く設定した場合や、温度や製造プロセスのばらつき等の要因でＮ型トランジスタ１０２に流れるＯＦＦリーク電流が増加した場合などにも、ノードＷ１の電位の低下を防止することが可能になる。

なお、入力端子ＩＮの信号がＬレベル（ＶＳＳレベル）からＨレベル（ＶＤＤレベル）変化したときや、およびＨレベル（ＶＤＤレベル）からＬレベル（ＶＳＳレベル）に変化したときのような状態遷移時については、リーク電流は問題とならないので、本実施形態の動作の説明を省略する。

以上のように、本実施形態によれば、Ｐ型トランジスタ１０４〜１０５のＯＮ抵抗値を大きくしたり、Ｎ型トランジスタ１０２〜１０３の閾値電圧を他のトランジスタの閾値電圧よりも低くしたりしても、入力端子ＩＮからの入力信号が定常状態の場合に、ノードＷ１またはＷ２の電位を確実に高電圧源ＶＤＤＨと同電位にすることができる。それゆえ、低電圧源ＶＤＤを低電圧にしても確実に動作させることが可能になる。

《発明の実施形態２》
図２は、本発明の実施形態２に係るレベルシフト回路２００の具体的な構成を示す図である。図２に示すように、レベルシフト回路２００は、インバータ１０１、Ｎ型トランジスタ１０２〜１０３、Ｐ型トランジスタ１０４〜１０５、Ｎ型トランジスタ２０１〜２０２（Ｎ型高耐圧トランジスタ）を備えて構成されている。なお、以下に説明する各実施形態や変形例において、前記実施形態１等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。

本実施形態では、Ｎ型トランジスタ１０２〜１０３は、それぞれＮ型トランジスタ２０１（第３の入力用導電型トランジスタ）、Ｎ型トランジスタ２０２（第４の入力用導電型トランジスタ）と直列に接続されている。

また、Ｎ型トランジスタ１０２、およびＮ型トランジスタ２０１のゲートには、入力端子ＩＮの信号（相補の第１および第２の入力信号のうち一方の信号）がそれぞれ入力され、Ｎ型トランジスタ１０３、およびＮ型トランジスタ２０２のゲートには、インバータ１０１の出力信号（相補の第１および第２の入力信号のうち他方の信号）がそれぞれ入力されている。

また、本実施形態では、Ｐ型トランジスタ１０４〜１０５は、ドレインがそれぞれＮ型トランジスタ２０１、Ｎ型トランジスタ２０２のドレインに接続されている。

ここで、Ｎ型トランジスタ１０２とＮ型トランジスタ２０１との接続点をノードＷ３とし、Ｎ型トランジスタ１０３とＮ型トランジスタ２０２との接続点をノードＷ４とする。また、Ｐ型トランジスタ１０４とＮ型トランジスタ２０１との接続点をノードＷ１とし、Ｐ型トランジスタ１０５とＮ型トランジスタ２０２との接続点をノードＷ２とする。なお、ノードＷ２は、出力端子ＯＵＴに接続されている。

上記のように構成されたレベルシフト回路２００では、入力端子ＩＮの信号の電位がＨレベル（ＶＤＤレベル）の定常時には、Ｎ型トランジスタ１０２およびＮ型トランジスタ２０１はＯＮ、Ｎ型トランジスタ１０３およびＮ型トランジスタ２０２はＯＦＦ、Ｐ型トランジスタ１０４はＯＦＦ、Ｐ型トランジスタ１０５はＯＮの状態である。

この際、Ｎ型トランジスタ１０３とＮ型トランジスタ２０２とは、ＯＦＦ動作状態であっても、リーク電流（ＯＦＦリーク電流）が流れている。しかしながら、Ｎ型トランジスタ１０３とＮ型トランジスタ２０２とは直列に接続されているので、Ｎ型トランジスタ２０２のＯＦＦリーク電流は、バックゲート効果により抑制される。

一方、Ｎ型トランジスタ１０３のドレイン電位（すなわち、ノードＷ４の電位）は、Ｎ型トランジスタ２０２の抑制されたＯＦＦリーク電流により上昇した電位となるので、Ｎ型トランジスタ１０３のリーク電流も抑制される。よって、ノードＷ２の電位を高電圧源ＶＤＤＨと同電位に固定することが可能となる。

したがって、低電圧源ＶＤＤをより低電圧にしても動作可能なように、Ｐ型トランジスタ１０５のゲート幅を小さくしたり、ゲート長を大きくしたりしたとしても（すなわち、ＯＮ抵抗を大きくしたとしても）、Ｎ型トランジスタ１０３やＮ型トランジスタ２０２に流れるＯＦＦリーク電流を抑制することができる。それゆえ、ノードＷ２の電位は低下することはない。同様に、Ｎ型トランジスタ１０３やＮ型トランジスタ２０２の閾値電圧を他のトランジスタの閾値電圧よりも低く設定した場合などにも、Ｎ型トランジスタ１０３、Ｎ型トランジスタ２０２に流れるＯＦＦリーク電流を抑制することができ、ノードＷ２の電位の低下の防止が可能になる。

前記とは反対に入力端子ＩＮの信号がＬレベル（ＶＳＳレベル）の定常時にも、レベルシフト回路２００は同様に動作し、ノードＷ２の電位の低下防止が可能になる。

以上のように、本実施形態は、Ｐ型トランジスタ１０４〜１０５のＯＮ抵抗値を大きくしたり、Ｎ型トランジスタ１０２〜１０３、Ｎ型トランジスタ２０１〜２０２の閾値電圧を他のトランジスタの閾値電圧よりも低くしたりしても、入力端子ＩＮからの入力信号が定常状態の場合に、ノードＷ１またはＷ２の電位を確実に高電圧源ＶＤＤＨと同電位にすることができる。それゆえ、低電圧源ＶＤＤが低電圧でも確実に動作させることが可能になる。

《発明の実施形態３》
図３は、本発明の実施形態３に係るレベルシフト回路３００の具体的な構成を示す図である。レベルシフト回路３００は、図３に示すように、実施形態２のレベルシフト回路２００に、リーク電流供給回路１１０が追加されて構成されている。本実施形態では、Ｎ型トランジスタ１１１のソースはノードＷ１に接続され、またＮ型トランジスタ１１２のソースはノードＷ２に接続されている。

上記のように構成されたレベルシフト回路３００では、入力端子ＩＮの信号の電位がＨレベル（ＶＤＤレベル）の定常時には、Ｎ型トランジスタ１０２、Ｎ型トランジスタ２０１はＯＮ、Ｎ型トランジスタ１０３、Ｎ型トランジスタ２０２はＯＦＦ、Ｐ型トランジスタ１０４はＯＦＦ、Ｐ型トランジスタ１０５はＯＮの状態である。また、Ｎ型トランジスタ１１１はＯＦＦ、Ｎ型トランジスタ１１２はＯＮの状態である。

この際、Ｎ型トランジスタ１０３、およびＮ型トランジスタ２０２がＯＦＦの状態であっても、リーク電流（ＯＦＦリーク電流）が流れている。

しかしながら、実施形態２にて述べたように、Ｎ型トランジスタ１０３とＮ型トランジスタ２０２とは直列に配置されているので、ＯＦＦリーク電流を抑制することができる。また、Ｎ型トランジスタ１１２は、ＯＮの状態なので、Ｎ型トランジスタ１０３、Ｎ型トランジスタ２０２に流れるＯＦＦリーク電流をＮ型トランジスタ１１２のＯＮ電流により、確実に供給することができる。すなわち、ノードＷ２の電位を高電圧源ＶＤＤＨと同電位に固定することが可能となる。

したがって、低電圧源ＶＤＤをより低電圧にしても動作可能なように、Ｐ型トランジスタ１０５のゲート幅を小さくしたり、ゲート長を大きくしたりしたとしても（すなわち、ＯＮ抵抗を大きくしたとしても）、Ｎ型トランジスタ１０３に流れるＯＦＦリーク電流を確実に供給することができる。それゆえ、ノードＷ２の電位は低下することはない。同様に、Ｎ型トランジスタ１０３、Ｎ型トランジスタ２０２の閾値電圧を他のトランジスタの閾値電圧よりも低く設定した場合や、温度や製造プロセスのばらつき等の要因でＮ型トランジスタ１０３やＮ型トランジスタ２０２に流れるＯＦＦリーク電流が増加した場合などにも、ノードＷ２の電位の低下を防止することが可能になる。

前記とは反対に入力端子ＩＮの信号がＬレベル（ＶＳＳレベル）の定常時にも、レベルシフト回路３００は同様に動作し、ノードＷ２の電位の低下防止が可能になる。

以上のように、本実施形態では、実施形態１に比べさらに、ＯＦＦリーク電流を抑制することができるので、低消費電力化が可能である。また、実施形態２に比べ、より確実にノードＷ１、Ｗ２を高電圧源ＶＤＤＨと同電位にすることができるので、低電圧源ＶＤＤが、より低電圧でも動作させることが可能になる。

《発明の実施形態４》
図４は、本発明の実施形態４に係るレベルシフト回路４００の具体的な構成を示す図である。レベルシフト回路４００は、図４に示すように、実施形態２のレベルシフト回路２００に、リーク電流供給回路１１０が追加されて構成されている。本実施形態では、実施形態３と異なり、Ｎ型トランジスタ１１１のソースはノードＷ３に接続され、またＮ型トランジスタ１１２のソースはノードＷ４に接続されている。

上記のように構成されたレベルシフト回路４００では、入力端子ＩＮの信号の電位がＨレベル（ＶＤＤレベル）の定常時には、Ｎ型トランジスタ１０２、Ｎ型トランジスタ２０１はＯＮ、Ｎ型トランジスタ１０３、Ｎ型トランジスタ２０２はＯＦＦ、Ｐ型トランジスタ１０４はＯＦＦ、Ｐ型トランジスタ１０５はＯＮの状態である。また、Ｎ型トランジスタ１１１はＯＦＦ、Ｎ型トランジスタ１１２はＯＮの状態である。

この際、Ｎ型トランジスタ１０３、Ｎ型トランジスタ２０２のゲート電位がＯＦＦの状態であっても、リーク電流（ＯＦＦリーク電流）が流れている。

しかしながら、ゲート電位がＨレベル（ＶＤＤレベル）であるＮ型トランジスタ１１１をノードＷ３に接続することにより、実施形態３に比べ、ノードＷ３の電位はより高電位となる。すなわち、Ｎ型トランジスタ２０１に流れるＯＦＦリーク電流を抑制することができ、ノードＷ２の電位を高電圧源ＶＤＤＨと同電位に固定することが可能になる。

したがって、低電圧源ＶＤＤをより低電圧にしても動作可能なように、Ｐ型トランジスタ１０５のゲート幅を小さくしたり、ゲート長を大きくしたりしたとしても（すなわち、ＯＮ抵抗を大きくしたとしても）、Ｎ型トランジスタ１０３、Ｎ型トランジスタ２０２に流れるＯＦＦリーク電流を抑制することができる。それゆえ、ノードＷ２の電位は低下することはない。同様に、Ｎ型トランジスタ１０３やＮ型トランジスタ２０２の閾値電圧を他のトランジスタの閾値電圧よりも低く設定した場合や、温度や製造プロセスのばらつき等の要因でＮ型トランジスタ１０３、Ｎ型トランジスタ２０２に流れるＯＦＦリーク電流が増加した場合などにも、ノードＷ２の電位の低下を防止することが可能になる。

前記とは反対に入力端子ＩＮの信号がＬレベル（ＶＳＳレベル）の定常時にも、レベルシフト回路４００は同様に動作し、ノードＷ２の電位の低下防止が可能になる。

以上のように、本実施形態は、Ｐ型トランジスタ１０４〜１０５のＯＮ抵抗値を大きくしたり、Ｎ型トランジスタ１０２〜１０３、Ｎ型トランジスタ２０１〜２０２の閾値電圧を他のトランジスタの閾値電圧よりも低くしたりしても、入力端子ＩＮからの入力信号が定常状態の場合に、ノードＷ１またはＷ２の電位を確実に高電圧源ＶＤＤＨと同電位にすることができる。それゆえ、低電圧源ＶＤＤが低電圧でも確実に動作させることが可能になる。

《発明の実施形態５》
図５は、本発明の実施形態５に係るレベルシフト回路５００の具体的な構成を示す図である。レベルシフト回路５００は、図５に示すように、実施形態４のレベルシフト回路４００と比べ、リーク電流供給回路１１０に代えてリーク電流供給回路５１０を備えて構成されている点が異なっている。

リーク電流供給回路５１０は、リーク電流供給回路１１０と同様に、Ｎ型トランジスタ１１１とＮ型トランジスタ１１２とを備えるが、Ｎ型トランジスタ１１１とＮ型トランジスタ１１２のドレインが低電圧源ＶＤＤに接続されている点がリーク電流供給回路１１０と異なっている。

上記のレベルシフト回路５００では、レベルシフト回路４００と同じ動作が行なわれ、入力端子ＩＮからの入力信号が定常状態の場合に、ノードＷ１またはＷ２の電位を確実に高電圧源ＶＤＤＨと同電位にすることができる。

しかも、例えば、Ｎ型トランジスタ１１１とＮ型トランジスタ１１２とを低電圧側のＮ型トランジスタで構成した場合には、実施形態４に比べ、ノードＷ１、またはノードＷ２の電位がＨレベル（ＶＤＤＨレベル）の定常状態において、ノードＷ３、およびノードＷ４の電位をより高電位にすることが可能である。これにより、Ｎ型トランジスタ２０１、Ｎ型トランジスタ２０２のＯＦＦリーク電流を抑制することができ、ノードＷ１、およびノードＷ２の電位を、より確実に高電圧源ＶＤＤＨと同電位に固定することができる。

《実施形態５の変形例》
図６は、実施形態５のレベルシフト回路５００において、信号入力用およびＯＦＦリーク抑制用のＮ型トランジスタの閾値電圧を他のトランジスタの閾値電圧よりも低く設定する最良の形態を示すものである。

図６では、耐圧のより高いトランジスタのゲートを太く記載してある。すなわち、低電圧側のＮ型トランジスタであるＮ型トランジスタ１０２、１０３、１１１、１１２を低耐圧Ｎ型トランジスタで構成する。また、高電圧側のトランジスタであるＮ型トランジスタ２０１〜２０２は、高耐圧のトランジスタで構成し、その閾値電圧がほぼ０Ｖとなるようにする。そしてＮ型トランジスタ１０２〜１０３の閾値電圧を、低電圧源ＶＤＤが低電圧でも動作可能なように低く設定する、また、他の低電圧側のトランジスタ、例えばインバータ１０１を構成するＮ型トランジスタと同じに設定する。

《発明の実施形態６》
図７は、本発明の実施形態６に係るレベルシフト回路６００の具体的な構成を示す図である。レベルシフト回路６００は、図７に示すように、実施形態４のレベルシフト回路４００と比べ、リーク電流供給回路１１０に代えてリーク電流供給回路６１０を備えて構成されている点が異なっている。

リーク電流供給回路６１０は、Ｎ型トランジスタ１１１とＮ型トランジスタ１１２とを備えている。Ｎ型トランジスタ１１１のゲートおよびドレインは、インバータ１０１の出力信号が入力され、Ｎ型トランジスタ１１２のゲートおよびドレインは、入力端子ＩＮからの信号が入力されている。

本実施形態では、実施形態４で示したレベルシフト回路４００と動作は同じであり、ノードＷ３、およびノードＷ４をより高電位にできる。これにより、Ｎ型トランジスタ２０１〜２０２に流れるＯＦＦリーク電流をより抑制することができ、ノードＷ２の電位を高電圧源ＶＤＤＨと同電位に固定することが可能になる。

しかも、実施形態４に比べ、Ｎ型トランジスタ１１１〜１１２がＯＦＦ状態の際のリーク電流を抑制することができるので、低消費電力化が可能である。

《発明の実施形態７》
図８は、本発明の実施形態７に係るレベルシフト回路７００の具体的な構成を示す図である。レベルシフト回路７００は、図８に示すように、実施形態５のレベルシフト回路５００と比べ、リーク電流供給回路１１０に代えてリーク電流供給回路７１０を備えて構成されている点が異なっている。

リーク電流供給回路７１０は、リーク電流供給回路１１０と比べ、Ｎ型トランジスタ１１１〜１１２の代わりに、Ｐ型トランジスタ７１１〜７１２を備えている点が異なっている。Ｐ型トランジスタ７１１、およびＰ型トランジスタ７１２のドレインは、低電圧源ＶＤＤにそれぞれ接続されている。また、Ｐ型トランジスタ７１１のゲートは、入力端子ＩＮの信号が入力され、ソースはノードＷ３に接続されている。また、Ｐ型トランジスタ７１２のゲートは、インバータ１０１の出力信号が入力され、ソースはノードＷ４に接続される。

本実施形態では、実施形態５で示したレベルシフト回路５００と動作は同じである。したがって、上記のレベルシフト回路７００においてもやはり、入力端子ＩＮからの入力信号が定常状態の場合に、ノードＷ１またはＷ２の電位を確実に高電圧源ＶＤＤＨと同電位にすることができる。それゆえ、低電圧源ＶＤＤが低電圧でも確実に動作させることが可能になる。

《発明の実施形態８》
図９は、本発明の実施形態８に係るレベルシフト回路８００の具体的な構成を示す図である。レベルシフト回路８００は、図９に示すように、実施形態５のレベルシフト回路５００に対し、さらに電流遮断部８２０、遅延回路８３１〜８３２、および抵抗８４０が追加されて構成されている。なお、図９では、耐圧のより高いトランジスタのゲートを太く記載してある。

電流遮断部８２０は、Ｐ型トランジスタ８２１〜８２２を備えている。Ｐ型トランジスタ８２１〜８２２は、Ｐ型トランジスタ１０４〜１０５と高電圧源ＶＤＤＨとの間に各々設置された電流遮断用のＰ型トランジスタである。Ｐ型トランジスタ８２１〜８２２のソースはそれぞれ高電圧源ＶＤＤＨに接続され、ドレインはＰ型トランジスタ１０４〜１０５のソースに各々接続されている。また、Ｐ型トランジスタ８２１のゲートは、遅延回路８３１を介してノードＷ１に接続され、Ｐ型トランジスタ８２２のゲートは、遅延回路８３２を介してノードＷ２に接続されている。ここで、Ｐ型トランジスタ８２１とＰ型トランジスタ１０４との接続点をノードＷ５、Ｐ型トランジスタ８２２とＰ型トランジスタ１０５との接続点をノードＷ６とする。

抵抗８４０はプルアップ用の抵抗である。抵抗８４０の一端は、ノードＷ５に接続され、他端はノードＷ６に接続されている。

上記の構成により、入力信号ＩＮのレベル変化時に貫通電流を遮断することができる。

《発明の実施形態９》
図１０は、本発明の実施形態９に係るレベルシフト回路９００の具体的な構成を示す図である。レベルシフト回路９００は、図１０に示すように、実施形態５のレベルシフト回路５００に対し、さらに抵抗８４０、断絶回路９１０、電源供給回路９２０、フリップフロップ回路９３０、およびインバータ９４１〜９４２が追加されて構成されている。なお、図１０では、耐圧のより高いトランジスタのゲートを太く記載してある。

断絶回路９１０は、Ｎ型トランジスタ９１１〜９１２を備えている。Ｎ型トランジスタ９１１〜９１２は各々Ｎ型トランジスタ１０２〜１０３と、接地との間に配置されたＮ型高耐圧トランジスタであって、接地との接続を断絶するようになっている。Ｎ型トランジスタ９１１〜９１２のソースは接地され、ドレインはＮ型トランジスタ１０２〜１０３のソースに各々接続されている。

電源供給回路９２０は、Ｐ型トランジスタ９２１〜９２２を備えている。Ｐ型トランジスタ９２１のゲートとＮ型トランジスタ９１１のゲートとが接続され、Ｐ型トランジスタ９２２のゲートとＮ型トランジスタ９１２のゲートとが接続されている。

フリップフロップ回路９３０は、ＮＡＮＤ回路９３１〜９３２を備えている。ＮＡＮＤ回路９３１〜９３２は２入力のＮＡＮＤ回路であって、ＮＡＮＤ回路９３１はノードＷ１の電位とＮＡＮＤ回路９３２の出力信号を受け、ＮＡＮＤ回路９３２はノードＷ２の電位とＮＡＮＤ回路９３１の出力信号を受けるようになっている。すなわち、ＮＡＮＤ回路９３１とＮＡＮＤ回路９３２とは、ノードＷ１、ノードＷ２の電位によって動作するフリップフロップ回路を構成している。また、ＮＡＮＤ回路９３２の出力は、出力端子ＯＵＴに接続されている。

インバータ９４１〜９４２はインバータ回路であって、インバータ９４１は、ＮＡＮＤ回路９３１の出力を受けて反転し、この反転信号をＰ型トランジスタ９２１のゲートおよびＮ型トランジスタ９１１のゲートに出力する。インバータ９４２は、ＮＡＮＤ回路９３２の出力を受けて反転し、この反転信号をＰ型トランジスタ９２２のゲートおよびＮ型トランジスタ９１２のゲートに出力する。

上記のレベルシフト回路９００では、入力信号用のＮ型トランジスタ１０２〜１０３のドレインは、Ｎ型トランジスタ２０１〜２０２（Ｎ型高耐圧トランジスタ）によって、低電圧源ＶＤＤよりも低い電位に制限される。したがって、Ｎ型トランジスタ１０２〜１０３が破壊されることはない。また、Ｎ型トランジスタ１０２、１０３、２０１、２０２、９１１、および９１２の閾値電圧を低く設定すれば、低電圧源ＶＤＤをより低電圧にできる。

なお、トランジスタの閾値電圧については、図６、図９〜図１０に示したレベルシフト回路について説明したが、他のレベルシフト回路、例えば図２〜図４、図７〜図８に示したレベルシフト回路に対しても、Ｎ型トランジスタ２０１〜２０２を閾値電圧がほぼ０Ｖとなる高耐圧トランジスタで構成し、Ｎ型トランジスタ１０２〜１０３を低電圧源ＶＤＤがより低電圧でも動作可能なように、閾値電圧を低く設定した低耐圧トランジスタで構成したとしても、同様の効果を得ることができるのは勿論である。

また、以上の説明では、電圧が低い正電圧の信号を電圧が高い正電圧の信号に変換するレベルシフト回路（いわゆる正電圧レベルシフト回路）の例について説明したが、本発明はこれに限定されず、Ｎ型トランジスタをＰ型トランジスタに置き換え、Ｐ型トランジスタをＮ型トランジスタに置き換える等の適切な変更を加えることにより、電圧が低い負電圧の信号を電圧が高い負電圧の信号に変換するレベルシフト回路（いわゆる負電圧レベルシフト回路）に適用することができるのは、勿論である。

本発明に係るレベルシフト回路は、電圧源ＶＤＤがより低電圧でも動作するように、信号入力用のトランジスタの閾値電圧を低く設定したり、前記信号入力用のトランジスタに電位を供給するトランジスタのＯＮ抵抗値を大きくしたりしても、また前記信号入力用のトランジスタの閾値電圧が温度や製造プロセスばらつきに起因して低くなっても、ＯＦＦリーク電流による信号入力用のトランジスタの誤動作を防止できるという効果を有し、論理レベルを変換するレベルシフト回路等として有用である。

実施形態１に係るレベルシフト回路の具体的な構成を示す図である。 実施形態２に係るレベルシフト回路の具体的な構成を示す図である。 実施形態３に係るレベルシフト回路の具体的な構成を示す図である。 実施形態４に係るレベルシフト回路の具体的な構成を示す図である。 実施形態５に係るレベルシフト回路の具体的な構成を示す図である。 実施形態５の変形例に係るレベルシフト回路の具体的な構成を示す図である。 実施形態６に係るレベルシフト回路の具体的な構成を示す図である。 実施形態７に係るレベルシフト回路の具体的な構成を示す図である。 実施形態８に係るレベルシフト回路の具体的な構成を示す図である。 実施形態９に係るレベルシフト回路の具体的な構成を示す図である。 従来のレベルシフト回路の具体的な構成を示す図である。

符号の説明

１００ レベルシフト回路
１０１ インバータ
１０２〜１０３ Ｎ型トランジスタ
１０４〜１０５ Ｐ型トランジスタ
１１０ リーク電流供給回路
１１１〜１１２ Ｎ型トランジスタ
２００ レベルシフト回路
２０１〜２０２ Ｎ型トランジスタ
３００ レベルシフト回路
４００ レベルシフト回路
５００ レベルシフト回路
５１０ リーク電流供給回路
６００ レベルシフト回路
６１０ リーク電流供給回路
７００ レベルシフト回路
７１０ リーク電流供給回路
７１１〜７１２ Ｐ型トランジスタ
８００ レベルシフト回路
８２０ 電流遮断部
８２１〜８２２ Ｐ型トランジスタ
８３１〜８３２ 遅延回路
８４０ 抵抗
９００ レベルシフト回路
９１０ 断絶回路
９１１〜９１２ Ｎ型トランジスタ
９２０ 電源供給回路
９２１〜９２２ Ｐ型トランジスタ
９３０ フリップフロップ回路
９３１〜９３２ ＮＡＮＤ回路
９４１〜９４２ インバータ

Claims (12)

1. 第１の電圧源を電源とする相補の入力信号である第１および第２の入力信号が各々ゲートに入力され、一端が接地され、他端が第１および第２のノードに各々接続された第１および第２の入力用導電型トランジスタと、
   前記第１および第２のノードの何れか一方のノードに、第２の電圧源から電圧を供給する電源供給回路と、
   前記第１および第２の入力信号が各々入力され、前記第１および第２の入力用導電型トランジスタのＯＦＦリーク電流を補うための電流を前記第１および第２のノードに各々供給するリーク電流供給回路と、
   を備えたことを特徴とするレベルシフト回路。
2. 第１の電圧源を電源とする相補の入力信号である第１および第２の入力信号が各々ゲートに入力され、一端が第１および第２のノードに各々接続され、他端が第３および第４のノードに各々接続された第１および第２の入力用導電型トランジスタと、
   第１の電圧源を電源とする相補の入力信号が各々ゲートに入力され、一端が接地され、他端が前記第３および第４のノードに各々接続された第３および第４の入力用導電型トランジスタと、
   前記第１および第２のノードの何れか一方のノードに、第２の電圧源から電圧を供給する電源供給回路と、
   を備えたことを特徴とするレベルシフト回路。
3. 請求項２のレベルシフト回路であって、
   さらに、前記第１および第２の入力信号が各々入力され、前記第１、第２、第３および第４の入力用導電型トランジスタのＯＦＦリーク電流を補うための電流を前記第１および第２のノードに各々供給するリーク電流供給回路を備えていることを特徴とするレベルシフト回路。
4. 請求項２のレベルシフト回路であって、
   さらに、前記第１および第２の入力信号が各々入力され、前記第１、第２、第３および第４の入力用導電型トランジスタのＯＦＦリーク電流を補うための電流を前記第３および第４のノードに各々供給するリーク電流供給回路を備えていることを特徴とするレベルシフト回路。
5. 請求項１、および請求項３のうちの何れか１項のレベルシフト回路であって、
   前記リーク電流供給回路は、第１の電圧源を電源とする相補の入力信号が各々ゲートに入力され、一端が前記第２の電圧源に接続され、他端が第１および第２のノードに各々接続された第１および第２のリーク電流補償用導電型トランジスタから構成されていることを特徴とするレベルシフト回路。
6. 請求項４のレベルシフト回路であって、
   前記リーク電流供給回路は、
   前記第２の入力用導電型トランジスタのゲートに入力される信号がゲートに入力され、一端が前記第１の電圧源に接続され、他端が第３のノードに接続された第１のリーク電流補償用導電型トランジスタと、
   前記第１の入力用導電型トランジスタのゲートに入力される信号がゲートに入力され、一端が前記第１の電圧源に接続され、他端が第４のノードに接続された第２のリーク電流補償用導電型トランジスタと、
   から構成されていることを特徴とするレベルシフト回路。
7. 請求項４のレベルシフト回路であって、
   前記リーク電流供給回路は、第１の電圧源を電源とする相補の入力信号が各々ゲートおよび一端に入力され、他端が第３および第４のノードに各々接続された第１および第２のリーク電流補償用導電型トランジスタから構成されていることを特徴とするレベルシフト回路。
8. 請求項４のレベルシフト回路であって、
   前記リーク電流供給回路は、
   前記第１の入力用導電型トランジスタのゲートに入力される信号がゲートに入力され、一端が前記第１の電圧源に接続され、他端が第３のノードに接続された第１のリーク電流補償用導電型トランジスタと、
   前記第２の入力用導電型トランジスタのゲートに入力される信号がゲートに入力され、一端が前記第１の電圧源に接続され、他端が第４のノードに接続された第２のリーク電流補償用導電型トランジスタと、
   から構成されていることを特徴とするレベルシフト回路。
9. 請求項１のレベルシフト回路であって、
   前記第１、第２の入力用導電型トランジスタの閾値電圧は、他のトランジスタの閾値電位よりも低く設定されていることを特徴とするレベルシフト回路。
10. 請求項２、請求項３、および請求項４のうちの何れか１項のレベルシフト回路であって、
    前記第１、第２、第３、および第４の入力用導電型トランジスタの閾値電圧は、他のトランジスタの閾値電位よりも低く設定されていることを特徴とするレベルシフト回路。
11. 請求項２、請求項３、および請求項４のうちの何れか１項のレベルシフト回路であって、
    前記第１、第２の入力用導電型トランジスタは、低耐圧トランジスタで構成され、
    前記第３、第４の入力用導電型トランジスタは、高耐圧トランジスタで構成されていることを特徴とするレベルシフト回路。
12. 請求項１１のレベルシフト回路であって、
    前記第５、第６の入力用導電型トランジスタの閾値電圧は、他のトランジスタの閾値電位よりも低く設定されていることを特徴とするレベルシフト回路。
    

Images