JP2007129032A - 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法 - Google Patents

半導体ウェーハの処理用治具及び半導体ウェーハの処理方法 Download PDF

Info

Publication number
JP2007129032A
JP2007129032A JP2005319689A JP2005319689A JP2007129032A JP 2007129032 A JP2007129032 A JP 2007129032A JP 2005319689 A JP2005319689 A JP 2005319689A JP 2005319689 A JP2005319689 A JP 2005319689A JP 2007129032 A JP2007129032 A JP 2007129032A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
contact
elastic
processing jig
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005319689A
Other languages
English (en)
Other versions
JP4942329B2 (ja
Inventor
Satoshi Odajima
智 小田嶋
Kiyobumi Tanaka
清文 田中
Noriyoshi Hosono
則義 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd, Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP2005319689A priority Critical patent/JP4942329B2/ja
Publication of JP2007129032A publication Critical patent/JP2007129032A/ja
Application granted granted Critical
Publication of JP4942329B2 publication Critical patent/JP4942329B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】 半導体ウェーハを薄くした後に熱処理を施したり、電気的特性を検査することのできる半導体ウェーハの処理用治具及び半導体ウェーハの処理方法を提供する。
【解決手段】 熱処理が施された後に電気的特性が検査される薄い半導体ウェーハWを保持するものであって、半導体ウェーハWを収容する耐熱性で中空のフレーム1と、フレーム1に取り付けられてその中空部を覆い、フレーム1の中空部に収容された半導体ウェーハWを着脱自在に保持する耐熱性の弾性密着フィルム20とを備え、半導体ウェーハWの電気的特性の検査時には、検査装置30に支持され、半導体ウェーハWの電気的特性の検査後には、剥離装置40に弾性密着フィルム20を接触させ、弾性密着フィルム20を変形させることにより半導体ウェーハWを取り外す。
【選択図】 図2

Description

本発明は、バックグラインドにより薄化された半導体ウェーハに熱処理や電気的な検査等が施される際に使用する半導体ウェーハの処理用治具及び半導体ウェーハの処理方法に関するものである。
半導体ウェーハは、口径200mmや口径300mm等の様々なタイプがあり、表面に回路パターンが描画形成され、電気的特性が検査された後、バックグラインドやストレスリリーフの工程を順次経てダイシングによりチップに個片化される(特許文献1参照)。このように従来の半導体ウェーハは、電気的特性が検査された後にバックグラインドされ、厚さや欠けの有無等が検査されることがあっても、バックグラインドされた後に電気的特性が検査されることはなかった。
特開2002‐343756号公報
しかしながら、半導体ウェーハは、バックグラインドによる薄化処理の前後で特性が変化するので、バックグラインドの後に電気的特性が検査されなければ、チップの最終的な合否の判定に完璧を期することができないという問題がある。また、半導体ウェーハは、熱処理により特性が改善したり、不安的なチップを除去することができるが、従来においてはバックグラインド後に熱処理を施すことができないという問題がある。
本発明は上記に鑑みなされたもので、半導体ウェーハを薄くした後に熱処理を施したり、電気的特性を検査することのできる半導体ウェーハの処理用治具及び半導体ウェーハの処理方法を提供することを目的としている。
本発明においては上記課題を解決するため、熱処理が施された後に電気的特性が検査される薄い半導体ウェーハを保持するものであって、
半導体ウェーハを収容する耐熱性で中空のフレームと、このフレームに取り付けられてその中空部を覆い、フレームの中空部に収容された半導体ウェーハを着脱自在に保持する耐熱性の弾性密着基材とを備え、
半導体ウェーハの電気的特性の検査時には、検査装置に支持され、半導体ウェーハの電気的特性の検査後には、剥離装置に弾性密着基材を接触させ、この弾性密着基材を変形させることにより半導体ウェーハを取り外すようにしたことを特徴としている。
なお、フレームの外周部に位置決め用のノッチを複数形成したり、フレームにRFIDシステムのRFタグを装着することができる。
また、剥離装置は、弾性密着基材に接触する複数の突起と、この複数の突起と接触した弾性密着基材との間の気体を排気する排気装置とを含むと良い。
また、検査装置と剥離装置は、処理用治具のフレーム及び又は弾性密着基材を搭載するテーブルと、このテーブルの上部に設けられて弾性密着基材に接触する複数の突起と、この複数の突起と接触した弾性密着基材とテーブルの上部との間の気体を排気する排気装置とを含む構成でも良い。
また、本発明においては上記課題を解決するため、請求項1又は2に記載の半導体ウェーハの処理用治具に薄い半導体ウェーハを保持させて熱処理を施し、検査装置に半導体ウェーハの処理用治具を支持させて半導体ウェーハの電気的特性を検査し、その後、剥離装置に半導体ウェーハの処理用治具の弾性密着基材を接触させ、この弾性密着基材を変形させて半導体ウェーハを取り外すことを特徴としている。
ここで、特許請求の範囲における半導体ウェーハは、200mm、300mm、450mm、Siタイプ等を特に問うものではない。フレームは、単数複数を特に問うものではない。例えば、単一のフレームの表裏いずれかの面に、弾性密着基材の周縁部を取付リングを介して接着しても良い。また、フレームを複数にしてその間に弾性密着基材の周縁部を挟持させるようにしても良い。
弾性密着基材は、弾性と密着性を有する単数複数のシートやフィルムが含まれ、透明、不透明、半透明のいずれでも良い。検査装置と剥離装置とは、一体的な構成、別体の構成、あるいは一部共用の構成でも良い。さらに、突起は、円柱形、円錐台形、角柱形、角錐台形等に形成することができる。
本発明によれば、薄くされた半導体ウェーハに熱処理や電気的な検査処理を施したい場合には、耐熱性を有する処理用治具の弾性密着基材に薄くされた半導体ウェーハを密着保持させ、この半導体ウェーハに所定の熱処理を施し、検査装置に処理用治具を支持させ、半導体ウェーハの電気的特性を検査する。
半導体ウェーハの電気的特性を検査したら、剥離装置に処理用治具の弾性密着基材を支持させ、排気装置を駆動する。すると、弾性密着基材に区画された空間の気体が排気されることにより、弾性密着基材が変形し、この変形により、検査の終了した半導体ウェーハを処理用治具から取り外すことができる。
本発明によれば、半導体ウェーハを薄くした後に熱処理を施したり、電気的特性を検査することができるという効果がある。
また、剥離装置を、弾性密着基材に接触する複数の突起と、この複数の突起と接触した弾性密着基材との間の気体を排気する排気装置とから構成すれば、半導体ウェーハの取り外し時に弾性密着基材に区画された空間の気体が排気され、弾性密着基材が変形するので、この変形により検査の終了した半導体ウェーハを処理用治具から取り外すことができる。
以下、図面を参照して本発明の好ましい実施の形態を説明すると、本実施形態における半導体ウェーハの処理用治具は、図1ないし図4に示すように、熱処理が施された後に電気的特性が検査される半導体ウェーハWを保持するものであって、半導体ウェーハWを収容包囲するフレーム1と、このフレーム1に接着されてその丸い中空部を被覆し、半導体ウェーハWを保持する弾性密着フィルム20とを備え、半導体ウェーハWの電気的特性の検査時には、半導体ウェーハWを搭載した状態で検査装置30に支持され、半導体ウェーハWの電気的特性の検査後には、剥離装置40に弾性密着フィルム20を接触させ、この弾性密着フィルム20を変形させることにより半導体ウェーハWを取り外すようにしている。
半導体ウェーハWは、例えば口径300mm(12インチ)の円板にスライスされ、表面に回路パターンが描画形成されており、バックグラインドにより薄くされ(例えば750μmから50μm程度に薄くされる)、厚さや欠けの有無等が検査された後、熱処理と電気的特性の検査が順次行われる。この半導体ウェーハWの周縁部には、図示しない位置決め用のオリフラや半円形のノッチが選択的に形成される。
フレーム1は、図1等に示すように、耐熱性を有する所定の材料を使用して半導体ウェーハWよりも大きい中空の略リング形に形成され、2〜3mmの厚さを有する断面略板形に形成される。このフレーム1の材料は、例えば熱変形温度が130〜255℃以上の耐熱性を有するものであれば、特に限定されるものではないが、例えばSUS、PPS、PEI、PAI、PEEK、PES、LCP、ガラエポ、ガラス−BTレジン、ガラス−PPE等があげられる。
フレーム1は、その内周面が断面略く字形、略三角形、あるいは傾斜して形成され、外周面の前後左右が直線的に切り欠かれており、外周面の前部には、位置決め用の一対のノッチ2が左右に並べて切り欠かれる。
フレーム1は、基本的には以上の構成であるが、必要に応じて表面の後部に横長の収納穴3が一体的に形成され、この収納穴3にRFIDシステム(移動体識別システム)10のRFタグ11が装着される(図4参照)。このRFIDシステム10は、電波により内部メモリがアクセスされ、フレーム1と共に移動するRFタグ11と、RFタグ11との間で電波や電力を送受信するアンテナユニット12と、RFタグ11との交信を制御するリーダ/ライタ13と、このリーダ/ライタ13を制御するコンピュータ14とを備えて構成される。
アンテナユニット12とリーダ/ライタ13とは、別々に構成されるが、必要に応じて一体化される。また、リーダ/ライタ13の制御に特に支障を来たさなければ、コンピュータ14の代わりに各種のコントローラが使用される。
弾性密着フィルム20は、所定の材料を使用して変形可能な薄い円板に形成され、フレーム1の裏面の中空部周縁に耐熱性の接着剤により接着されることにより、フレーム1の中空部に隙間を介して収容された半導体ウェーハWの裏面を着脱自在に保持するよう機能する。この可撓性を有する弾性密着フィルム20の材料は、例えば熱変形温度が130〜255℃以上の耐熱性を有するものであれば、特に限定されるものではないが、0.05〜1mmの厚さを有するシリコーンゴムあるいはフッ素系ゴム等があげられる。
検査装置30は、図2に示すように、そのテーブル31の平坦な上部の搭載面に半導体ウェーハWの処理用治具を構成する弾性密着フィルム20を水平に搭載支持し、半導体ウェーハWの電気的特性をプローバにより検査するよう機能する。
剥離装置40は、図3に示すように、例えばテーブル41の平坦な上部の搭載面に交換可能、昇降可能、あるいは出没可能等に設けられる剥離板42と、この剥離板42の平坦な表面から上方に並んで突出し、弾性密着フィルム20の裏面に接触する複数の突起43と、この複数の突起43と接触した弾性密着フィルム20の裏面と剥離板42との間の空気を外部に排気する排気装置44とを備えて構成される。
剥離板42は、例えば多孔質セラミックス等を使用して平面円板形に形成され、テーブル41内の排気装置(バキューム装置)44に空気を導く排気路45が厚さ方向に穿孔される。複数の突起43は、隣接する突起43と突起43の間に、空気流通用の隙間が形成され、各突起43が円柱形に形成される。
剥離板42と複数の突起43とは、同じ材料により一体構造に構成することができるし、異なる材料により組み合わせて構成することもできる。例えば、剥離板42と複数の突起43とを一体構造に構成する場合には、金属用のエッチング法、電鋳法、硬質材料用のサンドブラスト法、切削加工法、樹脂材料のインジェクション、コンプレッション法、注型法等を採用すれば良い。
これに対し、剥離板42と複数の突起43とを組み合わせて構成する場合には、剥離板42の表面に不織布や織布を積層して張り合わせる方法、剥離板42の表面に紫外線硬化樹脂等を積層してその一部を紫外線の露光により硬化させ、紫外線硬化樹脂等の残部を現像除去する方法を採用すれば良い。
このような剥離装置40は、複数の突起43と接触した弾性密着フィルム20と剥離板42との間の空気を外部に排気路45を介して排気し、弾性密着フィルム20を複数の突起43に追従して凸凹に変形させることにより、弾性密着フィルム20の表面と半導体ウェーハWとの間に隙間を形成し、弾性密着フィルム20の表面から半導体ウェーハWを取り外し可能とする。
上記において、バックグラインドにより薄化処理された半導体ウェーハWに熱処理や電気的な検査処理を施したい場合には、先ず、処理用治具の弾性密着フィルム表面にバックグラインドされた薄い半導体ウェーハWを押圧して密着保持させ、この半導体ウェーハWに所定の熱処理を施してその特性を安定化させる。こうして半導体ウェーハWに熱処理を施したら、検査装置30に処理用治具のフレーム1や弾性密着フィルム20を搭載支持させ(図2参照)、半導体ウェーハWの回路パターンにプローバを接触させてその電気的特性を精密に検査する。
次いで、処理用治具を検査装置30から剥離装置40に移送し、この剥離装置40の剥離板42上に処理用治具の弾性密着フィルム20を隙間なく搭載支持させ(図3参照)、排気装置44を駆動する。すると、弾性密着フィルム20と剥離板42とに区画された空間の空気が外部に排気され、弾性密着フィルム20が凸凹に変形し、この変形により、検査の終了した密着状態の半導体ウェーハWを処理用治具から簡単に剥離することができる。
上記によれば、フレーム1と弾性密着フィルム20の材料を変更してそれぞれ耐熱性の材料により形成するので、半導体製造プロセスの工程順序にかかわらず、半導体ウェーハWの処理用治具を使用することができる。したがって、バックグラインド後に電気的特性を検査することができ、チップの最終的な合否の判定に完全を期することができる。また、バックグラインド後に熱処理を施すことができるので、不安的なチップを除去することもできる。
また、弾性密着フィルム20が過剰に変形するのではなく、複数の突起43に追従して凸凹に変形するので、半導体ウェーハWが取り外しの際、簡単に落下したり、損傷することがない。また、フレーム1を樹脂製とすれば、RFIDシステム10のRFタグ11を使用しても、RFタグ11の通信特性にフレーム1が悪影響を及ぼすことがないので、無線通信の誤作動をきわめて有効に排除することができる。
また、フレーム1にRFタグ11を装着すれば、情報システムの簡素化を図ることができ、しかも、情報の問い合わせが不要なので、レスポンスが早くなるとともに、情報を分散処理できるので、システムの拡張や変更に柔軟に対処することが可能になる。さらに、RFタグ11は、汚れやすい印刷物であるバーコードと異なり、情報の遠隔読み取りや電力伝送を可能とし、情報量の増大、情報の書き換えの容易化、耐汚染性の向上が大いに期待できる。
なお、上記実施形態ではフレーム1の表面後部に収納穴3を形成し、この収納穴3にRFIDシステム10のRFタグ11を装着したが、何らこれに限定されるものではない。例えば、フレーム1の表裏面のいずれか一方の前部、後部、あるいは側部にRFタグ11を取り付けても良い。また、半導体ウェーハWの処理用治具の大きさ、形状、厚さは、特に限定されるものではなく、例えばFOUPやFOSBと呼ばれる基板収納容器50の容器本体51に収納可能なサイズに形成したり、変更することができる(図5、図6参照)。
さらに、上記実施形態では半導体ウェーハWの検査後、そのままの形状で処理用治具から剥離して取り外したが、何らこれに限定されるものではない。例えば、処理用治具に半導体ウェーハWを搭載支持させた状態でダイシングして各チップに個片化し、剥離装置付きのダイボンダを使用してチップの実装に用いることも可能である。
本発明に係る半導体ウェーハの処理用治具及び半導体ウェーハの処理方法の実施形態を示す平面図である。 本発明に係る半導体ウェーハの処理用治具及び半導体ウェーハの処理方法の実施形態における半導体ウェーハの電気的特性の検査状態を模式的に示す説明図である。 本発明に係る半導体ウェーハの処理用治具及び半導体ウェーハの処理方法の実施形態における半導体ウェーハの検査後の剥離状態を模式的に示す説明図である。 本発明に係る半導体ウェーハの処理用治具及び半導体ウェーハの処理方法の実施形態におけるRFIDシステムを示す斜視説明図である。 本発明に係る半導体ウェーハの処理用治具及び半導体ウェーハの処理方法の実施形態における基板収納容器を示す斜視説明図である。 本発明に係る半導体ウェーハの処理用治具及び半導体ウェーハの処理方法の実施形態における基板収納容器を示す断面説明図である。
符号の説明
1 フレーム
10 RFIDシステム
11 IDタグ
20 弾性密着フィルム(弾性密着基材)
30 検査装置
31 テーブル
40 剥離装置
41 テーブル
42 剥離板
43 突起
44 排気装置
45 排気路
50 基板収納容器
51 容器本体
W 半導体ウェーハ

Claims (3)

  1. 熱処理が施された後に電気的特性が検査される薄い半導体ウェーハを保持する半導体ウェーハの処理用治具であって、
    半導体ウェーハを収容する耐熱性で中空のフレームと、このフレームに取り付けられてその中空部を覆い、フレームの中空部に収容された半導体ウェーハを着脱自在に保持する耐熱性の弾性密着基材とを備え、
    半導体ウェーハの電気的特性の検査時には、検査装置に支持され、半導体ウェーハの電気的特性の検査後には、剥離装置に弾性密着基材を接触させ、この弾性密着基材を変形させることにより半導体ウェーハを取り外すようにしたことを特徴とする半導体ウェーハの処理用治具。
  2. 剥離装置は、弾性密着基材に接触する複数の突起と、この複数の突起と接触した弾性密着基材との間の気体を排気する排気装置とを含んでなる請求項1記載の半導体ウェーハの処理用治具。
  3. 請求項1又は2に記載の半導体ウェーハの処理用治具に薄い半導体ウェーハを保持させて熱処理を施し、検査装置に半導体ウェーハの処理用治具を支持させて半導体ウェーハの電気的特性を検査し、その後、剥離装置に半導体ウェーハの処理用治具の弾性密着基材を接触させ、この弾性密着基材を変形させて半導体ウェーハを取り外すことを特徴とする半導体ウェーハの処理方法。
JP2005319689A 2005-11-02 2005-11-02 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法 Expired - Fee Related JP4942329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005319689A JP4942329B2 (ja) 2005-11-02 2005-11-02 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005319689A JP4942329B2 (ja) 2005-11-02 2005-11-02 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法

Publications (2)

Publication Number Publication Date
JP2007129032A true JP2007129032A (ja) 2007-05-24
JP4942329B2 JP4942329B2 (ja) 2012-05-30

Family

ID=38151430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005319689A Expired - Fee Related JP4942329B2 (ja) 2005-11-02 2005-11-02 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法

Country Status (1)

Country Link
JP (1) JP4942329B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325705A (zh) * 2012-03-19 2013-09-25 株式会社东芝 半导体器件的检查方法、制造方法以及检查用夹具

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210096883A (ko) 2020-01-29 2021-08-06 삼성전자주식회사 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPS59227195A (ja) * 1983-05-24 1984-12-20 ヴイケム・コ−ポレ−シヨン 半導体および同様な電子デバイスの取り扱いのための方法および装置
JPS63127531A (ja) * 1986-11-17 1988-05-31 Fuji Electric Co Ltd 半導体装置の製造方法
JP2004288761A (ja) * 2003-03-20 2004-10-14 Renesas Technology Corp 半導体素子のテスト方法
JP2005093938A (ja) * 2003-09-19 2005-04-07 Shin Etsu Polymer Co Ltd 基板保持具
JP2007123651A (ja) * 2005-10-31 2007-05-17 Shin Etsu Polymer Co Ltd 半導体検査用キャリア及び半導体の検査方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPS59227195A (ja) * 1983-05-24 1984-12-20 ヴイケム・コ−ポレ−シヨン 半導体および同様な電子デバイスの取り扱いのための方法および装置
JPS63127531A (ja) * 1986-11-17 1988-05-31 Fuji Electric Co Ltd 半導体装置の製造方法
JP2004288761A (ja) * 2003-03-20 2004-10-14 Renesas Technology Corp 半導体素子のテスト方法
JP2005093938A (ja) * 2003-09-19 2005-04-07 Shin Etsu Polymer Co Ltd 基板保持具
JP2007123651A (ja) * 2005-10-31 2007-05-17 Shin Etsu Polymer Co Ltd 半導体検査用キャリア及び半導体の検査方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325705A (zh) * 2012-03-19 2013-09-25 株式会社东芝 半导体器件的检查方法、制造方法以及检查用夹具
JP2013197248A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 半導体装置の検査方法、半導体装置の製造方法、検査用治具

Also Published As

Publication number Publication date
JP4942329B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
JP7042944B2 (ja) 搬送装置、および基板処理システム
JP2001007179A (ja) 両面粘着シートに固定された物品の剥離方法および剥離装置
JP2008103494A (ja) 固定ジグおよびチップのピックアップ方法並びにピックアップ装置
TW200411755A (en) Method of processing a semiconductor wafer
JP2002076096A (ja) 半導体素子のピックアップ方法
CN113921447A (zh) 保护片、保护片布置、半导体尺寸晶片的处理***和方法
JP2000331962A (ja) 半導体ウエハの加工方法および半導体ウエハ支持部材
JP7434463B2 (ja) 基板搬送システム、および基板搬送方法
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
TWI354325B (ja)
JP2007294748A (ja) ウェーハ搬送方法
JP4942329B2 (ja) 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
JP4908597B2 (ja) 電子素子の個片化方法
JP2003338478A (ja) 脆質材料の剥離方法及びこれに用いる硬質板並びに剥離装置
JP2008293508A (ja) 半導体ウエハの加工方法および半導体ウエハ支持部材
JP2014116455A (ja) 半導体装置の製造方法および半導体製造装置
JP2004186430A (ja) 半導体ウェーハの加工方法
JP6758508B2 (ja) 基板処理方法及び基板処理システム
TWI843906B (zh) 被加工物之保持方法
JP7233815B2 (ja) ダミーウェーハ及びダミーウェーハの製造方法
JP2008016485A (ja) ウェーハ搬送方法及びウェーハ搬送ユニット
JP2017130638A (ja) 加工装置および加工方法
JP2023114541A (ja) 半導体製造装置および半導体装置の製造方法
JP5706258B2 (ja) ウェハの電気特性検査方法
JP2019021674A (ja) 基板処理システム、および基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120228

R150 Certificate of patent or registration of utility model

Ref document number: 4942329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees