KR20210096883A - 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법 - Google Patents

반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR20210096883A
KR20210096883A KR1020200010485A KR20200010485A KR20210096883A KR 20210096883 A KR20210096883 A KR 20210096883A KR 1020200010485 A KR1020200010485 A KR 1020200010485A KR 20200010485 A KR20200010485 A KR 20200010485A KR 20210096883 A KR20210096883 A KR 20210096883A
Authority
KR
South Korea
Prior art keywords
package structure
frame body
frame
manufacturing
package
Prior art date
Application number
KR1020200010485A
Other languages
English (en)
Inventor
김승완
양현석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200010485A priority Critical patent/KR20210096883A/ko
Priority to US17/007,883 priority patent/US11508598B2/en
Priority to CN202011164737.9A priority patent/CN113192874A/zh
Priority to TW109139833A priority patent/TW202129835A/zh
Publication of KR20210096883A publication Critical patent/KR20210096883A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60135—Applying energy, e.g. for the soldering or alloying process using convection, e.g. reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

본 개시의 기술적 사상은 반도체 패키지 제조용 프레임 지그로서, 패널 형태의 패키지 구조물에 부착되는 사각틀 형태의 프레임 바디를 포함하고, 상기 프레임 바디는 폴리페닐렌 설파이드(Polyphenylene Sulfide)를 포함하는 반도체 패키지 제조용 프레임 지그를 제공한다.

Description

반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법 {FRAME JIG FOR MANUFACTURING SEMICONDUCTOR PACKAGE, APPARATUS OF MANAUFACTURING THE SEMICONDUCTOR PACKAGE INCLUDING THE FRAME JIG, AND METHOD OF MANAUFACTURING THE SEMICONDUCTOR PACKAGE USING THE FRAME JIG}
본 개시의 기술적 사상은 반도체 패키지 제조용 프레임 지그, 반도체 패키지 제조용 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 반도체 패키지 제조용 프레임 지그를 이용한 반도체 패키지 제조 방법에 관한 것이다.
일반적으로, 패널 레벨 패키지 공정 및 웨이퍼 레벨 패키지 공정은 몰딩 물질에 의해 몰딩된 다수의 반도체 칩을 포함하는 구조체를 형성하고, 상기 구조체 상에 재배선층(redistribution layer) 및 외부 접속 단자를 형성한다. 다만, 상기 구조체를 이용하여 반도체 패키지 제조 공정을 진행할 때, 반도체 칩이나 상기 구조체를 구성하는 개개의 구성 요소들간의 열팽창 계수(coefficient of thermal expansion; CTE) 차이로 인하여 상기 구조체가 휘어지는 워피지(warpage)가 발생할 수 있다.
본 개시의 기술적 사상이 해결하고자 하는 과제는 패널 형태의 패키지 구조물을 이용한 반도체 패키지 제조 공정에 이용되는 반도체 패키지 제조용 프레임 지그를 제공하는데 있다.
본 개시의 기술적 사상이 해결하고자 하는 또 다른 과제는 반도체 패키지 제조용 프레임 지그를 포함하는 반도체 패키지 제조 장치를 제공하는 데 있다.
본 개시의 기술적 사상이 해결하고자 하는 또 다른 과제는 반도체 패키지 제조용 프레임 지그를 이용한 반도체 패키지 제조 방법을 제공하는데 있다.
상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 반도체 패키지 제조용 프레임 지그로서, 패널 형태의 패키지 구조물에 부착되는 사각틀 형태의 프레임 바디를 포함하고, 상기 프레임 바디는 폴리페닐렌 설파이드(Polyphenylene Sulfide)를 포함하는 반도체 패키지 제조용 프레임 지그를 제공한다.
또한, 상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 복수의 반도체 칩을 포함하는 패널 형태의 패키지 구조물이 탑재된 스테이지; 및 상기 패키지 구조물의 주표면의 가장자리에 부착된 프레임 지그로서, 상기 패키지 구조물의 가장자리를 따라 연속적으로 이어진 링 형태의 프레임 바디를 포함하는 프레임 지그;를 포함하는 반도체 패키지 제조 장치를 제공한다.
또한, 상술한 과제를 해결하기 위하여 본 개시의 기술적 사상은 복수의 반도체 칩을 포함하고 패널 형태를 가지는 패키지 구조물을 형성하는 단계; 상기 패키지 구조물의 주표면의 가장자리 영역에 프레임 지그를 부착하는 단계; 상기 패키지 구조물 상에 외부 커넥터를 형성하기 위한 리플로우 공정을 수행하는 단계; 및 상기 패키지 구조물의 스크라이브 레인을 따라서 상기 패키지 구조물을 절단하는 단계;를 포함하는 반도체 패키지 제조 방법을 제공한다.
본 발명의 예시적인 실시예들에 의하면, 반도체 패키지 제조용 프레임 지그를 이용하여 패키지 구조물의 워피지를 방지 또는 억제할 수 있다. 예를 들어, 프레임 지그가 패키지 구조물에 부착됨에 따라, 패키지 구조물의 워피지는 매우 작은 수준으로 제어될 수 있다. 패키지 구조물의 워피지가 매우 낮은 수준으로 제어 가능하기 때문에, 패키지 구조물에 의해 형성된 반도체 패키지의 신뢰성이 향상될 수 있다.
도 1은 본 개시의 예시적인 실시예들에 따른 반도체 패키지 제조용 프레임 지그가 패널 형태의 패키지 구조물에 부착된 모습을 나타내는 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ'선에 따른 프레임 지그 및 패키지 구조물의 단면도이다.
도 3은 본 개시의 예시적인 실시예들에 따른 프레임 지그의 평면도이다.
도 4는 본 개시의 예시적인 실시예들에 따른 반도체 패키지 제조 장치를 개략적으로 나타내는 개념도이다.
도 5는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 흐름도이다.
도 6 내지 도 15는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 16은 본 개시의 예시적인 실시예들에 따른 반도체 패키지 제조용 프레임 지그가 패널 형태의 패키지 구조물에 부착된 모습을 나타내는 단면도이다.
도 17은 본 개시의 예시적인 실시예들에 따른 반도체 패키지 제조용 프레임 지그가 패널 형태의 패키지 구조물에 부착된 모습을 나타내는 단면도이다.
도 18은 본 개시의 예시적인 실시예들에 따른 반도체 패키지 제조용 프레임 지그가 패널 형태의 패키지 구조물에 부착된 모습을 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 개시의 예시적인 실시예들에 따른 반도체 패키지 제조용 프레임 지그(100)가 패널 형태의 패키지 구조물(300)에 부착된 모습을 나타내는 사시도이다. 도 2는 도 1의 Ⅱ-Ⅱ'선에 따른 프레임 지그(100) 및 패키지 구조물(300)의 단면도이다. 도 3은 본 개시의 예시적인 실시예들에 따른 프레임 지그(100)의 평면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 프레임 지그(frame jig, 100)는 반도체 패키지를 제조하는데 이용될 수 있다. 예시적인 실시예들에서, 프레임 지그(100)는 패널 레벨 패키지(panel level package) 공정에 이용될 수 있다. 물론, 이에 한정되는 것은 아니며, 예를 들어 프레임 지그(100)는 웨이퍼 레벨 패키지 공정에 이용될 수도 있다.
프레임 지그(100)는 패널 형태의 패키지 구조물(300)에 부착되어, 반도체 패키지의 제조 과정 동안 패키지 구조물(300)을 지지할 수 있다. 예를 들어, 프레임 지그(100)는 공정 챔버 내에서 반도체 패키지 제조 공정이 수행되는 동안 패키지 구조물(300)을 지지하도록 구성되거나, 공정 챔버들 사이에서 패키지 구조물(300)이 이송되는 동안 패키지 구조물(300)을 지지하도록 구성될 수 있다. 프레임 지그(100)가 패키지 구조물(300)을 지지하도록 패키지 구조물(300)에 부착되면, 반도체 패키지의 제조 과정에서 패키지 구조물(300)에 워피지(warpage)와 같은 변형이 발생하는 것을 방지 또는 억제할 수 있다.
여기서, 패키지 구조물(300)은 반도체 패키지를 제조하기 위한 중간 결과물을 포함할 수 있다. 예를 들면, 패키지 구조물(300)은 패널 레벨 패키지 제조 과정에서 생성되는 중간 결과물일 수 있다.
예시적인 실시예들에서, 패키지 구조물(300)은 매트릭스 형태로 배열된 복수의 반도체 칩(도 10의 310 참조), 복수의 반도체 칩(310)을 덮는 밀봉재(도 10의 320 참조), 및 복수의 반도체 칩(310) 상에 형성된 재배선 구조체(도 10의 330 참조)을 포함할 수 있다.
예시적인 실시예들에서, 패널 레벨 패키징에 이용되는 지지 기판(도 18의 360 참조), 상기 지지 기판(360)의 캐비티들에 수용된 복수의 반도체 칩(도 18의 310 참조), 복수의 반도체 칩(310)을 덮는 밀봉재(도 18의 320 참조), 및 재배선 구조체(도 18의 330 참조)를 포함할 수도 있다.
패키지 구조물(300)은 패널 형태 또는 평판 형태를 가질 수 있다. 도 1에 예시된 것과 같이, 패키지 구조물(300)은 상방에서 보았을 때 사각형 형태인 사각 패널 형태일 수 있다. 다만, 패키지 구조물(300)의 형태가 이에 한정되는 것은 아니며, 패키지 구조물(300)은 상방에서 보았을 때 삼각형 또는 오각형과 같은 다각형 형태이거나, 또는 원형일 수도 있다.
프레임 지그(100)는 프레임 지그(100)가 부착되는 패키지 구조물(300)의 주표면의 가장자리를 따라 연속적으로 이어진 링 형태를 가지는 프레임 바디(110)를 포함할 수 있다. 링 형태의 프레임 바디(110)는 프레임 바디(110)가 부착된 패키지 구조물(300)의 주표면의 가장자리 영역의 내측에 있는 영역을 노출시키는 개구부(140)를 포함할 수 있다. 프레임 바디(110)는 패키지 구조물(300)의 주표면의 가장자리 영역에 부착될 수 있다. 프레임 바디(110)는 패키지 구조물(300)의 주표면의 외곽 영역, 예를 들어 패키지 구조물(300)의 스크라이브 레인(도 10의 SLA) 내에 부착될 수 있다.
예시적인 실시예들에서, 프레임 바디(110)는 사각틀(quadrangle frame) 또는 사각형의 링 형태를 가질 수 있다. 사각틀 형태의 프레임 바디(110)는 프레임 바디(110)의 각 변을 구성하는 4개의 바(bar)로 이루어질 수 있다. 예시적인 실시예들에서, 4개의 바 중 이웃하는 2개의 바는 서로 직각을 이루어, 직사각형 형태의 프레임 바디(110)를 형성할 수 있다.
예시적인 실시예들에서, 프레임 바디(110)의 4개의 바는 각각 실질적으로 동일한 폭으로 연장할 수 있다. 이 때, 상기 4개의 바의 폭들은 실질적으로 동일할 수 있다. 또한, 프레임 바디(110)의 4개의 바는 수직 방향(Z 방향)으로 실질적으로 동일한 높이를 가질 수 있다.
다만, 프레임 바디(110)의 형태가 사각틀 또는 사각형의 링에 한정되는 것은 아니며, 프레임 바디(110)의 형태는 프레임 바디(110)가 부착되는 패키지 구조물(300)의 형태에 따라 변할 수 있다. 예를 들어, 패널 형태의 패키지 구조물(300)이 다각형 형태의 주표면을 가지는 경우, 프레임 지그(100)는 이에 대응하는 다각형 틀 또는 다각형 링 형태를 가질 수도 있다. 또는, 패널 형태의 패키지 구조물(300)이 원형의 주표면을 가지는 경우, 프레임 지그(100)는 이에 대응하는 원형 틀 또는 원형 링 형태를 가질 수도 있다.
예시적인 실시예들에서, 도 2에 예시된 것과 같이, 패키지 구조물(300)의 주표면에 수직한 방향(Z 방향)에 대한 프레임 바디(110)의 단면은 직사각형일 수 있다. 이 때, 프레임 바디(110)는 패키지 구조물(300)의 주표면에 접하는 제1 면 및 상기 제1 면에 반대된 제2 면을 가질 수 있다.
프레임 바디(110)는 패키지 구조물(300)과 실질적으로 동일 또는 유사한 크기를 가질 수 있다. 예를 들어, 프레임 바디(110)의 외주의 가로 폭(151)(예를 들어, X 방향에 따른 폭)은 패키지 구조물(300)의 가로 폭과 실질적으로 동일할 수 있고, 프레임 바디(110)의 외주의 세로 폭(152)(예를 들어, Y 방향에 따른 폭)은 패키지 구조물(300)의 세로 폭과 실질적으로 동일할 수 있다. 이 경우, 프레임 바디(110)가 패키지 구조물(300)에 부착되었을 때, 프레임 바디(110)의 외측면은 패키지 구조물(300)의 측면과 동일 평면 상에 있을 수 있다.
다른 예시적인 실시예들에서, 프레임 바디(110)의 외주의 가로 폭(151) 및 세로 폭(152)은 각각 패키지 구조물(300)의 가로 폭 및 세로 폭과 상이할 수도 있다.
예를 들어, 프레임 지그(100)의 바디의 가로 폭(151) 및 세로 폭(152)은 각각 패키지 구조물(300)의 가로 폭 및 세로 폭 보다 작을 수 있다. 이 경우, 프레임 바디(110)가 패키지 구조물(300)에 부착되었을 때, 프레임 바디(110)의 외측면은 패키지 구조물(300)의 측면의 안쪽에 있을 수 있다.
또한, 프레임 지그(100)의 외주의 가로 폭(151) 및 세로 폭(152)은 각각 패키지 구조물(300)의 가로 폭 및 세로 폭 보다 클 수 있다. 이 경우, 프레임 지그(100)가 패키지 구조물(300)에 부착되었을 때, 프레임 지그(100)의 외측면은 패키지 구조물(300)의 측면의 바깥쪽에 있을 수 있다.
프레임 지그(100)는 패키지 구조물(300)과 접하는 프레임 지그(100)의 제1 면 상에 마련된 접착 물질층(120)을 포함할 수 있다. 접착 물질층(120)은 프레임 바디(110)를 패키지 구조물(300)에 접합시키도록 구성될 수 있다. 접착 물질층(120)은 프레임 지그(100)의 제1 면을 전체적으로 덮도록 형성될 수도 있고, 프레임 지그(100)의 제1 면을 부분적으로 덮도록 형성될 수도 있다.
예시적인 실시예들에서, 접착 물질층(120)은 폴리이미드(polyimde)를 포함하는 양면 테이프일 수 있다. 예시적인 실시예들에서, 접착 물질층(120)은 프레임 바디(110)가 패키지 구조물(300)에 충분히 접착되도록 900gf/inch 이상의 점착력을 가지도록 형성될 수 있다.
프레임 지그(100)는 프레임 바디(110)에 마련된 식별 마크(130)를 포함할 수 있다. 식별 마크(130)는 예를 들어, 프레임 바디(110)의 제2 면 상에 마련될 수 있다. 식별 마크(130)는 광학 스캐너와 같은 외부 장치에 인식될 수 있는 특정 패턴을 포함할 수 있다. 예를 들어, 식별 마크(130)는 프레임 지그(100)의 위치 및 정렬 상태를 검출하거나, 또는 프레임 지그(100)가 부착된 패키지 구조물(300)의 위치 및 정렬 상태를 검출하는데 이용될 수 있다.
프레임 지그(100)는 복수의 식별 마크(130)를 포함할 수 있다. 예를 들어, 프레임 지그(100)에 포함된 식별 마크(130)의 개수는 프레임 바디(110)를 구성하는 변(side)의 개수에 대응할 수 있다. 예를 들어, 사각틀 형태의 프레임 바디(110)의 위치 및 정렬 상태를 용이하게 검출할 수 있도록, 프레임 바디(110)에는 4개의 식별 마크들(130)이 배치될 수 있다.
예시적인 실시예들에서, 프레임 바디(110)는 대량 생산에 유리한 사출 성형 공정으로 제조될 수 있다. 이 경우, 프레임 바디(110)는 사출 성형 공정을 이용하기에 적합하도록 플라스틱 물질로 형성될 수 있다. 다만, 프레임 바디(110)를 구성하는 물질 또는 물질의 조합이 이에 한정되는 것은 아니며, 세라믹, 금속 등을 포함할 수도 있다.
또한, 프레임 바디(110)는 기계적 특성, 내열성, 및 내화학성이 우수한 물질을 포함할 수 있다.
프레임 바디(110)는 패키지 구조물(300)의 워피지를 억제할 수 있도록 기계적 특성이 우수한 물질을 포함할 수 있다.
예시적인 실시예들에서, 프레임 바디(110)의 굽힘 모듈러스(flexural modulus)는 15GPa 이상일 수 있다. 만일 프레임 바디(110)의 굽힘 모듈러스가 15GPa 보다 작으면, 프레임 지그(100)를 이용하여 패키지 구조물(300)의 워피지를 충분히 제거하기 어렵다. 또한, 프레임 바디(110)의 굽힘 모듈러스는 25GPa 이하일 수 있다. 일부 실시예들에서, 프레임 지그(100)는 패키지 구조물(300)에 대한 쏘잉 공정을 통해 제거될 수 있는데, 만일 프레임 바디(110)의 굽힘 모듈러스가 25GPa 보다 크면, 패키지 구조물(300)에 대한 쏘잉 공정에 이용되는 쏘잉 블레이드(도 15의 BL)가 프레임 지그(100)를 절삭하는 과정에서 쏘잉 블레이드(BL)가 손상되는 문제가 발생될 수 있다. 여기서, 프레임 바디(110)의 굽힘 모듈러스는 상온(room temperature)에서의 값이거나, 또는 15℃ 내지 25℃ 사이의 기준 온도(예를 들어, 23℃)에서의 값을 의미할 수 있다.
예시적인 실시예들에서, 프레임 바디(110)의 인장 강도(tensile strength)는 200MPa 이상일 수 있다. 만일 프레임 바디(110)의 인장 강도가 200MPa 보다 작으면, 프레임 지그(100)를 이용하여 패키지 구조물(300)의 워피지를 충분히 제거하기 어렵다. 또한, 프레임 바디(110)의 인장 강도는 300MPa 이하일 수 있다. 만일 프레임 바디(110)의 인장 강도가 300MPa 보다 크면, 패키지 구조물(300)에 대한 쏘잉 공정에 이용되는 쏘잉 블레이드(BL)가 프레임 지그(100)를 절삭하는 과정에서 쏘잉 블레이드(BL)가 손상되는 문제가 발생될 수 있다. 여기서, 프레임 바디(110)의 인장 강도는 상온에서의 값이거나, 또는 15℃ 내지 25℃ 사이의 기준 온도(예를 들어, 23℃)에서의 값을 의미할 수 있다.
예시적인 실시예들에서, 프레임 바디(110)는 폴리페닐렌 설파이드(Polyphenylene Sulfide, PPS)를 포함할 수 있다. 폴리페닐렌 설파이드는 벤젠고리에 황이 결합된 화학 구조를 가지는 고분자 중합체로서, 강성, 내열성, 및 내화학성이 뛰어난 재료이다. 예를 들어, 프레임 바디(110)는 폴리페닐렌 설파이드를 사출 재료로 포함하는 사출 성형 공정을 통해 제조될 수 있다.
예시적인 실시예들에서, 프레임 바디(110)는 폴리페닐렌 설파이드에 유리 섬유, 탄소 섬유 또는 다양한 무기물이 첨가된 복합 재료를 포함할 수 있다. 이 때, 프레임 바디(110)가 미리 설정된 강성, 내열성 등의 특성을 가지도록, 폴리페닐렌 설파이드에 첨가된 물질의 종류 및 양에 따라 적절히 조절하여 프레임 바디(110)를 제조할 수 있다.
예시적인 실시예들에서, 프레임 바디(110)는 폴리페닐렌 설파이드에 유리 섬유가 30% 내지 40% 사이로 혼합된 복합 재료로 형성될 수 있다. 예를 들어, 프레임 바디(110)는 폴리페닐렌 설파이드에 유리 섬유가 40% 혼합된 복합 재료로 형성될 수 있다.
예시적인 실시예들에서, 프레임 바디(110)는 폴리페닐렌 설파이드에 탄소 섬유가 30% 내지 40% 사이로 혼합된 복합 재료로 형성될 수 있다. 예를 들어, 프레임 바디(110)는 폴리페닐렌 설파이드에 탄소 섬유가 30% 혼합된 복합 재료로 형성될 수 있다.
예시적인 실시예들에서, 프레임 바디(110)는 폴리에테르이미드(Polyetherimide)를 포함할 수 있다. 폴리에테르이미드 강성, 내열성, 및 내화학성이 뛰어난 재료이다. 예를 들어, 프레임 바디(110)는 폴리에테르이미드를 사출 재료로 포함하는 사출 성형 공정을 통해 제조될 수 있다.
예시적인 실시예들에서, 프레임 바디(110)는 폴리에테르이미드에 유리 섬유 및/또는 탄소 섬유가 첨가된 재료로 형성될 수 있다. 예를 들어, 프레임 바디(110)는 폴리에테르이미드에 탄소 섬유가 30% 내지 40% 사이로 혼합된 복합 재료로 형성될 수 있다. 예를 들어, 프레임 바디(110)는 폴리에테르이미드에 탄소 섬유가 40% 혼합된 복합 재료로 형성될 수 있다.
예시적인 실시예들에서, 패키지 구조물(300)에 접하는 프레임 바디(110)의 제1 면에 평행한 또는 패키지 구조물(300)의 주표면에 평행한 제1 방향(X 방향 또는 Y방향)에 대해, 프레임 바디(110)의 상기 제1 방향에 따른 두께(153)는 2mm 내지 30mm(경계값 포함) 사이일 수 있다. 만일, 프레임 바디(110)의 상기 제1 방향에 따른 두께(153)가 2mm 보다 작은 경우, 패키지 구조물(300)과 접합되는 면적이 너무 작아 프레임 지그(100)가 패키지 구조물(300)로부터 의도치 않게 분리될 수 있다. 또한, 프레임 바디(110)의 상기 제1 방향에 따른 두께(153)가 30mm 보다 큰 경우, 프레임 바디(110)가 부착되는 패키지 구조물(300)의 스크라이브 레인(SLA)이 증가되어 반도체 패키지 제조 공정의 생산성이 저하될 수 있다.
예시적인 실시예들에서, 패키지 구조물(300)에 접하는 프레임 바디(110)의 제1 면에 수직한 또는 패키지 구조물(300)의 주표면에 수직한 제2 방향(Z 방향)에 대해, 프레임 바디(110)의 상기 제2 방향에 따른 두께(154)는 1.4mm 내지 60mm(경계값 포함) 사이일 수 있다. 만일, 프레임 바디(110)의 상기 제2 방향에 따른 두께(154)가 1.4mm 보다 작은 경우, 패키지 구조물(300)의 워피지를 충분하게 제거하지 못할 수 있다. 또한, 프레임 바디(110)의 상기 제2 방향에 따른 두께(154)가 60mm 보다 큰 경우, 패키지 구조물(300)에 대한 쏘잉 공정에서 이용되는 쏘잉 블레이드(BL)가 프레임 지그(100)를 절삭하는 과정에서 쏘잉 블레이드(BL)가 손상되거나 쏘잉 블레이드(BL)에 절삭된 절삭물이 패키지 구조물(300)에 침적되는 부작용이 발생될 수 있다.
일반적으로, 반도체 패키지의 제조 과정에서, 패키지 구조물(300)을 구성하는 개개의 구송요소들 간의 열팽창 계수 차이로 인하여 패키지 구조물(300)의 중심이 패키지 구조물(300)의 가장자리에 대해 아래 방향 또는 위 방향으로 휘어지는 워피지가 발생하기 쉽다. 만약 일정 수준 이상의 워피지가 발생하게 되면, 후속 반도체 공정의 신뢰성이 저하되거나, 또는 패키지 구조물(300)의 이송 시 패키지 구조물(300)을 적재하도록 구성된 매거진(magazine)에 패키지 구조물(300)이 적재되지 못하거나 낙하하는 문제가 발생할 수 있다. 특히, 패널 레벨 패키지를 제조하는 과정에서 매트릭스 형태로 배열된 복수의 반도체 칩(310)을 밀봉재(320)로 밀봉하여 평판 형태의 패키지 구조물(300)이 형성되는데, 이러한 평판 형태의 패키지 구조물(300)은 대면적으로 가지므로 매우 큰 수준의 워피지, 예를 들어 10mm 이상의 워피지가 패키지 구조물(300)에 발생할 수 있다.
그러나, 본 실시예에 의하면, 프레임 지그(100)를 이용하여 패키지 구조물(300)의 워피지를 방지 또는 억제할 수 있다. 예를 들어, 프레임 지그(100)가 패키지 구조물(300)에 부착됨에 따라, 패키지 구조물(300)의 워피지는 매우 작은 수준, 예를 들어 대략 2mm 이하로 제어될 수 있다. 패키지 구조물(300)의 워피지가 매우 낮은 수준으로 제어 가능하기 때문에, 패키지 구조물(300)에 의해 형성된 반도체 패키지의 신뢰성이 향상될 수 있다.
도 4는 본 개시의 예시적인 실시예들에 따른 반도체 패키지 제조 장치(200)를 개략적으로 나타내는 개념도이다.
도 4를 참조하면, 반도체 패키지 제조 장치(200)는 공정 챔버(210) 및 스테이지(220)를 포함할 수 있다.
공정 챔버(210)는 패키지 구조물(300)에 대한 반도체 패키지 제조 공정을 수행하기 위한 내부 공간을 형성할 수 있다. 공정 챔버(210)는 패키지 구조물(300)이 반입 또는 반출되는 적어도 하나 이상의 개구부를 포함할 수 있다. 공정 챔버(210)의 내부 공간을 외부 환경으로부터 보호하기 위하여, 공정 챔버(210)의 개구부는 필요에 따라 밀폐 또는 밀봉될 수 있다.
스테이지(220)는 패키지 구조물(300)을 지지할 수 있다. 예시적인 실시예들에서, 공정챔버 내에서 패키지 구조물(300)을 일 방향으로 이송하도록 구성된 컨베이어 벨트를 포함할 수 있다. 도 4에는 도시되지 않았으나, 패키지 구조물(300)은 패키지 구조물(300)을 진공 흡착하는 캐리어에 탑재된 상태로 스테이지(220)를 따라 이송될 수도 있다.
예시적인 실시예들에서, 반도체 패키지 제조 장치(200)는 패키지 구조물(300) 상에 실장된 외부 커넥터(350)에 대한 리플로우 공정을 수행하도록 구성된 리플로우 장치를 포함할 수 있다. 이 경우, 반도체 패키지 제조 장치(200)는 공정 챔버(210) 내에 마련된 가열부(230)를 포함할 수 있다. 상기 가열부(230)는 외부 커넥터(350)를 미리 정해진 온도로 가열시키기 위한 열원을 포함할 수 있다. 예를 들어, 가열부(230)는 열풍(hot air)을 발생시키도록 구성된 히터, 적외선 히터, 또는 레이저 빔을 포함할 수 있다. 또한, 공정 챔버(210) 내에는 가열부(230)에서 용융된 외부 커넥터(350)를 냉각시키기 위한 냉각부를 더 포함할 수 있다. 상기 냉각부는, 예를 들어 상온 또는 그 이하의 공기를 외부 커넥터(350)에 공급하여 용융된 외부 커넥터(350)를 신속하게 경화시킬 수 있다.
리플로우 공정 시, 패키지 구조물(300)을 지지하는 프레임 지그(100)는 고온의 환경에 노출되므로, 프레임 지그(100)는 뛰어난 내열성을 가지는 물질로 형성될 수 있다. 예를 들면, 프레임 바디(110)는 적어도 240℃ 이상의 온도에서 적어도 4분 이상 변형되지 않는 내열성을 가지도록 형성될 수 있다.
본 개시의 예시적인 실시예들에 의하면, 리플로우 공정과 같이 패키지 구조물(300)에 높은 온도가 인가되는 반도체 패키지 제조 공정이 진행되는 동안, 프레임 지그(100)는 패키지 구조물(300)의 워피지를 방지 또는 억제할 수 있으므로, 워피지로 인한 패키지 구조물(300)의 손상 및 패키지 구조물(300)로부터 제조된 반도체 패키지의 신뢰성 저하를 방지할 수 있다.
도 5는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 흐름도이다. 도 6 내지 도 15는 본 개시의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들로서, 도 6, 도 7, 도 8, 도 10, 도 12, 도 13, 도 14, 및 도 15는 단면도이고, 도 9는 도 8의 패키지 구조물(300)을 상방에서 바라본 평면도이고, 도 11은 도 10의 패키지 구조물(300)을 하방에서 바라본 저면도이다.
이하에서는 도 5 내지 도 15를 참조하여, 프레임 지그(100)를 이용한 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기로 한다.
도 5 및 도 6을 참조하면, 제1 캐리어 기판(CA1) 상에 복수의 반도체 칩(310)을 배치한다(S110).
복수의 반도체 칩(310)은 제1 캐리어 기판(CA1) 상에 일정 간격 상호 이격되어 배치될 수 있다. 예를 들어, 복수의 반도체 칩(310)은 제1 캐리어 기판(CA1) 상에 매트릭스 형태로 배열될 수 있다.
반도체 칩(310)은 메모리 칩 또는 로직 칩일 수 있다. 상기 메모리 칩은 예를 들어, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory), 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 칩일 수 있다. 일부 실시예들에서, 상기 메모리 칩은 HBM(High Bandwidth Memory) 메모리 반도체 칩일 수 있다. 또한, 상기 로직 칩은 예를 들어, 마이크로 프로세서, 아날로그 소자, 또는 디지털 시그널 프로세서(digital signal processor)일 수 있다.
반도체 칩(310)은 반도체 기판 및 반도체 기판의 일면 상에 배치되는 칩 패드(311)를 포함할 수 있다. 반도체 기판은 예를 들면, 실리콘(Si, silicon)을 포함할 수 있다. 또는 반도체 기판은 저머늄(Ge, germanium)과 같은 반도체 원소, 또는 SiC (silicon carbide), GaAs(gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 반도체 기판은 활성면과 상기 활성면에 반대되는 비활성면을 가질 수 있다.
반도체 칩(310)은 반도체 기판의 상기 활성면에 다양한 종류의 복수의 개별 소자(individual devices)를 포함하는 반도체 소자가 형성될 수 있다. 상기 복수의 개별 소자는 다양한 미세 전자 소자 (microelectronic devices), 예를 들면 CMOS 트랜지스터 (complementary metal-insulator-semiconductor transistor) 등과 같은 MOSFET (metal-oxide-semiconductor field effect transistor), 시스템 LSI (large scale integration), CIS (CMOS imaging sensor) 등과 같은 이미지 센서, MEMS (micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다.
제1 캐리어 기판(CA1)은 베이킹 공정과 식각 공정 등에 대하여 안정성을 갖는 임의의 물질로 이루어질 수 있다. 추후 제1 캐리어 기판(CA1)을 레이저 어블레이션(laser ablation)에 의하여 분리 및 제거하고자 하는 경우에는, 제1 캐리어 기판(CA1)은 투광성 기판일 수 있다. 선택적으로, 추후 제1 캐리어 기판(CA1)을 가열에 의하여 분리 및 제거하고자 하는 경우에는 제1 캐리어 기판(CA1)은 내열성 기판일 수 있다. 예시적인 실시예들에서, 제1 캐리어 기판(CA1)은 유리 기판일 수 있다. 또는, 다른 예시적인 실시예들에서, 제1 캐리어 기판(CA1)은 폴리이미드(polyimide, PI), 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리에테르술폰(polyethersulfone, PES), 폴리페닐렌 설파이드 등과 같은 내열성 유기 고분자 물질로 이루어질 수 있지만, 여기에 한정되는 것은 아니다.
구체적으로 도시되지 않았으나, 복수의 반도체 칩(310)이 배치되는 제1 캐리어 기판(CA1)의 일면 상에는 이형 필름이 형성될 수 있다. 이형 필름은 예를 들면, 추후 레이저의 조사에 반응하여 기화됨으로써 제1 캐리어 기판(CA1)이 분리 가능하도록 할 수 있는 레이저 반응층일 수 있다. 이형 필름은 탄소계 물질층을 포함할 수 있다. 예를 들면, 이형 필름은 비결정질 탄소막(amorphous carbon layer, ACL)을 포함할 수 있다.
도 5 및 도 7을 참조하면, 제1 캐리어 기판(CA1) 상에 복수의 반도체 칩(310)을 밀봉하는 밀봉재(320)를 형성한다(S120).
밀봉재(320)는 복수의 반도체 칩(310)의 측면들을 덮고, 복수의 반도체 칩(310)의 상면들을 덮도록 형성될 수 있다. 다른 예시적인 실시예들에서, 밀봉재(320)는 복수의 반도체 칩(310)의 상면들을 노출시키도록 형성될 수도 있다.
예를 들어, 밀봉재(320)를 형성하기 위하여, 제1 캐리어 기판(CA1) 상에 복수의 반도체 칩(310)을 덮도록 밀봉 물질을 주입하고, 상기 밀봉 물질을 경화시킬 수 있다. 선택적으로, 밀봉재(320)는 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 또는 에치백(etch-back)을 통해 평탄화된 표면을 가질 수도 있다. 선택적으로, 상기 평탄화 공정을 통해 복수의 반도체 칩(310)의 상면들은 밀봉재(320)로부터 노출될 수도 있다.
밀봉재(320)는 절연성 물질을 포함할 수 있다. 예를 들어, 밀봉재(320)는 에폭시 계열의 수지, 열경화성 수지, 열가소성 수지, 또는 이들 수지가 무기 필러와 혼합된 물질로 형성될 수 있다. 예를 들어, 밀봉재(320)는 프리프레그(prepreg), ABF(Ajinomoto Build up Film), FR-4, BT(Bismaleimide Triazine) 등으로 형성될 수 있다. 또는, 밀봉재(320)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)로 형성될 수 있다.
도 5, 도 7, 도 8, 및 도 9를 참조하면, 도 7의 결과물에서 제1 캐리어 기판(CA1)을 제거하고, 제1 캐리어 기판(CA1)이 제거된 도 7의 결과물을 뒤집어 제2 캐리어 기판(CA2) 상에 배치한다. 제2 캐리어 기판(CA2) 상에서, 칩 패드(311)가 마련된 반도체 칩(310)의 표면은 상방으로 노출될 수 있다. 제2 캐리어 기판(CA2)은 앞서 설명된 제1 캐리어 기판(CA1)에 대한 설명과 실질적으로 동일할 수 있으므로, 여기서 자세한 설명은 생략하기로 한다.
이어서, 밀봉재(320) 및 복수의 반도체 칩(310) 상에, 재배선 구조체(330)를 형성한다(S130).
재배선 구조체(330)는 재배선 패턴 및 재배선 절연층(339)을 포함할 수 있다.
재배선 절연층(339)은 칩 패드(311)가 형성된 반도체 칩(310)의 일 표면, 및 반도체 칩(310)의 상기 일 표면과 동일 또는 유사한 레벨에 있는 밀봉재(320)의 일 표면을 덮을 수 있다. 재배선 절연층(339)은 재배선 구조체(330)에 포함된 여러 구성 요소들을 전기적으로 절연할 수 있다. 재배선 절연층(339)은 포토리소그래피 공정이 가능한 PID(Photo Imageable Dielectic) 소재의 절연 물질을 포함할 수 있다. 예를 들어, 재배선 절연층(339)은 감광성 폴리이미드(photosensitive polyimide)로 형성될 수 있다. 또는, 재배선 절연층(339)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
재배선 패턴은 수평 방향으로 연장된 도전성 라인 패턴(331) 및 수직 방향으로 연장된 도전성 비아 패턴(333)을 포함할 수 있다. 도전성 라인 패턴(331)은 단층 또는 다층 구조를 가질 수 있다. 도전성 비아 패턴(333)은 도전성 라인 패턴(331)과 반도체 칩(310)의 칩 패드(311)를 전기적으로 연결하거나, 수직 방향으로 이격된 도전성 라인 패턴들(331)을 전기적으로 연결할 수 있다.
예를 들어, 상기 도전성 라인 패턴(331) 및 도전성 비아 패턴(333)은 각각 텅스텐(W), 티타늄(Ti), 구리(Cu), 니켈(Ni), 알루미늄(Al), 팔라듐(Pd), 금(Au) 또는 이들의 조합을 포함할 수 있다.
또한, 재배선 패턴은 재배선 절연층(339)으로부터 노출된 도전성의 외부 패드(335)를 포함할 수 있다. 외부 패드(335)는 재배선 절연층(339)의 개구부를 통해 도전성 라인 패턴(331)에 전기적/물리적으로 연결될 수 있다. 외부 패드(335)는 도전성 라인 패턴(331) 및 도전성 비아 패턴(333)을 통해 반도체 칩(310)의 칩 패드(311)와 전기적으로 연결될 수 있다. 외부 패드(335)는, 예를 들어 외부 커넥터(350)가 부착되는 언더 범프 메탈(Under Bump Metallurgy, UBM)일 수 있다.
예를 들어, 외부 패드(335)는 텅스텐(W), 티타늄(Ti), 구리(Cu), 니켈(Ni), 알루미늄(Al), 팔라듐(Pd), 금(Au) 또는 이들의 조합을 포함할 수 있다.
예시적인 실시예들에서, 복수의 반도체 칩(310), 밀봉재(320), 및 재배선 구조체(330)는 패널 형태 또는 평판 형태를 가지는 패키지 구조물(300)을 구성할 수 있다.
한편, 도 6 내지 도 9에서는, 반도체 칩(310)을 제1 캐리어 기판(CA1) 상에 가장 먼저 배치한 후에, 밀봉재(320)를 형성하는 단계 및 재배선 구조체(330)를 형성하는 단계를 순차적으로 진행하는 칩 퍼스트(chip-first) 방식으로 패키지 구조물(300)을 형성하는 과정이 설명되었다. 그러나, 이에 한정되지 않고, 패키지 구조물(300)은 캐리어 기판 상에 재배선 구조체(330)를 먼저 형성한 이후, 재배선 구조체(330) 상에 플립 칩 방식으로 복수의 반도체 칩(310)을 실장하는 단계 및 밀봉재(320)를 형성하는 단계를 순차적으로 진행하는 칩 라스트(chip-last) 방식으로 제조될 수도 있다.
도 5, 도 10, 및 도 11을 참조하면, 제2 캐리어 기판(도 8의 CA2)을 제거하고, 밀봉재(320) 상에 프레임 지그(100)를 부착한다. 프레임 지그(100)는 제2 캐리어 기판(CA2)이 제거되어 노출된 밀봉재(320)의 일 표면에 부착될 수 있다. 예를 들어, 사각틀 형태의 프레임 바디(110)는 접착 물질층(120)에 의해 밀봉재(320)에 부착될 수 있다. 프레임 지그(100)가 제2 캐리어 기판(CA2)과 분리된 패키지 구조물(300)을 지지하므로, 패키지 구조물(300)의 워피지가 방지 또는 억제될 수 있다.
프레임 지그(100)는 밀봉재(320)의 상기 일 표면의 가장자리 영역 상에 부착될 수 있다. 이 때, 프레임 지그(100)는 후속되는 쏘잉 공정에서 제거되는 스크라이브 레인(SLA) 내에 배치될 수 있다.
도 5 및 도 12를 참조하면, 프레임 지그(100)를 밀봉재(320)에 부착한 이후, 재배선 구조체(330)의 외부 패드(335) 상에 플럭스(340)를 형성한다(S150).
플럭스(340)는 외부 패드(335)를 덮도록 형성될 수 있다. 상기 플럭스(340)는 리플로우 공정 동안 외부 커넥터(도 13의 350)를 이루는 도전성 물질의 표면 또는 외부 패드(335)의 표면 상에 산화막이 형성되는 것을 방지하고, 외부 패드(335)에 대한 상기 도전성 물질의 젖음성(wettability)을 향상시킬 수 있다.
도 5 및 도 13을 참조하면, 재배선 구조체(330)의 외부 패드(335) 상에 솔더 볼을 배치하고, 리플로우 공정을 진행하여 외부 패드(335) 상에 외부 커넥터(350)를 형성한다(S160).
외부 패드(335) 상의 상기 솔더 볼이 리플로우 공정 동안 고온에서 용융된 후 경화되는 과정을 거쳐 외부 커넥터(350)가 형성될 수 있다. 패키지 구조물(300)의 변형이 프레임 지그(100)에 의해 방지 또는 억제된 상태에서 리플로우 공정이 진행되므로, 외부 커넥터(350)가 외부 패드(335) 상에 연결되지 않는 논-Ÿ‡(not-wet) 불량을 방지할 수 있다.
도 5, 도 13, 및 도 14를 참조하면, 리플로우 공정을 진행한 후에, 잔류하는 플럭스 잔류물(341)을 제거한다(S170).
플럭스 잔류물(341)은 세정제을 이용한 습식 플럭스 클리닝 공정을 통해 제거될 수 있다. 상기 세정제는, 예를 들어 친수성 용제, 계면활성제, 알코올계 용액 등을 포함할 수 있다.
비교예로서, 패키지 구조물(300)이 판 형태의 캐리어에 지지된 상태에서 플럭스 잔류물(341)을 제거하기 위한 습식 플럭스 클리닝 공정을 진행하게 되면, 상기 캐리어와 패키지 구조물(300) 사이 틈으로 세정제가 침투할 수 있다. 상기 캐리어와 패키지 구조물(300) 사이 틈으로 침투한 세정제는 건조 단계에서 건조되지 못 하고 패키지 구조물(300) 상에 잔류하게 되고, 세정제 잔류물로 인해 반도체 패키지의 신뢰성이 저하될 수 있다.
그러나, 본 개시의 예시적인 실시예들에 의하면, 프레임 지그(100)는 후속되는 쏘잉 공정을 통해 제거되는 패키지 구조물(300)의 스크라이브 레인(SLA) 내에만 부착되므로, 복수의 반도체 칩(310)이 위치된 영역에는 세정제가 잔류할 염려가 없다. 그리고, 프레임 지그(100)와 패키지 구조물(300) 사이에 잔류하는 세정제는 쏘잉 공정 시 스크라이브 래인 영역 내의 패키지 구조물(300)의 일부분과 함께 제거될 수 있다. 따라서, 본 개시의 예시적인 실시예들에 의하면, 세정제 잔류물로 인하여 반도체 패키지의 신뢰성이 저하되는 것을 방지할 수 있다.
도 5 및 도 15를 참조하면, 쏘잉 블레이드(BL)를 이용하여 패키지 구조물(300)의 스크라이브 레인(SLA)을 따라서 도 14의 결과물을 절삭하는 쏘잉 공정을 진행한다(S180). 상기 쏘잉 공정을 통해서, 패널 형태의 패키지 구조물(300)은 개별화된 반도체 패키지들로 분리될 수 있다.
예를 들어, 쏘잉 블레이드(BL)는 도 11에 예시된 것과 같은 절단선(SAL)을 따라서 패키지 구조물(300)을 절단할 수 있다. 쏘잉 블레이드(BL)를 이용하여 스크라이브 레인(SLA) 내의 패키지 구조물(300)의 일부분이 제거될 때, 스크라이브 레인(SLA) 내에 부착된 프레임 지그(100)도 함께 제거될 수 있다.
비교예로서, 패키지 구조물(300)이 판 형태의 캐리어에 지지된 경우, 쏘잉 공정을 진행하기 전에 캐리어는 패키지 구조물(300)로부터 분리되어야 한다. 이 때, 캐리어가 패키지 구조물로부터 분리되면 패키지 구조물에 워피지가 발생하므로, 쏘잉 공정을 정밀하게 진행하기 어렵게 된다. 그러나, 본 실시예에서, 프레임 지그(100)는 쏘잉 공정이 진행되는 동안에도 패키지 구조물(300)을 지지하고 있으므로, 쏘잉 공정을 안정적으로 진행할 수 있다.
본 개시의 예시적인 실시예들에 의한 반도체 패키지 제조 방법에 의하면, 프레임 지그(100)는 패널 형태의 패키지 구조물(300)의 워피지를 매우 낮은 수준으로 제어할 수 있으므로, 반도체 패키지 제조 과정에서 워피지로 인해 발생할 수 있는 문제, 예를 들어 논-Ÿ‡ 불량, 플럭스(340) 잔류물로 인한 불량 등을 방지할 수 있으므로, 신뢰성이 향상된 반도체 패키지를 제조할 수 있다.
도 16 및 도 17은 각각 본 개시의 예시적인 실시예들에 따른 반도체 패키지 제조용 프레임 지그(100)가 패널 형태의 패키지 구조물(300)에 부착된 모습을 나타내는 단면도들이다. 이하에서는, 도 16 및 도 17를 참조하여, 본 개시의 예시적인 실시예들에서 프레임 지그(100)가 패키지 구조물(300)에 부착되는 방법을 설명하기로 한다.
도 16을 참조하면, 도 10 및 도 11을 참조하여 설명된 것과 다르게, 프레임 지그(100)는 재배선 구조체(330)에 부착될 수 있다. 프레임 지그(100)는 재배선 절연층(339)의 상면의 가장자리 영역에 부착되고, 스크라이브 레인(SLA) 내에 배치될 수 있다. 예를 들어, 접착 물질층(120)을 이용하여 프레임 바디(110)를 재배선 절연층(330)에 부착시키고, 제2 캐리어 기판(도 8의 CA2)을 제거할 수 있다. 프레임 지그(100)가 제2 캐리어 기판(CA2)과 분리된 패키지 구조물(300)을 지지하므로, 패키지 구조물(300)의 워피지가 방지 또는 억제될 수 있다.
도 17을 참조하면, 도 10 및 도 11을 참조하여 설명된 것과 다르게, 2개의 프레임 지그들(100)은 패키지 구조물(300)의 하측 및 상측에 각각 부착될 수 있다. 하나의 프레임 지그(100)는 밀봉재(320)의 주표면의 가장자리 영역에 부착되고, 다른 하나의 프레임 지그(100)는 재배선 절연층(339)의 상면의 가장자리 영역에 부착될 수 있다. 2개의 프레임 지그들(100)은 모두 스크라이브 레인(SLA) 내에 배치될 수 있다. 2개의 프레임 지그들(100)이 제2 캐리어 기판(도 8의 CA2)과 분리된 패키지 구조물(300)을 지지하므로, 패키지 구조물(300)의 워피지가 방지 또는 억제될 수 있다.
도 18은 본 개시의 예시적인 실시예들에 따른 반도체 패키지 제조용 프레임 지그(100)가 패널 형태의 패키지 구조물(300)에 부착된 모습을 나타내는 단면도이다.
도 18을 참조하면, 패키지 구조물(300)은 지지 기판(360)을 더 포함할 수 있다. 지지 기판(360)은 복수의 반도체 칩(310)이 수용될 수 있는 복수의 캐비티(361)를 포함할 수 있다. 복수의 캐비티(361)는 각각 지지 기판(360)을 관통하는 형태의 관통홀일 수 있다. 밀봉재(320)는 복수의 반도체 칩(310)의 적어도 일부를 덮도록 지지 기판(360)의 캐비티들(361)에 채워질 수 있고, 지지 기판(360)을 덮을 수 있다. 밀봉재(320)는 지지 기판(360)과 복수의 반도체 칩(310)을 몰딩할 수 있다.
패키지 구조물(300)이 지지 기판(360)을 포함하는 경우, 패키지 구조물(300)을 형성하기 위해, 지지 기판(360)의 캐비티들(361)에 복수의 반도체 칩(310)을 배치하는 단계, 반도체 칩(310)을 밀봉하도록 지지 기판(360)의 캐비티들(361)을 채우는 밀봉재(320)를 형성하는 단계, 및 재배선 구조체(330)를 형성하는 단계를 수행할 수 있다.
예를 들어, 지지 기판(360)은 패널 레벨 패키지 제조에 이용되는 기판일 수 있다. 예시적인 실시예들에서, 지지 기판(360)은 인쇄회로기판 패널일 수 있다. 또한, 지지 기판(360)은 패키지 구조물(300)의 강성을 향상시키는 역할을 수행할 수 있다. 예를 들어, 지지 기판(360)은 실리콘, 세라믹, 플라스틱, 폴리머 등을 포함할 수 있다. 또는, 예를 들어 지지 기판(360)은 금속 물질, 예를 들어 스테인리스 스틸, 텅스텐(W), 티타늄(Ti) 등을 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 프레임 지그 110: 프레임 바디
120: 접착 물질층 130: 식별 마크
140: 개구부 200: 반도체 패키지 제조 장치
300: 패키지 구조물 310: 반도체 칩
320: 밀봉재 330: 재배선 구조체
340: 플럭스 350: 쏘잉 블레이드

Claims (20)

  1. 반도체 패키지 제조용 프레임 지그로서,
    패널 형태의 패키지 구조물에 부착되는 사각틀 형태의 프레임 바디를 포함하고,
    상기 프레임 바디는 폴리페닐렌 설파이드(Polyphenylene Sulfide)를 포함하는 반도체 패키지 제조용 프레임 지그.
  2. 제 1 항에 있어서,
    상기 프레임 바디는 상기 패키지 구조물의 주표면의 가장자리 영역 내에 부착되고 상기 패키지 구조물의 상기 주표면의 상기 가장자리 영역의 내측에 있는 영역을 노출시키는 개구부를 포함하는 반도체 패키지 제조용 프레임 지그.
  3. 제 1 항에 있어서,
    상기 패키지 구조물에 접하는 상기 프레임 바디의 제1 면에 수직한 방향 따른 상기 프레임 바디의 두께는 1.4mm 내지 60mm 사이인 반도체 패키지 제조용 프레임 지그.
  4. 제 1 항에 있어서,
    상기 프레임 바디의 굽힘 모듈러스(flexural modulus)는 15GPa 내지 25GPa 사이인 반도체 패키지 제조용 프레임 지그.
  5. 제 1 항에 있어서,
    상기 프레임 바디의 제1 면 상에 배치되어, 상기 프레임 바디와 상기 패키지 구조물을 접합시키도록 구성된 접착 물질층을 더 포함하는 반도체 패키지 제조용 프레임 지그.
  6. 제 1 항에 있어서,
    상기 프레임 바디는 상기 패키지 구조물에 접하는 제1 면 및 상기 제1 면에 반대된 제2 면을 포함하고,
    상기 프레임 바디의 상기 제2 면에는 식별 마크가 마련된 반도체 패키지 제조용 프레임 지그.
  7. 제 1 항에 있어서,
    상기 프레임 바디는 폴리페닐렌 설파이드에 유리 섬유가 혼합된 복합 재료를 포함하는 반도체 패키지 제조용 프레임 지그.
  8. 제 1 항에 있어서,
    상기 프레임 바디는 폴리페닐렌 설파이드에 탄소 섬유가 혼합된 복합 재료를 포함하는 반도체 패키지 제조용 프레임 지그.
  9. 복수의 반도체 칩을 포함하는 패널 형태의 패키지 구조물이 탑재된 스테이지; 및
    상기 패키지 구조물의 주표면의 가장자리에 부착되고 상기 패키지 구조물의 가장자리를 따라 연속적으로 이어진 링 형태의 프레임 바디를 포함하는 프레임 지그;
    를 포함하는 반도체 패키지 제조 장치.
  10. 제 9 항에 있어서,
    상기 반도체 패키지 제조 장치는 상기 패키지 구조물 상의 외부 커넥터를 가열하도록 구성된 열원을 포함하는 리플로우 장치를 포함하는 반도체 패키지 제조 장치.
  11. 복수의 반도체 칩을 포함하고 패널 형태를 가지는 패키지 구조물을 형성하는 단계;
    상기 패키지 구조물의 주표면의 가장자리 영역에 프레임 지그를 부착하는 단계;
    상기 패키지 구조물 상에 외부 커넥터를 형성하기 위한 리플로우 공정을 수행하는 단계; 및
    상기 패키지 구조물의 스크라이브 레인을 따라서 상기 패키지 구조물을 절단하는 단계;
    를 포함하는 반도체 패키지 제조 방법.
  12. 제 11 항에 있어서,
    패키지 구조물은,
    복수의 반도체 칩을 밀봉하는 밀봉재; 및
    상기 복수의 반도체 칩 및 상기 밀봉재 상의 재배선 구조체;
    를 포함하는 반도체 패키지 제조 방법.
  13. 제 12 항에 있어서,
    상기 프레임 지그는 상기 재배선 구조체에 접하는 상기 밀봉재의 일 표면에 반대된 타 표면에 부착된 반도체 패키지 제조 방법.
  14. 제 11 항에 있어서,
    상기 프레임 지그는,
    사각틀 형태의 프레임 바디; 및
    상기 프레임 바디를 상기 패키지 구조물에 부착시키기 위한 접착 물질층;
    을 포함하는 반도체 패키지 제조 방법.
  15. 제 14 항에 있어서,
    상기 프레임 바디는 폴리페닐렌 설파이드를 포함하는 반도체 패키지 제조 방법.
  16. 제 14 항에 있어서,
    상기 프레임 바디는 폴리에테르이미드를 포함하는 반도체 패키지 제조 방법.
  17. 제 14 항에 있어서,
    상기 프레임 바디는 사출 성형 공정에 의해 형성된 반도체 패키지 제조 방법.
  18. 제 14 항에 있어서,
    상기 프레임 바디의 굽힘 모듈러스는 15GPa 내지 25GPa 사이인 반도체 패키지 제조 방법.
  19. 제 14 항에 있어서,
    상기 패키지 구조물의 주표면에 수직한 방향에 따른 상기 프레임 바디의 두께는 1.4mm 내지 60mm 사이인 반도체 패키지 제조 방법.
  20. 제 11 항에 있어서,
    상기 프레임 지그는 상기 패키지 구조물의 상기 스크라이브 레인 내에 부착되고, 상기 프레임 지그는 상기 패키지 구조물을 절단하는 단계에서 제거되는 반도체 패키지 제조 방법.
KR1020200010485A 2020-01-29 2020-01-29 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법 KR20210096883A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200010485A KR20210096883A (ko) 2020-01-29 2020-01-29 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법
US17/007,883 US11508598B2 (en) 2020-01-29 2020-08-31 Frame jig for manufacturing semiconductor package, apparatus including same, and method using same
CN202011164737.9A CN113192874A (zh) 2020-01-29 2020-10-27 框架夹具、半导体封装件制造设备和制造半导体封装件的方法
TW109139833A TW202129835A (zh) 2020-01-29 2020-11-16 用於製造半導體封裝的框架夾具、包括其的設備以及使用其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200010485A KR20210096883A (ko) 2020-01-29 2020-01-29 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20210096883A true KR20210096883A (ko) 2021-08-06

Family

ID=76969374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200010485A KR20210096883A (ko) 2020-01-29 2020-01-29 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법

Country Status (4)

Country Link
US (1) US11508598B2 (ko)
KR (1) KR20210096883A (ko)
CN (1) CN113192874A (ko)
TW (1) TW202129835A (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892703B2 (ja) 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
JP4942329B2 (ja) 2005-11-02 2012-05-30 信越ポリマー株式会社 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
JP5054933B2 (ja) 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2008105535A1 (ja) * 2007-03-01 2010-06-03 日本電気株式会社 半導体装置及びその製造方法
EP2456814A1 (en) * 2009-07-24 2012-05-30 Ticona LLC Thermally conductive thermoplastic resin compositions and related applications
US9136144B2 (en) * 2009-11-13 2015-09-15 Stats Chippac, Ltd. Method of forming protective material between semiconductor die stacked on semiconductor wafer to reduce defects during singulation
JP5813289B2 (ja) 2010-02-02 2015-11-17 信越ポリマー株式会社 半導体ウェーハの加工方法
JP2011181822A (ja) * 2010-03-03 2011-09-15 Elpida Memory Inc 半導体装置の製造方法
KR20120037764A (ko) 2010-10-12 2012-04-20 (주) 쎄미랜드 반도체 금형 크리닝을 위한 프레임 지그
JP5995636B2 (ja) 2012-10-02 2016-09-21 信越ポリマー株式会社 半導体ウェーハのメッキ用サポート治具
US9287204B2 (en) * 2012-12-20 2016-03-15 Stats Chippac, Ltd. Semiconductor device and method of bonding semiconductor die to substrate in reconstituted wafer form
JP6534602B2 (ja) * 2015-11-17 2019-06-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP7021970B2 (ja) 2018-02-13 2022-02-17 株式会社三井ハイテック リードフレーム、樹脂付きリードフレーム、樹脂付きリードフレームの製造方法および半導体装置の製造方法
KR102026705B1 (ko) 2018-03-23 2019-09-30 서울과학기술대학교 산학협력단 휨저감 및 emi 차폐기능을 동시에 갖는 팬-아웃 패키지 공정

Also Published As

Publication number Publication date
TW202129835A (zh) 2021-08-01
US11508598B2 (en) 2022-11-22
CN113192874A (zh) 2021-07-30
US20210233792A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
US10985135B2 (en) Methods for controlling warpage in packaging
CN102844861B (zh) 对用于裸片翘曲减少的组装的ic封装衬底的tce补偿
US7772691B2 (en) Thermally enhanced wafer level package
US9355881B2 (en) Semiconductor device including a dielectric material
US8334174B2 (en) Chip scale package and fabrication method thereof
US7820487B2 (en) Manufacturing method of semiconductor device
KR20190111735A (ko) 반도체 패키지 및 방법
KR100546372B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지의 제조방법
KR20080063223A (ko) 다이 수용 관통공을 구비한 반도체 이미지 장치 패키지 및그 제조 방법
KR20080103473A (ko) 다이 수용 스루홀을 갖는 ｃｍｏｓ 이미지 센서 칩 스케일패키지 및 그 방법
KR101754008B1 (ko) 반도체 패키징을 위한 방법 및 시스템
KR101851829B1 (ko) 다이 본더 및 그 사용 방법
JP2020026088A (ja) ワーク搬送装置、樹脂搬送装置及び樹脂モールド装置
US9073158B2 (en) Methods for forming 3DIC package
CN113921477A (zh) 包括底部填料的半导体封装件
JP7312421B2 (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法並びに搬送具
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
CN111508904A (zh) 半导体设备封装及其制造方法
KR20210096883A (ko) 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법
KR20230133680A (ko) 프레임 지그를 포함하는 반도체 패키지의 제조 장치 및 이를 이용한 반도체 패키지의 제조 방법
KR20160102785A (ko) 반도체 패키지의 제조방법
US20100163605A1 (en) Ball implantation method and system applying the method
JP2003078069A (ja) マルチチップモジュール作製用の疑似ウエハ、及びその作製方法
KR102655387B1 (ko) 웨이퍼 레벨 반도체 칩 패키징 방법 및 그를 이용한 웨이퍼 레벨 반도체 칩 패키징 구조체
JP7335647B2 (ja) ワーク搬送装置及び樹脂モールド装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal