JP2007027341A - プリント配線板および電子部品実装構造 - Google Patents

Abstract

【課題】多層配線基板とＢＧＡのはんだ接合の信頼性を向上させる構造を提供する。
【解決手段】プリント配線基板は、絶縁層１０と導体配線層２０を交互に積層しており、導体配線層は配線パターン２１を有し、、絶縁層の貫通孔１１は充填材によるフィルドビア１２を有し、フィルドビアはビアランド１３に接続されている。最上層の配線層は、電極パッド２２を備えておりＢＧＡ４０を実装する実装面を構成している。ソルダーレジスト層３０は、電極パッドの外周２２ａを覆い、中央のはんだ接合部２２ｂを露出させる開口３１を有する。電極パッドの外周縁にはＢＧＡの対角方向に外周切欠部２２ｃが形成され、外周切欠部をソルダーレジスト層の開口に内接させることで、熱歪による曲げ変形を妨げないように構成している。
【選択図】図１

Description

本発明は、電子部品をはんだ接合するための電極パッド直下に、フィルドビア等を垂直に配置した多層のプリント配線板において、特に、曲げ応力が繰り返し電極パッドのはんだ接合部に加わっても、クラック等の欠陥が発生することがない信頼性の高いプリント配線板および電子部品実装構造に関するものである。

小さな面積で多端子の接続を可能にする電子部品として、ボールグリッドアレイパッケージ（ＢＧＡ）型やチップサイズパッケージ（ＣＳＰ）型の半導体装置が多くの電子機器に使用されている。ＢＧＡ型の半導体装置は、パッケージ裏面のインターポーザ基板上に接続端子であるはんだボールが格子状に配置され、プリント配線板表面に同じく格子状に配置された電極パッド上にはんだ接合される。

ＢＧＡ型の半導体装置とプリント配線板上の電極パッドをはんだ接合する際のはんだ接合構造には、２種類あり、１つは、図５の（ａ）に示すように、ＢＧＡ型の半導体装置１４０を電極パッド１２２にＳＭＤ（Solder Masked Defined ）構造で実装したものである。この構成は、絶縁層１１０と配線パターン１２１を有する導体配線層１２０を交互に積層し、絶縁層１１０の貫通孔１１１にフィルドビア１１２を充填して上層側にビアランド１１３を設けた多層のプリント配線板である。また、電極パッド１２２の外径よりもソルダーレジスト層１３０の開口１３１の開口径が小さく形成され、電極パッド１２２の外周部がソルダーレジスト層１３０によって覆われている。このため落下衝撃など機械的ストレスを受けた場合、電極パッド１２２と絶縁層１１０との界面での剥離が生じにくい構造となっている。

一方、図４は、ＢＧＡ型の半導体装置１４０と電極パッド１２２をＮＳＭＤ（Non Solder Masked Defined ）構造で実装したものを示す。電極パッド１２２の外径よりもソルダーレジスト層１３０の開口１３１の開口径が大きく形成され、電極パッド１２２の外周縁を含む全体が剥き出しの構造となっている。このためリフローなどのはんだ接合時に、はんだ１３２が電極パッド１２２の表面だけでなく側面まで回りこむように接合される。従って、はんだ接合強度が増し温度サイクル寿命が長くなるが、電極パッド１２２の外径が小さくて、しかもソルダーレジスト層１３０で覆われていないので、機械的ストレスによる電極パッド１２２の剥離が生じやすい。

現在、ＢＧＡ型の半導体装置は高密度化を図るために狭ピッチ、多端子化が求められている。端子間のピッチが狭くなると、プリント配線板において電極パッド間も狭ピッチになることから隣接する電極パッド間に配線を通すことが困難になる。また内層に配線を落とすスルーホールを配置するスペースを確保するのも同様に困難になる。従って、ＢＧＡ型の半導体装置の接続端子を実装する電極パッド直下にビアホールなどを配置しパッドオンビア構造とすることでしか、狭ピッチ、多端子のＢＧＡ型の半導体装置の配線を引き出すことができなくなる。

このようなビアホールにはスルーホール内を樹脂などの充填材などで充填したものや、ビアをめっきや導電ペーストなどの導電材料によって充填してフィルドビアとしたものがある。フィルドビアを垂直に配置したスタックドビア構造とすることで、第２、第３、第４層など、内層の深くまで配線を引き出すことが可能になる。

従来、フィルドビアを垂直に配置したスタックドビア構造を有するプリント配線板の接続信頼性が低下する問題は、例えば特許文献１で指摘されている。
特開２００４−６５７６号公報

電極パッド直下にフィルドビアまたはスルーホールを垂直に配置したスタックドビア構造等においては、多層のプリント配線板とＢＧＡ型の半導体装置のはんだ接合部に熱が印加された場合、プリント配線板と半導体装置とのはんだ接合部に曲げおよび反り変形が生じる。この時、図５の装置では、（ｂ）に示すように、電極パッド１２２の直下に配置したスタックドビア構造がプリント配線板とＢＧＡ型の半導体装置１４０のはんだ接合部の反りおよび曲げ変形を拘束する。そのため、はんだ接合部を基点として矢印で示す向きに曲げ応力が働き、はんだ１３２の曲げ変形を電極パッド１２２が妨げることにより、ＢＧＡ型の半導体装置１４０の内側から外側方向にクラックが生じ、はんだ接合部の信頼性を著しく低下させるという問題があった。

本発明は、上記従来の技術の有する未解決の課題に鑑みてなされたものであり、スタックドビア構造等を有する多層のプリント配線板とＢＧＡ型の半導体装置等の電子部品のはんだ接合の信頼性を向上させるものである。また、熱が繰り返し印加された場合でも曲げ応力によるクラックが発生し難いプリント配線板および電子部品実装構造を提供することを目的とするものである。

本発明のプリント配線板は、絶縁層と導体配線層が交互に積層された多層回路と、前記多層回路の最上層に電子部品をはんだ接合するための電極パッドと、前記電極パッドのはんだ接合部を除く外周部および前記多層回路の最上層を覆うソルダーレジスト層と、を有し、前記電極パッドの外周縁の一部が、前記電極パッドの前記はんだ接合部を露出させるための前記ソルダーレジスト層の開口に内接していることを特徴とする。

ＢＧＡ型の半導体装置等の電子部品のはんだ接合部に熱が印加された場合に、電極パッド直下に配置したスタックドビア構造やパットオンビア構造がはんだ接合部の反りや曲げ変形を拘束し、その結果、はんだ接合部を基点とした曲げ応力が働く。そこで、曲げ応力が働く向きに電極パッドの外径寸法を縮小して、ソルダーレジスト層の開口に内接させるための外周切欠部を形成することで、はんだ接合部の曲げ変形等を妨げないように構成する。これによって、はんだ接合部の熱歪に起因するクラック発生を抑制し、電気接合の信頼性を向上させる。

電子部品を実装する電極パッドを信頼性の高いＳＭＤ構造にすることで高密度な配線を可能とし、しかも電極パッドの剥離強度等を向上させることで、高密度で信頼性の高い電子部品実装構造を実現できる。

本発明を実施するための最良の形態を図面に基づいて説明する。

図１の（ｂ）、（ｃ）に示すように、本実施の形態によるプリント配線板は、絶縁樹脂による絶縁層１０と導体配線層２０を交互に積層した多層回路を有する。導体配線層２０は配線パターン２１を有し、絶縁層１０の貫通孔１１は充填材によるフィルドビア１２を有し、各フィルドビア１２は上層側の導体配線層２０に形成されたビアランド１３に接続される。

最上層の導体配線層２０は、電極パッド２２を備えており、電子部品であるＢＧＡ型の半導体装置４０を実装するための実装面を構成する。ソルダーレジスト層３０は、電極パッド２２の外周部２２ａを覆い、中央のはんだ接合部２２ｂを露出させる開口３１を有する。はんだ接合部２２ｂをはんだ３２によって半導体装置４０のパッケージに接合することで、はんだ接合構造が形成される。

このプリント配線板は、例えばガラス繊維を織り込んだガラスクロスにエポキシ樹脂等を含浸させて成る板状の絶縁層１０の両面に銅めっき膜または銅箔からなる配線パターン２１を形成し、互いを交互に積層した多層構造を有する。プリント配線板の最上層において、半導体装置４０と接合する電極パッド２２のはんだ接合部２２ｂの外側の外周部２２ａはソルダーレジスト層３０で覆われている。絶縁層１０の貫通孔１１はレーザ光などで形成され、フィルドビア１２の材質は銅等のめっきや導電性のペーストなど導電材あるいは樹脂などの非導電材である。各電極パッド２２の直下に複数のフィルドビア１２が垂直に配列され、各導体配線層２０の配線パターン２１を電気的に接続している。ＢＧＡ型の半導体装置４０は、底部インターポーザ上にはんだボールがアレイ状に配列されている。

電極パッド２２上にソルダーペーストが塗布され、ＢＧＡ型の半導体装置４０が搭載される。例えばリフローなどではんだ３２の融点以上に加熱し、ＢＧＡ型の半導体装置４０を電極パッド２２上にはんだ接合する。

図１の（ａ）に示すように電極パッド２２の外周縁には、Ａ−Ａ線に沿って半導体装置４０の対角線の方向に外周切欠部２２ｃが形成され、この外周切欠部２２ｃをソルダーレジスト層３０の開口３１に内接させることで、熱歪による曲げ変形を妨げないように構成される。

図１の（ａ）に示すように、電極パッド２２は真円形状であって、その外周部２２ａはソルダーレジスト層３０によって覆われている。また、中央のはんだ接合部２２ｂのみソルダーレジスト層３０の開口３１から露出し、（ｂ）に示すように、ＢＧＡ型の半導体装置４０にはんだ接合される。電極パッド２２は、図２に示すように、Ａ−Ａ線に沿った半導体装置４０の対角方向の両側に、一対の外周切欠部２２ｃを備えている。すなわち、ソルダーレジスト層３０の開口３１の接線方向に、それより外側の領域にある電極パッド２２の外周縁の一部を、プリント配線板作製工程においてエッチングによって局所的に除去し、外周切欠部２２ｃを形成する。なお、ソルダーレジスト層３０の開口３１は真円で形成されている。

図２に示すように、半導体装置４０の接続端子４１の間隔が例えば、０．５ｍｍピッチの場合、ＳＭＤ構造でソルダーレジスト精度を±０．０５０ｍｍとすると、電極パッド２２の外径を０．４ｍｍ、ソルダーレジスト層３０の開口３１の開口径は０．３ｍｍとする必要がある。内層には、電気的接続をするためにビア径０．１５ｍｍのフィルドビア１２を各層にわたり同心状に配置しスタックドビア構造としている。

図１の（ｂ）は、半導体装置４０の実装後における図１の（ａ）のＡ−Ａ線に沿ってとった断面図、（ｃ）は（ａ）のＡ−Ａ線に直交するＢ−Ｂ線に沿ってとった断面図である。図１の（ｂ）に示すＡ−Ａ線に沿った断面では、外周切欠部２２ｃが形成されているためソルダーレジスト層３０の開口３１の開口径が電極パッド２２の外径と等しく、内接しており、従って、はんだ接合部２２ｂより外側に電極パッド２２が存在しない。一方、図１の（ｃ）に示すように、Ｂ−Ｂ線に沿った断面では、電極パッド２２の外径よりもソルダーレジスト層３０の開口３１の開口径が小さく、電極パッド２２の外周部２２ａがソルダーレジスト層３０によって覆われている。

熱が印加された場合は、電極パッド２２の直下に配置したスタックドビア構造が半導体装置４０との間のはんだ接合領域の反りや曲げ変形を拘束するため、はんだ接合領域を基点とした曲げ応力が働く。しかし、曲げ応力が働く方向に電極パッド２２の外周切欠部２２ｃが設けられていると、はんだ接合部２２ｂの曲げ変形が妨げられることがない。そのため、ＢＧＡ型の半導体装置４０の内側から外側方向、すなわち図１の（ａ）のＡ−Ａ線の方向に生じるクラック発生を抑制できる。その結果、信頼性の高いはんだ接合構造を実現できる。

また、ソルダーレジスト層３０の開口径は従来構造と同じであるから、同じ接合面積で実装可能であり、電極パッド構造をＳＭＤ構造とすることで、電極パッド２２および電極パッド２２からの引き出しネック部の剥離などの問題が起こらない。加えて、電極パッド２２がＢＧＡ型の半導体装置４０の対角方向に対して実質的に直角方向に長尺形状となっていることから、その方向に対して配線が引き出しやすい電極構造となっている。

図３の（ａ）に示すように、本実施例の電極パッド２２は真円形状からＢＧＡ型の半導体装置４０の対角方向（Ａ−Ａ線の方向）においてソルダーレジスト層３０の開口３１との接線より外側の部分に外周切欠部２２ｃを形成している。外周切欠部２２ｃは、半導体装置４０の対角方向内側に位置する領域のみを、プリント配線板作製過程におけるエッチングで除去されている。一方、ソルダーレジスト層３０の開口３１は真円で形成されている。

図３の（ｂ）に示すように、（ａ）のＡ−Ａ線に沿った断面では、半導体装置４０の対角方向内側においてはソルダーレジスト開口径が電極パッド径と同じであって内接しているために、はんだ接合部２２ｂより外側に電極パッド２２が存在していない。一方、半導体装置４０の対角方向外側においては、電極パッド径よりもソルダーレジスト開口径が小さく形成され、電極パッド２２の外周部２２ａがソルダーレジスト層３０によって覆われている。また、図３の（ｃ）に示すように、Ｂ−Ｂ線に沿った断面では、電極パッド径よりもソルダーレジスト開口径が小さく形成され、電極パッド２２の外周部２２ａがソルダーレジスト層３０によって覆われている。

熱が印加された場合、電極パッド２２の直下に配置したスタックドビア構造が多層のプリント配線板とＢＧＡ型の半導体装置４０とのはんだ接合領域の反りや曲げ変形を拘束する。そのため、はんだ接合領域を基点とした曲げ応力が働くが、曲げ応力が働く向きに電極パッド２２が存在しないため、はんだ接合領域の曲げ変形を妨げない。従って、ＢＧＡ型の半導体装置４０の内側から外側方向に生じるクラック発生を抑制でき、信頼性の高い接合構造を提供できる。

また、ソルダーレジスト開口径を変化させないため、従来と同様の実装方法でかつ同じ接合面積で電極パッド構造をＳＭＤ構造とすることが可能であり、電極パッドおよび電極パッドからの引き出しネック部の剥離などの問題が起こらない。

実施例１によるプリント配線板および電子部品実装構造を示すもので、（ａ）は電極パッドの形状とソルダーレジスト層の開口寸法を説明する平面図、（ｂ）は（ａ）のＡ−Ａ線に沿ってとった断面図、（ｃ）は（ａ）のＢ−Ｂ線に沿ってとった断面図である。 ＢＧＡ型の半導体装置の実装領域を示す平面図である。 実施例２によるプリント配線板および電子部品実装構造を示すもので、（ａ）は電極パッドの形状とソルダーレジスト層の開口寸法を説明する平面図、（ｂ）は（ａ）のＡ−Ａ線に沿ってとった断面図、（ｃ）は（ａ）のＢ−Ｂ線に沿ってとった断面図である。 一従来例による電子部品実装構造を説明する図である。 別の従来例を説明する図である。

符号の説明

１０ 絶縁層
１２ フィルドビア
１３ ビアランド
２０ 導体配線層
２１ 配線パターン
２２ 電極パッド
２２ｃ 外周切欠部
３０ ソルダーレジスト層
３１ 開口
３２ はんだ
４０ 半導体装置
４１ 接続端子

Claims (6)

1. 絶縁層と導体配線層が交互に積層された多層回路と、前記多層回路の最上層に電子部品をはんだ接合するための電極パッドと、前記電極パッドのはんだ接合部を除く外周部および前記多層回路の最上層を覆うソルダーレジスト層と、を有し、前記電極パッドの外周縁の一部が、前記電極パッドの前記はんだ接合部を露出させるための前記ソルダーレジスト層の開口に内接していることを特徴とするプリント配線板。
2. 前記電極パッドの直下にフィルドビアを各層にわたり同心状に配置したスタックドビア構造を有することを特徴とする請求項１記載のプリント配線板。
3. 前記電極パッドの直下にスルーホールを同心状に配置したパッドオンビア構造を有することを特徴とする請求項１記載のプリント配線板。
4. 前記電子部品がＢＧＡ型の半導体装置であり、前記電極パッドの前記外周縁に、前記半導体装置の対角線の方向に対称に配設された一対の外周切欠部を備えていることを特徴とする請求項１ないし３いずれか１項記載のプリント配線板。
5. 前記電子部品がＢＧＡ型の半導体装置であり、前記電極パッドの前記外周縁に、前記半導体装置の対角線の方向の内側に配設された外周切欠部を備えていることを特徴とする請求項１ないし３いずれか１項記載のプリント配線板。
6. 請求項１ないし５いずれか１項記載のプリント配線板と、前記プリント配線板に実装された電子部品を有することを特徴とする電子部品実装構造。

Images