TWI466611B - 晶片封裝結構、具有內埋元件的電路板及其製作方法 - Google Patents

晶片封裝結構、具有內埋元件的電路板及其製作方法 Download PDF

Info

Publication number
TWI466611B
TWI466611B TW102101268A TW102101268A TWI466611B TW I466611 B TWI466611 B TW I466611B TW 102101268 A TW102101268 A TW 102101268A TW 102101268 A TW102101268 A TW 102101268A TW I466611 B TWI466611 B TW I466611B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
electronic component
conductive circuit
circuit board
Prior art date
Application number
TW102101268A
Other languages
English (en)
Other versions
TW201427523A (zh
Inventor
Wen Hung Hu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201427523A publication Critical patent/TW201427523A/zh
Application granted granted Critical
Publication of TWI466611B publication Critical patent/TWI466611B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

晶片封裝結構、具有內埋元件的電路板及其製作方法
本發明涉及電路板製作領域，尤其涉及一種具有內埋元件的電路板、採用該電路板的晶片封裝結構及其製作方法。
印刷電路板因具有裝配密度高等優點而得到了廣泛的應用。關於電路板的應用請參見文獻Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 1418-1425。
習知技術的印刷電路板的電子元件大多設置於電路板的外側，如此則增大了印刷電路板的整體體積；另外，當印刷電路板需要設置較多的電子元件時，由於印刷電路板的表面積有限，電子元件的設置數量也大大受限。該電子元件可以為主動或被動元件，如電阻、電容等。
因此，有必要提供一種體積較小且設計更加合理的晶片封裝結構、具有內埋元件的電路板及其製作方法。
一種製作具有內埋元件的電路板的方法，包括步驟：提供嵌合結構，該嵌合結構包括第一介電層及電子元件，該第一介電層包括相對的第一表面和第二表面，該電子元件包括複數導電連接端子，該電子元件嵌合於該第一介電層的第一表面且該電子元件露出於該第一表面的表面與該第一表面齊平，該電子元件的複數導電連接端子露出於該第一表面；在該第一介電層內形成複數貫穿該第一表面和第二表面的通孔；通過電鍍工藝在該第一表面和第二表面分別形成第一導電線路層和第二導電線路層，並在該複數通孔內形成電連接該第一導電線路層和第二導電線路層的導電通孔，該第一導電線路層包括設置於該電子元件的部分導電連接端子與該第一表面齊平的表面上的端子連接線路；及在該第一導電線路層一側依次形成第二介電層和第三導電線路層，從而形成具有內埋元件的電路板。
一種具有內埋元件的電路板，包括嵌合結構、第一導電線路層、第二導電線路層、第二介電層及第三導電線路層。該嵌合結構包括第一介電層及電子元件，該第一介電層包括相對的第一表面和第二表面，該電子元件包括複數導電連接端子，該電子元件嵌合於該第一介電層的第一表面且該電子元件露出於該第一表面的表面與該第一表面齊平，該電子元件的複數導電連接端子露出於該第一表面。該第一導電線路層和第二導電線路層分別設置於該第一表面和第二表面，該第一導電線路層包括設置於該電子元件的部分導電連接端子與該第一表面齊平的表面上的端子連接線路。該第二介電層和第三導電線路層依次形成於該第一導電線路層一側。
一種晶片封裝結構，包括如上所述的具有內埋元件的電路板及晶片。該具有內埋元件的電路板進一步包括第三介電層、第四導電線路層、第一防焊層及第二防焊層。該第三介電層和第四導電線路層依次形成於該第二導電線路層一側，該第一防焊層和第二防焊層分別形成於該第三導電線路層和第四導電線路層上，該第一防焊層部分覆蓋該第三導電線路層，露出於該第一防焊層的第三導電線路層構成第一電性連接墊，該第二防焊層部分覆蓋該第四導電線路層，露出於該第二防焊層的第四導電線路層構成第二電性連接墊。該晶片封裝於該具有內埋元件的電路板上且與該第一電性連接墊電連接。
相對於習知技術，本實施例的具有內埋元件的電路板將電子元件置入電路板內部，則電路板上可設置的元件的數量增加，給電路板的設計增加了彈性。另外，本實施例中的具有內埋元件的電路板可應用於HDI高密度積層板。
11．．．第一介電層
12．．．電子元件
14．．．承載板
13．．．離型層
121．．．導電連接端子
112．．．第一表面
114．．．第二表面
10．．．嵌合結構
115．．．通孔
15．．．第一導電線路層
16．．．第二導電線路層
17．．．導電通孔
151．．．端子連接線路
18．．．第二介電層
19．．．第三導電線路層
20．．．第三介電層
21．．．第四導電線路層
22．．．導電孔
23．．．第一防焊層
24．．．第二防焊層
25．．．第一電性連接墊
26．．．第二電性連接墊
30．．．具有內埋元件的電路板
27．．．第一表面處理層
28．．．第二表面處理層
29．．．焊料凸塊
40．．．晶片
50．．．晶片封裝結構
34．．．焊球
圖1是本發明實施例提供的兩個介電層、兩個電子元件、及相對兩側分別具有離型層的承載板的剖面圖。
圖2是將圖1中的介電層、電子元件及承載板按照介電層、電子元件、承載板、電子元件及介電層的順序層疊後形成的多層結構的剖視圖。
圖3是將圖2的多層結構中的承載板分離出去後形成的電子元件嵌入介電層內的結構的剖視圖。
圖4是在圖3中的介電層內開設通孔後的剖視圖。
圖5是在圖4中的介電層相對兩側分別形成導電線路層並在通孔內形成導電材料以形成導電通孔後的剖視圖。
圖6是在圖5中的兩個導電線路層側分別依次形成介電層和導電線路層後的剖視圖。
圖7是在圖6中的最外側的導電線路層上分別形成防焊層後形成具有內埋元件的電路板的剖視圖。
圖8是在圖7的電路板的一側形成焊料凸塊後剖視圖。
圖9是在圖8的具有內埋元件的電路板上封裝晶片後形成的晶片封裝結構的剖視圖。
請參閱圖1至圖9本發明實施例提供一種製作晶片封裝結構的方法，包括如下步驟：
步驟1：請參閱圖1和圖2，提供兩個第一介電層11、兩個電子元件12及承載板14，在該承載板14的相對兩側分別設置離型層13，並依次層疊並一次壓合第一介電層11、電子元件12、承載板14、電子元件12、第一介電層11成為一個整體。
該兩個第一介電層11的材料可以為聚醯亞胺（Polyimide, PI）、聚乙烯對苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN)、PP(Prepreg)或ABF(Ajinomoto Build-up film)等，優選為PP或ABF，每個第一介電層11均包括相對的第一表面112和第二表面114。該電子元件12可以為主動或被動元件，如電阻、電容等，本實施例中，該電子元件12為陶瓷電容器，包括兩個導電連接端子121，即陶瓷電容器的電極。該承載板14用於在壓合過程中支撐和承載該兩個第一介電層11和兩個電子元件12，該承載板14的材料可以為PI、玻璃纖維層壓布或金屬如銅等。該離型層13為將塑膠薄膜做等離子處理或塗氟處理形成，或在薄膜材質如PET、PE、OPP的表層上塗矽（silicone）離型劑形成，該離型層13用於在後續步驟中方便該兩個第一介電層11和電子元件12與承載板14的相互剝離。
可以理解的是，該導電連接端子121的數量也可以多於兩個，並不限於本實施例。
壓合該第一介電層11、電子元件12、承載板14、電子元件12、第一介電層11可在壓合機中進行。經過壓合後，兩個電子元件12分別貼合在相鄰的離型層13的表面；兩個第一介電層11的第一表面112與對應的離型層13相對並在壓合力作用下分別貼合於對應的離型層13的表面，且使每個電子元件12嵌合於對應的第一介電層11的第一表面112內，每個電子元件12鄰近於對應離型層13的表面與對應的第一介電層11的第一表面112相齊平，且每個電子元件12的兩個導電連接端子121露出於第一表面112，每個第一介電層11的厚度大於對應電子元件12的厚度。
步驟2：請參閱圖3，利用剝膜工藝將該承載板14和兩個離型層13去除，得到兩個包括第一介電層11和嵌合於該第一介電層11內的電子元件12的嵌合結構10。
因為該承載板14與第一介電層11和電子元件12之間均設置離型層13，利用離型層13的可剝離性，可方便地將該承載板14和離型層13剝離去除，從而將承載板14相對兩側的結構相互分離，形成兩個嵌合結構10。
兩個嵌合結構10結構相同，以下以其中之一進行說明。該嵌合結構10包括第一介電層11及嵌合於該第一介電層11的第一表面112的電子元件12，該電子元件12露出於該第一表面112的表面與該第一表面112齊平，且電子元件12的兩個導電連接端子121露出於該第一表面112。
步驟3：請參閱圖4，在該介電層上形成貫穿該第一表面112和第二表面114的複數通孔115。形成該複數通孔115的方法可以為雷射蝕孔或機械鑽孔。
步驟4：請參閱圖5，通過電鍍的方法在該第一表面112和該電子元件12露出於該第一表面112的表面形成第一導電線路層15，在該第二表面114形成第二導電線路層16，並在該複數通孔115內分別形成使該第一導電線路層15和第二導電線路層16電導通的導電通孔17。
通過電鍍的方法形成第一導電線路層15、第二導電線路層16及導電通孔17的方法具體包括如下步驟：
首先，對嵌合結構10進行清洗，去除其表面污漬及進行步驟3蝕孔或鑽孔工藝時殘留的廢渣等，使嵌合結構10的表面及通孔115的內壁清潔，以利於後續步驟的進行。
其次，通過化學鍍銅的方法在該第一介電層11的第一表面112和第二表面114、該電子元件12露出於第一表面112的表面以及通孔115的內壁形成導電膜（圖未示）。可以理解，形成該導電膜的工藝還可以為黑孔化工藝、黑影工藝等，並不以本實施例為限。
再次，提供圖案化的光致抗蝕劑層（圖未示），使預形成第一導電線路層15、第二導電線路層16和導電通孔17的區域露出於該光致抗蝕劑層，其他區域被該光致抗蝕劑層所遮擋。
進一步地，將形成了導電膜和光致抗蝕劑層的嵌合結構10置入電鍍槽並連接電極進行電鍍，在露出於該光致抗蝕劑層的導電膜上形成電鍍銅層。在電鍍過程中，電鍍銅層填滿該通孔115，形成該導電通孔17。
最後，去除該光致抗蝕劑層，並蝕刻去除被該光致抗蝕劑層遮擋的導電膜，形成第一導電線路層15、第二導電線路層16及導電通孔17。
該第一導電線路層15包括兩個端子連接線路151，該兩個端子連接線路151分別至少部分形成於該兩個導電連接端子121表面，以分別電連接該兩個導電連接端子121。
可以理解的是，其中一個導電連接端子121也可以不與第一導電線路層15電連接，而是通過導電盲孔（圖未示）與第二導電線路層16電連接，另一個導電連接端子121仍通過端子連接線路151與第一導電線路層15電連接，即部分導電連接端子121與第一導電線路層15電連接，剩餘部分導電連接端子121通過導電盲孔與第二導電線路層16電連接，並不以本實施例為限。該導電盲孔的製作方法如下：在該第一介電層11內形成穿過該第二表面114並連通其中一導電連接端子121的盲孔，使對應的導電連接端子121從該盲孔露出於該第二表面114，在通過電鍍工藝形成第一導電線路層15、第二導電線路層16及導電通孔17的同時，在該盲孔內形成將該第二導電線路層16與對應導電連接端子121電連接的導電盲孔。
步驟5：請參閱圖6，在該第一導電線路層15一側依次形成第二介電層18和第三導電線路層19，並在該第二導電線路層16一側依次形成第三介電層20和第四導電線路層21。
該第二介電層18和第三導電線路層19及該第三介電層20和第四導電線路層21分別可通過增層法制作形成。該第三導電線路層19與該第一導電線路層15之間，及該第四導電線路層21與該第二導電線路層16之間分別可通過形成於該第二介電層18和第三介電層20內的導電孔22電連接。
步驟6：請參閱圖7，在該第三導電線路層19上部分覆蓋第一防焊層23，以及在該第四導電線路層21上部分覆蓋第二防焊層24，露出於該第一防焊層23的第三導電線路層19構成複數第一電性連接墊25，露出於該第二防焊層24的第四導電線路層21構成複數第二電性連接墊26，從而形成具有內埋元件的電路板30。
本實施例中，該第一電性連接墊25和第二電性連接墊26分別呈陣列式排布，該第一電性連接墊25用於與晶片（如圖9中的晶片40）電連接，該第二電性連接墊26用於與其他電子設備如電路板等電連接。
可以理解，該第三導電線路層19與該第一導電線路層15之間以及第四導電線路層21與該第二導電線路層16之間分別可進一步設置更多的介電層和導電線路層，以形成具有更多導電線路層的電路板。另外，該具有內埋元件的電路板30中電子元件12的數量也可以為複數，並不以本實施例的一個為限。
如圖7所示，本實施例的具有內埋元件的電路板30包括嵌合結構10、第一導電線路層15、第二導電線路層16、第二介電層18、第三導電線路層19、第三介電層20、第四導電線路層21、第一防焊層23及第二防焊層24。該第一導電線路層15形成於該第一介電層11的第一表面112和該電子元件12露出於該第一表面112的表面，第二導電線路層16形成於第一介電層11的第二表面，該第一導電線路層15包括兩個端子連接線路151，該兩個端子連接線路151分別至少部分形成於該兩個導電連接端子121表面，以分別電連接該兩個導電連接端子121。該第一介電層11內形成有電連接該第一導電線路層15和第二導電線路層16的導電通孔17。該第二介電層18和第三導電線路層19依次形成於該第一導電線路層15一側，該第三介電層20和第四導電線路層21依次形成於該第二導電線路層16一側，該第三導電線路層19與該第一導電線路層15之間，及該第四導電線路層21與該第二導電線路層16之間分別通過形成於該第二介電層18和第三介電層20內的導電孔22電連接。該第一防焊層23形成於該第三導電線路層19上並部分覆蓋該第三導電線路層19，露出於該第一防焊層23的第三導電線路層19構成複數第一電性連接墊25；該第二防焊層24形成於該第四導電線路層21上並部分覆蓋該第四導電線路層21，露出於該第二防焊層24的第四導電線路層21構成複數第二電性連接墊26。
步驟7：請參閱圖8，對該第一電性連接墊25和第二電性連接墊26進行表面鍍金，在該第一電性連接墊25和第二電性連接墊26分別形成第一表面處理層27和第二表面處理層28，並在該第一表面處理層27表面形成焊料凸塊29。
該第一表面處理層27和第二表面處理層28用於保護該第一電性連接墊25和第二電性連接墊26以防止其氧化。該複數第一表面處理層27和第二表面處理層28分別與對應的第一電性連接墊25和第二電性連接墊26電導通。可以理解，形成該第一表面處理層27和第二表面處理層28的方法也可以取代為鍍鎳金、化鎳浸金、鍍鎳鈀金、鍍錫等，並不以本實施例為限。
本實施例中，可通過電鍍或印刷的方式將複數焊料凸塊29分別形成於該複數第一電性連接墊25上的第一表面處理層27的表面，且該複數焊料凸塊29凸出於該第一防焊層23的表面。該焊料凸塊29可以為柱狀、球狀等，本實施例中為柱狀，其材料一般主要為錫。可以理解的是，該第一表面處理層27和第二表面處理層28也可以省略，此時該焊料凸塊29直接形成於該第一電性連接墊25的表面。
步驟8：請參閱圖9，提供晶片40，並將晶片40電連接於該複數第一電性連接墊25及封裝於該具有內埋元件的電路板30，形成晶片封裝結構50。
本實施例中，該晶片40為覆晶封裝（flip-chip）晶片，該晶片40具有分別與該複數第一電性連接墊25一一對應的複數接觸凸塊（圖未示），該接觸凸塊一般也由焊料製成，其材料主要為錫。該複數接觸凸塊與對應的焊料凸塊29的連接可採用如下方法：首先，將晶片40設置於具有內埋元件的電路板30上，並使該複數接觸凸塊分別與對應的焊料凸塊29相接觸；然後，將該晶片40和具有內埋元件的電路板30一起經過回焊爐，使接觸凸塊和焊料凸塊29熔融結合後形成焊球34並冷卻固化，從而使接觸凸塊和焊料凸塊29相互連接並電導通。可以理解的是，該晶片40也可以為導線鍵合（wire bonding, WB）晶片，可採用習知封裝方法封裝於該具有內埋元件的電路板30，並不以本實施例為限。
如圖9所示，本實施例的晶片封裝結構50包括具有內埋元件的電路板30及封裝於該具有內埋元件的電路板30的晶片40。該晶片40通過形成於該第一電性連接墊25與該晶片40之間的複數焊球34與具有內埋元件的電路板30電連接，每個焊球34的一端焊接於該第一電性連接墊25，相對的另一端連接於該晶片40，該焊球34的材料一般主要包括錫。
相對於習知技術，本實施例的具有內埋元件的電路板30將電子元件12置入電路板內部，則電路板上可設置的元件的數量增加，給電路板的設計增加了彈性。另外，本實施例中的具有內埋元件的電路板30可應用於HDI高密度積層板。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
50．．．晶片封裝結構
40．．．晶片
25．．．第一電性連接墊
27．．．第一表面處理層
34．．．焊球
23．．．第一防焊層

Claims (12)

  1. 一種製作具有內埋元件的電路板的方法，包括步驟：
    提供嵌合結構，該嵌合結構包括第一介電層及電子元件，該第一介電層包括相對的第一表面和第二表面，該電子元件包括複數導電連接端子，該電子元件嵌合於該第一介電層的第一表面且該電子元件露出於該第一表面的表面與該第一表面齊平，該電子元件的複數導電連接端子露出於該第一表面；
    在該第一介電層內形成複數貫穿該第一表面和第二表面的通孔；
    通過電鍍工藝在該第一表面和第二表面分別形成第一導電線路層和第二導電線路層，並在該複數通孔內形成電連接該第一導電線路層和第二導電線路層的導電通孔，該第一導電線路層包括設置於該電子元件的部分導電連接端子與該第一表面齊平的表面上的端子連接線路；及
    在該第一導電線路層一側依次形成第二介電層和第三導電線路層，從而形成具有內埋元件的電路板。
  2. 如請求項1所述的製作具有內埋元件的電路板的方法，其中，該第一導電線路層進一步包括設置於該電子元件的複數導電端子中的其他部分導電連接端子與該第一表面齊平的表面上的端子連接線路。
  3. 如請求項1所述的製作具有內埋元件的電路板的方法，其中，在通過電鍍工藝在該第一表面和第二表面分別形成第一導電線路層和第二導電線路層時，在該第一介電層內形成與該電子元件的複數導電端子中的其他部分導電連接端子及該第二導電線路層電連接的導電盲孔。
  4. 如請求項1所述的製作具有內埋元件的電路板的方法，其中，該嵌合結構的製作方法包括步驟：提供兩個第一介電層、兩個電子元件及承載板，在該承載板的相對兩側分別設置離型層，並依次層疊並一次壓合第一介電層、電子元件、承載板、電子元件、第一介電層成為一個整體；及
    利用剝膜工藝將該承載板和兩個離型層去除，得到兩個包括第一介電層和嵌合於該第一介電層內的電子元件的嵌合結構。
  5. 如請求項1所述的製作具有內埋元件的電路板的方法，其中，進一步包括步驟：在該第二導電線路層一側依次形成第三介電層和第四導電線路層，並在該第三導電線路層和第四導電線路層上分別形成第一防焊層和第二防焊層，該第一防焊層部分覆蓋該第三導電線路層，露出於該第一防焊層的第三導電線路層構成第一電性連接墊，該第二防焊層部分覆蓋該第四導電線路層，露出於該第二防焊層的第四導電線路層構成第二電性連接墊。
  6. 一種具有內埋元件的電路板，包括：
    嵌合結構，該嵌合結構包括第一介電層及電子元件，該第一介電層包括相對的第一表面和第二表面，該電子元件包括複數導電連接端子，該電子元件嵌合於該第一介電層的第一表面且該電子元件露出於該第一表面的表面與該第一表面齊平，該電子元件的複數導電連接端子露出於該第一表面；
    第一導電線路層和第二導電線路層，分別設置於該第一表面和第二表面，該第一導電線路層包括設置於該電子元件的部分導電連接端子與該第一表面齊平的表面上的端子連接線路；及
    第二介電層和第三導電線路層，依次形成於該第一導電線路層一側。
  7. 如請求項6所述的具有內埋元件的電路板，其中，該第一導電線路層進一步包括設置於該電子元件的其他部分導電連接端子與該第一表面齊平的表面上的端子連接線路。
  8. 如請求項6所述的具有內埋元件的電路板，其中，該第一介電層內具有與該電子元件的複數導電端子中的其他部分導電連接端子及該第二導電線路層電連接的導電盲孔。
  9. 如請求項6所述的具有內埋元件的電路板，其中，該具有內埋元件的電路板進一步包括第三介電層、第四導電線路層、第一防焊層及第二防焊層，該第三介電層和第四導電線路層依次形成於該第二導電線路層一側，該第一防焊層和第二防焊層分別形成於該第三導電線路層和第四導電線路層上，該第一防焊層部分覆蓋該第三導電線路層，露出於該第一防焊層的第三導電線路層構成第一電性連接墊，該第二防焊層部分覆蓋該第四導電線路層，露出於該第二防焊層的第四導電線路層構成第二電性連接墊。
  10. 一種晶片封裝結構，包括如請求項9所述的具有內埋元件的電路板及晶片，該晶片封裝於該具有內埋元件的電路板上且與該第一電性連接墊電連接。
  11. 如請求項10所述的晶片封裝結構，其中，該第一導電線路層進一步包括設置於該電子元件的其他部分導電連接端子與該第一表面齊平的表面上的端子連接線路。
  12. 如請求項10所述的晶片封裝結構，其中，該第一介電層內具有與該電子元件的複數導電端子中的其他部分導電連接端子及該第二導電線路層電連接的導電盲孔。
TW102101268A 2012-12-27 2013-01-14 晶片封裝結構、具有內埋元件的電路板及其製作方法 TWI466611B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210577545.XA CN103906370B (zh) 2012-12-27 2012-12-27 芯片封装结构、具有内埋元件的电路板及其制作方法

Publications (2)

Publication Number Publication Date
TW201427523A TW201427523A (zh) 2014-07-01
TWI466611B true TWI466611B (zh) 2014-12-21

Family

ID=50997449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102101268A TWI466611B (zh) 2012-12-27 2013-01-14 晶片封裝結構、具有內埋元件的電路板及其製作方法

Country Status (2)

Country Link
CN (1) CN103906370B (zh)
TW (1) TWI466611B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448856B (zh) * 2014-09-01 2018-04-06 碁鼎科技秦皇岛有限公司 芯片封装结构、制作方法及芯片封装基板
TWI611523B (zh) * 2014-09-05 2018-01-11 矽品精密工業股份有限公司 半導體封裝件之製法
TWI571185B (zh) * 2014-10-15 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN111354687B (zh) * 2018-12-21 2023-12-15 深南电路股份有限公司 一种封装结构及封装结构的制备方法
TWI762777B (zh) * 2019-03-27 2022-05-01 恆勁科技股份有限公司 半導體封裝基板及其製法與電子封裝件及其製法
WO2023272642A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 电子元件封装体、电子组件、电压调节模块以及稳压器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707662A (en) * 2005-08-15 2007-02-16 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
TW200930172A (en) * 2007-12-19 2009-07-01 Unimicron Technology Corp Embedded circuit board and manufacturing method thereof
TW201029133A (en) * 2009-01-23 2010-08-01 Phoenix Prec Technology Corp Printed circuit board structure and fabrication method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
CN101594740B (zh) * 2008-05-27 2012-06-06 华通电脑股份有限公司 嵌埋电子器件的电路板及其方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707662A (en) * 2005-08-15 2007-02-16 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
TW200930172A (en) * 2007-12-19 2009-07-01 Unimicron Technology Corp Embedded circuit board and manufacturing method thereof
TW201029133A (en) * 2009-01-23 2010-08-01 Phoenix Prec Technology Corp Printed circuit board structure and fabrication method thereof

Also Published As

Publication number Publication date
CN103906370A (zh) 2014-07-02
CN103906370B (zh) 2017-01-11
TW201427523A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI415542B (zh) A printed wiring board, and a printed wiring board
TWI469700B (zh) 具有內埋元件的電路板及其製作方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
JP5355380B2 (ja) 多層配線基板
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US9247654B2 (en) Carrier substrate and manufacturing method thereof
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
TW201422087A (zh) 多層電路板及其製作方法
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
US9491871B2 (en) Carrier substrate
US20220069489A1 (en) Circuit board structure and manufacturing method thereof
TWI395522B (zh) 內埋式元件基板結構及其製作方法
TWI487080B (zh) 無核心層之封裝基板及其製法
KR101134519B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2010232616A (ja) 半導体装置及び配線基板
TWI511628B (zh) 承載電路板、承載電路板的製作方法及封裝結構
TWI451826B (zh) 多層電路板及其製作方法
TW201431454A (zh) 電路板及其製作方法
KR101115476B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI594675B (zh) 電路板及其製作方法
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법