JP2017084997A - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法 Download PDF

Info

Publication number
JP2017084997A
JP2017084997A JP2015212829A JP2015212829A JP2017084997A JP 2017084997 A JP2017084997 A JP 2017084997A JP 2015212829 A JP2015212829 A JP 2015212829A JP 2015212829 A JP2015212829 A JP 2015212829A JP 2017084997 A JP2017084997 A JP 2017084997A
Authority
JP
Japan
Prior art keywords
conductor
main surface
wiring board
printed wiring
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015212829A
Other languages
English (en)
Inventor
輝幸 石原
Teruyuki Ishihara
輝幸 石原
浩之 坂
Hiroyuki Saka
浩之 坂
海櫻 梅
Haiying Mei
海櫻 梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015212829A priority Critical patent/JP2017084997A/ja
Priority to US15/339,057 priority patent/US10674604B2/en
Publication of JP2017084997A publication Critical patent/JP2017084997A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電気的な短絡を防止しつつ、配線の微細化を実現することができ、且つ反りの発生を抑制できるプリント配線板及びその製造方法を提供する。【解決手段】プリント配線板１は、第１主面１１と該第１主面１１とは反対側の第２主面１２とを有する積層体１０と、第１主面１１上に形成されて第１導体パッド１０１ａ,１０１ｂを含む配線層１０１と、第２主面１２側に形成されて第２導体パッド１１０及び第３導体パッド１０９を含む配線層１１３とを備える。第２導体パッド１１０は第２主面１２の中央部、第３導体パッド１０９は第２主面１２の外縁部に配置されている。第３導体パッド１０９の上には銅箔４０が形成され、該銅箔４０の上には導体ポスト３０が立設されている。第２導体パッド１１０の上表面１１０ａは第２主面１２より凹んでいる。【選択図】図１

Description

本発明は、パッケージ−オン−パッケージ（ＰＯＰ： Package On Package）用のプリント配線板及びその製造方法に関する。
従来、このような分野の技術として、例えば下記特許文献に記載されるものがある。特許文献１には、下基板の導体パッドに形成された半田ボール（すなわち、半田バンプ）を介して、該下基板と上基板とを電気的に接続する方法が開示されている。
米国特許公開２０１０／０２８９１３４Ａ１号公報
しかし、上述の特許文献１に開示された方法では、リフロー炉などで加熱する際に、半田ボールが溶融して周囲に流れやすく、且つ実装される上基板の荷重が半田ボールにかかるので、半田ボールは横方向に膨らむことが多い。このため、隣接する半田ボール間に電気的な短絡（ショート）が発生しやすくなると推測される。このような電気的な短絡を防止するためには、半田ボールを載せる実装パッド間の間隔をある程度大きく取ることが検討されるが、実装パッド間の間隔を大きく取ると、配線の微細化（ファインピッチ）を図り難くなる問題が新たに生じると考えられる。
上記課題を解決する本発明のプリント配線板は、第１主面と該第１主面とは反対側の第２主面とを有する積層体と、前記積層体の前記第１主面上に形成され、複数の第１導体パッドを含む第１配線層と、前記積層体の前記第２主面側に形成され、電子部品と接続するための第２導体パッド及び他の配線板と接続するための第３導体パッドをそれぞれ複数含む第２配線層と、前記積層体の内部に形成されると共に、前記第１主面から前記第２主面に向かって縮径される複数のビア導体と、前記第３導体パッドの上に形成された金属箔と、前記金属箔の上に形成され、めっき層からなる導体ポストと、を備え、前記第２導体パッドは、前記第２主面の中央部に位置すると共に、前記積層体に埋め込まれ、前記第３導体パッドは、前記第２主面の外縁部に位置すると共に、前記積層体に埋め込まれ、前記第２導体パッドの上表面は、外部に露出し、前記第２主面よりも凹んでいる。
また、本発明に係るプリント配線板の製造方法は、第１ベース板にキャリア銅箔付きの金属箔を貼り付ける第１工程と、前記金属箔の中央部に電子部品と接続するための第２導体パッド、該金属箔の外縁部に他の配線板と接続するための第３導体パッドをそれぞれ複数形成するように、該第２導体パッド及び該第３導体パッドを含む第２配線層を形成する第２工程と、前記第２配線層及び前記金属箔の上に、第１主面と該第１主面とは反対側の第２主面とを有する積層体を、前記第２主面が前記金属箔側に向くように形成する第３工程と、前記積層体の前記第１主面上に、複数の第１導体パッドを含む第１配線層を形成する第４工程と、前記第１ベース板及び前記キャリア銅箔を剥離させることで前記金属箔を露出させる第５工程と、接着層が形成された第２ベース板を用意し、該第２ベース板を前記積層体の前記第１主面に貼り付ける状態で該第１主面上に形成された前記第１導体パッドを露出させるように、前記第２ベース板及び前記接着層に開口部を事前に形成する第６工程と、前記接着層を介して前記積層体の前記第１主面に前記第２ベース板を貼り付ける第７工程と、前記金属箔上であって前記第３導体パッドに接する位置に、導体ポストを形成する第８工程と、前記金属箔のうち、前記導体ポストに接する部分以外を除去する第９工程と、を含む。
本発明によれば、電気的な短絡を防止しつつ、配線の微細化を実現することができ、且つ反りの発生を抑制できる。
第１実施形態に係るプリント配線板を示す概略断面図である。 図１に示す第２導体パッドの拡大断面図である。 第２導体パッド及び第３導体パッドの配置位置を示す部分平面図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板の製造方法を説明する工程図である。 プリント配線板に電子部品を実装させることを説明するための概略断面図である。 プリント配線板に封止樹脂層を形成することを説明するための概略断面図である。 第２実施形態に係るプリント配線板を示す概略断面図である。 第３実施形態に係るプリント配線板を示す概略断面図である。 第４実施形態に係るプリント配線板を示す概略断面図である。 プリント配線板を用いたＰＯＰ構造の半導体パッケージを示す概略断面図である。 プリント配線板を用いたＰＯＰ構造の半導体パッケージを示す概略断面図である。
以下、図面を参照して本発明に係るプリント配線板及びその製造方法の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複説明は省略する。
＜第１実施形態＞
図１は第１実施形態に係るプリント配線板を示す概略断面図である。本実施形態に係るプリント配線板１は、第１主面１１と該第１主面１１とは反対側の第２主面１２を有する積層体１０と、該積層体１０の第１主面１１に貼り付けられたベース板２０と、第２主面１２側に立設された複数の導体ポスト３０とを備えている。
積層体１０は、複数の配線層と絶縁層とを交互に積層してなるビルドアップ構造である。具体的には、積層体１０は、第１主面１１側から第２主面１２側に向かって順に絶縁層１００、絶縁層１０２及び絶縁層１０４を有している。すなわち、これらの絶縁層のうち、絶縁層１００は最も下側、絶縁層１０４は最も上側、絶縁層１０２は絶縁層１００と絶縁層１０４との間に配置されている。従って、絶縁層１００の下表面は積層体１０の第１主面１１、絶縁層１０４の上表面は第２主面１２を構成している。なお、絶縁層１００，１０２，１０４は、例えば層間樹脂フィルムにより形成されている。
積層体１０の第１主面１１上には、第１導体パッド１０１ａと第１導体パッド１０１ｂとをそれぞれ複数含む配線層１０１が形成されている。配線層１０１は、特許請求の範囲に記載の「第１配線層」に相当するものであり、例えば無電解めっき層１１１と電解めっき層１１２によって形成されている。なお、本実施形態における配線層は、電気回路を構成する導体層のことを指し、その配置位置によってパッドと配線等を含む場合もあれば、パッドのみを含む場合もある。図１では、パッドのみの場合が示されている。
第１導体パッド１０１ａは、第１主面１１の中央部に配置され、後述の第２導体パッド１１０と電気的に接続するための構造である。一方、第１導体パッド１０１ｂは、第１主面１１の外縁部に配置され、後述の第３導体パッド１０９と電気的に接続するための構造である。本実施形態では、第１導体パッド１０１ａと第１導体パッド１０１ｂとは、その配置ピッチ及び面積が同じであるが、これに限らない。例えば、必要に応じて中央部に配置される第１導体パッド１０１ａよりも、外縁部に配置される第１導体パッド１０１ｂの配置ピッチ及び面積を大きくしても良く、又はその逆であっても良い。
絶縁層１０２の下表面には、配線層１０３ａ及び配線層１０３ｂが形成されている。配線層１０３ａは、第２導体パッド１１０と電気的に接続するための構造であり、第１導体パッド１０１ａの上方に配置されている。この配線層１０３ａは、絶縁層１００の内部に形成されたビア導体１０６ａを介し、第１導体パッド１０１ａと電気的に接続されている。一方、配線層１０３ｂは、第３導体パッド１０９と電気的に接続するための構造であり、第１導体パッド１０１ｂの上方に配置されている。配線層１０３ｂは、絶縁層１００の内部に形成されたビア導体１０６ｂを介し、第１導体パッド１０１ｂと電気的に接続されている。
また、絶縁層１０４の下表面には、配線層１０５ａ及び配線層１０５ｂが形成されている。配線層１０５ａは、第２導体パッド１１０と電気的に接続するための構造であり、配線層１０３ａの上方に配置されている。この配線層１０５ａは、絶縁層１０２の内部に形成されたビア導体１０７ａを介し、配線層１０３ａと電気的に接続されている。一方、配線層１０５ｂは、第３導体パッド１０９と電気的に接続するための構造であり、配線層１０３ｂの上方に配置されている。図１に示すように、配線層１０５ｂのうち、一部が絶縁層１０２の内部に形成されたビア導体１０７ｂを介して配線層１０３ｂと電気的に接続されているが、他の一部が配線層１０３ｂと電気的に接続されていない。なお、配線層１０３ａ、１０３ｂ、１０５ａ、１０５ｂは、配線層１０１と同様に、無電解めっき層１１１と電解めっき層１１２によってそれぞれ形成されている。
積層体１０の第２主面１２側には、複数の第２導体パッド１１０及び第３導体パッド１０９を含む配線層１１３が形成されている。配線層１１３は、特許請求の範囲に記載の「第２配線層」に相当するものであり、例えば銅めっき層によって形成されている。第２導体パッド１１０は、第２主面１２の中央部１２Ａに位置し、絶縁層１０４に埋め込まれている。そして、第２導体パッド１１０の上表面１１０ａは、外部に露出し、第２主面１２より凹んでいる。図２は図１に示す第２導体パッドの拡大断面図である。図２に示すように、第２導体パッド１１０の上表面１１０ａにおける第２主面１２からの凹み量（すなわち、上表面１１０ａから第２主面１２までの距離）をＤとしたときに、０＜Ｄ＜１０μｍであることが好ましい。このようにすれば、ファインピッチの第２導体パッド１１０においても、半田バンプが形成される際に、半田バンプ間のショート発生を抑制することができ、実装信頼性を向上することができる。
一方、第３導体パッド１０９は、左右両側から第２導体パッド１１０を挟むように、第２主面１２の外縁部１２Ｂに位置している。第３導体パッド１０９は、絶縁層１０４に埋め込まれ、その上表面が段差を有するように形成されている。また、その上表面の周縁部は、第２導体パッド１１０の上表面１１０ａと同様に、第２主面１２より凹んでいる。
図３は第２導体パッド及び第３導体パッドの配置位置を示す部分平面図であり、図３中のＸ−Ｘ線に沿う断面図は図１である。図３に示すように、第２導体パッド１１０は、所定のピッチＰ１で第２主面１２の中央部１２Ａに配列されている。第３導体パッド１０９は、所定のピッチＰ２で第２主面１２の外縁部１２Ｂに配列されている。第２導体パッド１１０間のピッチＰ１は、第３導体パッド１０９間のピッチＰ２よりも小さく、第３導体パッド１０９間のピッチＰ２は導体ポスト３０間のピッチと同じである。ここでのピッチとは、隣接するパッド又は隣接する導体ポストの中心の距離を意味している。
第２導体パッド１１０は、電子部品と接続するための構造であり、絶縁層１０４の内部に形成されたビア導体１０８ａを介して配線層１０５ａと電気的に接続されている。第３導体パッド１０９は、銅箔４０及び導体ポスト３０と共に、他の配線板と接続するための構造をなしている。この第３導体パッド１０９は、絶縁層１０４の内部に形成されたビア導体１０８ｂを介して配線層１０５ｂと電気的に接続されている。
ビア導体１０６ａ、１０６ｂ、１０７ａ、１０７ｂ、１０８ａ、１０８ｂは、それぞれ円錐台形状を呈し、第１主面１１から第２主面１２に向かって縮径されている。また、これらのビア導体１０６ａ，１０６ｂ，１０７ａ，１０７ｂ，１０８ａ，１０８ｂは、無電解めっき層１１１と電解めっき層１１２によって形成されている。
図１に示すように、第２導体パッド１１０と電気的に接続されるビア導体１０６ａ、１０７ａ、１０８ａの一部は、絶縁層１００、１０２、１０４の積層方向に沿って直線状に積み重ねられてスタック構造をなし、他の一部は積層方向に沿って位置をずらしながら積み重ねてオフセット構造をなしている。一方、第３導体パッド１０９と電気的に接続されるビア導体１０６ｂ、１０７ｂ、１０８ｂの一部は、積層方向に沿って直線状に積み重ねられてスタック構造をなしている。
第３導体パッド１０９の上には銅箔４０が形成され、銅箔４０の上には円柱状の導体ポスト３０が立設されている。導体ポスト３０は、例えば銅めっき層によって形成されている。導体ポスト３０の高さ（すなわち、銅箔４０の上表面から導体ポスト３０の頂面３０ａまでの距離）をｈとしたときに、５０μｍ＜ｈ＜２００μｍであることが好ましい。また、導体ポスト３０の直径は、第３導体パッド１０９の直径よりも小さく、８０〜１５０μｍであることが好ましい。
ベース板２０は、金属板やプリプレグ材のような一定の強度を有する材料によって形成され、接着層２１を介して積層体１０の第１主面１１に貼り付けられている。ベース板２０及び接着層２１には、第１導体パッド１０１ａを露出するための開口部２０ａと、第１導体パッド１０１ｂを露出させるための開口部２０ｂが複数形成されている。
このように構成されたプリント配線板１では、積層体１０の第２主面１２側に導体ポスト３０が立設され、この導体ポスト３０を介して他の配線板と電気的に接続することができる。そして、導体ポスト３０は、従来の半田ボールのように溶融時に横方向に膨らむことがないので、隣接する導体ポスト３０間の電気的な短絡を防止しつつ、導体ポスト３０間の間隔を小さくことができる。従って、プリント配線板１の配線の微細化を図り易くなる。
加えて、第２導体パッド１１０の上表面１１０ａが外部に露出し、積層体１０の第２主面１２よりも凹んでいるので、第２主面１２はソルダーレジスト層のような役割を果たし、第２導体パッド１１０の上表面１１０ａを保護することができる。また、上表面１１０ａが第２主面１２より凹むことで、上表面１１０ａと第２主面１２との間に段差が形成される。そして、第２導体パッド１１０の上表面１１０ａに半田バンプを形成する際に、この段差は半田バンプの周囲への流れを制限し、隣接する半田バンプ間に電気的な短絡の発生を防止することができる。
更に、導体ポスト３０とビア導体１０８ｂとの間に第３導体パッド１０９及び銅箔４０が介在されており、しかも、導体ポスト３０の直径が第３導体パッド１０９の直径より小さいので、導体ポスト３０の荷重が銅箔４０及び第３導体パッド１０９によって分散される。このため、ビア導体１０８ｂへの応力を緩和することができるので、応力集中に起因するビア導体１０８ｂのクラックの発生を抑制することができ、接続信頼性を高める効果を期待できる。
また、積層体１０の第１主面１１に接着層２１を介してベース板２０が貼り付けられているので、このベース板２０は、プリント配線板１の強度を高めることができ、反りの発生を抑制することができる。その結果、反りの有するプリント配線板と比べて、プリント配線板１の導通検査を容易に実施することができると共に、導通検査の精度を高める効果を奏する。更に、ベース板２０及び接着層２１には第１導体パッド１０１ａ，１０１ｂを露出するための開口部２０ａ，２０ｂが形成されているので、プリント配線板１の反り発生を防止しつつ、これらの開口部２０ａ，２０ｂを通して導通検査を容易に実施することができる。
なお、導体ポスト３０と第１導体パッド１０１ｂとの間の導通検査を行う際には、例えば導通検査用メータの一方の端子を導体ポスト３０の頂面３０ａに接触させ、他方の端子を開口部２０ｂに差し込んで第１導体パッド１０１ｂに接触させて、これらの間の抵抗値を測定する。一方、第２導体パッド１１０と第１導体パッド１０１ａとの間の導通検査を行う際には、導通検査用メータの一方の端子を第２導体パッド１１０の上表面１１０ａに接触させ、他方の端子を開口部２０ａに差し込んで第１導体パッド１０１ａに接触させて、これらの間の抵抗値を測定する。
＜プリント配線板１の製造方法＞
以下、図４Ａ〜図５Ｈを参照しプリント配線板１の製造方法を説明する。以下に述べる各工程は、製造に用いられる第１ベース板６０、第２ベース板２０（すなわち、上述のベース板２０）及び第３ベース板２２の上下両側にそれぞれ実施されている。また、図４Ｅ及び図５Ａにおいては、上側部分のみに符号を付しているが、下側部分の符号は上側部分と同じである。図５Ｂ〜図５Ｆにおいては、図面を見やすくするために、第３ベース板２２の上側のみを示す。
＜第１工程＞
まず、第１ベース板６０を用意する。第１ベース板６０は、例えば、ガラス入りのプリプレグ材からなっている。次に、第１ベース板６０の両側に、キャリア銅箔６２付きの銅箔４０を貼り付ける（図４Ａ参照）。なお、図示しないが、キャリア銅箔６２と銅箔４０との間には、剥離層が塗布されている。
＜第２工程＞
次に、銅箔４０の所定の場所に、第２導体パッド１１０及び第３導体パッド１０９をそれぞれ複数含む配線層１１３を形成する（図４Ｂ参照）。具体的には、まず、銅箔４０の上に感光性レジスト層を塗布し、その後に露光現像処理を行うことにより、該感光性レジスト層の中央部及び外縁部に複数の開口部を有するレジストパターンを形成する。続いて、銅箔４０を給電層として電解銅めっきを施すことで、中央部の開口部に第２導体パッド１１０、外縁部の開口部に第３導体パッド１０９を形成する。その後、例えばモノエタノールアミンを含む溶液でレジストパターンを除去する。これによって、銅箔４０の上には、第２導体パッド１１０及び第３導体パッド１０９を含む配線層１１３のみが残される。
＜第３工程＞
次に、配線層１１３及び銅箔４０の上に層間樹脂フィルム（味の素ファインテクノ（株）製、ＡＢＦシリーズ商品）を昇温しながら真空圧着ラミネートすることにより、絶縁層１０４を積層する。続いて、レーザ照射で絶縁層１０４の内部に、第２導体パッド１１０を露出させるビアホール１０４ａ、第３導体パッド１０９を露出させるビアホール１０４ｂを複数形成する。形成されるビアホール１０４ａ,１０４ｂは、それぞれ円錐台形状を呈し、その直径が第１ベース板６０から離れる方向に沿って拡がっている（図４Ｃ参照）。
次に、セミアディティブ法（Semi Additive Process：SAP）でビアホール１０４ａ,１０４ｂの内部にビア導体１０８ａ,１０８ｂを形成すると共に、絶縁層１０４の上に配線層１０５ａ、１０５ｂを形成する（図４Ｄ参照）。具体的には、まず、絶縁層１０４の上表面ならびにビアホール１０４ａ,１０４ｂの内壁面及び底面にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、厚さ０．１〜５μｍの範囲で無電解めっき層１１１を形成する。続いて、無電解めっき層１１１の上に感光性レジスト層を積層し、露光現像処理でレジストパターンを形成する。
次に、無電解めっき層１１１を給電層として電解めっきを施すことにより、電解めっき層１１２を形成する。その後、レジストパターンを除去し、更にレジストパターンの除去によって露出された無電解めっき層１１１をエッチング処理で除去する。そして、絶縁層１０４の上表面に残された無電解めっき層１１１及び電解めっき層１１２は、配線層１０５ａ、１０５ｂを形成する。一方、ビアホール１０４ａ,１０４ｂの内部に充填された無電解めっき層１１１及び電解めっき層１１２は、ビア導体１０８ａ,１０８ｂを形成する。
次に、上述の方法を繰り返して行うことにより、積層体１０を形成する。ここでは、絶縁層１０４の下表面が積層体１０の第２主面１２、絶縁層１００の上表面が積層体１０の第１主面１１を構成する。そして、第１主面１１及び第２主面１２のうち、第２主面１２は銅箔４０側に向いている（すなわち、銅箔４０に最も近い）。
＜第４工程＞
続いて、上述の方法で絶縁層１００の内部にビア導体１０６ａ,１０６ｂを形成すると共に、絶縁層１００の上表面（すなわち、積層体１０の第１主面１１）の上に複数の第１導体パッド１０１ａ，１０１ｂを含む配線層１０１を形成する（図４Ｅ参照）。
＜第５工程＞
次に、図４Ｅの矢印Ｆに沿って第１ベース板６０に形成された積層体１０の外周を切断することで、第１ベース板６０及びキャリア銅箔６２を剥離させる。その剥離によって、銅箔４０が露出する。
＜第６工程＞
次に、接着層２１が形成された第２ベース板２０を用意する。第２ベース板２０には、例えば、金属板やプリプレグ材のような一定の強度を有する材料が用いられる。続いて、この第２ベース板２０を積層体１０の第１主面１１に貼り付ける状態で該第１主面１１上に形成された第１導体パッド１０１ａ，１０１ｂを露出させるように、第２ベース板２０及び接着層２１に開口部２０ａ,２０ｂを事前に形成する（図４Ｆ参照）。なお、図４Ｆに示す第２ベース板２０及び接着層２１が開口部２０ａ，２０ｂによって分断されるように見えるが、実際には繋がっている状態である。また、開口部２０ａ，２０ｂの開口サイズは、第１導体パッド１０１ａ，１０１ｂのサイズに応じて調整することが可能である。
＜第７工程＞
次に、接着層２１を介して第２ベース板２０を積層体１０の第１主面１１に貼り付ける。そして、第２ベース板２０が第１主面１１に貼り付けられた状態では、第１導体パッド１０１ａは第２ベース板２０及び接着層２１に形成された開口部２０ａから露出し、一方、第１導体パッド１０１ｂは開口部２０ｂから露出する。
続いて、両面に接着層２３が形成された第３ベース板２２を用意する。第３ベース板２２には、第２ベース板２０と同様に、金属板やプリプレグ材のような一定の強度を有する材料が用いられる。次に、積層体１０の第１主面１１に貼り付けられた状態の第２ベース板２０を、接着層２３を介して第３ベース板２２に固定させる。このとき、銅箔４０は、第３ベース板２２から最も離れる側に位置することになる（図５Ａ参照）。
＜第８工程＞
次に、銅箔４０上であって第３導体パッド１０９に接する位置に導体ポスト３０を形成する。具体的には、まず、銅箔４０の上に感光性レジスト層４１を塗布する。その後、感光性レジスト層４１の第３導体パッド１０９に接する位置に、露光現像処理で開口部４１ａを形成する（図５Ｂ参照）。このとき、形成される開口部４１ａの直径を、第３導体パッド１０９の直径より小さくする。続いて、銅箔４０を給電層として電解銅めっきを施すことにより、開口部４１ａの内部に導体ポスト３０を形成する。その後、導体ポスト３０を研磨することにより、導体ポスト３０の高さを調整する（図５Ｃ参照）。
＜第９工程＞
次に、例えばモノエタノールアミンを含む溶液を用いて、残った感光性レジスト層４１を除去する（図５Ｄ参照）。その後、露出された銅箔４０のうち、導体ポスト３０に接する部分以外を選択エッチングで除去する（図５Ｅ参照）。ここで、導体ポスト３０に接する部分とは、平面視で銅箔４０の導体ポスト３０と重なる部分である。
＜第１０工程＞
次に、上記第９工程の継続エッチング処理で第２導体パッド１１０の上表面１１０ａと、第３導体パッド１０９の外部に露出した上表面とを第２主面１２より凹ませる（図５Ｆ）。このとき、第２導体パッド１１０の上表面１１０ａにおける第２主面１２からの凹み量Ｄを、０＜Ｄ＜１０μｍの関係に満たすように、エッチング処理を制御する。続いて、接着層２３を除去することにより、第３ベース板２２を取り外す。以上により、プリント配線板１が作製される。
次に、上述したように、導体ポスト３０と第１導体パッド１０１ｂとの間の導通検査、第２導体パッド１１０と第１導体パッド１０１ａとの間の導通検査をそれぞれ行う。続いて、導通検査に合格したプリント配線板１に対し、半田バンプ５３を介して電子部品５１の端子５２と第２導体パッド１１０とを電気的に接続させることにより、該電子部品５１を第２導体パッド１１０と実装させる（図５Ｇ参照）。次に、実装された電子部品５１及び導体ポスト３０を封止樹脂層５４で封止する。具体的には、電子部品５１、半田バンプ５３、銅箔４０及び導体ポスト３０等を覆うように積層体１０の第２主面１２にモールド樹脂を塗布し、封止樹脂層５４を形成する（図５Ｈ参照）。
封止樹脂層５４の形成時に、その上表面５４ａを導体ポスト３０の頂面３０ａと同一平面上に揃えるように封止樹脂層５４を形成すれば良い。或いは、導体ポスト３０の頂面３０ａを覆うまでに封止樹脂層５４を形成し、その後、封止樹脂層５４の上表面５４ａと導体ポスト３０の頂面３０ａとを同一平面上に揃えるように、封止樹脂層５４と導体ポスト３０とを研磨しても良い。
＜第１１工程＞
次に、接着層２１を除去することにより、第２ベース板２０を取り外す。
上述の製造方法では、製造の段階に合わせて一定の強度を有する第１ベース板６０、第２ベース板２０及び第３ベース板２２を用いるので、材料の熱膨張係数の違い等による反りの発生を抑制することができる。また、第２ベース板２０に第１導体パッド１０１ａ，１０１ｂを露出するための開口部２０ａ，２０ｂが形成されているので、プリント配線板１の反り発生を防止しつつ、第２ベース板２０の貼り付けによる導通検査への影響を低減することができる。更に、電子部品５１の実装及び封止樹脂層５４の形成の際に、ベース板２０を積層体１０の第１主面１１に貼り付けた状態で行うので、反りの発生を抑制でき、実装性を向上する効果も期待できる。
＜第２実施形態＞
図６は第２実施形態に係るプリント配線板を示す概略断面図である。本実施形態に係るプリント配線板２と第１実施形態との相違点は、第２導体パッド１１０及び第３導体パッド１０９の一部が電気的に接続されることである。
図６に示すように、第２主面１２側に配置された複数の第２導体パッド１１０及び第３導体パッド１０９のうち、右側で隣接する第２導体パッド１１０と第３導体パッド１０９は、これらの間に形成された配線層１１３の一部である配線層１１４によって互いに電気的に接続されている。本実施形態に係るプリント配線板２は、第１実施形態と同様な効果を得られるほか、第２導体パッド１１０及び第３導体パッド１０９の一部が電気的に接続されるので、信号遅延を抑制しつつ、ノイズを低減する効果を更に奏する。
＜第３実施形態＞
図７は第３実施形態に係るプリント配線板を示す概略断面図である。本実施形態に係るプリント配線板３と第１実施形態との相違点は、ベース板２０を有しないことである。本実施形態に係るプリント配線板３は、例えば上述の第１０工程に示すようにプリント配線板１を作製した後に、電子部品５１の実装及び封止樹脂層５４の形成を行わずに、接着層２１及びベース板２０を除去することにより作製される。
＜第４実施形態＞
図８は第４実施形態に係るプリント配線板を示す概略断面図である。本実施形態に係るプリント配線板４と第３実施形態との相違点は、積層体１０が絶縁層１０４を一層のみ有することである。この場合には、絶縁層１０４の下表面は積層体１０の第１主面１１、その上表面は第２主面１２を構成する。配線層１０５ａ、１０５ｂは、特許請求の範囲に記載の「第１導体パッド」に相当するものになる。
以下、図９及び図１０を参照して、第３実施形態のプリント配線板３を用いたＰＯＰ構造の半導体パッケージを説明する。
図９に示す例では、積層体１０の第２主面１２側に電子部品５１が実装されている。電子部品５１の端子５２は、半田バンプ５３を介して第２導体パッド１１０と電気的に接続されている。更に、積層体１０の第２主面１２の上には、封止樹脂層５４が設けられている。そして、電子部品５１、半田バンプ５３及び銅箔４０は、封止樹脂層５４の内部に封止されている。一方、導体ポスト３０は、頂面３０ａを除き封止樹脂層５４によって封止されている。頂面３０ａは、封止樹脂層５４の上表面５４ａと同一平面上に位置し、外部に露出している。
このように構成された半導体パッケージ５では、導体ポスト３０及び電子部品５１等は、封止樹脂層５４によって保護されるので、振動や衝撃等から守られる。また、導体ポスト３０の頂面３０ａが封止樹脂層５４の上表面５４ａと同一平面上に位置し外部に露出するので、導体ポスト３０と他の配線板との実装を容易に行える。なお、半導体パッケージ５は、例えば上述の図５Ｇ、図５Ｈに示す方法で作製し後に第２ベース板２０を取り外すことによって、作製される。
図１０に示す例では、積層体１０の第２主面１２に電子部品５１が実装され、電子部品５１、半田バンプ５３、銅箔４０及び導体ポスト３０は、封止樹脂層５５の内部に封止されている。封止樹脂層５５には、導体ポスト３０の頂面３０ａと側面の一部とを露出させる開口部５５ｂが形成されている。
このように構成された半導体パッケージ６では、導体ポスト３０と第２導体パッドに実装された電子部品５１とが封止樹脂層５５によって封止されるので、導体ポスト３０及び電子部品５１は封止樹脂層５５に保護され、外部の衝撃等から守られる。また、導体ポスト３０の頂面３０ａも外部に露出しているので、封止樹脂層５５に保護されると共に、導体ポスト３０と他の配線板との実装を容易に行える。
なお、半導体パッケージ６は、例えば以下の方法で作製される。すなわち、まず、半田バンプ５３を介して電子部品５１を第２導体パッド１１０と実装させる。次に、電子部品５１及び導体ポスト３０等を封止樹脂層５５で封止した後に、レーザ加工で開口部５５ｂを形成し、導体ポスト３３の先端と側面の一部とを外部に露出させる。最後に第２ベース板２０を取り外す。
以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、上述したプリント配線板１の製造方法では、接着層２１及び第２ベース板２０に第１導体パッド１０１ａ,１０１ｂを露出させる開口部２０ａ,２０ｂを形成した後に、該第２ベース板２０を積層体１０に貼り付けることについて説明したが、開口部を形成せずに第２ベース板を積層体１０に貼り付けて、導通検査前にレーザ加工でこれらの開口部を形成しても良い。
１，２，３，４ プリント配線板
５，６ 半導体パッケージ
１０ 積層体
１１ 第１主面
１２ 第２主面
１２Ａ 中央部
１２Ｂ 外縁部
２０ ベース板（第２ベース板）
２０ａ，２０ｂ 開口部
２１ 接着層
３０ 導体ポスト
４０ 銅箔
５１ 電子部品
６０ 第１ベース板
６２ キャリア銅箔
１００ 絶縁層
１０１ 配線層（第１配線層）
１０１ａ，１０１ｂ 第１導体パッド
１０２ 絶縁層
１０３ａ，１０３ｂ，１０５ａ，１０５ｂ 配線層
１０４ 絶縁層
１０６ａ，１０６ｂ，１０７ａ，１０７ｂ，１０８ａ，１０８ｂ ビア導体
１０９ 第３導体パッド
１１０ 第２導体パッド
１１０ａ 上表面
１１３ 配線層（第２配線層）
１１４ 配線層

Claims (12)

  1. プリント配線板であって、
    第１主面と該第１主面とは反対側の第２主面とを有する積層体と、
    前記積層体の前記第１主面上に形成され、複数の第１導体パッドを含む第１配線層と、
    前記積層体の前記第２主面側に形成され、電子部品と接続するための第２導体パッド及び他の配線板と接続するための第３導体パッドをそれぞれ複数含む第２配線層と、
    前記積層体の内部に形成されると共に、前記第１主面から前記第２主面に向かって縮径される複数のビア導体と、
    前記第３導体パッドの上に形成された金属箔と、
    前記金属箔の上に形成され、めっき層からなる導体ポストと、
    を備え、
    前記第２導体パッドは、前記第２主面の中央部に位置すると共に、前記積層体に埋め込まれ、
    前記第３導体パッドは、前記第２主面の外縁部に位置すると共に、前記積層体に埋め込まれ、
    前記第２導体パッドの上表面は、外部に露出し、前記第２主面よりも凹んでいる。
  2. 請求項１に記載のプリント配線板において、
    前記第２導体パッド及び前記第３導体パッドの一部は、前記第２配線層を介して互いに電気的に接続されている。
  3. 請求項１又は２に記載のプリント配線板において、
    前記積層体の前記第１主面には、接着層を介してベース板が貼り付けられ、
    前記ベース板及び前記接着層には、前記第１導体パッドを露出させるための開口部が複数形成されている。
  4. 請求項１〜３のいずれか一項に記載のプリント配線板において、
    前記第２導体パッドの上表面における前記第２主面からの凹み量をＤとしたときに、０＜Ｄ＜１０μｍである。
  5. 請求項１〜４のいずれか一項に記載のプリント配線板において、
    前記第２導体パッド間のピッチは、前記第３導体パッド間のピッチよりも小さく、且つ、前記第３導体パッド間のピッチは前記導体ポスト間のピッチと同じである。
  6. 請求項１〜５のいずれか一項に記載のプリント配線板において、
    前記導体ポストの高さをｈとしたときに、５０μｍ＜ｈ＜２００μｍである。
  7. 請求項１〜６のいずれか一項に記載のプリント配線板において、
    前記導体ポストの直径は、前記第３導体パッドの直径よりも小さい。
  8. 請求項１〜７のいずれか一項に記載のプリント配線板において、
    前記積層体は、絶縁層を一層のみ有する。
  9. 第１ベース板にキャリア銅箔付きの金属箔を貼り付ける第１工程と、
    前記金属箔の中央部に電子部品と接続するための第２導体パッド、該金属箔の外縁部に他の配線板と接続するための第３導体パッドをそれぞれ複数形成するように、該第２導体パッド及び該第３導体パッドを含む第２配線層を形成する第２工程と、
    前記第２配線層及び前記金属箔の上に、第１主面と該第１主面とは反対側の第２主面とを有する積層体を、前記第２主面が前記金属箔側に向くように形成する第３工程と、
    前記積層体の前記第１主面上に、複数の第１導体パッドを含む第１配線層を形成する第４工程と、
    前記第１ベース板及び前記キャリア銅箔を剥離させることで前記金属箔を露出させる第５工程と、
    接着層が形成された第２ベース板を用意し、該第２ベース板を前記積層体の前記第１主面に貼り付ける状態で該第１主面上に形成された前記第１導体パッドを露出させるように、前記第２ベース板及び前記接着層に開口部を事前に形成する第６工程と、
    前記接着層を介して前記積層体の前記第１主面に前記第２ベース板を貼り付ける第７工程と、
    前記金属箔上であって前記第３導体パッドに接する位置に、導体ポストを形成する第８工程と、
    前記金属箔のうち、前記導体ポストに接する部分以外を除去する第９工程と、
    を含むプリント配線板の製造方法。
  10. 請求項９に記載のプリント配線板の製造方法において、
    前記第９工程の後に、エッチング処理で前記第２導体パッドの上表面を前記積層体の前記第２主面より凹ませる第１０工程を含む。
  11. 請求項１０に記載のプリント配線板の製造方法において、
    前記第１０工程は、前記第２導体パッドの上表面を凹ませた後に、バンプを介して電子部品を前記第２導体パッドと実装させ、実装された電子部品及び導体ポストを封止樹脂層で封止することを更に含む。
  12. 請求項１０又は１１に記載のプリント配線板の製造方法において、
    前記第１０工程の後に、前記第２ベース板を取り外す第１１工程を更に含む。
JP2015212829A 2015-10-29 2015-10-29 プリント配線板及びその製造方法 Pending JP2017084997A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015212829A JP2017084997A (ja) 2015-10-29 2015-10-29 プリント配線板及びその製造方法
US15/339,057 US10674604B2 (en) 2015-10-29 2016-10-31 Printed wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015212829A JP2017084997A (ja) 2015-10-29 2015-10-29 プリント配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017084997A true JP2017084997A (ja) 2017-05-18

Family

ID=58635275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015212829A Pending JP2017084997A (ja) 2015-10-29 2015-10-29 プリント配線板及びその製造方法

Country Status (2)

Country Link
US (1) US10674604B2 (ja)
JP (1) JP2017084997A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10080290B2 (en) * 2015-11-17 2018-09-18 Intel Corporation Stretchable embedded electronic package
JP2018006386A (ja) * 2016-06-27 2018-01-11 イビデン株式会社 配線板の製造方法
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
US10256198B2 (en) * 2017-03-23 2019-04-09 Intel Corporation Warpage control for microelectronics packages
US11769719B2 (en) * 2018-06-25 2023-09-26 Intel Corporation Dual trace thickness for single layer routing
KR20200070773A (ko) * 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
KR20200142730A (ko) * 2019-06-13 2020-12-23 삼성전기주식회사 인쇄회로기판

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5356876B2 (ja) * 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
US8604602B2 (en) 2009-05-15 2013-12-10 Stats Chippac Ltd. Integrated circuit packaging system with reinforced encapsulant having embedded interconnect and method of manufacture thereof
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5649490B2 (ja) * 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
JP2018032657A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法

Also Published As

Publication number Publication date
US10674604B2 (en) 2020-06-02
US20170127517A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
JP6394136B2 (ja) パッケージ基板およびその製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
JP2005310946A (ja) 半導体装置
JP2008300507A (ja) 配線基板とその製造方法
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TW200938020A (en) Part built-in wiring board, and manufacturing method for the part built-in wiring board
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
US20130215586A1 (en) Wiring substrate
JP2015012237A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US10874018B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
TWI506758B (zh) 層疊封裝結構及其製作方法
JP2016076534A (ja) 金属ポスト付きプリント配線板およびその製造方法
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法