JP2006303981A - 歪み補償装置、方法、プログラムおよび前記歪み補償装置を備えたiq変調器 - Google Patents
歪み補償装置、方法、プログラムおよび前記歪み補償装置を備えたiq変調器 Download PDFInfo
- Publication number
- JP2006303981A JP2006303981A JP2005123741A JP2005123741A JP2006303981A JP 2006303981 A JP2006303981 A JP 2006303981A JP 2005123741 A JP2005123741 A JP 2005123741A JP 2005123741 A JP2005123741 A JP 2005123741A JP 2006303981 A JP2006303981 A JP 2006303981A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplier
- output
- input
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
【課題】 アップコンバータの歪みを補償する。
【解決手段】 入力Vpおよびローカル周波数信号(sin(ωLO))が与えられ、A1×Vp+A2×Vp2+A3×Vp3を有する信号およびローカル周波数信号を乗算する乗算器10と、入力Vpに第一調整利得N2を乗じる第一利得調整器22と、入力Vpの二乗に第二調整利得N3を乗じる第二利得調整器32と、前記乗算器の出力から第一利得調整器22および第二利得調整器32の出力を減ずる減算器42と、減算器42の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを備えた歪み補償装置1によれば、乗算器10の二次歪みおよび三次歪みをキャンセルできる。
【選択図】 図1
【解決手段】 入力Vpおよびローカル周波数信号(sin(ωLO))が与えられ、A1×Vp+A2×Vp2+A3×Vp3を有する信号およびローカル周波数信号を乗算する乗算器10と、入力Vpに第一調整利得N2を乗じる第一利得調整器22と、入力Vpの二乗に第二調整利得N3を乗じる第二利得調整器32と、前記乗算器の出力から第一利得調整器22および第二利得調整器32の出力を減ずる減算器42と、減算器42の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを備えた歪み補償装置1によれば、乗算器10の二次歪みおよび三次歪みをキャンセルできる。
【選択図】 図1
Description
本発明は、アップコンバートすることにより得られたRF(Radio Frequency)信号の歪み補償に関する。
従来より、パワーアンプの歪み補償として色々な手法が知られている(例えば、非特許文献1を参照)。例えば、フィードバックにより歪み補償を行う技術(例えば、非特許文献1の「9.5.2 帰還」、非特許文献2を参照)、LINC(Linear Amplification with Nonlinear Components)(例えば、非特許文献1の「9.5.4 LINC」、非特許文献3を参照)が知られている。このように、パワーアンプは周波数変換を行わないため、多くの歪み補償法が知られている。
RFマイクロエレクトロニクス 9.5線形化の手法 p.342−p.350
ヨハンソン、マットソン(M. Johansson and T.Mattsson),「トランスミッタ リニアリゼーション ユージング カルテシアン フィードバック フォア リニア ティーディーエムエー モデュレーション (Transmitter Linearization Using Cartesian Feedback for Linear TDMAModulation)」, Proc. IEEE Veh. TechConf., 1991年5月, p.439-444
コックス、リーク(D. C. Cox and R. P. Leek),「コンポーネント シグナル セパレーション アンド リコンビネーション フォア リニア アンプリフィケーション ウィズ ノンリニア コンポーネンツ(Component Signal Separation and Recombination for LinearAmplification with Nonlinear Components)」, IEEE Transactions on Communications, 1975年11月, Vol. 23, p. 1281-1287
しかしながら、アップコンバータは周波数変換を行うため、アップコンバータの歪み補償法は提案が少ない。
そこで、本発明は、アップコンバータの歪みを補償することを課題とする。
本発明にかかる歪み補償装置は、入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A2×Vp2を有する信号および前記ローカル周波数信号を乗算する乗算器と、前記入力Vpに第一調整利得N2を乗じたものを、前記乗算器の出力から減ずる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを備えるように構成される。
上記のように構成された歪み補償装置によれば、乗算器は、入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A2×Vp2を有する信号および前記ローカル周波数信号を乗算する。減算手段は、前記入力Vpに第一調整利得N2を乗じたものを、前記乗算器の出力から減ずる。非線型利得手段は、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する。
本発明にかかる歪み補償装置は、入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A3×Vp3を有する信号および前記ローカル周波数信号とを乗算する乗算器と、前記入力Vpの二乗に第二調整利得N3を乗じたものを、前記乗算器の出力から減ずる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを備えるように構成される。
上記のように構成された歪み補償装置によれば、乗算器は、入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A3×Vp3を有する信号および前記ローカル周波数信号とを乗算する。減算手段は、前記入力Vpの二乗に第二調整利得N3を乗じたものを、前記乗算器の出力から減ずる。非線型利得手段は、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する。
また、本発明にかかる歪み補償装置は、前記減算手段が、前記入力Vpの三乗に第三調整利得N4を乗じたものおよび前記入力Vpの四乗に第四調整利得N5を乗じたものを、前記乗算器の出力から減じ、前記乗算器が、A1×Vp+A2×Vp2+A3×Vp3+A4×Vp4+A5×Vp5を有する信号および前記ローカル周波数信号を乗算し、前記非線型利得手段が、B1×Vrr+B2×Vrr2+B3×Vrr3+B4×Vrr4+B5×Vrr5を有する信号を出力するようにしてもよい。
本発明にかかるIQ変調器は、前記入力VpがI信号に基づくものである歪み補償装置であるI信号歪み補償装置と、前記入力VpがQ信号に基づくものであり、前記ローカル周波数信号のかわりに前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられる歪み補償装置であるQ信号歪み補償装置と、前記I信号歪み補償装置の出力と前記Q信号歪み補償装置の出力とを加算する加算手段とを備えるように構成される。
本発明にかかる歪み補償装置は、I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I2×Ip2を有する信号および前記ローカル周波数信号を乗算するI乗算器と、Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q2×Qp2を有する信号および前記直交ローカル周波数信号を乗算するQ乗算器と、前記I乗算器および前記Q乗算器の出力を加算するIQ加算器と、前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算器と、前記IQ加算器の出力から、前記二乗加算器の出力の1/2乗に第一調整利得N2を乗じたものを減ずる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを備えるように構成される。
上記のように構成された歪み補償装置によれば、I乗算器は、I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I2×Ip2を有する信号および前記ローカル周波数信号を乗算する。Q乗算器は、Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q2×Qp2を有する信号および前記直交ローカル周波数信号を乗算する。IQ加算器は、前記I乗算器および前記Q乗算器の出力を加算する。二乗加算器は、前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する。減算手段は、前記IQ加算器の出力から、前記二乗加算器の出力の1/2乗に第一調整利得N2を乗じたものを減ずる。非線型利得手段は、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する。
本発明にかかる歪み補償装置は、I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I3×Ip3を有する信号および前記ローカル周波数信号を乗算するI乗算器と、Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q3×Qp3を有する信号および前記直交ローカル周波数信号を乗算するQ乗算器と、前記I乗算器および前記Q乗算器の出力を加算するIQ加算器と、前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算器と、前記IQ加算器の出力から、前記二乗加算器の出力に第二調整利得N3を乗じたものを減ずる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを備えるように構成される。
上記のように構成された歪み補償装置によれば、I乗算器は、I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I3×Ip3を有する信号および前記ローカル周波数信号を乗算する。Q乗算器は、Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q3×Qp3を有する信号および前記直交ローカル周波数信号を乗算する。IQ加算器は、前記I乗算器および前記Q乗算器の出力を加算する。二乗加算器は、前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する。減算手段は、前記IQ加算器の出力から、前記二乗加算器の出力に第二調整利得N3を乗じたものを減ずる。非線型利得手段は、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する。
本発明は、入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A2×Vp2を有する信号および前記ローカル周波数信号を乗算する乗算工程と、前記入力Vpに第一調整利得N2を乗じたものを、前記乗算工程の出力から減ずる減算工程と、前記減算工程の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得工程とを備えるように構成される。
本発明は、入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A3×Vp3を有する信号および前記ローカル周波数信号とを乗算する乗算工程と、前記入力Vpの二乗に第二調整利得N3を乗じたものを、前記乗算工程の出力から減ずる減算工程と、前記減算工程の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得工程とを備えるように構成される。
本発明は、I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I2×Ip2を有する信号および前記ローカル周波数信号を乗算するI乗算工程と、Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q2×Qp2を有する信号および前記直交ローカル周波数信号を乗算するQ乗算工程と、前記I乗算工程および前記Q乗算工程の出力を加算するIQ加算工程と、前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算工程と、前記IQ加算工程の出力から、前記二乗加算工程の出力の1/2乗に第一調整利得N2を乗じたものを減ずる減算工程と、前記減算工程の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得工程とを備えるように構成される。
本発明は、I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I3×Ip3を有する信号および前記ローカル周波数信号を乗算するI乗算工程と、Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q3×Qp3を有する信号および前記直交ローカル周波数信号を乗算するQ乗算工程と、前記I乗算工程および前記Q乗算工程の出力を加算するIQ加算工程と、前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算工程と、前記IQ加算工程の出力から、前記二乗加算工程の出力に第二調整利得N3を乗じたものを減ずる減算工程と、前記減算工程の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得工程とを備えるように構成される。
本発明は、入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A2×Vp2を有する信号および前記ローカル周波数信号とを乗算する乗算器と、前記乗算器の出力から所定の値を減じる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを有する歪み補償装置における歪み補償処理をコンピュータに実行させるためのプログラムであって、前記入力Vpに第一調整利得N2を乗じる第一利得調整処理をコンピュータに実行させるためのプログラムであり、前記第一利得調整処理の処理結果が前記所定の値であるプログラムである。
本発明は、入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A3×Vp3を有する信号および前記ローカル周波数信号とを乗算する乗算器と、前記乗算器の出力から所定の値を減じる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを有する歪み補償装置における歪み補償処理をコンピュータに実行させるためのプログラムであって、前記入力Vpの二乗に第二調整利得N3を乗じる第二利得調整処理をコンピュータに実行させるためのプログラムであり、前記第二利得調整処理の処理結果が前記所定の値であるプログラムである。
本発明は、I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I2×Ip2を有する信号および前記ローカル周波数信号を乗算するI乗算器と、Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q2×Qp2を有する信号および前記直交ローカル周波数信号を乗算するQ乗算器と、前記I乗算器および前記Q乗算器の出力を加算するIQ加算器と、前記IQ加算器の出力から所定の値を減じる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを有する歪み補償装置における歪み補償処理をコンピュータに実行させるためのプログラムであって、前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算処理と、前記二乗加算処理の出力の1/2乗に第一調整利得N2を乗じる第一利得調整処理とをコンピュータに実行させるためのプログラムであり、前記第一利得調整処理の処理結果が前記所定の値であるプログラムである。
本発明は、I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I3×Ip3を有する信号および前記ローカル周波数信号を乗算するI乗算器と、Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q3×Qp3を有する信号および前記直交ローカル周波数信号を乗算するQ乗算器と、前記I乗算器および前記Q乗算器の出力を加算するIQ加算器と、前記IQ加算器の出力から所定の値を減じる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを有する歪み補償装置における歪み補償処理をコンピュータに実行させるためのプログラムであって、前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算処理と、前記二乗加算処理の出力に第二調整利得N3を乗じる第二利得調整処理とをコンピュータに実行させるためのプログラムであり、前記第二利得調整処理の処理結果が前記所定の値であるプログラムである。
以下、本発明の実施形態を図面を参照しながら説明する。
第一の実施形態
図1は、本発明の第一の実施形態にかかる歪み補償装置1の構成を示すブロック図である。歪み補償装置1は、乗算器10、前段利得調整器12、第一利得調整器22、二乗器31、第二利得調整器32、減算器42、非線型アンプ(非線型利得手段)44を備える。歪み補償装置1は、ベースバンド信号VinをRF信号Voutにアップコンバートする装置である。アップコンバートするために乗算器10を使用するが、その際、歪みが生じる。歪み補償装置1は、この歪みを補償する。
図1は、本発明の第一の実施形態にかかる歪み補償装置1の構成を示すブロック図である。歪み補償装置1は、乗算器10、前段利得調整器12、第一利得調整器22、二乗器31、第二利得調整器32、減算器42、非線型アンプ(非線型利得手段)44を備える。歪み補償装置1は、ベースバンド信号VinをRF信号Voutにアップコンバートする装置である。アップコンバートするために乗算器10を使用するが、その際、歪みが生じる。歪み補償装置1は、この歪みを補償する。
乗算器10には、入力Vp(前段利得調整器12から与えられる)およびローカル周波数信号(sin(ωLO))が与えられる。乗算器10は、A0+A1×Vp+A2×Vp 2+A3×Vp 3およびローカル周波数信号を乗算する。すなわち、下記の式のVrを出力する。Vrを参照すると明らかなように、乗算器10の出力には歪みが付加されている(歪みがなければ、A0、A2およびA3の項は無い)。
図2は、乗算器10をモデル化した回路構成を示す図である。乗算器10は、アンプ10a、理想乗算器10bを有するといったようにモデル化できる。アンプ10aは入力Vpを受けて増幅する(ゲインA1)。しかし、オフセット(A0)、二次歪み(A2)、三次歪み(A3)が発生してしまう。よって、アンプ10aはA0+A1×Vp+A2×Vp 2+A3×Vp 3を出力する。理想乗算器10bは、アンプ10aの出力に、ローカル周波数信号(sin(ωLO))を乗じて出力する。理想乗算器10bは、特に歪みを生じない。このようにして、出力に歪みが付加される乗算器10をモデル化できる。
前段利得調整器12は、ベースバンド信号Vinに前段利得Pを乗じた信号Vpを出力する。すなわち、前段利得調整器12の出力Vpは下記の式のように表される。
第二利得調整器32は、二乗器31の出力を受け、第二調整利得N3を乗じた信号VN3を出力する。すなわち、信号VN3は下記の式のように表される。
非線型アンプ(非線型利得手段)44は、減算器42の出力Vrrを受け、RF信号Voutを出力する。RF信号Voutは下記の式のように表される。
次に、第一の実施形態の動作を説明する。
まず、ベースバンド信号Vinが前段利得調整器12に与えられる。すると、ベースバンド信号Vinに前段利得Pが乗じられ、信号Vpが出力される。信号Vpは、乗算器10、第一利得調整器22および二乗器31に与えられる。
乗算器10には、信号Vpおよびローカル周波数信号(sin(ωLO))が与えられる。乗算器10は、A0+A1×Vp+A2×Vp 2+A3×Vp 3およびローカル周波数信号を乗算する。乗算器10の出力Vrは減算器42に与えられる。
第一利得調整器22は、信号Vpを受け、第一調整利得N2を乗じた信号VN2を出力する。信号VN2は減算器42に与えられる。
二乗器31は、信号Vpを受け、二乗して出力する。二乗器31の出力は、第二利得調整器32に与えられ、第二調整利得N3を乗じた信号VN3が出力される。信号VN3は減算器42に与えられる。
減算器42は、乗算器10の出力Vrから、第一利得調整器22の出力VN2および第二利得調整器32の出力VN3を減じた信号Vrrを出力する。
非線型アンプ(非線型利得手段)44は、減算器42の出力Vrrを受け、RF信号Voutを出力する。RF信号Voutは上記に示した通りであるが、ゲインB1だけではなく、二次歪み(B2)を有するものである。
ここで、第一調整利得N2を適宜設定すると乗算器10の二次歪み(A2)がキャンセルできる。しかも、第二調整利得N3を適宜設定すると乗算器10の三次歪み(A3)がキャンセルできる。すなわち、乗算器10の歪みの補償が可能である。そこで、下記に、二次歪みの補償および三次歪みの補償について説明する。
(1)二次歪みの補償について
まず、第二調整利得N3を0として、二次歪みを求める。二次歪みの周波数は、ωLO±2ωaである。そこで、sin(ωLO±2ωa)の係数を求めれば、二次歪みとなる。
(1)二次歪みの補償について
まず、第二調整利得N3を0として、二次歪みを求める。二次歪みの周波数は、ωLO±2ωaである。そこで、sin(ωLO±2ωa)の係数を求めれば、二次歪みとなる。
求め方は、まず、上記の式をVout
= f(Vin)の形にする。f(Vin)にはsinとcosとの乗算の項が含まれているので、sinとcosとの加算の形式に変換する。これにより、sin(ωLO±2ωa)の項が出てくるので、その係数を求めることができる。ただし、極端に非線型なときは考えないものとし、Pの乗数が多いものは削除する。
= f(Vin)の形にする。f(Vin)にはsinとcosとの乗算の項が含まれているので、sinとcosとの加算の形式に変換する。これにより、sin(ωLO±2ωa)の項が出てくるので、その係数を求めることができる。ただし、極端に非線型なときは考えないものとし、Pの乗数が多いものは削除する。
すると、二次歪みは、下記の式のように表される。
また、二次歪みの第二項は、下記の式のように表される。
すなわち、歪み補償装置1の二次歪みは、(乗算器10の二次歪み)+(非線型アンプ44の二次歪み)であることがわかる。sin(ωLO±2ωa)の係数を0にすれば、歪み補償装置1の二次歪みが0になる。よって、第一調整利得N2を、下記の式のようにすれば、歪み補償装置1の二次歪みが0になる。
なお、上記の式を用いて第一調整利得N2を求め、第一利得調整器22の利得を、求めた第一調整利得N2にあわせるようにすることが考えられる。しかし、第一調整利得N2を求めなくても、第一利得調整器22の利得を歪み補償装置1の歪みが最小になるように調整していくようにしてもよい。
(2)三次歪みの補償について
まず、第一調整利得N2を0として、三次歪みを求める。三次歪みの周波数は、ωLO±3ωaである。そこで、cos(ωLO±3ωa)の係数を求めれば、三次歪みとなる。
(2)三次歪みの補償について
まず、第一調整利得N2を0として、三次歪みを求める。三次歪みの周波数は、ωLO±3ωaである。そこで、cos(ωLO±3ωa)の係数を求めれば、三次歪みとなる。
求め方は、まず、上記の式をVout
= f(Vin)の形にする。f(Vin)にはsinとcosとの乗算の項が含まれているので、sinとcosとの加算の形式に変換する。これにより、cos(ωLO±3ωa)の項が出てくるので、その係数を求めることができる。ただし、極端に非線型なときは考えないものとし、Pの乗数が多いものは削除する。
= f(Vin)の形にする。f(Vin)にはsinとcosとの乗算の項が含まれているので、sinとcosとの加算の形式に変換する。これにより、cos(ωLO±3ωa)の項が出てくるので、その係数を求めることができる。ただし、極端に非線型なときは考えないものとし、Pの乗数が多いものは削除する。
すると、三次歪みは、下記の式のように表される。
また、三次歪みの第二項は、下記の式のように表される。
また、三次歪みの第三項は、下記の式のように表される。
すなわち、歪み補償装置1の三次歪みは、(乗算器10の三次歪み)+(非線型アンプ44の三次歪み)+(非線型アンプ44の二次歪み)であることがわかる。cos(ωLO±3ωa)の係数を0にすれば、歪み補償装置1の三次歪みが0になる。よって、第二調整利得N3を、下記の式のようにすれば、歪み補償装置1の三次歪みが0になる。
なお、上記の式を用いて第二調整利得N3を求め、第二利得調整器32の利得を、求めた第二調整利得N3にあわせるようにすることが考えられる。しかし、第二調整利得N3を求めなくても、第二利得調整器32の利得を歪み補償装置1の歪みが最小になるように調整していくようにしてもよい。
より詳細には、(工程a)第一利得調整器22の利得を歪み補償装置1の歪みが最小になるように調整していく(第二利得調整器32の利得は変化させない)、(工程b)第二利得調整器32の利得を歪み補償装置1の歪みが最小になるように調整していく(第一利得調整器22の利得は変化させない)、(工程c)工程aを行う、(工程d)工程bを行う、…を、繰り返すようにしてもよい。歪み補償装置1の歪みが許容範囲におさまるまで繰り返してもよいし、これ以上繰り返しても歪みが小さくならないようになるまで繰り返してもよい。
第一の実施形態によれば、アップコンバータとして機能する歪み補償装置1の二次歪みを、第一調整利得N2を適宜設定することにより補償できる。しかも、歪み補償装置1の三次歪みを、第二調整利得N3を適宜設定することにより補償できる。
なお、歪み補償装置1の二次歪みおよび三次歪みを、非線型アンプ44の二次歪みにより補償することは、非線型アンプ44の動作点の変更として考えることもできる。
図3は、乗算器10の二次歪みおよび三次歪みをキャンセルしない場合(N2=N3=0)の歪み補償装置1の出力波形である。横軸には時間が、縦軸にはレベルがとってある。時間が0から100の範囲においてはレベルが0.6を超えないのに対し、時間が100から200の範囲においてはレベルが0.6を超えている部分がある。これは、時間が0から100の範囲において、乗算器10の二次歪みにより、乗算器10の出力の波形が隣どうしで異なっていることを示す。また、乗算器10の出力の波形のエンベロープをとると、正弦波とはならずにレベルの高いとろでクリップしている。これは、時間が60付近や180付近において、乗算器10の三次歪みにより波形がレベルの高いとろでつぶれていることを示す。
ここで、第一調整利得N2および第二調整利得N3を適宜設定することにより、時間が0から100の範囲において、非線型アンプ44に与える信号のレベルを上げたとする(動作点の変更)。すると、非線型アンプ44の二次歪みのゲインが上がるので、乗算器10の出力レベルが大きくなり、波形のつぶれが解消される。
図4は、乗算器10の二次歪みおよび三次歪みをキャンセルした場合の歪み補償装置1の出力波形である。時間が0から100の範囲におけるレベルの最大値が、時間が100から200の範囲におけるレベルの最大値とほぼ等しい。
第二の実施形態
第二の実施形態は、第一の実施形態のIQ変調への応用例である。
第二の実施形態は、第一の実施形態のIQ変調への応用例である。
図5は、本発明の第二の実施形態にかかる歪み補償装置1の構成を示すブロック図である。歪み補償装置1は、I乗算器10I、Q乗算器10Q、IQ加算器16、第一利得調整器22、第二利得調整器32、減算器42、非線型アンプ(非線型利得手段)44、I二乗器52I、Q二乗器52Q、二乗加算器54、1/2乗器56を備える。以下、第一の実施形態と同様な部分は同一の番号を付して説明を省略する。第二の実施形態にかかる歪み補償装置1は、I入力IpおよびQ入力Qpを受け、RF信号Voutにアップコンバートする装置である。アップコンバートするためにI乗算器10IおよびQ乗算器10Qを使用するが、その際、歪みが生じる。歪み補償装置1は、この歪みを補償する。
非線型アンプ(非線型利得手段)44は第一の実施形態と同であり説明を省略する。
I乗算器10Iには、I入力Ipおよびローカル周波数信号(sin(ωLO))が与えられる。I乗算器10Iは、I0+I1×Ip+I2×Ip 2+I3×Ip 3およびローカル周波数信号を乗算する。I0+I1×Ip+I2×Ip 2+I3×Ip 3は、I1×Ip+I2×Ip 2を有する信号であると同時に、I1×Ip+I3×Ip 3を有する信号でもある。I乗算器10Iは第一の実施形態と同様にモデル化できる(図2参照)。
Q乗算器10Qには、Q入力Qpおよび直交ローカル周波数信号(cos(ωLO))が与えられる。直交ローカル周波数信号(cos(ωLO))は、ローカル周波数信号(sin(ωLO))と同一の周波数を有しかつ位相が90度異なる信号である。Q乗算器10Qは、Q0+Q1×Qp+Q2×Qp 2+Q3×Qp 3および直交ローカル周波数信号を乗算する。Q0+Q1×Qp+Q2×Qp 2+Q3×Qp 3は、Q1×Qp+Q2×Qp 2を有する信号であると同時に、Q1×Qp+Q3×Qp 3を有する信号でもある。Q乗算器10Qは第一の実施形態と同様にモデル化できる(図2参照)。
IQ加算器16は、I乗算器10IおよびQ乗算器10Qの出力を加算する。IQ加算器16の出力は、減算器42に与えられる。
I二乗器52Iは、I入力Ipを二乗する。Q二乗器52Qは、Q入力Qpを二乗する。二乗加算器54は、I二乗器52Iの出力およびQ二乗器52Qの出力を加算する。
1/2乗器56は、二乗加算器54の出力を1/2乗する。
第一利得調整器22は、1/2乗器56の出力を受け、第一調整利得N2を乗じた信号VN2を、減算器42に出力する。第二利得調整器32は、二乗加算器54の出力を受け、第二調整利得N3を乗じた信号VN3を、減算器42に出力する。
減算器42は、IQ加算器16の出力から、第一利得調整器22の出力VN2および第二利得調整器32の出力VN3を減じた信号Vrrを出力する。
第一利得調整器22、1/2乗器56および減算器42は、IQ加算器16の出力から、二乗加算器54の出力の1/2乗に第一調整利得N2を乗じたものVN2を減じる手段として機能する。しかも、第二利得調整器32および減算器42は、IQ加算器16の出力から、二乗加算器54の出力に第二調整利得N3を乗じたものVN3を減じる手段としても機能する。
次に、第二の実施形態の動作を説明する。
I乗算器10Iには、I入力Ipおよびローカル周波数信号(sin(ωLO))が与えられる。I乗算器10Iは、I0+I1×Ip+I2×Ip 2+I3×Ip 3およびローカル周波数信号を乗算する。Q乗算器10Qには、Q入力Qpおよび直交ローカル周波数信号(cos(ωLO))が与えられる。Q乗算器10Qは、Q0+Q1×Qp+Q2×Qp 2+Q3×Qp 3および直交ローカル周波数信号を乗算する。
IQ加算器16は、I乗算器10IおよびQ乗算器10Qの出力を加算する。IQ加算器16の出力は、減算器42に与えられる。
なお、I入力IpはI二乗器52Iにも、Q入力QpはQ二乗器52Qにも与えられる。I二乗器52IからはI入力Ipの二乗が、Q二乗器52QからはQ入力Qpの二乗が出力される。二乗器52Iの出力およびQ二乗器52Qの出力は、二乗加算器54により加算される。
1/2乗器56は、二乗加算器54の出力を1/2乗する。第一利得調整器22は、1/2乗器56の出力を受け、第一調整利得N2を乗じた信号VN2を減算器42に出力する。第二利得調整器32は、二乗加算器54の出力をを受け、第二調整利得N3を乗じた信号VN3を減算器42に出力する。
減算器42は、IQ加算器16の出力から、第一利得調整器22の出力VN2および第二利得調整器32の出力VN3を減じた信号Vrrを出力する。非線型アンプ(非線型利得手段)44は、減算器42の出力Vrrを受け、RF信号Voutを出力する。RF信号Voutは上記に示した通りであるが、ゲインB1だけではなく、二次歪み(B2)を有するものである。
ここで、第一調整利得N2を適宜設定すると、I乗算器10IおよびQ乗算器10Qの二次歪みがキャンセルできる。しかも、第二調整利得N3を適宜設定すると、I乗算器10IおよびQ乗算器10Qの三次歪みがキャンセルできる。すなわち、I乗算器10IおよびQ乗算器10Qの歪みの補償が可能である。二次歪みの補償および三次歪みの補償の原理は、第一の実施形態と同様であり説明を省略する。
第二の実施形態によれば、アップコンバータとして機能する歪み補償装置1の二次歪みを、第一調整利得N2を適宜設定することにより補償できる。しかも、歪み補償装置1の三次歪みを、第二調整利得N3を適宜設定することにより補償できる。
第三の実施形態
第三の実施形態は、第一の実施形態における第一利得調整器22、二乗器31および第二利得調整器32をデジタル回路により構成したものである。
第三の実施形態は、第一の実施形態における第一利得調整器22、二乗器31および第二利得調整器32をデジタル回路により構成したものである。
図6は、本発明の第三の実施形態にかかる歪み補償装置1の構成を示すブロック図である。歪み補償装置1は、歪み補償装置1は、乗算器10、第一利得調整器22、二乗器31、第二利得調整器32、減算器42、非線型アンプ(非線型利得手段)44、デジタル加算器62、D/Aコンバータ72、74を備える。以下、第一の実施形態と同様な部分は同一の番号を付して説明を省略する。
歪み補償装置1は、デジタル回路部分1a、アナログ回路部分1bを備える。
デジタル回路部分1aは、デジタル回路により構成される。デジタル回路部分1aは、第一利得調整器22、二乗器31、第二利得調整器32、デジタル加算器62を有する。第一利得調整器22、二乗器31および第二利得調整器32は、第一の実施形態と同様である。ただし、第一利得調整器22および二乗器31は、直接、デジタルのベースバンド信号を受ける。デジタル加算器62は、第一利得調整器22および第二利得調整器32の出力を加算する。
なお、第一利得調整器22、二乗器31、第二利得調整器32およびデジタル加算器62はデジタル回路である。また、CPU、ハードディスク、メディア(フロッピー(登録商標)ディスク、CD−ROMなど)読み取り装置を備えたコンピュータのメディア読み取り装置に、第一利得調整器22、二乗器31、第二利得調整器32およびデジタル加算器62の機能を実現するプログラムを記録したメディアを読み取らせて、ハードディスクにインストールする。このような方法でも、上記の機能を実現できる。
アナログ回路部分1bは、アナログ回路により構成される。アナログ回路部分1bは、乗算器10、減算器42および非線型アンプ(非線型利得手段)44を有する。乗算器10および非線型アンプ44は、アナログ回路であり、第一の実施形態と同様であるので説明を省略する。減算器42は、乗算器10の出力からD/Aコンバータ74の出力を減じるものである。
なお、D/Aコンバータ72は、デジタルのベースバンド信号をアナログ信号に変換して、乗算器10に与える。D/Aコンバータ74はデジタル加算器62の出力するデジタル信号をアナログ信号に変換して、減算器42に与える。
次に、第三の実施形態の動作を説明する。
デジタルのベースバンド信号が、D/Aコンバータ72によりアナログ信号に変換されて、乗算器10に与えられる。乗算器10には、ローカル周波数信号(sin(ωLO))も与えられる。乗算器10は、A0+A1×Vp+A2×Vp 2+A3×Vp 3(ただし、Vpはアナログ信号に変換されたベースバンド信号)およびローカル周波数信号を乗算する。乗算器10の出力は減算器42に与えられる。
第一利得調整器22は、デジタルのベースバンド信号を受け、第一調整利得N2を乗じた信号を出力する。二乗器31は、デジタルのベースバンド信号を受け、二乗して出力する。二乗器31の出力は、第二利得調整器32に与えられ、第二調整利得N3を乗じた信号が出力される。第一利得調整器22の出力および第二利得調整器32の出力はデジタル加算器62により加算され、D/Aコンバータ74に与えられる。D/Aコンバータ74は、デジタル加算器62の出力をアナログ信号に変換して、減算器42に与える。
減算器42は、乗算器10の出力から、D/Aコンバータ74の出力を減じた信号を出力する。
非線型アンプ(非線型利得手段)44は、減算器42の出力を受け、RF信号を出力する。RF信号は上記に示した通りであるが、ゲインB1だけではなく、二次歪み(B2)を有するものである。
ここで、第一調整利得N2を適宜設定すると、乗算器10の二次歪みがキャンセルできる。しかも、第二調整利得N3を適宜設定すると、乗算器10の三次歪みがキャンセルできる。すなわち、乗算器10の歪みの補償が可能である。二次歪みの補償および三次歪みの補償の原理は、第一の実施形態と同様であり説明を省略する。
第三の実施形態によれば、第一の実施形態と同様な効果を奏する。しかも、第一利得調整器22、二乗器31および第二利得調整器32をデジタル回路により構成したため、第一の実施形態の構成よりも、アナログ回路を削減できる。
第四の実施形態
第四の実施形態は、第二の実施形態における第一利得調整器22、第二利得調整器32、I二乗器52I、Q二乗器52Q、二乗加算器54および1/2乗器56をデジタル回路により構成したものである。
第四の実施形態は、第二の実施形態における第一利得調整器22、第二利得調整器32、I二乗器52I、Q二乗器52Q、二乗加算器54および1/2乗器56をデジタル回路により構成したものである。
図7は、本発明の第四の実施形態にかかる歪み補償装置1の構成を示すブロック図である。歪み補償装置1は、I乗算器10I、Q乗算器10Q、IQ加算器16、第一利得調整器22、第二利得調整器32、減算器42、非線型アンプ(非線型利得手段)44、I二乗器52I、Q二乗器52Q、二乗加算器54、1/2乗器56、デジタル加算器64、D/Aコンバータ76I、76Q、78を備える。以下、第二の実施形態と同様な部分は同一の番号を付して説明を省略する。
歪み補償装置1は、デジタル回路部分1a、アナログ回路部分1bを備える。
デジタル回路部分1aは、デジタル回路により構成される。デジタル回路部分1aは、第一利得調整器22、第二利得調整器32、I二乗器52I、Q二乗器52Q、二乗加算器54、1/2乗器56、デジタル加算器64を有する。第一利得調整器22、第二利得調整器32、I二乗器52I、Q二乗器52Q、二乗加算器54および1/2乗器56は、第二の実施形態と同様である。ただし、I二乗器52Iは、直接、デジタルのI信号を受ける。Q二乗器52Qは、直接、デジタルのQ信号を受ける。デジタル加算器64は、第一利得調整器22および第二利得調整器32の出力を加算する。
なお、第一利得調整器22、第二利得調整器32、I二乗器52I、Q二乗器52Q、二乗加算器54、1/2乗器56およびデジタル加算器64はデジタル回路である。また、CPU、ハードディスク、メディア(フロッピー(登録商標)ディスク、CD−ROMなど)読み取り装置を備えたコンピュータのメディア読み取り装置に、第一利得調整器22、第二利得調整器32、I二乗器52I、Q二乗器52Q、二乗加算器54、1/2乗器56およびデジタル加算器64の機能を実現するプログラムを記録したメディアを読み取らせて、ハードディスクにインストールする。このような方法でも、上記の機能を実現できる。
アナログ回路部分1bは、アナログ回路により構成される。アナログ回路部分1bは、I乗算器10I、Q乗算器10Q、IQ加算器16、減算器42および非線型アンプ(非線型利得手段)44を有する。I乗算器10I、Q乗算器10Q、IQ加算器16および非線型アンプ44は、アナログ回路であり、第二の実施形態と同様であるので説明を省略する。減算器42は、IQ加算器16の出力からD/Aコンバータ78の出力を減じるものである。
なお、D/Aコンバータ76Iは、デジタルのI信号をアナログ信号に変換して、I乗算器10Iに与える。D/Aコンバータ76Qは、デジタルのQ信号をアナログ信号に変換して、Q乗算器10Qに与える。D/Aコンバータ78はデジタル加算器64の出力するデジタル信号をアナログ信号に変換して、減算器42に与える。
次に、第四の実施形態の動作を説明する。
デジタルのI信号が、D/Aコンバータ76Iによりアナログ信号に変換されて、I乗算器10Iに与えられる。I乗算器10Iには、ローカル周波数信号(sin(ωLO))も与えられる。デジタルのQ信号が、D/Aコンバータ76Qによりアナログ信号に変換されて、Q乗算器10Qに与えられる。Q乗算器10Qには、直交ローカル周波数信号(cos(ωLO))も与えられる。
I乗算器10Iは、I0+I1×Ip+I2×Ip 2+I3×Ip 3(ただし、Ipはアナログ信号に変換されたI信号)およびローカル周波数信号を乗算する。Q乗算器10Qは、Q0+Q1×Qp+Q2×Qp 2+Q3×Qp 3および直交ローカル周波数信号を乗算する(ただし、Qpはアナログ信号に変換されたQ信号)。I乗算器10Iの出力と、Q乗算器10Qの出力とは、IQ加算器16によって加算され、減算器42に与えられる。
なお、デジタルのI信号はI二乗器52Iにも、デジタルのQ信号はQ二乗器52Qにも与えられる。I二乗器52Iからは入力の二乗が、Q二乗器52Qからは入力の二乗が出力される。二乗器52Iの出力およびQ二乗器52Qの出力は、二乗加算器54により加算される。
1/2乗器56は、二乗加算器54の出力を1/2乗する。第一利得調整器22は、1/2乗器56の出力を受け、第一調整利得N2を乗じた信号VN2を出力する。第二利得調整器32は、二乗加算器54の出力をを受け、第二調整利得N3を乗じた信号VN3を出力する。第一利得調整器22の出力および第二利得調整器32の出力はデジタル加算器64により加算され、D/Aコンバータ78に与えられる。D/Aコンバータ78は、デジタル加算器64の出力をアナログ信号に変換して、減算器42に与える。
減算器42は、IQ加算器16の出力から、D/Aコンバータ78の出力を減じた信号を出力する。
非線型アンプ(非線型利得手段)44は、減算器42の出力を受け、RF信号を出力する。RF信号は上記に示した通りであるが、ゲインB1だけではなく、二次歪み(B2)を有するものである。
ここで、第一調整利得N2を適宜設定すると、I乗算器10IおよびQ乗算器10Qの二次歪みがキャンセルできる。しかも、第二調整利得N3を適宜設定すると、I乗算器10IおよびQ乗算器10Qの三次歪みがキャンセルできる。すなわち、I乗算器10IおよびQ乗算器10Qの歪みの補償が可能である。二次歪みの補償および三次歪みの補償の原理は、第一の実施形態と同様であり説明を省略する。
第四の実施形態によれば、第二の実施形態と同様な効果を奏する。しかも、第一利得調整器22、第二利得調整器32、I二乗器52I、Q二乗器52Q、二乗加算器54および1/2乗器56をデジタル回路により構成したため、第二の実施形態の構成よりも、アナログ回路を削減できる。
第五の実施形態
第五の実施形態は、第一の実施形態のIQ変調へのさらなる応用例である。
第五の実施形態は、第一の実施形態のIQ変調へのさらなる応用例である。
図8は、本発明の第五の実施形態にかかるIQ変調器2の構成を示すブロック図である。IQ変調器2は、I信号用歪み補償装置1I、Q信号用歪み補償装置1Q、加算器46を備える。
I信号用歪み補償装置1Iは第一の実施形態における歪み補償装置1(図1参照)と同じ構成である。ただし、I信号用歪み補償装置1Iの前段利得調整器12にはベースバンド信号のかわりにI信号が与えられる。よって、I信号用歪み補償装置1Iの乗算器10に与えられる入力Vpは、I信号に基づくものとなる。
Q信号用歪み補償装置1Qは第一の実施形態における歪み補償装置1(図1参照)と同じ構成である。ただし、Q信号用歪み補償装置1Qの前段利得調整器12にはベースバンド信号のかわりにQ信号が与えられる。よって、Q信号用歪み補償装置1Qの乗算器10に与えられる入力Vpは、Q信号に基づくものとなる。また、Q信号用歪み補償装置1Qの乗算器10には、ローカル周波数信号のかわりに、ローカル周波数信号と同周波数かつ位相が90度異なる直交ローカル周波数信号(cos(ωLO))が与えられる。
加算器46は、I信号用歪み補償装置1Iの非線型アンプ44の出力と、Q信号用歪み補償装置1Qの非線型アンプ44の出力とを加算して出力する。
第五の実施形態の動作を説明する。
I信号がI信号用歪み補償装置1Iによりアップコンバートされる。その際に、乗算器10による歪みが生じるが、I信号用歪み補償装置1Iにより歪みが補償される。
Q信号がQ信号用歪み補償装置1Qによりアップコンバートされる。その際に、乗算器10による歪みが生じるが、Q信号用歪み補償装置1Qにより歪みが補償される。
アップコンバートされたI信号と、アップコンバートされたQ信号とが加算器46により加算されて出力される。加算器46の出力がIQ変調の結果である。
第五の実施形態によれば、IQ変調の結果における、乗算器10による歪みの影響を抑えることができる。
なお、I信号用歪み補償装置1IおよびQ信号用歪み補償装置1Qを、デジタル回路により構成することも、第三の実施形態で説明したように可能である。
第六の実施形態
第六の実施形態は、第一の実施形態に三乗器33、第三利得調整器34、四乗器35、第四利得調整器36を加えて、乗算器10の四次歪みおよび五次歪みを補償するものである。
第六の実施形態は、第一の実施形態に三乗器33、第三利得調整器34、四乗器35、第四利得調整器36を加えて、乗算器10の四次歪みおよび五次歪みを補償するものである。
図9は、本発明の第六の実施形態にかかる歪み補償装置1の構成を示すブロック図である。歪み補償装置1は、乗算器10、前段利得調整器12、第一利得調整器22、二乗器31、第二利得調整器32、三乗器33、第三利得調整器34、四乗器35、第四利得調整器36、減算器42、非線型アンプ(非線型利得手段)44を備える。歪み補償装置1は、ベースバンド信号VinをRF信号Voutにアップコンバートする装置である。アップコンバートするために乗算器10を使用するが、その際、歪みが生じる。歪み補償装置1は、この歪みを補償する。以下、第一の実施形態と同様な部分は同一の番号を付して説明を省略する。
乗算器10は、第一の実施形態とほぼ同様である。ただし、乗算器10は、A0+A1×Vp+A2×Vp 2+A3×Vp 3+A4×Vp 4+A5×Vp 5(さらに高次の項を有していてもよい)およびローカル周波数信号を乗算する。
前段利得調整器12、第一利得調整器22、二乗器31および第二利得調整器32は第一の実施形態と同様であり説明を省略する。
三乗器33は、前段利得調整器12の出力Vpを受け、三乗して出力する。第三利得調整器34は、三乗器33の出力を受け、第三調整利得N4を乗じた信号VN4を出力する。
四乗器35は、前段利得調整器12の出力Vpを受け、四乗して出力する。第四利得調整器36は、四乗器35の出力を受け、第四調整利得N5を乗じた信号VN5を出力する。
減算器42は、乗算器10の出力Vrから、第一利得調整器22の出力VN2、第二利得調整器32の出力VN3、第三利得調整器34の出力VN4および第四利得調整器36の出力VN5を減じた信号Vrrを出力する。
三乗器33、第三利得調整器34および減算器42は、乗算器10の出力Vrから、入力Vpの三乗に第三調整利得N4を乗じたものVN4を減じる手段としても機能する。しかも、四乗器35、第四利得調整器36および減算器42は、乗算器10の出力Vrから、入力Vpの四乗に第四調整利得N5を乗じたものVN5を減じる手段としても機能する。
非線型アンプ(非線型利得手段)44は減算器42の出力Vrrを受け、RF信号Voutを出力する。RF信号VoutはB1×Vrr+B2×Vrr 2+B3×Vrr 3+B4×Vrr 4+B5×Vrr 5である。なお、さらに高次の項を有していてもかまわない。
次に、第六の実施形態の動作を説明する。
まず、ベースバンド信号Vinが前段利得調整器12に与えられる。すると、ベースバンド信号Vinに前段利得Pが乗じられ、信号Vpが出力される。信号Vpは、乗算器10、第一利得調整器22、二乗器31、三乗器33および四乗器35に与えられる。
乗算器10には、信号Vpおよびローカル周波数信号(sin(ωLO))が与えられる。乗算器10は、A0+A1×Vp+A2×Vp 2+A3×Vp 3+A4×Vp 4+A5×Vp 5およびローカル周波数信号を乗算する。乗算器10の出力Vrは減算器42に与えられる。
第一利得調整器22は、信号Vpを受け、第一調整利得N2を乗じた信号VN2を出力する。信号VN2は減算器42に与えられる。
二乗器31は、信号Vpを受け、二乗して出力する。二乗器31の出力は、第二利得調整器32に与えられ、第二調整利得N3を乗じた信号VN3が出力される。信号VN3は減算器42に与えられる。
三乗器33は、信号Vpを受け、三乗して出力する。三乗器33の出力は、第三利得調整器34に与えられ、第三調整利得N4を乗じた信号VN4が出力される。信号VN4は減算器42に与えられる。
四乗器35は、信号Vpを受け、四乗して出力する。四乗器35の出力は、第四利得調整器36に与えられ、第四調整利得N5を乗じた信号VN5が出力される。信号VN5は減算器42に与えられる。
減算器42は、乗算器10の出力Vrから、第一利得調整器22の出力VN2、第二利得調整器32の出力VN3、第三利得調整器34の出力VN4および第四利得調整器36の出力VN5を減じた信号Vrrを出力する。
非線型アンプ(非線型利得手段)44は、減算器42の出力Vrrを受け、RF信号Voutを出力する。RF信号Voutは上記に示した通りであるが、ゲインB1だけではなく、二次歪み(B2)を有するものである。
ここで、第一調整利得N2を適宜設定すると乗算器10の二次歪み(A2)がキャンセルできる。しかも、第二調整利得N3を適宜設定すると乗算器10の三次歪み(A3)がキャンセルできる。さらに、第三調整利得N4および第四調整利得N5を適宜設定すると乗算器10の四次歪み(A4)および五次歪み(A5)がキャンセルできる。すなわち、乗算器10の歪みの補償が可能である。
第六の実施形態によれば、第一の実施形態と同様な効果を奏する。しかも、アップコンバータとして機能する歪み補償装置1の四次歪みおよび五次歪みを、第三調整利得N4および第四調整利得N5を適宜設定することにより補償できる。
なお、第六の実施形態にかかる歪み補償装置1を、デジタル回路により構成することも、第三の実施形態で説明したように可能である。ただし、三乗器33、第三利得調整器34、四乗器35および第四利得調整器36をデジタル回路としてデジタル回路部分1a(図6参照)に追加し、デジタル加算器62が第一利得調整器22、第二利得調整器32、第三利得調整器34および第四利得調整器36の出力を加算するようにする。また、第六の実施形態にかかる歪み補償装置1を、第五の実施形態のI信号用歪み補償装置1IおよびQ信号用歪み補償装置1Qとして使用することもできる。
1 歪み補償装置
10 乗算器
10I I乗算器
10Q Q乗算器
16 IQ加算器
22 第一利得調整器
31 二乗器
32 第二利得調整器
42 減算器
44 非線型アンプ(非線型利得手段)
52I I二乗器
52Q Q二乗器
54 二乗加算器
56 1/2乗器
10 乗算器
10I I乗算器
10Q Q乗算器
16 IQ加算器
22 第一利得調整器
31 二乗器
32 第二利得調整器
42 減算器
44 非線型アンプ(非線型利得手段)
52I I二乗器
52Q Q二乗器
54 二乗加算器
56 1/2乗器
Claims (14)
- 入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A2×Vp2を有する信号および前記ローカル周波数信号を乗算する乗算器と、
前記入力Vpに第一調整利得N2を乗じたものを、前記乗算器の出力から減ずる減算手段と、
前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段と、
を備えた歪み補償装置。 - 入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A3×Vp3を有する信号および前記ローカル周波数信号とを乗算する乗算器と、
前記入力Vpの二乗に第二調整利得N3を乗じたものを、前記乗算器の出力から減ずる減算手段と、
前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段と、
を備えた歪み補償装置。 - 請求項1または2に記載の歪み補償装置であって、
前記減算手段が、前記入力Vpの三乗に第三調整利得N4を乗じたものおよび前記入力Vpの四乗に第四調整利得N5を乗じたものを、前記乗算器の出力から減じ、
前記乗算器が、A1×Vp+A2×Vp2+A3×Vp3+A4×Vp4+A5×Vp5を有する信号および前記ローカル周波数信号を乗算し、
前記非線型利得手段が、B1×Vrr+B2×Vrr2+B3×Vrr3+B4×Vrr4+B5×Vrr5を有する信号を出力する、
歪み補償装置。 - 前記入力VpがI信号に基づくものである請求項1ないし3のいずれか一項に記載の歪み補償装置であるI信号歪み補償装置と、
前記入力VpがQ信号に基づくものであり、前記ローカル周波数信号のかわりに前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられる請求項1ないし3のいずれか一項に記載の歪み補償装置であるQ信号歪み補償装置と、
前記I信号歪み補償装置の出力と前記Q信号歪み補償装置の出力とを加算する加算手段と、
を備えたIQ変調器。 - I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I2×Ip2を有する信号および前記ローカル周波数信号を乗算するI乗算器と、
Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q2×Qp2を有する信号および前記直交ローカル周波数信号を乗算するQ乗算器と、
前記I乗算器および前記Q乗算器の出力を加算するIQ加算器と、
前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算器と、
前記IQ加算器の出力から、前記二乗加算器の出力の1/2乗に第一調整利得N2を乗じたものを減ずる減算手段と、
前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段と、
を備えた歪み補償装置。 - I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I3×Ip3を有する信号および前記ローカル周波数信号を乗算するI乗算器と、
Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q3×Qp3を有する信号および前記直交ローカル周波数信号を乗算するQ乗算器と、
前記I乗算器および前記Q乗算器の出力を加算するIQ加算器と、
前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算器と、
前記IQ加算器の出力から、前記二乗加算器の出力に第二調整利得N3を乗じたものを減ずる減算手段と、
前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段と、
を備えた歪み補償装置。 - 入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A2×Vp2を有する信号および前記ローカル周波数信号を乗算する乗算工程と、
前記入力Vpに第一調整利得N2を乗じたものを、前記乗算工程の出力から減ずる減算工程と、
前記減算工程の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得工程と、
を備えた歪み補償方法。 - 入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A3×Vp3を有する信号および前記ローカル周波数信号とを乗算する乗算工程と、
前記入力Vpの二乗に第二調整利得N3を乗じたものを、前記乗算工程の出力から減ずる減算工程と、
前記減算工程の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得工程と、
を備えた歪み補償方法。 - I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I2×Ip2を有する信号および前記ローカル周波数信号を乗算するI乗算工程と、
Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q2×Qp2を有する信号および前記直交ローカル周波数信号を乗算するQ乗算工程と、
前記I乗算工程および前記Q乗算工程の出力を加算するIQ加算工程と、
前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算工程と、
前記IQ加算工程の出力から、前記二乗加算工程の出力の1/2乗に第一調整利得N2を乗じたものを減ずる減算工程と、
前記減算工程の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得工程と、
を備えた歪み補償方法。 - I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I3×Ip3を有する信号および前記ローカル周波数信号を乗算するI乗算工程と、
Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q3×Qp3を有する信号および前記直交ローカル周波数信号を乗算するQ乗算工程と、
前記I乗算工程および前記Q乗算工程の出力を加算するIQ加算工程と、
前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算工程と、
前記IQ加算工程の出力から、前記二乗加算工程の出力に第二調整利得N3を乗じたものを減ずる減算工程と、
前記減算工程の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得工程と、
を備えた歪み補償方法。 - 入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A2×Vp2を有する信号および前記ローカル周波数信号とを乗算する乗算器と、前記乗算器の出力から所定の値を減じる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを有する歪み補償装置における歪み補償処理をコンピュータに実行させるためのプログラムであって、
前記入力Vpに第一調整利得N2を乗じる第一利得調整処理、
をコンピュータに実行させるためのプログラムであり、
前記第一利得調整処理の処理結果が前記所定の値である、
プログラム。 - 入力Vpおよびローカル周波数信号が与えられ、A1×Vp+A3×Vp3を有する信号および前記ローカル周波数信号とを乗算する乗算器と、前記乗算器の出力から所定の値を減じる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを有する歪み補償装置における歪み補償処理をコンピュータに実行させるためのプログラムであって、
前記入力Vpの二乗に第二調整利得N3を乗じる第二利得調整処理、
をコンピュータに実行させるためのプログラムであり、
前記第二利得調整処理の処理結果が前記所定の値である、
プログラム。 - I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I2×Ip2を有する信号および前記ローカル周波数信号を乗算するI乗算器と、Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q2×Qp2を有する信号および前記直交ローカル周波数信号を乗算するQ乗算器と、前記I乗算器および前記Q乗算器の出力を加算するIQ加算器と、前記IQ加算器の出力から所定の値を減じる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを有する歪み補償装置における歪み補償処理をコンピュータに実行させるためのプログラムであって、
前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算処理と、
前記二乗加算処理の出力の1/2乗に第一調整利得N2を乗じる第一利得調整処理と、
をコンピュータに実行させるためのプログラムであり、
前記第一利得調整処理の処理結果が前記所定の値である、
プログラム。 - I入力Ipおよびローカル周波数信号が与えられ、I1×Ip+I3×Ip3を有する信号および前記ローカル周波数信号を乗算するI乗算器と、Q入力Qpおよび前記ローカル周波数信号と同一の周波数を有しかつ位相が90度異なる直交ローカル周波数信号が与えられ、Q1×Qp+Q3×Qp3を有する信号および前記直交ローカル周波数信号を乗算するQ乗算器と、前記I乗算器および前記Q乗算器の出力を加算するIQ加算器と、前記IQ加算器の出力から所定の値を減じる減算手段と、前記減算手段の出力Vrrが与えられ、B1×Vrr+B2×Vrr2を有する信号を出力する非線型利得手段とを有する歪み補償装置における歪み補償処理をコンピュータに実行させるためのプログラムであって、
前記I入力Ipの二乗および前記Q入力Qpの二乗を合計して出力する二乗加算処理と、
前記二乗加算処理の出力に第二調整利得N3を乗じる第二利得調整処理と、
をコンピュータに実行させるためのプログラムであり、
前記第二利得調整処理の処理結果が前記所定の値である、
プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123741A JP2006303981A (ja) | 2005-04-21 | 2005-04-21 | 歪み補償装置、方法、プログラムおよび前記歪み補償装置を備えたiq変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123741A JP2006303981A (ja) | 2005-04-21 | 2005-04-21 | 歪み補償装置、方法、プログラムおよび前記歪み補償装置を備えたiq変調器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303981A true JP2006303981A (ja) | 2006-11-02 |
Family
ID=37471731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005123741A Pending JP2006303981A (ja) | 2005-04-21 | 2005-04-21 | 歪み補償装置、方法、プログラムおよび前記歪み補償装置を備えたiq変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303981A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11289227A (ja) * | 1998-04-01 | 1999-10-19 | Nippon Telegr & Teleph Corp <Ntt> | 歪補償回路 |
JP2001339252A (ja) * | 2000-05-25 | 2001-12-07 | Sony Corp | 歪み補償装置 |
JP2004135263A (ja) * | 2002-08-09 | 2004-04-30 | Matsushita Electric Ind Co Ltd | アレイアンテナ装置 |
JP2005101908A (ja) * | 2003-09-25 | 2005-04-14 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
-
2005
- 2005-04-21 JP JP2005123741A patent/JP2006303981A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11289227A (ja) * | 1998-04-01 | 1999-10-19 | Nippon Telegr & Teleph Corp <Ntt> | 歪補償回路 |
JP2001339252A (ja) * | 2000-05-25 | 2001-12-07 | Sony Corp | 歪み補償装置 |
JP2004135263A (ja) * | 2002-08-09 | 2004-04-30 | Matsushita Electric Ind Co Ltd | アレイアンテナ装置 |
JP2005101908A (ja) * | 2003-09-25 | 2005-04-14 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8711976B2 (en) | Pre-distortion architecture for compensating non-linear effects | |
US8330540B2 (en) | Model based distortion reduction for power amplifiers | |
JP5137973B2 (ja) | プレディストータ | |
US9312892B2 (en) | Digital pre-distortion circuit and method, and digital pre-distortion training circuit | |
JP4835241B2 (ja) | ディジタルプリディストーション送信機 | |
JP5121691B2 (ja) | 歪補償器、送信機、歪補償方法 | |
JP5432374B2 (ja) | 無線通信のための高効率送信機 | |
JP5402817B2 (ja) | 電力増幅器のメモリ効果キャンセラ、無線送信機 | |
JP5420887B2 (ja) | 歪補償装置 | |
JP2009111958A (ja) | プリディストータ | |
JP2009213113A (ja) | 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ | |
US20040155707A1 (en) | Polynomial predistorter using complex vector multiplication | |
JP2005515655A (ja) | デジタル訂正を行うスイッチング増幅器およびデジタル訂正の方法 | |
CN107251420B (zh) | 用于矢量信号对准的方法、装置以及非暂态计算机可读介质 | |
US20020012404A1 (en) | Predistortion linearizer and method thereof | |
JP4175503B2 (ja) | 歪み補償回路及び送信装置 | |
US8798197B2 (en) | Distortion compensation amplifier device and distortion compensation method | |
JP2014003490A (ja) | 増幅装置および増幅方法 | |
JP2006303981A (ja) | 歪み補償装置、方法、プログラムおよび前記歪み補償装置を備えたiq変調器 | |
KR20070063110A (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 | |
JP2016001846A (ja) | 歪み補償装置及び歪み補償方法 | |
JP5782361B2 (ja) | ディジタル・プリディストーション方式及び増幅装置 | |
JP2016167763A (ja) | 歪補償装置及び歪補償方法 | |
JP5071168B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
Jebali et al. | Selective orthogonal predistortion for power amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100805 |