JP5137973B2 - プレディストータ - Google Patents

プレディストータ Download PDF

Info

Publication number
JP5137973B2
JP5137973B2 JP2009549970A JP2009549970A JP5137973B2 JP 5137973 B2 JP5137973 B2 JP 5137973B2 JP 2009549970 A JP2009549970 A JP 2009549970A JP 2009549970 A JP2009549970 A JP 2009549970A JP 5137973 B2 JP5137973 B2 JP 5137973B2
Authority
JP
Japan
Prior art keywords
amplifier
distortion
signal
filter
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009549970A
Other languages
English (en)
Other versions
JPWO2009090825A1 (ja
Inventor
健一 堀口
直子 松永
亮司 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009549970A priority Critical patent/JP5137973B2/ja
Publication of JPWO2009090825A1 publication Critical patent/JPWO2009090825A1/ja
Application granted granted Critical
Publication of JP5137973B2 publication Critical patent/JP5137973B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/207—A hybrid coupler being used as power measuring circuit at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

この発明は、通信に使用される増幅器で生じる非線形歪み、線形歪み(信号成分に現れる周波数特性)、及びメモリ効果(歪み成分に現れる周波数特性)等の劣化要素を補償するためのプレディストータに関する。
従来のこの種の装置として、例えば電力増幅器において線形歪みと併存する非線形歪みを適応型のリニアライザによって補償する変調信号送信システムがある(例えば下記特許文献１参照)。
特開平６−２１９９０号公報
通信装置に使用される増幅器で生じる歪みとして、非線形歪みと線形歪みの他にメモリ効果があり、メモリ効果を補償することも望まれている。
この発明は、通信装置に使用される増幅器で発生するメモリ効果、特に電気的メモリ効果も補償するプレディストータを提供することを目的とする。
この発明は、増幅器によって発生する非線形歪みを補償するための歪み補償回路を有し、前記歪み補償回路から出力されるプレディストーション信号を増幅器に入力するプレディストータであって、前記歪み補償回路と前記増幅器の間に増幅器を含むアナログ回路全体で生じる信号成分に現れる周波数特性を補償するための第１のフィルタ手段を接続し、前記歪み補償回路と前記第１のフィルタ手段の間又は前記第１のフィルタ手段と前記増幅器の間に増幅器で発生する歪み成分に現れる周波数特性を補償するための第２のフィルタ手段を接続し、前記歪み補償回路からの出力信号と前記増幅器からの出力信号を用いて前記第２のフィルタ手段のフィルタ係数を算出して出力するフィルタ係数算出手段を備えたことを特徴とするプレディストータにある。
この発明では、例えば、非線形歪みを補償する歪み補償回路の後段にデジタルフィルタを接続し、増幅器から出力される相互変調歪み成分が最小になるようにデジタルフィルタの係数を算出することで、増幅器で発生する非線形歪み、線形歪み、及びメモリ効果の３つの劣化要素を補償することができる。
この発明の実施の形態１によるデジタルプレディストータの構成を示す図である。 実施の形態１における増幅器出力とプレディストーション信号の関係を示す図である。 実施の形態１における歪み補償の実験結果を示す図である。 実施の形態１における歪み補償回路とフィルタの処理の流れを示すフローチャートである。 この発明の実施の形態２によるデジタルプレディストータの構成を示す図である。 この発明の実施の形態３によるデジタルプレディストータの構成を示す図である。 この発明の実施の形態４によるデジタルプレディストータの構成を示す図である。 この発明の実施の形態４における外部計算装置の構成の一例を示す図である。 増幅器で発生する出力スペクトラムを示す図である。 非線形歪みのみを補償するプレディストータにおける増幅器出力とプレディストーション信号の関係を示す図である。 非線形歪みに加えて線形歪みの補償を行う一般的なデジタルプレディストータの構成図である。
この発明によるデジタルプレディストータを説明する前に、通信装置の増幅器で発生する歪みの問題について説明する。
衛星通信、地上マイクロ波通信、移動体通信、放送に使用する増幅器では、無線周波数(ＲＦ)信号を高い効率で線形に増幅することが望まれている。しかしながら、一般に増幅器では効率を高くすることと線形性を高くすることは両立しない。また、近年の通信容量の増大に伴い、信号帯域幅が拡大し、増幅器には広帯域な特性が要求されている。
比較的高い効率が達成できる歪み補償方式としてプレディストーション方式がある。プレディストーション方式は、入力信号にあらかじめ増幅器で発生する非線形歪みとは逆の特性を与えることで、プレディストーション回路(プレディストータ)と増幅器を組み合わせたときの全体的な結果が、線形となるようにする方式である。プレディストーション方式には、プレディストーション回路をアナログ回路で実現するアナログプレディストーション方式と、デジタル回路で実現するデジタルプレディストーション方式とがある。デジタルプレディストーション方式は、線形性の点でアナログプレディストーション方式よりも優れるが、扱える信号の帯域幅がデジタル回路の動作速度によって制限される問題があった。しかしながら、近年のデジタル技術の急速な進展によってデジタル回路の高速動作が比較的低コストで実現可能となってきたことを背景に状況が変化を見せ始め、現在ではデジタルプレディストーション方式が実用化のフェーズに入りつつある。
送信系の増幅器で発生する主な劣化要素としては、非線形歪み、線形歪み及びメモリ効果の３つの要素がある。非線形歪みとはＡＭ(振幅変調)−ＡＭ、ＡＭ−ＰＭ(位相変調)特性のような入力振幅に対する回路の非線形特性によって生じる波形歪みのことを指し、線形歪みとは回路の線形な周波数特性によって生じる波形歪み(信号成分に現れる周波数特性)のことを指し、メモリ効果とは回路の非線形特性と回路の様々な周波数特性が相互に関係しあって発生する波形歪み(歪み成分に現れる周波数特性)のことを指す。
従来よく用いられる単純な非線形歪み(ＡＭ−ＡＭ、ＡＭ−ＰＭ特性)だけによる増幅器モデルでは、増幅器の出力は現在の入力によって一意に決まる。しかし、線形歪み又はメモリ効果が存在すると、時間領域で見た場合には、増幅器の出力は現在の入力だけではなく増幅器への過去の入力値にも関係する。一方、周波数領域で見た場合には、増幅器で発生する歪みの周波数スペクトラムには搬送波周波数を中心とした左右の非対称性が生じる。出力波形を観測した限りでは線形歪みとメモリ効果は非常に似た現象を示すが、非線形回路との相互作用の有無が決定的に異なる。つまり、線形歪みは回路が線形であることを前提としているため、非線形歪みとの相互作用の概念が無く、信号周波数帯での回路の周波数特性のみが影響する。一方、メモリ効果は回路が非線形であることが前提としてあるため、非線形歪み成分を含む出力信号と入力信号とが再度ミキシングする効果や回路の熱的な応答特性等を考慮する必要があり、波形歪みの発生メカニズムが本質的に異なってくる。線形歪みは信号と歪みで同じ周波数特性として現れるが、メモリ効果は信号と歪みで一般的には異なる周波数特性として現れる。
図９の(ａ)に非線形歪みのみが存在する場合、(ｂ)に線形歪みが存在する場合、(ｃ)に線形歪みとメモリ効果の両方が存在する場合の、正弦波２波入力時の増幅器からの出力スペクトラムを示す。ここでは簡単化のために、線形歪みには利得成分のみが１次傾斜の周波数特性を有する場合を仮定し、メモリ効果には位相成分のみが曲線状の周波数特性を有する場合を仮定して説明する。図９の(ａ)に示す非線形歪みのみが存在する場合には、増幅器の出力スペクトラムは搬送波周波数を中心とした左右対称形となり、正弦波２波入力時の相互変調歪み(ＩＭ歪み)の上側周波数ＩＭ３Ｈと下側周波数ＩＭ３Ｌの振幅及び位相は等しくなる。これに対して、図９の(ｂ)に示す線形歪みが存在する場合には、線形歪みの傾斜に応じて上側周波数ＩＭ３Ｈと下側周波数ＩＭ３Ｌが影響を受けて左右非対称の出力スペクトラムが発生する。更に、図９の(ｃ)に示す線形歪みとメモリ効果の両方が存在する場合には、線形歪みに加えてメモリ効果の周波数特性が重ね合わさり、より複雑な形状の左右非対称の出力スペクトラムが発生する。
最も基本的なプレディストータである非線形歪みのみを補償するデジタルプレディストータでは、あらかじめ計算された増幅器の非線形歪みとは逆の特性を有する計算式またはテーブルを用いて、入力信号の瞬時振幅レベルに応じた複素利得係数を算出してプレディストーション信号を生成する。図１０に非線形歪みのみを補償するデジタルプレディストータによる、増幅器出力(実線、歪み補償が無い場合)とプレディストーション信号(破線)の関係を示す。非線形歪みのみを補償するデジタルプレディストータでは左右対称のスペクトラムしか生成できない。このため、図１０の(ａ)に示される様な非線形歪みのみを有する増幅器(左右対称の出力スペクトル)に対しての歪み補償は可能であるが、図１０の(ｂ)に示される様な波形歪みとメモリ効果の少なくとも一つを有する増幅器(左右非対称の出力スペクトラム)に対しては残留歪みの影響により歪み補償は完全にはできない。
この問題に対して検討を加えたデジタルプレディストータの一例として、図１１の(ａ)に非線形歪みに加えて線形歪みの補償を行うデジタルプレディストータの構成図を示す。図１１の(ａ)において、デジタルプレディストータは、増幅器３、ベースバンド信号をＲＦ信号に変換する周波数変換回路(UP CONVERTER)４、ＲＦ信号をベースバンド信号に変換するための周波数変換回路(DOWN CONVERTER)５、デジタルアナログ変換回路(DAC)６、アナログデジタル変換回路(ADC)７、メモリレス歪み補償回路８、フィルタ１０、そして高速フーリエ変換回路(FFT)１１，１２、差分検出部１３、逆高速フーリエ変換回路(IFFT)１４を含むフィルタ係数算出部１５を、ベースバンド信号の入力端子(BB IN)１とＲＦ信号の出力端子(RF OUT)２の間に備える。９はメモリレスプレディストーション信号出力端子である。また、図１１の(ｂ)は、増幅器に非線形歪みと線形歪みの２つの劣化がある場合の、増幅器出力とプレディストーション信号の関係、及び歪み補償後の増幅器出力を示す。図１１の(ｃ)は、線形歪みとメモリ効果の両方が存在する場合の、増幅器出力とプレディストーション信号の関係、及び歪み補償後の増幅器出力を示す。
図１１の(ａ)では、増幅器３で発生する非線形歪みを打ち消すような逆歪み信号を歪み補償回路８にて生成することで、増幅器３で生じる非線形歪みを補償する。また、デジタル回路中にフィルタ１０を備えることで、増幅器３で発生する非線形歪みの他に、増幅器３及び周波数変換回路４，５を含むアナログ回路全体で生じる線形歪みの補正も行う。更に、増幅器３からの出力信号とベースバンド入力信号とを用いて線形歪みを補償するためのフィルタの係数推定を行う。これにより非線形歪みと線形歪みの２つの劣化がある場合の歪み補償を可能とする(図１１の(ｂ)参照)。
このようなプレディストータでは、メモリレス歪み補償回路８と線形歪みを補正するためのフィルタ１０を組み合わせることで、増幅器で発生する非線形歪みとアナログ回路全体で生じる線形歪みの二つの劣化要素に対する補償を行っている。しかしながら、増幅器で発生する劣化にはもう一つ、メモリ効果による劣化が存在する。
メモリ効果の主な発生メカニズムは、(１)トランジスタの温度特性、(２)トランジスタのトラップ現象、(３)トランジスタで発生する偶数次歪みが回路の帯域外周波数特性の影響を受けて入力信号と再度ミキシングする現象に大きく分けられ、信号周波数近傍の周波数特性によって生じる線形歪みとは発生メカニズムが大きく異なる。特に(３)は電気的メモリ効果とも呼ばれており、システムで扱う信号の帯域幅が広い程、その影響は深刻化する。
図１１の(ｃ)に、増幅器に線形歪みとメモリ効果の両方が存在する場合の増幅器出力(歪み補償が無い場合)とプレディストーション信号の関係を示す。上記のようなプレディストータでは線形歪みについては補償できるものの、プレディストーション信号には信号の周波数特性とは異なる歪みの周波数特性であるメモリ効果を補償する成分が入っていないため残留歪みが生じて、メモリ効果を補償できない。
この発明によるデジタルプレディストータでは、増幅器で発生するメモリ効果、特に電気的メモリ効果も補償する。
実施の形態１．
図１の(ａ)はこの発明の実施の形態１によるデジタルプレディストータの構成図を示す。図１の(ａ)において、ベースバンド信号の入力端子(BB IN)１とＲＦ信号の出力端子(RF OUT)２の間に、メモリレス歪み補償回路８、メモリレスプレディストーション信号出力端子９、複素係数を有する有限インパルス応答フィルタ(複素ＦＩＲフィルタ)２１，２２、デジタルアナログ変換回路(DAC)６、ベースバンド信号をＲＦ信号に変換する周波数変換回路(UP CONVERTER)４、増幅器３が接続されている。入力端子(BB IN)１には別に遅延回路３１が接続され、一方、出力端子(RF OUT)２側からはＲＦ信号をベースバンド信号に変換するための周波数変換回路(DOWN CONVERTER)５、アナログデジタル変換回路(ADC)７、スイッチ(SW)２７が順に接続され、遅延回路３１とスイッチ２７の一方の出力が共に比較回路２８に接続されている。比較回路２８の出力は歪み補償係数算出部２９を介して歪み補償回路８に接続されている。
フィルタ係数算出部２４は、メモリレスプレディストーション信号出力端子９に接続された遅延回路３０の出力を受ける高速フーリエ変換回路(FFT)１１、スイッチ２７の他方の出力を受ける高速フーリエ変換回路(FFT)１２、高速フーリエ変換回路(FFT)１１，１２の出力を受ける最小平均二乗アルゴリズム回路(ＬＭＳアルゴリズム)２５、そして最小平均二乗アルゴリズム回路(ＬＭＳアルゴリズム)２５の出力を受ける逆高速フーリエ変換回路(IFFT)１４を含む。逆高速フーリエ変換回路(IFFT)１４の出力は有限インパルス応答フィルタ(複素ＦＩＲフィルタ)２２に接続されている。また有限インパルス応答フィルタ(複素ＦＩＲフィルタ)２１にはフィルタ係数メモリ２３が接続されている。
なお、上記のデジタルプレディストータと同一もしくは相当部分は同一符号を付している。
また以下の各実施の形態において、デジタルアナログ変換器(ＤＡＣ)６の入力側、アナログデジタル変換器(ＡＤＣ)７の出力側がデジタル回路、デジタルアナログ変換器(ＤＡＣ)６の出力側、アナログデジタル変換器(ＡＤＣ)７の入力側がアナログ回路となる。複素ＦＩＲフィルタ２１等は第１フィルタ手段、複素ＦＩＲフィルタ２２等は第２フィルタ手段又はフィルタ手段を構成し、それぞれデジタルフィルタからなる。フィルタ係数算出部はフィルタ係数算出手段を構成し、歪み補償係数算出部は歪み補償係数算出手段を構成する。
次に動作について説明する。回路に入力端子１から入力したベースバンド信号には、歪み補償回路８において増幅器３で発生する非線形歪みを打ち消すような逆歪み信号が与えられる。その後、複素ＦＩＲフィルタ２２においてメモリ効果を補償するための周波数特性が与えられ、更に複素ＦＩＲフィルタ２１においてアナログ回路全体で生じる線形歪みを補償するための周波数特性が与えられて、非線形歪み、メモリ効果、線形歪み、の３つの劣化要素を補償するプレディストーション信号が生成される。デジタル回路で生成されたプレディストーション信号は、デジタルアナログ変換器(DAC)６によりアナログ信号へと変換され、周波数変換回路４によってＲＦ周波数帯へと変換され、その後、増幅器３で信号が増幅されて出力される。
歪み補償回路８では、増幅器３の非線形歪みとは逆の特性を有する計算式またはテーブルを用いて、入力信号の瞬時振幅レベルに応じた複素利得係数を算出してプレディストーション信号を生成する。図１の(ｂ)にルックアップテーブルを用いた歪み補償回路８の構成を示す。歪み補償テーブル３３には信号の振幅レベルに対して増幅器３とは逆の非線形特性を有する複素利得の値を格納する。歪み補償回路８では、振幅計算部３２で求められた信号の振幅レベルに応じて歪み補償テーブル３３から増幅器３とは逆の非線形特性を有する複素利得の値を読み出して、乗算器３４において入力信号に複素乗算することでプレディストーション信号を作成する。歪み補償テーブル３３に格納するデータは、歪み補償係数算出部２９において、ベースバンド入力信号及び増幅器３からの出力信号の差が最小となるような動作規範を有する適応信号処理アルゴリズムを用いて求める。適応信号処理アルゴリズムとして、例えば、最小平均二乗アルゴリズム(ＬＭＳアルゴリズム)、又は、逐次最小二乗アルゴリズム(ＲＬＳアルゴリズム)などが使用できる。
入力端子１から遅延回路３１を介して入力されたベースバンド入力信号と、周波数変換回路５、アナログデジタル変換回路(ADC)７、スイッチ２７を介して入力された増幅器３の出力信号の差が比較回路２８で求められ、歪み補償係数算出部２９に供給される。
複素ＦＩＲフィルタ２１に入力する線形歪みを補正するためのフィルタ係数は、例えば、別途測定した周波数変換回路４及び増幅器３を含むアナログ回路全体の周波数特性データを逆高速フーリエ変換することで求めることができる。このフィルタ係数はフィルタ係数メモリ２３に格納されている。
複素ＦＩＲフィルタ２２に与える係数は、フィルタ係数算出部２４において、歪み補償動作時に増幅器３から出力される相互変調歪み成分を最小にするような動作規範を有する適応信号処理アルゴリズムを用いて求める。適応信号処理アルゴリズムとして、例えば、最小平均二乗アルゴリズム(ＬＭＳアルゴリズム)、又は、逐次最小二乗アルゴリズム(ＲＬＳアルゴリズム)などが使用できる。図１の(ａ)は適応信号処理アルゴリズムとしてＬＭＳアルゴリズムを用いたときの構成例を示す。フィルタ係数算出部２４では、歪み補償回路８の出力信号及び増幅器３の出力信号を高速フーリエ変換回路１１及び１２によってそれぞれ周波数領域信号へと変換し、周波数領域で定義されたＬＭＳアルゴリズム回路２５へと入力する。ＬＭＳアルゴリズム回路２５には、増幅器３の出力信号に含まれる相互変調歪み成分を最小にするような動作規範を与えることで、メモリ効果が最小となるような周波数特性を有する複素利得データを適応的に求めることができる。その後、逆高速フーリエ変換回路１４を施すことで複素ＦＩＲフィルタ２２のタップ係数を作成する。複素ＦＩＲフィルタの複素利得をＷn(ω)、歪み補償回路８の出力信号をＶPD(ω)、増幅器３からの出力信号をＶFB(ω) としてＬＭＳアルゴリズムを適用すると、メモリ効果を補償するための適応アルゴリズムは次式で表される。
Ｗn+1(ω)＝Ｗn(ω)−μ・ＶPD(ω)*・ＶFB(ω) (１)
ここで、ｎは更新回数、ωは角周波数、μはステップサイズパラメータ
フィルタ係数算出部２４において、歪み補償回路８の出力信号はメモリレスプレディストーション信号出力端子９、遅延回路３０を介して得られ、増幅器３の出力信号は周波数変換回路５、アナログデジタル変換回路(ADC)７、スイッチ２７を介して得られる。
図２に増幅器３から出力される相互変調歪み成分を最小にするように動作させたときの増幅器出力とプレディストーション信号の関係を示す。歪み補償動作後に増幅器３から出力される相互変調歪み成分を打ち消すためには、左右非対称な増幅器出力スペクトラムに対応して逆位相、同振幅となるように、プレディストーション信号も左右非対称な形状で与える必要がある。本実施の形態では増幅器３から出力される相互変調歪み成分を最小にするような動作規範を有する適応信号処理アルゴリズムを適用することで、プレディストーション信号が前記メモリ効果補償信号と一致するように徐々に複素ＦＩＲフィルタ２２の係数を逐次修正していき、最終的にはメモリ効果補償信号を作成するためのフィルタ係数値を導出する。
図３に線形歪み補償のみを行ったプレディストータ(Ａ)と、線形歪み補償に加えてメモリ効果補償を行ったときのプレディストータ(Ｂ)による歪み補償結果の比較実験結果を示す。２０MHz離調の歪みレベルで見ると、線形歪み補償のみを行った場合(歪みキャンセル量１７dB)と比較して、メモリ効果補償を付加することで歪みキャンセル量が８dB改善(歪みキャンセル量２５dB)している。線形歪み補償のみを行った場合には、メモリ効果をキャンセルしきれずに残留歪みを生じるが、線形歪み補償に加えてメモリ効果補償を付加することで歪み補償特性が大きく改善していることがわかる。
更に、本実施の形態では歪み補償回路８及び複素ＦＩＲフィルタ２２の係数の誤収束を避けるために、歪み補償回路８の係数を求める適応アルゴリズムと複素ＦＩＲフィルタ２２の係数を求める適応信号処理アルゴリズムとは同時には動作させないように、フィードバック信号をスイッチ２７により時間的に切り替えて両者の処理を繰り返し実施する。
図４に適応信号処理アルゴリズムの動作フローを示す。複素ＦＩＲフィルタ２２の係数を求める適応アルゴリズムの逐次修正処理をＭ回実施した後(ステップＳ２)、メモリレス歪み補償回路８の適応アルゴリズムの逐次修正処理をＮ回実施し(ステップＳ３)、再び複素ＦＩＲフィルタ２２の修正に戻るというような繰り返し処理を実施する。起動時には歪み補償処理回路８の適応アルゴリズムの逐次修正処理を通常より多いＬ回(Ｌ＞Ｎ)実施する(ステップＳ１)。
以上より、本実施の形態では複素ＦＩＲフィルタ２１及び複素ＦＩＲフィルタ２２によって線形歪み及びメモリ効果を補正するための係数が個別に与えられ、それぞれのフィルタにより線形歪み及びメモリ効果を個別に補正するために、プレディストータでは非線形歪み、メモリ効果、線形歪みの３つの劣化要素を全て補償することが可能となる。
加えて、メモリレス歪み補償回路８及び複素ＦＩＲフィルタ２２の係数導出のために適応信号処理アルゴリズムを用いるために、増幅器等のアナログ回路の経年変化に因らず、常に安定した非線形歪み及びメモリ効果の補償動作を実現することができる。
なお、図１の複素ＦＩＲフィルタ２２は、複素ＦＩＲフィルタ２１と増幅器３の間に挿入されていてもよい。
実施の形態２．
図５はこの発明の実施の形態２によるデジタルプレディストータの構成図を示す。上記の実施の形態と同一もしくは相当部分は同一符号で示す。図５では、複素ＦＩＲフィルタ２１とフィルタ係数メモリ２３は設けられておらず、一方でメモリ効果補償のための複素ＦＩＲフィルタ２２にフィルタ係数メモリ２０が接続され、さらにはフィルタ係数算出部２４において、ＬＭＳアルゴリズム回路２５と逆高速フーリエ変換回路１４の間に帯域制限フィルタ２６が設けられている。
フィルタ係数算出部２４では、ＬＭＳアルゴリズム回路２５によって導出された、メモリ効果が最小となるような周波数特性を有する複素利得データに対して、自チャンネルである信号帯域内を阻止域として、信号帯域外の相互変調歪み帯域を通過域とする帯域制限フィルタ２６を適用し、その後、逆高速フーリエ変換１４を施すことで複素ＦＩＲフィルタ２２の係数を作成する。
また、ＬＭＳアルゴリズム回路２５の初期値として、アナログ回路全体で生じる線形歪みを補正するフィルタ係数をフィルタ係数メモリ２０に格納し、複素ＦＩＲフィルタ２２に与える。このデータは、例えば、別途測定した周波数変換回路４及び増幅器３の周波数特性データを逆高速フーリエ変換することで求めることができる。
本実施の形態では、ＬＭＳアルゴリズム回路２５の出力結果に帯域制限フィルタ２６を適用することで、信号帯域内については複素ＦＩＲフィルタ２２の係数更新は行わず、線形歪みを補正するための初期値を保持し、複素ＦＩＲフィルタ２２の係数更新は信号帯域外に限定する。複素ＦＩＲフィルタ２２が信号帯域外に発生するメモリ効果に限定して補償をかけることで、信号帯域内の線形歪みを劣化させることなく信号帯域外に発生するメモリ効果のみを補償する。
また、ＬＭＳアルゴリズム回路２５の初期値としてアナログ回路全体で生じる線形歪みを補正するフィルタ係数を用いることで、ＬＭＳアルゴリズム回路２５が誤収束することを避けて、線形歪みとメモリ効果の両者に対して最適となる点へと導くことが可能となる。その他の動作及び効果は実施の形態１と同様である。
実施の形態３．
図６はこの発明の実施の形態３によるデジタルプレディストータの構成図を示す。上記の実施の形態と同一もしくは相当部分は同一符号で示す。図６において、入力端子(BB IN)１と出力端子(RF OUT)２の間に、メモリレス歪み補償回路８、メモリレスプレディストーション信号出力端子９、複素ＦＩＲフィルタ２２、デジタルアナログ変換回路(DAC)６、周波数変換回路(UP CONVERTER)４、増幅器３が接続されている。複素ＦＩＲフィルタ２２にはフィルタ係数メモリ２０が接続されている。入力端子(BB IN)１からは別に遅延回路４２、４３が順に接続(直列接続)され、出力端子(RF OUT)２側からは周波数変換回路(DOWN CONVERTER)５、アナログデジタル変換回路(ADC)７が順に接続され、遅延回路４３とアナログデジタル変換回路(ADC)７の出力が共に比較回路２８に接続されている。比較回路２８の出力はスイッチ(SW)４４を介して選択的に歪み補償係数算出部２９及びフィルタ係数算出部４６の最小平均二乗アルゴリズム回路(ＬＭＳアルゴリズム)４７に接続されている。歪み補償係数算出部２９の出力はメモリレス歪み補償回路８に接続されている。
また、メモリレスプレディストーション信号出力端子９には遅延回路４１が接続され、この遅延回路４１の出力と遅延回路４２の出力が比較回路４５に入力され、比較回路４５の出力がフィルタ係数算出部４６のＬＭＳアルゴリズム回路４７に接続され、ＬＭＳアルゴリズム回路４７の出力は複素ＦＩＲフィルタ２２に接続されている。
複素ＦＩＲフィルタ２２に与える係数は、フィルタ係数算出部４６において、歪み補償動作時に増幅器３から出力される相互変調歪み成分を最小にするような動作規範を有する適応信号処理アルゴリズムを用いて求める。適応信号処理アルゴリズムとして、例えば、最小平均二乗アルゴリズム(ＬＭＳアルゴリズム)、又は、逐次最小二乗アルゴリズム(ＲＬＳアルゴリズム)などが使用できる。図６には適応信号処理アルゴリズムとしてＬＭＳアルゴリズムを用いたときの構成例に示す。比較回路４５では歪み補償回路８からの出力信号と歪み補償回路８への入力信号の差で定義されるプレディストーション歪み信号を求め(共に遅延回路４１，４２で遅延された出力信号を比較回路４５で比較)、比較回路２８では増幅器３からの出力信号と前記歪み補償回路８への入力信号の差で定義されるフィードバック歪み信号を求める(歪み補償回路８への入力信号は遅延回路４２，４３を介して得て、増幅器３からの出力信号は周波数変換回路５、アナログデジタル変換回路(ADC)７を介して得て比較回路２８で比較)。フィルタ係数算出部４６では、前記プレディストーション歪み信号と前記フィードバック歪み信号を、時間領域で定義されたＬＭＳアルゴリズム回路４７へと入力する。ＬＭＳアルゴリズム回路４７には、増幅器３の出力信号に含まれる相互変調歪み成分を最小にするような動作規範を与えることで、メモリ効果が最小となるような周波数特性を有する複素ＦＩＲフィルタ２２のタップ係数を適応的に求めることができる。
本実施の形態では、歪み補償回路８からの出力信号と歪み補償回路８への入力信号の差で定義されるプレディストーション歪み信号、及び、増幅器３からの出力信号と前記歪み補償回路８への入力信号の差で定義されるフィードバック歪み信号の２つの信号を用いて、時間領域でＬＭＳアルゴリズム回路４７を用いて複素ＦＩＲフィルタ２２の係数推定を行う。このため、従来例と比較して高速フーリエ変換回路及び逆高速フーリエ変換回路が不要となりデジタル回路の規模を削減できる。その他の動作及び効果は実施の形態１と同様である。
実施の形態４．
図７はこの発明の実施の形態４によるデジタルプレディストータの構成図を示す。上記の実施の形態と同一もしくは相当部分は同一符号で示す。図７において、入力端子(BB IN)１と出力端子(RF OUT)２の間に、メモリレス歪み補償回路８、メモリレスプレディストーション信号出力端子９、複素ＦＩＲフィルタ２２、デジタルアナログ変換回路(DAC)６、周波数変換回路(UP CONVERTER)４、電界効果トランジスタ(ＦＥＴ)５４と入力整合回路５５と出力整合回路５６を含む増幅器３が接続されている。入力端子１からは別途、遅延回路５９、メモリ６０が順に接続(直列接続)され、メモリ６０が入力信号出力端子５１に接続されている。また出力端子２側からは周波数変換回路(DOWN CONVERTER)５、アナログデジタル変換回路(ADC)７、メモリ６１が順に接続され、メモリ６１にはフィードバック信号出力端子５２が接続されている。フィルタ係数メモリ５８にはフィルタ係数入力端子５３と温度計測部５７が接続されると共に、フィルタ係数メモリ５８は複素ＦＩＲフィルタ２２に接続されている。
次に動作について説明する。入力端子１から回路に入力したベースバンド信号には、歪み補償回路８において増幅器３で発生する非線形歪みを打ち消すような逆歪み信号が与えられ、その後、複素ＦＩＲフィルタ２２においてメモリ効果を補正するための周波数特性が与えられ、更に電界効果トランジスタ(ＦＥＴ)５４の入力整合回路５５又は出力整合回路５６においてアナログ回路全体で生じる線形歪みを補正するための周波数特性が与えられて(増幅器３を含む送信機(図示省略)全体で生じる信号成分に現れる周波数特性とは逆の周波数特性を整合回路が有する)非線形歪み、メモリ効果、線形歪みの３つの劣化要素を補正するプレディストーション信号が生成される。
デジタル回路で生成されたプレディストーション信号は、デジタルアナログ変換器(ＤＡＣ)６によりアナログ信号へと変換され、周波数変換回路４によってＲＦ周波数帯へと変換され、その後、増幅器３で信号が増幅されて出力される。
歪み補償回路８では、増幅器の非線形歪みとは逆の特性を有する計算式またはテーブルを用いて、入力信号の瞬時振幅レベルに応じた複素利得係数を算出してプレディストーション信号を生成する。図１の(ｂ)にルックアップテーブルを用いた歪み補償回路８の構成の一例を示す。歪み補償テーブル３３には信号の振幅レベルに対して増幅器３とは逆の非線形特性を有する複素利得の値を格納する。歪み補償回路８では、振幅計算部３２で求められた信号の振幅レベルに応じて歪み補償テーブル３３から増幅器３とは逆の非線形特性を有する複素利得の値を読み出して、乗算器３４において入力信号に複素乗算することでプレディストーション信号を作成する。
複素ＦＩＲフィルタ２２に与える係数は、例えば図８に例示したプレディストータ外部の外部計算装置６５を用いて算出される。この外部計算装置６５は、専用のデジタル信号処理回路であっても良いし、一般事務用のパーソナルコンピュータであっても良く、計算ができる装置であれば形態を問わない。図８の外部計算装置６５において、歪み補償回路６６には図７の入力信号出力端子５１に接続される入力信号入力端子６２が接続され、フィルタ係数算出部６７には歪み補償回路６６の出力と、図７のフィードバック信号出力端子５２に接続されるフィードバック信号入力端子６３が接続され、フィルタ係数算出部６７の出力は図７のフィルタ係数入力端子５３に接続されるフィルタ係数出力端子６４に接続される。入力信号出力端子５１、フィードバック信号出力端子５２がプレディストータの外部出力端子、フィルタ係数入力端子５３がプレディストータの外部入力端子となる。
プレディストータでは、外部計算装置６５に引き渡すために、歪み補償回路８への入力信号及び増幅器３からの出力信号を、ある一定時間分だけメモリ６０，６１に記憶して、入力信号出力端子５１及びフィードバック信号出力端子５２から取り出す。外部計算装置６５で算出されたフィルタ係数は、フィルタ係数出力端子６４を介してフィルタ係数入力端子５３からプレディストータへと取り込まれ、フィルタ係数メモリ５８に格納される。
本実施の形態では、フィルタ係数変更手段であるフィルタ係数メモリ５８では、増幅器３の温度毎に異なるフィルタ係数を格納し、温度計測部５７において計測した増幅器３の温度に応じてフィルタ係数メモリ５８から係数を読み出して複素ＦＩＲフィルタ２２へと入力する。
以上より、この実施の形態ではトランジスタの整合回路５５，５６及び複素ＦＩＲフィルタ２２によって線形歪み及びメモリ効果を個別に補正するために、プレディストータでは非線形歪み、メモリ効果、線形歪みの３つの劣化要素を全て補償することが可能となる。
なお、図７の遅延回路５９、メモリ６０をメモリレスプレディストーション信号出力端子９に接続し、歪み補償回路８の出力信号を出力端子５１から外部に出力するようにしてもよい。
また、デジタルフィルタからなる図１，５，６，７の複素ＦＩＲフィルタ２１、２２は、入力信号の振幅に応じて異なる複素係数を有する非線形フィルタで構成してもよい。
なお、本発明は上記各実施の形態の可能な組合せも含むことは云うまでもない。
 産業上の利用の可能性
本発明のプレディストータは多くの分野で利用可能である。

Claims (12)

  1. 増幅器によって発生する非線形歪みを補償するための歪み補償回路を有し、前記歪み補償回路から出力されるプレディストーション信号を増幅器に入力し、前記増幅器で発生するメモリ効果を補償するプレディストータであって、
    前記歪み補償回路と前記増幅器の間に増幅器を含むアナログ回路全体で生じる信号成分に現れる周波数特性を補償するための第１のフィルタ手段を接続し、
    前記歪み補償回路と前記第１のフィルタ手段の間又は前記第１のフィルタ手段と前記増幅器の間に増幅器で発生する歪み成分に現れる周波数特性を補償するための第２のフィルタ手段を接続し、
    前記歪み補償回路からの出力信号と前記増幅器からの出力信号を用いて前記第２のフィルタ手段のフィルタ係数を算出して出力するフィルタ係数算出手段を備えた、
    ことを特徴とするプレディストータ。
  2. 増幅器によって発生する非線形歪みを補償するための歪み補償回路を有し、前記歪み補償回路から出力されるプレディストーション信号を増幅器に入力し、前記増幅器で発生するメモリ効果を補償するプレディストータであって、
    前記歪み補償回路と前記増幅器の間にデジタルフィルタを接続し、
    前記歪み補償回路からの出力信号と前記増幅器からの出力信号を用いて前記デジタルフィルタのフィルタ係数を算出して出力するフィルタ係数算出手段を有し、
    前記フィルタ係数算出手段が前記増幅器から出力される相互変調歪みを最小にするように動作する適応信号処理アルゴリズムを用いてフィルタ係数の算出処理を行うことを特徴とするプレディストータ。
  3. 増幅器によって発生する非線形歪みを補償するための歪み補償回路を有し、前記歪み補償回路から出力されるプレディストーション信号を増幅器に入力し、前記増幅器で発生するメモリ効果を補償するプレディストータであって、
    前記歪み補償回路と前記増幅器の間にデジタルフィルタを接続し、
    前記歪み補償回路からの出力信号と前記歪み補償回路への入力信号の差で定義されるプレディストーション歪み信号、前記増幅器からの出力信号と前記歪み補償回路への入力信号の差で定義されるフィードバック歪み信号をそれぞれ求め、前記プレディストーション歪み信号と前記フィードバック歪み信号を用いて前記デジタルフィルタのフィルタ係数を算出して出力するフィルタ係数算出手段を有し、
    前記フィルタ係数算出手段では前記増幅器から出力される相互変調歪みを最小にするように動作する適応信号処理アルゴリズムを用いてフィルタ係数の算出処理を行うことを特徴とするプレディストータ。
  4. 増幅器によって発生する非線形歪みを補償するための歪み補償回路を有し、前記歪み補償回路から出力されるプレディストーション信号を増幅器に入力し、前記増幅器で発生するメモリ効果を補償するプレディストータであって、
    前記歪み補償回路と前記増幅器の間にデジタルフィルタを接続し、
    フーリエ変換を施して周波数領域に変換した前記歪み補償回路からの出力信号、及びフーリエ変換を施して周波数領域に変換した前記増幅器からの出力信号を用いて前記デジタルフィルタのフィルタ係数を算出して出力するフィルタ係数算出手段を有し、
    前記フィルタ係数算出手段では前記増幅器から出力される相互変調歪みの周波数領域で計算した電力を最小にするように動作する適応信号処理アルゴリズムを用いてフィルタ係数の算出処理を行うことを特徴とするプレディストータ。
  5. 前記デジタルフィルタが複素係数を有する有限インパルス応答フィルタで構成されることを特徴とする請求項２から４までのいずれか１項に記載のプレディストータ。
  6. 前記増幅器を含むアナログ回路を備え、前記デジタルフィルタのフィルタ係数算出を行う適応信号処理アルゴリズムの初期値を前記アナログ回路の線形歪みとは逆の特性で与えることを特徴とする請求項２から４までのいずれか１項に記載のプレディストータ。
  7. 前記フィルタ係数算出手段では適応信号処理アルゴリズムとして最小平均二乗アルゴリズムを周波数領域又は時間領域で使用することを特徴とする請求項２から４までのいずれか１項に記載のプレディストータ。
  8. 前記歪み補償回路では前記増幅器によって発生する非線形歪みとは逆の非線形特性を記憶したテーブルを有し、前記歪み補償回路への入力信号の振幅レベルに応じて前記テーブルから係数を読み出して入力信号に乗算することでプレディストーション信号を作成することを特徴とする請求項２から４までのいずれか１項に記載のプレディストータ。
  9. 前記フィルタ係数算出手段では、適応信号処理アルゴリズムで推定された周波数特性に対して、自チャンネルである信号帯域内を阻止域とし、信号帯域外の相互変調歪み帯域を通過域とする帯域制限フィルタを備え、前記帯域制限フィルタの出力を時間領域へ変換して前記デジタルフィルタのタップ係数を算出することを特徴とする請求項４に記載のプレディストータ。
  10. 増幅器によって発生する非線形歪みを補償するための歪み補償回路を有し、前記歪み補償回路から出力されるプレディストーション信号を増幅器に入力し、前記増幅器で発生するメモリ効果を補償するプレディストータであって、
    前記歪み補償回路への入力信号及び増幅器からの出力信号の差が最小となるように動作する第１の適応信号処理アルゴリズムを用いて前記歪み補償回路の係数算出を行う歪み補償係数算出手段と、
    前記歪み補償回路と前記増幅器の間に接続されたデジタルフィルタと、
    前記歪み補償回路からの出力信号と前記増幅器からの出力信号を用いて前記デジタルフィルタのフィルタ係数を算出して出力するフィルタ係数算出手段と、
    を備え、
    前記フィルタ係数算出手段では前記増幅器から出力される相互変調歪みを最小にするように動作する第２の適応信号処理アルゴリズムを用いてフィルタ係数の算出処理を行うことを特徴とするプレディストータ。
  11. 前記歪み補償係数算出手段及び前記フィルタ係数算出手段の係数算出処理を同時に行なわず、それぞれ所定回数毎に区切って両者を繰り返し実施させる切り替え手段をさらに備えたことを特徴とする請求項１０に記載のプレディストータ。
  12. 前記デジタルフィルタが入力信号の振幅に応じて異なる複素係数を有する非線形フィルタで構成されることを特徴とする請求項２，３，４，１０のいずれか１項に記載のプレディストータ。
JP2009549970A 2008-01-15 2008-12-17 プレディストータ Active JP5137973B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009549970A JP5137973B2 (ja) 2008-01-15 2008-12-17 プレディストータ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008005846 2008-01-15
JP2008005846 2008-01-15
PCT/JP2008/072964 WO2009090825A1 (ja) 2008-01-15 2008-12-17 プレディストータ
JP2009549970A JP5137973B2 (ja) 2008-01-15 2008-12-17 プレディストータ

Publications (2)

Publication Number Publication Date
JPWO2009090825A1 JPWO2009090825A1 (ja) 2011-05-26
JP5137973B2 true JP5137973B2 (ja) 2013-02-06

Family

ID=40885225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009549970A Active JP5137973B2 (ja) 2008-01-15 2008-12-17 プレディストータ

Country Status (6)

Country Link
US (1) US8040182B2 (ja)
EP (1) EP2244380B1 (ja)
JP (1) JP5137973B2 (ja)
KR (1) KR101109861B1 (ja)
CN (1) CN101911477B (ja)
WO (1) WO2009090825A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102025327B (zh) * 2009-09-18 2013-01-02 富士通株式会社 放大器装置和预失真控制方法
JP5418296B2 (ja) * 2010-02-25 2014-02-19 富士通株式会社 メモリ効果評価プログラム、メモリ効果評価方法及びメモリ効果評価装置
US8615208B2 (en) 2010-11-02 2013-12-24 Crestcom, Inc. Transmitter linearized in response to signal magnitude derivative parameter and method therefor
US8489047B2 (en) * 2010-11-02 2013-07-16 Crestcom, Inc. Transmitter linearized using bias deviation gain adjustment and method therefor
CN103270695B (zh) 2010-12-22 2016-11-16 住友电气工业株式会社 放大器电路以及无线通信装置
TWI556597B (zh) * 2011-03-31 2016-11-01 Panasonic Corp Wireless communication device
KR101758086B1 (ko) * 2011-04-12 2017-07-17 숭실대학교산학협력단 개선된 선형적 특징을 가지는 전력 증폭기
JP5751056B2 (ja) * 2011-07-14 2015-07-22 富士通株式会社 歪補償装置、送信機および歪補償方法
JP5751420B2 (ja) * 2011-08-11 2015-07-22 富士通株式会社 歪補償装置、歪補償方法及び無線送信機
US9927485B2 (en) * 2011-09-23 2018-03-27 Tektronix, Inc. Enhanced AWG waveform calibration using S-parameters
KR20130043425A (ko) 2011-10-20 2013-04-30 삼성전자주식회사 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치
US8427234B1 (en) * 2012-02-14 2013-04-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for predistorting a signal
US8798559B2 (en) * 2012-02-28 2014-08-05 Telefonaktiebolaget L M Ericsson (Publ) FIR/IIR filter predistorter for power amplifiers exhibiting short-term and/or long-term memory effects
FR2991527B1 (fr) 2012-05-30 2014-06-27 Centre Nat Etd Spatiales Procede de calibration de lineariseur et composant electronique linearise
JP6086582B2 (ja) * 2012-09-25 2017-03-01 株式会社日立国際電気 高周波電力増幅器および高周波電力増幅器を用いた送信装置
JP6007744B2 (ja) * 2012-11-20 2016-10-12 富士通株式会社 歪補償装置、送信装置、歪補償方法及び伝達関数算出方法
CN103856426B (zh) * 2012-12-03 2017-04-19 华为技术有限公司 一种补偿滤波器的实现方法及信号带宽补偿的装置
JP6054739B2 (ja) * 2012-12-26 2016-12-27 パナソニック株式会社 歪み補償装置及び歪み補償方法
US8995571B2 (en) * 2013-03-14 2015-03-31 Analog Devices Global Baseband digital pre-distortion architecture
US8953711B2 (en) 2013-06-04 2015-02-10 Qualcomm Incorporated Configurable pre-emphasis component for transmission circuitry
US20140362949A1 (en) * 2013-06-11 2014-12-11 Analog Devices Technology Reduced bandwidth digital predistortion
TWI560998B (en) * 2013-07-11 2016-12-01 Realtek Semiconductor Corp Pre-distortion method, pre-distortion apparatus and machine readable medium
US8971829B2 (en) * 2013-07-19 2015-03-03 Mstar Semiconductor, Inc. Convergence estimation for iterative predistortion factor determination for predistortion in power amplifiers
JP6442795B2 (ja) * 2013-09-04 2018-12-26 富士通コネクテッドテクノロジーズ株式会社 無線通信回路及び無線通信装置
JP6252226B2 (ja) 2014-02-17 2017-12-27 富士通株式会社 歪補償装置、無線送信装置及び歪補償方法
CN106464280B (zh) * 2014-05-27 2019-02-12 瑞典爱立信有限公司 用于控制无线电传输的方法和无线电节点
CN115913144A (zh) * 2014-12-19 2023-04-04 麻省理工学院 具有相位切换元件的可调谐匹配网络
CN104678379B (zh) * 2014-12-26 2017-10-17 中国科学院声学研究所 一种信号发生器发射信号的方法及装置
EP3425794B1 (en) * 2015-06-17 2019-08-07 Telefonaktiebolaget LM Ericsson (publ) Least mean squares adaptation of a concurrent multi-band pre-distorter using overlapping spines
KR102444470B1 (ko) * 2015-06-25 2022-09-19 한국전자통신연구원 동일대역 전이중 송수신기에서 fir 필터를 튜닝하는 방법 및 장치
US10177805B2 (en) * 2015-06-25 2019-01-08 Electronics And Telecommunications Research Institute Method and apparatus for tuning finite impulse response filter in in-band full duplex transceiver
US9942024B2 (en) 2015-07-15 2018-04-10 Cisco Technology, Inc. Full duplex network architecture in cable network environments
US10033542B2 (en) 2015-07-15 2018-07-24 Cisco Technology, Inc. Scheduling mechanisms in full duplex cable network environments
US9966993B2 (en) 2015-07-15 2018-05-08 Cisco Technology, Inc. Interference suppression in full duplex cable network environments
JP2017046122A (ja) * 2015-08-25 2017-03-02 住友電気工業株式会社 歪補償装置
WO2017082749A1 (en) * 2015-11-10 2017-05-18 Huawei Technologies Co., Ltd. Predistortion device
CN105591656B (zh) * 2015-12-24 2018-04-03 三维通信股份有限公司 一种收发信机的增益平坦度补偿方法
US9712193B1 (en) * 2016-04-12 2017-07-18 Cisco Technology, Inc. High power efficient amplifier through digital pre-distortion and machine learning in cable network environments
US10797750B2 (en) 2016-02-24 2020-10-06 Cisco Technology, Inc. System architecture for supporting digital pre-distortion and full duplex in cable network environments
EP3440779A1 (en) * 2016-04-05 2019-02-13 Telefonaktiebolaget LM Ericsson (publ) Interference supression in a radio transceiver device
US9735814B1 (en) * 2016-04-12 2017-08-15 Cisco Technology, Inc. High power efficient amplification at cable modems through digital pre-distortion and machine learning in cable network environments
EP3288182B1 (en) * 2016-08-25 2020-07-01 Cisco Technology, Inc. System architecture for supporting digital pre-distortion and full duplex in cable network environments
EP3306817B8 (en) * 2016-10-07 2021-04-21 Rohde & Schwarz GmbH & Co. KG Predistortion system and method
CN108604884A (zh) * 2016-11-15 2018-09-28 思科技术公司 有线网络环境中通过数字预失真和机器学习的电缆调制解调器处的高功率效率放大
US9876657B1 (en) * 2017-03-06 2018-01-23 Xilinx, Inc. System and method for downlink processing in communication systems
WO2018176436A1 (zh) * 2017-04-01 2018-10-04 华为技术有限公司 一种预失真方法、装置和***
US10374838B2 (en) * 2017-06-30 2019-08-06 Futurewei Technologies, Inc. Image distortion correction in a wireless terminal
JP7206719B2 (ja) * 2017-10-31 2023-01-18 富士通株式会社 歪補償装置および歪補償方法
FR3080723B1 (fr) * 2018-04-25 2021-08-06 Wupatec Systeme et procede de linearisation en bande de base pour un amplificateur de puissance radiofrequence de classe g
US10432240B1 (en) 2018-05-22 2019-10-01 Micron Technology, Inc. Wireless devices and systems including examples of compensating power amplifier noise
TWI681636B (zh) * 2018-12-11 2020-01-01 瑞昱半導體股份有限公司 用於特徵化發送器之非線性失真的方法、相關發送器及其特徵化電路
US11387790B2 (en) 2019-01-24 2022-07-12 Analog Devices International Unlimited Company Power semiconductor device with charge trapping compensation
US20200244509A1 (en) * 2019-01-28 2020-07-30 Qualcomm Incorporated In-phase and quadrature-phase estimation and correction using kernel analysis
US10763905B1 (en) 2019-06-07 2020-09-01 Micron Technology, Inc. Wireless devices and systems including examples of mismatch correction scheme
CN110336572B (zh) * 2019-06-11 2020-09-15 三维通信股份有限公司 一种收发信机的增益平坦度补偿方法
CN110518885A (zh) * 2019-08-07 2019-11-29 烽火通信科技股份有限公司 一种数字预失真电路及其杂散对消方法
US10972139B1 (en) 2020-04-15 2021-04-06 Micron Technology, Inc. Wireless devices and systems including examples of compensating power amplifier noise with neural networks or recurrent neural networks
US11496341B2 (en) 2020-08-13 2022-11-08 Micron Technology, Inc. Wireless devices and systems including examples of compensating I/Q imbalance with neural networks or recurrent neural networks
KR102667992B1 (ko) * 2021-11-30 2024-05-23 (주) 유엔에이디지탈 디지털 필터의 필터 계수 설정 방법 및 그 필터 계수가 적용된 디지털 필터를 포함하는 통신 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621990A (ja) * 1992-07-01 1994-01-28 Nec Corp 変調信号送信システム
JP2004289542A (ja) * 2003-03-24 2004-10-14 Mitsubishi Electric Corp プレディストータ
JP2004320329A (ja) * 2003-04-15 2004-11-11 Nec Corp デジタルフィードバック方式の歪み補償回路
JP2005333353A (ja) * 2004-05-19 2005-12-02 Hitachi Kokusai Electric Inc プリディストータ
JP2006505160A (ja) * 2002-10-31 2006-02-09 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 広帯域プリディストーション線形化の方法およびシステム
JP2006191673A (ja) * 2002-12-10 2006-07-20 Ntt Docomo Inc 線形電力増幅方法、線形電力増幅器及びそのディジタルプリディストータ設定方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4015455B2 (ja) * 2002-03-29 2007-11-28 富士通株式会社 歪補償装置
US7170342B2 (en) * 2002-12-10 2007-01-30 Ntt Docomo, Inc. Linear power amplification method and linear power amplifier
KR100480278B1 (ko) * 2002-12-24 2005-04-07 삼성전자주식회사 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법
JP4394409B2 (ja) * 2003-09-25 2010-01-06 株式会社日立国際電気 プリディストーション方式歪補償機能付き増幅器
US7366252B2 (en) * 2004-01-21 2008-04-29 Powerwave Technologies, Inc. Wideband enhanced digital injection predistortion system and method
JP4467319B2 (ja) * 2004-01-29 2010-05-26 株式会社日立国際電気 プリディストータ
US7113036B2 (en) * 2004-04-15 2006-09-26 Agere Systems Inc. Method and apparatus for adaptive digital predistortion using nonlinear and feedback gain parameters
US7288988B2 (en) * 2005-04-13 2007-10-30 Powerwave Technologies, Inc. Adaptive predistortion linearized amplifier system employing selective sampling
US8019015B2 (en) * 2007-02-26 2011-09-13 Harris Corporation Linearization of RF power amplifiers using an adaptive subband predistorter
JP2009111958A (ja) * 2007-11-01 2009-05-21 Hitachi Kokusai Electric Inc プリディストータ
US7899416B2 (en) * 2007-11-14 2011-03-01 Crestcom, Inc. RF transmitter with heat compensation and method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621990A (ja) * 1992-07-01 1994-01-28 Nec Corp 変調信号送信システム
JP2006505160A (ja) * 2002-10-31 2006-02-09 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 広帯域プリディストーション線形化の方法およびシステム
JP2006191673A (ja) * 2002-12-10 2006-07-20 Ntt Docomo Inc 線形電力増幅方法、線形電力増幅器及びそのディジタルプリディストータ設定方法
JP2004289542A (ja) * 2003-03-24 2004-10-14 Mitsubishi Electric Corp プレディストータ
JP2004320329A (ja) * 2003-04-15 2004-11-11 Nec Corp デジタルフィードバック方式の歪み補償回路
JP2005333353A (ja) * 2004-05-19 2005-12-02 Hitachi Kokusai Electric Inc プリディストータ

Also Published As

Publication number Publication date
EP2244380A1 (en) 2010-10-27
US8040182B2 (en) 2011-10-18
KR20100101172A (ko) 2010-09-16
KR101109861B1 (ko) 2012-02-14
JPWO2009090825A1 (ja) 2011-05-26
WO2009090825A1 (ja) 2009-07-23
CN101911477A (zh) 2010-12-08
EP2244380A4 (en) 2011-02-23
CN101911477B (zh) 2013-10-23
US20100277236A1 (en) 2010-11-04
EP2244380B1 (en) 2013-07-03

Similar Documents

Publication Publication Date Title
JP5137973B2 (ja) プレディストータ
US20210376871A1 (en) Wide bandwidth digital predistortion system with reduced sampling rate
CA2679114C (en) Linearization of rf power amplifiers using an adaptive subband predistorter
JP4394409B2 (ja) プリディストーション方式歪補償機能付き増幅器
KR101058733B1 (ko) 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치
US9306506B1 (en) Apparatus and methods for dual loop power amplifier digital pre-distortion systems
US11476809B2 (en) Polyphase digital signal predistortion in radio transmitter
US7755425B2 (en) Method and apparatus for reducing frequency memory effects in RF power amplifiers
KR20050108160A (ko) 전력 증폭기에 디지털 전치 왜곡 장치 및 방법
JPWO2007046370A1 (ja) 非線形歪検出方法及び歪補償増幅装置
JP5056490B2 (ja) 歪み補償係数更新装置および歪み補償増幅器
JP2015005965A (ja) 電力増幅装置、送信機および電力増幅装置制御方法
JP4918572B2 (ja) プリディストーション方式歪補償機能付き増幅器
US11563409B2 (en) Configurable non-linear filter for digital pre-distortion
KR20050064485A (ko) 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상장치 및 방법
US20060091949A1 (en) Signal correction by predistortion
US8004358B2 (en) Distortion compensation device
KR100487209B1 (ko) 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법
EP3700156B1 (en) Cartesian feedback circuit
EP1063825A2 (en) Predistortion system for linearising power amplifiers
WO2018109862A1 (ja) 電力増幅回路
JP2013132009A (ja) 歪補償器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121113

R150 Certificate of patent or registration of utility model

Ref document number: 5137973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250