JP4175503B2 - 歪み補償回路及び送信装置 - Google Patents
歪み補償回路及び送信装置 Download PDFInfo
- Publication number
- JP4175503B2 JP4175503B2 JP2003113887A JP2003113887A JP4175503B2 JP 4175503 B2 JP4175503 B2 JP 4175503B2 JP 2003113887 A JP2003113887 A JP 2003113887A JP 2003113887 A JP2003113887 A JP 2003113887A JP 4175503 B2 JP4175503 B2 JP 4175503B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage value
- signal
- value data
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、特にいわゆるメモリ効果（Memory-effct）を有する電力増幅器の歪み補償に好適な歪み補償回路及びその歪み補償回路が適用される送信装置に関する。
【０００２】
【従来の技術】
近年、携帯電話システムは、既に第３世代と呼ばれるＷ−ＣＤＭＡ（Wideband-Code Division Multiple Access）、ｃｄｍａ（code division multiple access)２０００などの新しいシステムが実用化されつつある。これらの携帯電話システムでは、１チャンネル当たりの占有周波数幅が、従来のＰＤＣ（Personal Digital Cellular）或いはＰＨＳ（Personal Handyphone System：商標）に比べて格段に広くなされている。すなわち、上記１チャンネル当たりの占有周波数幅は、例えばＰＤＣが約２０ｋＨｚ、ＰＨＳが約２００ｋＨｚであるのに対し、ｃｄｍａ２０００では約１．２ＭＨｚ、Ｗ−ＣＤＭＡに至っては約４ＭＨｚとなっている。
【０００３】
ところで、上記ｃｄｍａ２０００やＷ−ＣＤＭＡの信号のように周波数幅が広い信号を増幅する場合、増幅器の帯域内特性を平坦に保つことが難しくなる。特に、電力増幅器（ＰＡ：power amplifier）は、歪みに対する規定が厳しく、設計が難しくなる傾向にある。その一方で、歪み補償技術は、電力増幅器の歪みを改善し、効率を向上させるのに有効な技術であるが、帯域内偏差の大きい電力増幅器に対して効率的に歪み補償を行うことは難しく、現在までに適当な歪み補償の方法は提案されていない。
【０００４】
なお、いわゆるメモリ効果（Mwmory-effect）を有する電力増幅器に対してプレディストーション（Predistortion）法により歪み補償を行う技術の一例として、ＤＳＰ（Digital Signal Processor）を用いてベースバンド部でプレディストーション信号を生成する手法が開示されている（例えば、非特許文献１参照）。
【０００５】
この非特許文献１に記載の技術によれば、ベースバンドの信号系列について、あるサンプル点の信号電圧とその１サンプル前の信号電圧とが比較され、その比較結果に基づいて、プレディストーション信号生成部がプレディストーション信号を生成することについて記載されている。
【０００６】
【非特許文献１】
ジェイ.キム、ケー.コンスタンチノウ、「メモリ
（効果）を有する電力増幅器モデルに基づく広帯域信号のディジタルプレディストーション」ＩＥＥＥエレクトロニクスレター、２００１年１１月８日、第３７巻、第２３号、1417-1418ページ（J.Kim and K.Konstantinou "Digital predistortion of wideband signals based on power amplifier model with memory",IEEE Electronics letters, 8th Novembe 2001, Vol.37, No.23, pp.1417-1418）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のプレディストーション信号生成手法は、ベースバンド部でプレディストーション信号を生成するために、電力増幅器の全帯域に渡る歪み補償が困難である。また、１サンプル前の信号だけを考慮しているので、強いメモリ効果を有する電力増幅器に対しては歪み補償の効果がない。
【０００８】
本発明は、このような課題に鑑みてなされたものであり、メモリ効果を有する電力増幅器に対する有効なプレディストーションを実現可能とする、歪み補償回路及び送信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の歪み補償回路は、ベースバンド信号が直交変調された後の信号電圧値をディジタル化するＡ／Ｄ変換手段と、そのＡ／Ｄ変換手段の出力データが供給される減算手段と、予め格納している複数の電圧値データの中から、減算手段の出力データに応じた電圧値データを出力する電圧値データ出力手段と、その電圧値データ出力手段からの電圧値データに応じて、直交変調後の信号電圧値と電力増幅器の振幅特性に応じたインパルス応答値との乗算値の累積加算値を出力して減算手段へ供給する振幅インパルス応答累積加算手段と、電圧値データ出力手段からの電圧値データをアナログ化して電力増幅器の振幅成分のプレディストーション信号として出力するＤ／Ａ変換手段とを有する。
【００１０】
また、本発明の送信装置は、送信ベースバンド信号を直交変調する直交変調部と、本発明の歪み補償回路と、その歪み補償回路の出力信号が入力され、周波数変換と不要輻射の除去を行って電力増幅器へ送出する変換・除去部とを有する。
【００１１】
すなわち、本発明によれば、ベースバンド信号が直交変調された後の信号から、電力増幅器の歪み補償を行うためのプレディストーション信号を生成している。
【００１２】
【発明の実施の形態】
本発明の好ましい実施の形態について、図面を参照しながら説明する。
【００１３】
［歪み補償の動作原理］
先ず、本発明にかかる歪み補償の動作原理を説明する。
【００１４】
電力増幅器の入力信号電圧の時間関数をｕ(t)とし、その電力増幅器の出力信号電圧の時間関数をｙ(t)とすると、当該電力増幅器の入出力特性はVolterra級数を用いて一般に式（１）にて表される。
【００１５】
【数１】
【００１６】
ここで、式（１）中のｈｋ(τ１,…,τｋ）は、ｋ次のVolterra核であり、ｋ次の非線形インパルス応答を表す。また、式（１）のｎ重積分項（ｎは自然数）は、入力信号電圧ｕ(t)のｎ次にかかわる出力を与える。つまり、例えば５重積分項からは５次高調波成分、ＩＭ（Inter Modulation）５成分、５次項から発生する基本波成分とＩＭ３成分などが得られる。
【００１７】
次に、式（１）をフーリエ変換して式（２）を得る。すなわち、上記式（１）は、電力増幅器における時間領域での入出力特性を表し、式（２）は、電力増幅器における周波数領域での入出力特性を表している。
【００１８】
【数２】
【００１９】
なお、式（２）中、Vin(ω)は入力信号電圧ｕ(t)のフーリエ変換を、Vout(ω)は出力信号電圧ｙ(t)のフーリエ変換を表している。また、式（２）において、ω１，ω２，ω３，…は電力増幅器への入力信号Ｖinの持つ周波数成分を表し、Ｈn(ω)はVolterra核のフーリエ変換を表す。なお、一般にＨn(ω)は複素数である。
【００２０】
ここで、本発明にかかる歪み補償の対象である電力増幅器がメモリ効果を有すると言うことは、式（２）においてＨn(ω)の周波数依存性が無視できないほど大きいと言うことである。したがって、この式（２）により、いわゆるＡＭ／ＡＭ、ＡＭ／ＰＭ両特性が表現される。
【００２１】
そして、歪み補償によって電力増幅器の特性が線形化される入力信号電圧ｕ(t)を印加した状態では、式（３）或いは式（４）が満たされることになる。なお、式（３），式（４）中のＧ0は電力増幅器の線形利得を表している。また、当該線形利得Ｇ0の場合の電力増幅器は、メモリ効果を有さない（いわゆるメモリレス：Memory-Less）増幅器となる。
【００２２】
【数３】
【００２３】
【数４】
【００２４】
したがって、電力増幅器の歪み補償を行うためのプレディストーションは、式（３）或いは式（４）を満たす入力信号電圧ｕ(t)を求めることに帰着する。
【００２５】
以下、本発明にかかる歪み補償の動作について、実例を挙げて説明する。
【００２６】
図１と図２には、メモリ効果を有する（Memory-Systemである）電力増幅器の入出力特性の例を示す。図１に示す５つの曲線ｐｏ１，ｐｏ２，ｐｏ３，ｐｏ４，ｐｏ５は、図２中の各周波数ｆ１〜ｆ５に対応した入出力特性を示している。ここで、図１に示す入出力特性は電力表示なので、これを電圧表示に変換し、それら５つの入出力特性を式（５）に示す５次の多項式で近似する。
【００２７】
【数５】
【００２８】
なお、式（５）中、ｉ＝１，２，３，４，５である。そして、この式（５）により得られたａｍ１(fi)、ａｍ３(fi)、ａｍ５(fi)を周波数方向に滑らかに繋げると、図２に示すような各曲線が得られる。
【００２９】
ここで、式（５）に示す入出力特性を有する電力増幅器の出力電圧の時間変化を考察すると、式（５）中のａｍ１(fi)，ａｍ３(fi)，ａｍ５(fi)は、フィルタ特性を表すものと考えることができる。したがって、そのフィルタの時間応答は、インパルス応答を用いた畳み込み積分で表すことができる。その様子を図３，図４に示す。なお、図３は、各サンプル点（サンプル間隔τ）毎のインパルス応答の値ｉｍｐ(i)を示し、図４は、そのインパルス応答を用いた畳み込み積分の様子を示している。
【００３０】
また、図３，図４中のｉ，ｋを、信号の時間系列を離散化して考えた場合のサンプル点とすると、ある時間ｋにおける出力信号電圧ｙ(k)は、式（６）に示すように、過去に現れた入力信号電圧ｕ(k-1),ｕ(k-2),…と、これらに対応するインパルス応答の乗算値の累積加算値となる。
【００３１】
【数６】
【００３２】
なお、式（６）中のｉｍｐ(i)は、式（５）におけるａｍ(i)のインパルス応答を表す。また、式（６）中のｎは自然数であり、一例としてｎ＝４を挙げることができる。
【００３３】
ここで、電力増幅器がメモリ効果を有さない場合（Memory-Less Systemである場合）は、インパルス応答の持続時間が非常に短いので、上記累積加算値は無視できるが、電力増幅器がメモリ効果を有する場合（Memory Systemである場合）は上記累積加算値が悪影響を及ぼす。特に、式（６）の３次、５次の項は、歪みを表しており、この歪みについても過去の歪みの累積が影響してくることになる。
【００３４】
以上により、電力増幅器がメモリ効果を有する場合（Memory Systemである場合）の時間的挙動が明らかになった。
【００３５】
本発明の歪み補償回路は、それらの事実を踏まえて、以下のようにして電力増幅器の歪み補償を行う。
【００３６】
電力増幅器の歪み補償を行うためのプレディストーション信号、つまり電力増幅器への入力信号電圧ｕ(k)は、前記式（３）と式（６）から、式（7-1）、式（7-2）、式（7-3）を満足する。
【００３７】
【数７】
【００３８】
ここで、式（7-2）は（k-1）の項とそれ以外の項に分けて表しており、式（7-3）は、式（7-2）におけるシグマの項をｈｆ(i)に置き換えて表している。そして、ｕ(k-2),ｕ(k-3),ｕ(k-4)，…が決まった場合に、式（7-3）のｈｆ(i)が決まり、式（7-3）を満たすｕ(k-1)が求まることになる。すなわち、このｕ(k-1)がｉ＝１で出力すべきプレディストーション信号となる。
【００３９】
そして、本発明の歪み補償回路は、上記ｈｆ(i)を求める際に、ルックアップテーブルを用いる。すなわち、図３に示した時間間隔τ毎に対応したルックアップテーブルを用意し、それらの各ルックアップテーブルには、各時間間隔τに対応するｉｍｐ(i)×ｕ(k-i)値を格納しておく。つまり、本発明の歪み補償回路は、電力増幅器へ入力されると想定される入力信号電圧ｕ(t）の全電圧範囲に対してｉｍｐ(*)を予め乗じた値をルックアップテーブル内に格納しておき、本発明の歪み補償回路への入力値に応じて、当該ルックアップテーブルのアクセスポイントを変えることで、インパルス応答を乗じた値を得るようにしている。図５には、本発明の歪み補償回路で使用するルックアップテーブルのデータの一例を示す。
【００４０】
また、本発明の歪み補償回路は、式（7-3）を満たすｕ(k-1)を求めることについても、ルックアップテーブルを用いる。
【００４１】
さらに、上述した歪み補償は振幅方向について述べているが、本発明の歪み補償回路は、位相方向の歪み補償についても同様の考えに基づいて行う。すなわち、ＡＭ／ＰＭが周波数毎に異なった特性を示す場合、式（５）におけるａｍ(*)をＡＭ／ＰＭの周波数依存性から求めたものに置き換えることで、式（８）のように表すことができる。
【００４２】
【数８】
【００４３】
なお、式（８）中、Ｐhout(fi)は電力増幅器の出力信号の位相成分を表し、ｐｍ(*)は式（５）におけるａｍ(*)と同様の係数で、ＡＭ／ＰＭの周波数特性から求めたものである。そして、式（８）中のｐｍ(*)のインパルス応答を用いることで、Ｐhout(fi)の時間的な変化を表すＰho(t)を求めることができる。位相方向の歪み補償は、こうして得られたＰho(t)に対し、ＰhPD(t)＝−Ｐho(t)となるようにして電力増幅器への入力信号の位相をシフトさせることで実現できる。
【００４４】
［歪み補償回路の適用例］
図６には、上述した本発明の歪み補償回路が適用される携帯電話端末の送信部（送信装置）の概略構成を示す。
【００４５】
図６に示す本実施の形態の携帯電話端末の送信部において、ベースバンド部１からは、同相成分の信号ＢＩと直交成分の信号ＢＱが出力され、直交変調部２へ供給される。上記同相成分の信号ＢＩは直交変調部２の一方のミキサ１１へ、上記直交成分の信号ＢＱは直交変調部２の他方のミキサ１２へ送られる。また、上記一方のミキサ１１には発振器１４からの発振信号が入力され、他方のミキサ１２には発振器１４の発振信号を移相器１５により９０度（π／２）移相した信号が入力される。これにより、上記一方のミキサ１１では、上記同相成分の信号ＢＩが上記発振信号により周波数変換され、他方のミキサ１２では、上記直交成分の信号ＢＱが上記９０度移相された発振信号により周波数変換される。そして、これら二つのミキサ１１，１２の出力信号は、加算器１３にて相互に加算された後、歪み補償部３への入力信号ＰＤinとして、当該直交変調部２から出力される。
【００４６】
歪み補償部３は、上記入力信号ＰＤinに応じて、前述したルックアップテーブルのアクセスポイントを変えることで、最終段の電力増幅器９の振幅方向の歪みを補償するためのプレディストーション信号ＰＤoutと位相方向の歪みを補償するためのプレディストーション信号ＰｈPDを生成する。上記振幅方向のプレディストーション信号ＰＤoutは帯域通過フィルタ（バンドパスフィルタ）４へ送出され、上記位相方向のプレディストーション信号ＰｈPDは移相部８へ送出される。
【００４７】
帯域通過フィルタ４は、上記振幅方向のプレディストーション信号ＰＤoutに含まれる不要輻射を除去する。この帯域通過フィルタ４の出力信号は、ミキサ５へ送られる。また、ミキサ５には、高周波発振器６からの発振信号が入力されている。これにより、当該ミキサ５では、上記帯域通過フィルタ４の出力信号が、上記高周波発振器６からの発振信号により周波数変換される。このミキサ５から出力された高周波信号は、帯域通過フィルタ（バンドパスフィルタ）７へ送られる。当該帯域通過フィルタ７は、上記ミキサ５から出力された高周波信号に含まれる不要輻射を除去する。この帯域通過フィルタ７の出力信号は、移相部８へ送られる。
【００４８】
移相部８は、上記歪み補償部３からの位相方向のプレディストーション信号ＰｈPDが移相シフト制御信号として入力され、当該移相シフト制御信号に基づいて、上記帯域通過フィルタ７からの出力信号を移相させる。すなわち、このとき移相部８から出力される信号は、電力増幅器９の振幅方向と位相方向の両方の歪みを補償するためのプレディストーション信号ＰＡinとなる。これにより、電力増幅器９の出力信号ＰＡoutは、歪み補償が施された信号となる。当該電力増幅器９の出力信号ＰＡoutは、端子１０から図示しない後段の構成へ送出される。
【００４９】
ここで、本実施の形態の携帯電話端末は、上述したように、入力信号ＰＤinに応じてルックアップテーブルをアクセスすることで、振幅方向のプレディストーション信号ＰＤoutと位相方向のプレディストーション信号ＰｈPDを得る、というようなディジタル処理を行うため、特に以下のことを考慮した構成となされている。
【００５０】
すなわち図６の直交変調部２の発振器１４の発振周波数は、ベースバンド部１からの信号ＢＩ，ＢＱの包絡線周波数の２倍程度の低い周波数を用いている。この理由は以下の通りである。一般にミキサ等により周波数変換操作を行うとイメージ成分が現れるので、その占有周波数帯域幅は元の信号（本実施の形態では直交変調部２の出力）の２倍となる。この場合、電力増幅器において考慮すべきメモリ効果は、上記包絡線周波数の２倍以上の周波数帯域に発生してしまう。したがって、歪み補償もその周波数帯域を考慮したものにしなければならないが、本実施の形態の歪み補償は、上述したように入力信号ＰＤinに応じてルックアップテーブルをアクセスする、というようなディジタル処理を伴うため、そのような高い周波数での処理は困難である。そこで、本実施の形態では、上記発振器１４の発振周波数を、上記信号ＢＩ，ＢＱの包絡線周波数の２倍程度の低い周波数にすることで、上記歪み補償の際の上記ディジタル処理を容易にしている。
【００５１】
また、本実施の形態の歪み補償では、そのようにして変調された信号に対し、インパルス応答を用いてプレディストーション信号を生成するが、このときルックアップテーブルに格納するインパルス応答の値としては、前述した図２におけるａｍ1(f),ａｍ3(f),ａｍ5(f)を、図７に示すように低い周波数近傍に平行移動したａｍ1'(f),ａｍ3'(f),ａｍ5'(f)についてのインパルス応答の値とする。なお、図７は、本発明実施の形態の歪み補償の効果を確かめるために行ったシミュレーションの様子を示す図であり、発振器１４の発振周波数が、上記ベースバンド部１からの信号ＢＩ，ＢＱの包絡線周波数（=1.2288MHz/2）の約２倍（１．３ＭＨｚ）に設定された例である。すなわち、ＲＦ周波数が１．３ＭＨｚ×６＝７．８ＭＨｚであるとすると、図６の電力増幅器９のメモリ効果は７．８ＭＨｚ近傍のａｍ1(f),ａｍ3(f),ａｍ5(f)で表されるが、本実施の形態の歪み補償部３では、それらａｍ1(f),ａｍ3(f),ａｍ5(f)の周波数が１．３ＭＨｚ近傍に平行移動されたａｍ1'(f),ａｍ3'(f),ａｍ5'(f)を用いて、上記ルックアップテーブルのアクセスを行う。
【００５２】
［歪み補償部の構成］
以下、上述したように入力信号ＰＤinに応じてルックアップテーブルをアクセスしてプレディストーションを生成する、本実施の形態の歪み補償部３の構成について説明する。図８は、本実施の形態の歪み補償部３の具体的構成例を示す。
【００５３】
この図８に示す本実施の形態の歪み補償部３は、図６の直交変調部２からの入力信号ＰＤinをディジタル化するＡ／Ｄ（Analog/Digital）コンバータ３２と、そのＡ／Ｄコンバータ３２の出力を定数Ｇ0倍する乗算器３３と、その乗算器３３の出力が入力される減算器４１と、上記減算器４１の出力データの少なくとも一部がテーブルアクセス用のアドレスデータとして入力されるルックアップテーブル（電力値データ出力手段）４２と、上記ルックアップテーブル４２の出力を時間τずつ順次遅延させるためのＮ−１（Ｎは自然数、本実施の形態では例えばＮ＝３〜４）個の遅延器４５_１，４５_２，…からなる遅延ブロックと、上記ルックアップテーブル４２の出力データ若しくは各遅延器４５_１，４５_２，…にて時間τずつ順次遅延された出力データが入力されるＮ個のテーブルブロック４６_１，４６_２，…と、これらテーブルブロック４６_１，４６_２，…の出力データを加算して減算器４１へ出力する加算器４４と、上記ルックアップテーブル４２の出力データをアナログ化するＤ／Ａ（Digital/Analog）コンバータ４３とを備え、上記Ｄ／Ａコンバータ４３の出力信号を前記振幅方向のプレディストーション信号ＰＤoutとして端子３６から出力する振幅補償部３４を有している。
【００５４】
この振幅補償部３４の各テーブルブロック４６_１，４６_２，…のうち、１段目のテーブルブロック４６_１は、上記ルックアップテーブル４２の出力データの少なくとも一部が、テーブルアクセス用のアドレスデータとして入力され、それぞれ予め格納されたデータを当該アドレスデータに応じて出力するメモリ素子からなるＭ（Ｍは自然数、本実施の形態では例えばＭ＝４）個のルックアップテーブル６１_１，６１_２，６１_３，…と、それら各ルックアップテーブル６１_１，６１_２，６１_３，…の出力値を加算する加算器４７とを有する。そして、当該加算器４７の出力データが、上記加算器４４へ送られる。２段目のテーブルブロック４６_２は、上記１段目のテーブルブロック４６_１と同じ構成を有しているが、当該テーブルブロック４６_２には、上記遅延器４５_１により時間τだけ遅延されたルックアップテーブル４２の出力データが、テーブルアクセス用のアドレスデータとして入力される。なお、２段目のテーブルブロック４６_２以降の各段のテーブルブロックについても同様であり、遅延器４５_２，…により順次時間τだけ遅延されたルックアップテーブル４２の出力データが、それぞれテーブルアクセス用のアドレスデータとして入力される。すなわちこれらは、本発明の振幅インパルス応答累積加算手段に相当する。
【００５５】
ここで、上記振幅補償部３４の各テーブルブロック４６_１，４６_２，…内のルックアップテーブル６１_１，６１_２，６１_３，…には、前述したａｍ1'(f),ａｍ3'(f),ａｍ5'(f)から求めたインパルス応答を乗じた値が格納されている。例えば、１段目のルックアップテーブル６１_１にはｕ(k-2)・imp'1(2)の値が格納され、２段目のルックアップテーブル６１_２にはｕ(k-2)３・imp'3(2)、３段目のルックアップテーブル６１_３にはｕ(k-2)５・imp'5(2)の値が格納されている。
【００５６】
また、上記ルックアップテーブル４２には、式（９）を満足する解のｕ(k-1）の値が格納されている。
【００５７】
【数９】
【００５８】
なお、式（９）中のimp'1(i)，imp'3(i)，imp'5(i) は、各々ａｍ1'(f),ａｍ3'(f),ａｍ5'(f)から求めたインパルス応答を示す。また、定数Ｇ0は、歪み補償の対象である電力増幅器９の特性を線形化した場合の線形利得であり、上記乗算器３３での乗算に使用される値である。このように、本実施の形態の歪み補償部３は、各テーブルブロック４８_１，４８_２，…内のルックアップテーブル６１_１，６１_２，６１_３，…へのアドレスデータとして、上記ルックアップテーブル４２の出力を用いるのは、実際の電力増幅器９に入力されるのはプレディストーションされた信号なので、当該ルックアップテーブル４２の出力値を入力系列として考える必要があるからである。
【００５９】
本実施の形態の歪み補償部３によれば、以上説明したような構成を有し、上記端子３１に供給された入力信号ＰＤinをＡ／Ｄ変換し、更にＧ0倍してルックアップテーブル４２をアクセスし、そのルックアップテーブル４２の出力の少なくとも一部をアドレスデータとして、テーブルブロック４８_１，４８_２，…内のルックアップテーブル６１_１，６１_２，６１_３，…をアクセスすることにより、前述した式（7-3）におけるｕ(k-2)・imp1(2)等を得ることができる。そして、それら各ルックアップテーブル６１_１，６１_２，６１_３，…の出力を加算器４７にて加算することで、前記式（7-3）におけるｈf(i)が得られる。さらに、その加算器４７の出力データを減算器４１にて、乗算器３３の出力データ（入力信号ＰＤin・Ｇ0）から減算し、ルックアップテーブル４２をアクセスするための信号系列を得、そのルックアップテーブル４２の出力をＤ／Ａ変換することで、振幅方向のプレディストーションＰＤoutを得ている。
【００６０】
また、この図８に示す本実施の形態の歪み補償部３は、上記ルックアップテーブル４２の出力データ若しくは各遅延器４５_１，４５_２，…にて時間τずつ順次遅延された出力データが入力されるＮ個のテーブルブロック４８_１，４８_２，…と、これらテーブルブロック４８_１，４８_２，…の出力データを加算する加算器５０と、その加算器５０の出力データをアナログ化するＤ／Ａコンバータ５１とを備え、当該Ｄ／Ａコンバータ５１の出力信号を前記位相方向のプレディストーション信号ＰｈPDとして端子３７から出力する位相補償部３５を有している。
【００６１】
この位相補償部３５の各テーブルブロック４８_１，４８_２，…のうち、１段目のテーブルブロック４８_１は、上記ルックアップテーブル４２の出力データの少なくとも一部が、テーブルアクセス用のアドレスデータとして入力され、それぞれ予め格納されたデータを当該アドレスデータに応じて出力するメモリ素子からなるＭ個のルックアップテーブル７１_１，７１_２，７１_３，…と、それら各ルックアップテーブル７１_１，７１_２，７１_３，…の出力値を加算する加算器４９とを有する。そして、当該加算器４９の出力データが、上記加算器５０へ送られる。２段目の各テーブルブロック４８_２は、上記１段目のテーブルブロック４８_１と同じ構成を有しているが、当該テーブルブロック４８_２には、上記遅延器４５_１により時間τだけ遅延されたルックアップテーブル４２の出力データが、テーブルアクセス用のアドレスデータとして入力される。なお、２段目のテーブルブロック４８_２以降の各段のテーブルブロックについても同様であり、遅延器４５_２，…により順次時間τだけ遅延されたルックアップテーブル４２の出力データが、それぞれテーブルアクセス用のアドレスデータとして入力される。すなわちこれらは、本発明の位相インパルス応答累積加算手段に相当する。
【００６２】
当該位相補償部３５において、各テーブルブロック４８_１，４８_２，…内のルックアップテーブル７１_１，７１_２，７１_３，…には、前述の式（８）に示した係数ｐｍ(*)のインパルス応答の符号を変えた値が格納されている。したがって、これら各ルックアップテーブル７１_１，７１_２，７１_３，…の出力を加算器４９にて加算し、Ｄ／Ａコンバータ５１にてアナログ変換したものを位相方向のプレディストーションＰｈPDとして、図６の移相部８の位相シフトを制御させれば、位相補償が達成されることになる。
【００６３】
なお、この図８の歪み補償部３において、各遅延器４５_１，４５_２，…の遅延時間τは、前述した図３における離散化の間隔を示す。当該遅延時間τは小さい方が良いが、使用するＡ／Ｄコンバータ３２やＤ／Ａコンバータ４３，５１の処理速度によりその下限が決まる。
【００６４】
［歪み補償のシミュレーション］
次に、本発明実施の形態における歪み補償の効果についてシミュレーションで検討した結果を説明する。シミュレーションの条件は、前述の図７で既に説明したのと同じ条件とする。なお、遅延時間τは１６倍オーバーサンプルの条件で、（1/19.2MHz=1.2288Mcps×16)とした。
【００６５】
図９は、図１，図２で説明した電力増幅器９の特性下における出力信号ＰＡoutのスペクトラムをシミュレーションにより求めた例である。使用した信号はＮ−ＣＤＭＡ(Narrowband-Code Division Multiple Access)のアップリンクに使用する信号で、チップレート1.2288Mcps、データ変調はＯＱＰＳＫ（Offset Quadrature Phase Shift Keying）である。電力増幅器９の出力信号ＰＡoutは２１．５ｄＢｍである。図９のスペクトラムは、図示の如く信号成分と歪み成分とからなる。信号成分は帯域内（＝dev）で約２ｄＢの偏差が見られる。これは、メモリ効果の特徴の一つであり、前述のａｍ1(f)に起因するものである。また、歪みを表すＡＣＰ(=±885kHz 離調点）は、信号成分に対する上下間(dlt_acpr=ACP_high-ACP_low）で約４ｄＢの差が見られる。すなわち、上下非対称な歪みスペクトラムが生成されている様子がわかる。これは、同様に前述のａｍ3(f),ａｍ5(f)に起因している。このように、メモリ効果の顕著な電力増幅器９の場合、出力スペクトラムは非対称を表すのが特徴である。
【００６６】
図１０、図１１には、２通りの方法で歪み補償を行った場合のスペクトラム変化の様子を示す。図１０は、図１，図２におけるｆ＝ｆ３のＡＭ／ＡＭと線形化する信号、すなわちメモリ効果を考慮せずに曲線ｐｏ３の特性のみを想定して得たプレディストーション信号を用いた場合の効果を示している。なお、電力増幅器９の出力信号電力はＰＡout＝２１．５ｄＢｍ時のスペクトラムである。以下、このプレディストーションを１pointPDと記す。同様に、図１１は、式（7-3）を用いた、本発明におけるプレディストーションを施した場合の例で、電力増幅器９の出力信号電力は、同じくＰＡout＝２１．５ｄＢｍである。ここで、前記式（7-3）におけるｈf(i)を求めるに際し、用いた過去の累積回数は５である。以下、この本発明のプレディストーションを５stepPDと記す。また、図９の例は、歪み補償なしと言う意味で、以下、ｗ／ｏPDと記す。図１０の１pointPDの場合は、一見歪み補償が効いているように見えるが、帯域内偏差ｄｅｖ、非対称ＡＣＰ共に解消されておらず、さらに、離調周波数の大きい範囲での歪み改善が見られない。これに対し、本発明のプレディストーションである図１１の５stepPDの場合は、帯域内偏差ｄｅｖ、非対称ＡＣＰは解消され、離調周波数の大きい範囲での歪みも十分改善されている。
【００６７】
次に、図１２，図１３には、図９〜図１１で示した３通りの場合につき、ACP_low（図１２）、ACP_high（図１３）の出力電力依存性を示す。これら図１２、図１３において、電力増幅器の出力信号電力が低い範囲では、１pointPD、５stepPDともに大きな差異は認められないが、ＰＡoutが２０ｄＢｍより大きい範囲では、本発明のプレディストーションである５stepPDが５ｄＢ以上のＡＣＰ改善を示している。また、電力増幅器の出力信号電力が大きい範囲では、クリッピングによる歪みが見られるようになり、もはや歪み補償は効果がない。
【００６８】
次に、図１４，図１５には、帯域内偏差ｄｅｖ及びＡＣＰの非対称性についての特性を示す。図１４は、帯域内偏差ｄｅｖの出力電力依存性を示している。上記１pointPD、ｗ／ｏPDともに、帯域内偏差はある程度残留しており、改善は見られない。一方、本発明のプレディストーションである５stepPDの場合は、２２ｄＢｍ程度までは１ｄＢ以内に抑えられており、効果が見られる。なお、２３ｄＢｍ以上では、帯域内偏差ｄｅｖのバラツキが大きくなっているが、これはクリッピングに起因するものである。図１５は、ＡＣＰの非対称性の出力電力依存性を表している。ＡＣＰの非対称性dlt_acprは、dlt_acpr＝ACP_high-ACP_lowと定義する。図１５は、１pointPDのＡＣＰの非対称性dlt_acprがｗ／ｏPDとほぼ同じ値を示しており、全く改善の効果はないが、本発明のプレディストーションである５stepPDの場合は０．５ｄＢ以内に収まっており、極めて高い改善の効果が見られる。
【００６９】
以上説明したように、本発明の歪み補償回路は、ベースバンド信号を低周波信号に一旦変調した後、過去の信号系列を複数サンプル点に渡って累積し、電力増幅器のインパルス応答を乗じたものを歪み補償に供するようにしているため、高いメモリ効果を有する電力増幅器に対しても全帯域に渡り正確に歪み補償ができるという点でその効果は絶大である。
【００７０】
なお、上述した実施の形態の説明は、本発明の一例である。このため、本発明は上述した実施の形態に限定されることなく、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることはもちろんである。
【００７１】
【発明の効果】
本発明においては、ベースバンド信号が直交変調された後の信号から、電力増幅器の歪み補償を行うためのプレディストーション信号を生成することで、メモリ効果を有する電力増幅器の全周波数帯域に渡る歪み補償が可能になっている。
【図面の簡単な説明】
【図１】メモリ効果を有する電力増幅器の入出力特性を示す図である。
【図２】メモリ効果を有する電力増幅器の周波数毎に異なるＡＭ／ＡＭ特性を示す図である。
【図３】インパルス応答の例を示す図である。
【図４】図３のそのインパルス応答を用いた畳み込み積分の様子を示す図である。
【図５】本発明の歪み補償回路で使用するルックアップテーブルのデータの一例を示す図である。
【図６】本発明の歪み補償回路が適用される携帯電話端末の送信部の概略構成を示す図である。
【図７】電力増幅器のメモリ効果と本発明実施の形態の歪み補償の周波数関係を示す図である。
【図８】本実施の形態の歪み補償部の具体的構成例を示す図である。
【図９】歪み補償を行っていない場合の電力増幅器の出力信号の周波数成分を示す図である。
【図１０】メモリ効果を考慮せずに図１の曲線ｐｏ３の特性のみを想定して得たプレディストーション信号が入力された電力増幅器の出力信号の周波数成分を示す図である。
【図１１】本発明の歪み補償を行った時の電力増幅器の出力信号の周波数成分を示す図である。
【図１２】図９〜図１１で示した３通りの場合につき、ACP_lowの出力電力依存性を示す図である。
【図１３】図９〜図１１で示した３通りの場合につき、ACP_highの出力電力依存性を示す図である。
【図１４】帯域内偏差の出力電力依存性を示す図である。
【図１５】ＡＣＰの非対称性の出力電力依存性を表す図である。
【符号の説明】
１…ベースバンド部、２…直交変調部、３…歪み補償部、４，７…帯域通過フィルタ、５，１１，１２…ミキサ、６…高周波発振器、８…移相部、９…電力増幅器、１３，４４，４７，４９，５０…加算器、１４…発振器、１５…移相器、３２…Ａ／Ｄコンバータ、３３…乗算器、３４…振幅補償部、３５…位相補償部、４１…減算器、４２，６１_１，６１_２，６１_３，７１_１，７１_２，７１_３…ルックアップテーブル、４３，５１…Ｄ／Ａコンバータ、４６_１，４６_２，４８_１，４８_２…テーブルブロック
【発明の属する技術分野】
本発明は、特にいわゆるメモリ効果（Memory-effct）を有する電力増幅器の歪み補償に好適な歪み補償回路及びその歪み補償回路が適用される送信装置に関する。
【０００２】
【従来の技術】
近年、携帯電話システムは、既に第３世代と呼ばれるＷ−ＣＤＭＡ（Wideband-Code Division Multiple Access）、ｃｄｍａ（code division multiple access)２０００などの新しいシステムが実用化されつつある。これらの携帯電話システムでは、１チャンネル当たりの占有周波数幅が、従来のＰＤＣ（Personal Digital Cellular）或いはＰＨＳ（Personal Handyphone System：商標）に比べて格段に広くなされている。すなわち、上記１チャンネル当たりの占有周波数幅は、例えばＰＤＣが約２０ｋＨｚ、ＰＨＳが約２００ｋＨｚであるのに対し、ｃｄｍａ２０００では約１．２ＭＨｚ、Ｗ−ＣＤＭＡに至っては約４ＭＨｚとなっている。
【０００３】
ところで、上記ｃｄｍａ２０００やＷ−ＣＤＭＡの信号のように周波数幅が広い信号を増幅する場合、増幅器の帯域内特性を平坦に保つことが難しくなる。特に、電力増幅器（ＰＡ：power amplifier）は、歪みに対する規定が厳しく、設計が難しくなる傾向にある。その一方で、歪み補償技術は、電力増幅器の歪みを改善し、効率を向上させるのに有効な技術であるが、帯域内偏差の大きい電力増幅器に対して効率的に歪み補償を行うことは難しく、現在までに適当な歪み補償の方法は提案されていない。
【０００４】
なお、いわゆるメモリ効果（Mwmory-effect）を有する電力増幅器に対してプレディストーション（Predistortion）法により歪み補償を行う技術の一例として、ＤＳＰ（Digital Signal Processor）を用いてベースバンド部でプレディストーション信号を生成する手法が開示されている（例えば、非特許文献１参照）。
【０００５】
この非特許文献１に記載の技術によれば、ベースバンドの信号系列について、あるサンプル点の信号電圧とその１サンプル前の信号電圧とが比較され、その比較結果に基づいて、プレディストーション信号生成部がプレディストーション信号を生成することについて記載されている。
【０００６】
【非特許文献１】
ジェイ.キム、ケー.コンスタンチノウ、「メモリ
（効果）を有する電力増幅器モデルに基づく広帯域信号のディジタルプレディストーション」ＩＥＥＥエレクトロニクスレター、２００１年１１月８日、第３７巻、第２３号、1417-1418ページ（J.Kim and K.Konstantinou "Digital predistortion of wideband signals based on power amplifier model with memory",IEEE Electronics letters, 8th Novembe 2001, Vol.37, No.23, pp.1417-1418）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のプレディストーション信号生成手法は、ベースバンド部でプレディストーション信号を生成するために、電力増幅器の全帯域に渡る歪み補償が困難である。また、１サンプル前の信号だけを考慮しているので、強いメモリ効果を有する電力増幅器に対しては歪み補償の効果がない。
【０００８】
本発明は、このような課題に鑑みてなされたものであり、メモリ効果を有する電力増幅器に対する有効なプレディストーションを実現可能とする、歪み補償回路及び送信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の歪み補償回路は、ベースバンド信号が直交変調された後の信号電圧値をディジタル化するＡ／Ｄ変換手段と、そのＡ／Ｄ変換手段の出力データが供給される減算手段と、予め格納している複数の電圧値データの中から、減算手段の出力データに応じた電圧値データを出力する電圧値データ出力手段と、その電圧値データ出力手段からの電圧値データに応じて、直交変調後の信号電圧値と電力増幅器の振幅特性に応じたインパルス応答値との乗算値の累積加算値を出力して減算手段へ供給する振幅インパルス応答累積加算手段と、電圧値データ出力手段からの電圧値データをアナログ化して電力増幅器の振幅成分のプレディストーション信号として出力するＤ／Ａ変換手段とを有する。
【００１０】
また、本発明の送信装置は、送信ベースバンド信号を直交変調する直交変調部と、本発明の歪み補償回路と、その歪み補償回路の出力信号が入力され、周波数変換と不要輻射の除去を行って電力増幅器へ送出する変換・除去部とを有する。
【００１１】
すなわち、本発明によれば、ベースバンド信号が直交変調された後の信号から、電力増幅器の歪み補償を行うためのプレディストーション信号を生成している。
【００１２】
【発明の実施の形態】
本発明の好ましい実施の形態について、図面を参照しながら説明する。
【００１３】
［歪み補償の動作原理］
先ず、本発明にかかる歪み補償の動作原理を説明する。
【００１４】
電力増幅器の入力信号電圧の時間関数をｕ(t)とし、その電力増幅器の出力信号電圧の時間関数をｙ(t)とすると、当該電力増幅器の入出力特性はVolterra級数を用いて一般に式（１）にて表される。
【００１５】
【数１】
ここで、式（１）中のｈｋ(τ１,…,τｋ）は、ｋ次のVolterra核であり、ｋ次の非線形インパルス応答を表す。また、式（１）のｎ重積分項（ｎは自然数）は、入力信号電圧ｕ(t)のｎ次にかかわる出力を与える。つまり、例えば５重積分項からは５次高調波成分、ＩＭ（Inter Modulation）５成分、５次項から発生する基本波成分とＩＭ３成分などが得られる。
【００１７】
次に、式（１）をフーリエ変換して式（２）を得る。すなわち、上記式（１）は、電力増幅器における時間領域での入出力特性を表し、式（２）は、電力増幅器における周波数領域での入出力特性を表している。
【００１８】
【数２】
なお、式（２）中、Vin(ω)は入力信号電圧ｕ(t)のフーリエ変換を、Vout(ω)は出力信号電圧ｙ(t)のフーリエ変換を表している。また、式（２）において、ω１，ω２，ω３，…は電力増幅器への入力信号Ｖinの持つ周波数成分を表し、Ｈn(ω)はVolterra核のフーリエ変換を表す。なお、一般にＨn(ω)は複素数である。
【００２０】
ここで、本発明にかかる歪み補償の対象である電力増幅器がメモリ効果を有すると言うことは、式（２）においてＨn(ω)の周波数依存性が無視できないほど大きいと言うことである。したがって、この式（２）により、いわゆるＡＭ／ＡＭ、ＡＭ／ＰＭ両特性が表現される。
【００２１】
そして、歪み補償によって電力増幅器の特性が線形化される入力信号電圧ｕ(t)を印加した状態では、式（３）或いは式（４）が満たされることになる。なお、式（３），式（４）中のＧ0は電力増幅器の線形利得を表している。また、当該線形利得Ｇ0の場合の電力増幅器は、メモリ効果を有さない（いわゆるメモリレス：Memory-Less）増幅器となる。
【００２２】
【数３】
【数４】
したがって、電力増幅器の歪み補償を行うためのプレディストーションは、式（３）或いは式（４）を満たす入力信号電圧ｕ(t)を求めることに帰着する。
【００２５】
以下、本発明にかかる歪み補償の動作について、実例を挙げて説明する。
【００２６】
図１と図２には、メモリ効果を有する（Memory-Systemである）電力増幅器の入出力特性の例を示す。図１に示す５つの曲線ｐｏ１，ｐｏ２，ｐｏ３，ｐｏ４，ｐｏ５は、図２中の各周波数ｆ１〜ｆ５に対応した入出力特性を示している。ここで、図１に示す入出力特性は電力表示なので、これを電圧表示に変換し、それら５つの入出力特性を式（５）に示す５次の多項式で近似する。
【００２７】
【数５】
なお、式（５）中、ｉ＝１，２，３，４，５である。そして、この式（５）により得られたａｍ１(fi)、ａｍ３(fi)、ａｍ５(fi)を周波数方向に滑らかに繋げると、図２に示すような各曲線が得られる。
【００２９】
ここで、式（５）に示す入出力特性を有する電力増幅器の出力電圧の時間変化を考察すると、式（５）中のａｍ１(fi)，ａｍ３(fi)，ａｍ５(fi)は、フィルタ特性を表すものと考えることができる。したがって、そのフィルタの時間応答は、インパルス応答を用いた畳み込み積分で表すことができる。その様子を図３，図４に示す。なお、図３は、各サンプル点（サンプル間隔τ）毎のインパルス応答の値ｉｍｐ(i)を示し、図４は、そのインパルス応答を用いた畳み込み積分の様子を示している。
【００３０】
また、図３，図４中のｉ，ｋを、信号の時間系列を離散化して考えた場合のサンプル点とすると、ある時間ｋにおける出力信号電圧ｙ(k)は、式（６）に示すように、過去に現れた入力信号電圧ｕ(k-1),ｕ(k-2),…と、これらに対応するインパルス応答の乗算値の累積加算値となる。
【００３１】
【数６】
なお、式（６）中のｉｍｐ(i)は、式（５）におけるａｍ(i)のインパルス応答を表す。また、式（６）中のｎは自然数であり、一例としてｎ＝４を挙げることができる。
【００３３】
ここで、電力増幅器がメモリ効果を有さない場合（Memory-Less Systemである場合）は、インパルス応答の持続時間が非常に短いので、上記累積加算値は無視できるが、電力増幅器がメモリ効果を有する場合（Memory Systemである場合）は上記累積加算値が悪影響を及ぼす。特に、式（６）の３次、５次の項は、歪みを表しており、この歪みについても過去の歪みの累積が影響してくることになる。
【００３４】
以上により、電力増幅器がメモリ効果を有する場合（Memory Systemである場合）の時間的挙動が明らかになった。
【００３５】
本発明の歪み補償回路は、それらの事実を踏まえて、以下のようにして電力増幅器の歪み補償を行う。
【００３６】
電力増幅器の歪み補償を行うためのプレディストーション信号、つまり電力増幅器への入力信号電圧ｕ(k)は、前記式（３）と式（６）から、式（7-1）、式（7-2）、式（7-3）を満足する。
【００３７】
【数７】
ここで、式（7-2）は（k-1）の項とそれ以外の項に分けて表しており、式（7-3）は、式（7-2）におけるシグマの項をｈｆ(i)に置き換えて表している。そして、ｕ(k-2),ｕ(k-3),ｕ(k-4)，…が決まった場合に、式（7-3）のｈｆ(i)が決まり、式（7-3）を満たすｕ(k-1)が求まることになる。すなわち、このｕ(k-1)がｉ＝１で出力すべきプレディストーション信号となる。
【００３９】
そして、本発明の歪み補償回路は、上記ｈｆ(i)を求める際に、ルックアップテーブルを用いる。すなわち、図３に示した時間間隔τ毎に対応したルックアップテーブルを用意し、それらの各ルックアップテーブルには、各時間間隔τに対応するｉｍｐ(i)×ｕ(k-i)値を格納しておく。つまり、本発明の歪み補償回路は、電力増幅器へ入力されると想定される入力信号電圧ｕ(t）の全電圧範囲に対してｉｍｐ(*)を予め乗じた値をルックアップテーブル内に格納しておき、本発明の歪み補償回路への入力値に応じて、当該ルックアップテーブルのアクセスポイントを変えることで、インパルス応答を乗じた値を得るようにしている。図５には、本発明の歪み補償回路で使用するルックアップテーブルのデータの一例を示す。
【００４０】
また、本発明の歪み補償回路は、式（7-3）を満たすｕ(k-1)を求めることについても、ルックアップテーブルを用いる。
【００４１】
さらに、上述した歪み補償は振幅方向について述べているが、本発明の歪み補償回路は、位相方向の歪み補償についても同様の考えに基づいて行う。すなわち、ＡＭ／ＰＭが周波数毎に異なった特性を示す場合、式（５）におけるａｍ(*)をＡＭ／ＰＭの周波数依存性から求めたものに置き換えることで、式（８）のように表すことができる。
【００４２】
【数８】
なお、式（８）中、Ｐhout(fi)は電力増幅器の出力信号の位相成分を表し、ｐｍ(*)は式（５）におけるａｍ(*)と同様の係数で、ＡＭ／ＰＭの周波数特性から求めたものである。そして、式（８）中のｐｍ(*)のインパルス応答を用いることで、Ｐhout(fi)の時間的な変化を表すＰho(t)を求めることができる。位相方向の歪み補償は、こうして得られたＰho(t)に対し、ＰhPD(t)＝−Ｐho(t)となるようにして電力増幅器への入力信号の位相をシフトさせることで実現できる。
【００４４】
［歪み補償回路の適用例］
図６には、上述した本発明の歪み補償回路が適用される携帯電話端末の送信部（送信装置）の概略構成を示す。
【００４５】
図６に示す本実施の形態の携帯電話端末の送信部において、ベースバンド部１からは、同相成分の信号ＢＩと直交成分の信号ＢＱが出力され、直交変調部２へ供給される。上記同相成分の信号ＢＩは直交変調部２の一方のミキサ１１へ、上記直交成分の信号ＢＱは直交変調部２の他方のミキサ１２へ送られる。また、上記一方のミキサ１１には発振器１４からの発振信号が入力され、他方のミキサ１２には発振器１４の発振信号を移相器１５により９０度（π／２）移相した信号が入力される。これにより、上記一方のミキサ１１では、上記同相成分の信号ＢＩが上記発振信号により周波数変換され、他方のミキサ１２では、上記直交成分の信号ＢＱが上記９０度移相された発振信号により周波数変換される。そして、これら二つのミキサ１１，１２の出力信号は、加算器１３にて相互に加算された後、歪み補償部３への入力信号ＰＤinとして、当該直交変調部２から出力される。
【００４６】
歪み補償部３は、上記入力信号ＰＤinに応じて、前述したルックアップテーブルのアクセスポイントを変えることで、最終段の電力増幅器９の振幅方向の歪みを補償するためのプレディストーション信号ＰＤoutと位相方向の歪みを補償するためのプレディストーション信号ＰｈPDを生成する。上記振幅方向のプレディストーション信号ＰＤoutは帯域通過フィルタ（バンドパスフィルタ）４へ送出され、上記位相方向のプレディストーション信号ＰｈPDは移相部８へ送出される。
【００４７】
帯域通過フィルタ４は、上記振幅方向のプレディストーション信号ＰＤoutに含まれる不要輻射を除去する。この帯域通過フィルタ４の出力信号は、ミキサ５へ送られる。また、ミキサ５には、高周波発振器６からの発振信号が入力されている。これにより、当該ミキサ５では、上記帯域通過フィルタ４の出力信号が、上記高周波発振器６からの発振信号により周波数変換される。このミキサ５から出力された高周波信号は、帯域通過フィルタ（バンドパスフィルタ）７へ送られる。当該帯域通過フィルタ７は、上記ミキサ５から出力された高周波信号に含まれる不要輻射を除去する。この帯域通過フィルタ７の出力信号は、移相部８へ送られる。
【００４８】
移相部８は、上記歪み補償部３からの位相方向のプレディストーション信号ＰｈPDが移相シフト制御信号として入力され、当該移相シフト制御信号に基づいて、上記帯域通過フィルタ７からの出力信号を移相させる。すなわち、このとき移相部８から出力される信号は、電力増幅器９の振幅方向と位相方向の両方の歪みを補償するためのプレディストーション信号ＰＡinとなる。これにより、電力増幅器９の出力信号ＰＡoutは、歪み補償が施された信号となる。当該電力増幅器９の出力信号ＰＡoutは、端子１０から図示しない後段の構成へ送出される。
【００４９】
ここで、本実施の形態の携帯電話端末は、上述したように、入力信号ＰＤinに応じてルックアップテーブルをアクセスすることで、振幅方向のプレディストーション信号ＰＤoutと位相方向のプレディストーション信号ＰｈPDを得る、というようなディジタル処理を行うため、特に以下のことを考慮した構成となされている。
【００５０】
すなわち図６の直交変調部２の発振器１４の発振周波数は、ベースバンド部１からの信号ＢＩ，ＢＱの包絡線周波数の２倍程度の低い周波数を用いている。この理由は以下の通りである。一般にミキサ等により周波数変換操作を行うとイメージ成分が現れるので、その占有周波数帯域幅は元の信号（本実施の形態では直交変調部２の出力）の２倍となる。この場合、電力増幅器において考慮すべきメモリ効果は、上記包絡線周波数の２倍以上の周波数帯域に発生してしまう。したがって、歪み補償もその周波数帯域を考慮したものにしなければならないが、本実施の形態の歪み補償は、上述したように入力信号ＰＤinに応じてルックアップテーブルをアクセスする、というようなディジタル処理を伴うため、そのような高い周波数での処理は困難である。そこで、本実施の形態では、上記発振器１４の発振周波数を、上記信号ＢＩ，ＢＱの包絡線周波数の２倍程度の低い周波数にすることで、上記歪み補償の際の上記ディジタル処理を容易にしている。
【００５１】
また、本実施の形態の歪み補償では、そのようにして変調された信号に対し、インパルス応答を用いてプレディストーション信号を生成するが、このときルックアップテーブルに格納するインパルス応答の値としては、前述した図２におけるａｍ1(f),ａｍ3(f),ａｍ5(f)を、図７に示すように低い周波数近傍に平行移動したａｍ1'(f),ａｍ3'(f),ａｍ5'(f)についてのインパルス応答の値とする。なお、図７は、本発明実施の形態の歪み補償の効果を確かめるために行ったシミュレーションの様子を示す図であり、発振器１４の発振周波数が、上記ベースバンド部１からの信号ＢＩ，ＢＱの包絡線周波数（=1.2288MHz/2）の約２倍（１．３ＭＨｚ）に設定された例である。すなわち、ＲＦ周波数が１．３ＭＨｚ×６＝７．８ＭＨｚであるとすると、図６の電力増幅器９のメモリ効果は７．８ＭＨｚ近傍のａｍ1(f),ａｍ3(f),ａｍ5(f)で表されるが、本実施の形態の歪み補償部３では、それらａｍ1(f),ａｍ3(f),ａｍ5(f)の周波数が１．３ＭＨｚ近傍に平行移動されたａｍ1'(f),ａｍ3'(f),ａｍ5'(f)を用いて、上記ルックアップテーブルのアクセスを行う。
【００５２】
［歪み補償部の構成］
以下、上述したように入力信号ＰＤinに応じてルックアップテーブルをアクセスしてプレディストーションを生成する、本実施の形態の歪み補償部３の構成について説明する。図８は、本実施の形態の歪み補償部３の具体的構成例を示す。
【００５３】
この図８に示す本実施の形態の歪み補償部３は、図６の直交変調部２からの入力信号ＰＤinをディジタル化するＡ／Ｄ（Analog/Digital）コンバータ３２と、そのＡ／Ｄコンバータ３２の出力を定数Ｇ0倍する乗算器３３と、その乗算器３３の出力が入力される減算器４１と、上記減算器４１の出力データの少なくとも一部がテーブルアクセス用のアドレスデータとして入力されるルックアップテーブル（電力値データ出力手段）４２と、上記ルックアップテーブル４２の出力を時間τずつ順次遅延させるためのＮ−１（Ｎは自然数、本実施の形態では例えばＮ＝３〜４）個の遅延器４５_１，４５_２，…からなる遅延ブロックと、上記ルックアップテーブル４２の出力データ若しくは各遅延器４５_１，４５_２，…にて時間τずつ順次遅延された出力データが入力されるＮ個のテーブルブロック４６_１，４６_２，…と、これらテーブルブロック４６_１，４６_２，…の出力データを加算して減算器４１へ出力する加算器４４と、上記ルックアップテーブル４２の出力データをアナログ化するＤ／Ａ（Digital/Analog）コンバータ４３とを備え、上記Ｄ／Ａコンバータ４３の出力信号を前記振幅方向のプレディストーション信号ＰＤoutとして端子３６から出力する振幅補償部３４を有している。
【００５４】
この振幅補償部３４の各テーブルブロック４６_１，４６_２，…のうち、１段目のテーブルブロック４６_１は、上記ルックアップテーブル４２の出力データの少なくとも一部が、テーブルアクセス用のアドレスデータとして入力され、それぞれ予め格納されたデータを当該アドレスデータに応じて出力するメモリ素子からなるＭ（Ｍは自然数、本実施の形態では例えばＭ＝４）個のルックアップテーブル６１_１，６１_２，６１_３，…と、それら各ルックアップテーブル６１_１，６１_２，６１_３，…の出力値を加算する加算器４７とを有する。そして、当該加算器４７の出力データが、上記加算器４４へ送られる。２段目のテーブルブロック４６_２は、上記１段目のテーブルブロック４６_１と同じ構成を有しているが、当該テーブルブロック４６_２には、上記遅延器４５_１により時間τだけ遅延されたルックアップテーブル４２の出力データが、テーブルアクセス用のアドレスデータとして入力される。なお、２段目のテーブルブロック４６_２以降の各段のテーブルブロックについても同様であり、遅延器４５_２，…により順次時間τだけ遅延されたルックアップテーブル４２の出力データが、それぞれテーブルアクセス用のアドレスデータとして入力される。すなわちこれらは、本発明の振幅インパルス応答累積加算手段に相当する。
【００５５】
ここで、上記振幅補償部３４の各テーブルブロック４６_１，４６_２，…内のルックアップテーブル６１_１，６１_２，６１_３，…には、前述したａｍ1'(f),ａｍ3'(f),ａｍ5'(f)から求めたインパルス応答を乗じた値が格納されている。例えば、１段目のルックアップテーブル６１_１にはｕ(k-2)・imp'1(2)の値が格納され、２段目のルックアップテーブル６１_２にはｕ(k-2)３・imp'3(2)、３段目のルックアップテーブル６１_３にはｕ(k-2)５・imp'5(2)の値が格納されている。
【００５６】
また、上記ルックアップテーブル４２には、式（９）を満足する解のｕ(k-1）の値が格納されている。
【００５７】
【数９】
なお、式（９）中のimp'1(i)，imp'3(i)，imp'5(i) は、各々ａｍ1'(f),ａｍ3'(f),ａｍ5'(f)から求めたインパルス応答を示す。また、定数Ｇ0は、歪み補償の対象である電力増幅器９の特性を線形化した場合の線形利得であり、上記乗算器３３での乗算に使用される値である。このように、本実施の形態の歪み補償部３は、各テーブルブロック４８_１，４８_２，…内のルックアップテーブル６１_１，６１_２，６１_３，…へのアドレスデータとして、上記ルックアップテーブル４２の出力を用いるのは、実際の電力増幅器９に入力されるのはプレディストーションされた信号なので、当該ルックアップテーブル４２の出力値を入力系列として考える必要があるからである。
【００５９】
本実施の形態の歪み補償部３によれば、以上説明したような構成を有し、上記端子３１に供給された入力信号ＰＤinをＡ／Ｄ変換し、更にＧ0倍してルックアップテーブル４２をアクセスし、そのルックアップテーブル４２の出力の少なくとも一部をアドレスデータとして、テーブルブロック４８_１，４８_２，…内のルックアップテーブル６１_１，６１_２，６１_３，…をアクセスすることにより、前述した式（7-3）におけるｕ(k-2)・imp1(2)等を得ることができる。そして、それら各ルックアップテーブル６１_１，６１_２，６１_３，…の出力を加算器４７にて加算することで、前記式（7-3）におけるｈf(i)が得られる。さらに、その加算器４７の出力データを減算器４１にて、乗算器３３の出力データ（入力信号ＰＤin・Ｇ0）から減算し、ルックアップテーブル４２をアクセスするための信号系列を得、そのルックアップテーブル４２の出力をＤ／Ａ変換することで、振幅方向のプレディストーションＰＤoutを得ている。
【００６０】
また、この図８に示す本実施の形態の歪み補償部３は、上記ルックアップテーブル４２の出力データ若しくは各遅延器４５_１，４５_２，…にて時間τずつ順次遅延された出力データが入力されるＮ個のテーブルブロック４８_１，４８_２，…と、これらテーブルブロック４８_１，４８_２，…の出力データを加算する加算器５０と、その加算器５０の出力データをアナログ化するＤ／Ａコンバータ５１とを備え、当該Ｄ／Ａコンバータ５１の出力信号を前記位相方向のプレディストーション信号ＰｈPDとして端子３７から出力する位相補償部３５を有している。
【００６１】
この位相補償部３５の各テーブルブロック４８_１，４８_２，…のうち、１段目のテーブルブロック４８_１は、上記ルックアップテーブル４２の出力データの少なくとも一部が、テーブルアクセス用のアドレスデータとして入力され、それぞれ予め格納されたデータを当該アドレスデータに応じて出力するメモリ素子からなるＭ個のルックアップテーブル７１_１，７１_２，７１_３，…と、それら各ルックアップテーブル７１_１，７１_２，７１_３，…の出力値を加算する加算器４９とを有する。そして、当該加算器４９の出力データが、上記加算器５０へ送られる。２段目の各テーブルブロック４８_２は、上記１段目のテーブルブロック４８_１と同じ構成を有しているが、当該テーブルブロック４８_２には、上記遅延器４５_１により時間τだけ遅延されたルックアップテーブル４２の出力データが、テーブルアクセス用のアドレスデータとして入力される。なお、２段目のテーブルブロック４８_２以降の各段のテーブルブロックについても同様であり、遅延器４５_２，…により順次時間τだけ遅延されたルックアップテーブル４２の出力データが、それぞれテーブルアクセス用のアドレスデータとして入力される。すなわちこれらは、本発明の位相インパルス応答累積加算手段に相当する。
【００６２】
当該位相補償部３５において、各テーブルブロック４８_１，４８_２，…内のルックアップテーブル７１_１，７１_２，７１_３，…には、前述の式（８）に示した係数ｐｍ(*)のインパルス応答の符号を変えた値が格納されている。したがって、これら各ルックアップテーブル７１_１，７１_２，７１_３，…の出力を加算器４９にて加算し、Ｄ／Ａコンバータ５１にてアナログ変換したものを位相方向のプレディストーションＰｈPDとして、図６の移相部８の位相シフトを制御させれば、位相補償が達成されることになる。
【００６３】
なお、この図８の歪み補償部３において、各遅延器４５_１，４５_２，…の遅延時間τは、前述した図３における離散化の間隔を示す。当該遅延時間τは小さい方が良いが、使用するＡ／Ｄコンバータ３２やＤ／Ａコンバータ４３，５１の処理速度によりその下限が決まる。
【００６４】
［歪み補償のシミュレーション］
次に、本発明実施の形態における歪み補償の効果についてシミュレーションで検討した結果を説明する。シミュレーションの条件は、前述の図７で既に説明したのと同じ条件とする。なお、遅延時間τは１６倍オーバーサンプルの条件で、（1/19.2MHz=1.2288Mcps×16)とした。
【００６５】
図９は、図１，図２で説明した電力増幅器９の特性下における出力信号ＰＡoutのスペクトラムをシミュレーションにより求めた例である。使用した信号はＮ−ＣＤＭＡ(Narrowband-Code Division Multiple Access)のアップリンクに使用する信号で、チップレート1.2288Mcps、データ変調はＯＱＰＳＫ（Offset Quadrature Phase Shift Keying）である。電力増幅器９の出力信号ＰＡoutは２１．５ｄＢｍである。図９のスペクトラムは、図示の如く信号成分と歪み成分とからなる。信号成分は帯域内（＝dev）で約２ｄＢの偏差が見られる。これは、メモリ効果の特徴の一つであり、前述のａｍ1(f)に起因するものである。また、歪みを表すＡＣＰ(=±885kHz 離調点）は、信号成分に対する上下間(dlt_acpr=ACP_high-ACP_low）で約４ｄＢの差が見られる。すなわち、上下非対称な歪みスペクトラムが生成されている様子がわかる。これは、同様に前述のａｍ3(f),ａｍ5(f)に起因している。このように、メモリ効果の顕著な電力増幅器９の場合、出力スペクトラムは非対称を表すのが特徴である。
【００６６】
図１０、図１１には、２通りの方法で歪み補償を行った場合のスペクトラム変化の様子を示す。図１０は、図１，図２におけるｆ＝ｆ３のＡＭ／ＡＭと線形化する信号、すなわちメモリ効果を考慮せずに曲線ｐｏ３の特性のみを想定して得たプレディストーション信号を用いた場合の効果を示している。なお、電力増幅器９の出力信号電力はＰＡout＝２１．５ｄＢｍ時のスペクトラムである。以下、このプレディストーションを１pointPDと記す。同様に、図１１は、式（7-3）を用いた、本発明におけるプレディストーションを施した場合の例で、電力増幅器９の出力信号電力は、同じくＰＡout＝２１．５ｄＢｍである。ここで、前記式（7-3）におけるｈf(i)を求めるに際し、用いた過去の累積回数は５である。以下、この本発明のプレディストーションを５stepPDと記す。また、図９の例は、歪み補償なしと言う意味で、以下、ｗ／ｏPDと記す。図１０の１pointPDの場合は、一見歪み補償が効いているように見えるが、帯域内偏差ｄｅｖ、非対称ＡＣＰ共に解消されておらず、さらに、離調周波数の大きい範囲での歪み改善が見られない。これに対し、本発明のプレディストーションである図１１の５stepPDの場合は、帯域内偏差ｄｅｖ、非対称ＡＣＰは解消され、離調周波数の大きい範囲での歪みも十分改善されている。
【００６７】
次に、図１２，図１３には、図９〜図１１で示した３通りの場合につき、ACP_low（図１２）、ACP_high（図１３）の出力電力依存性を示す。これら図１２、図１３において、電力増幅器の出力信号電力が低い範囲では、１pointPD、５stepPDともに大きな差異は認められないが、ＰＡoutが２０ｄＢｍより大きい範囲では、本発明のプレディストーションである５stepPDが５ｄＢ以上のＡＣＰ改善を示している。また、電力増幅器の出力信号電力が大きい範囲では、クリッピングによる歪みが見られるようになり、もはや歪み補償は効果がない。
【００６８】
次に、図１４，図１５には、帯域内偏差ｄｅｖ及びＡＣＰの非対称性についての特性を示す。図１４は、帯域内偏差ｄｅｖの出力電力依存性を示している。上記１pointPD、ｗ／ｏPDともに、帯域内偏差はある程度残留しており、改善は見られない。一方、本発明のプレディストーションである５stepPDの場合は、２２ｄＢｍ程度までは１ｄＢ以内に抑えられており、効果が見られる。なお、２３ｄＢｍ以上では、帯域内偏差ｄｅｖのバラツキが大きくなっているが、これはクリッピングに起因するものである。図１５は、ＡＣＰの非対称性の出力電力依存性を表している。ＡＣＰの非対称性dlt_acprは、dlt_acpr＝ACP_high-ACP_lowと定義する。図１５は、１pointPDのＡＣＰの非対称性dlt_acprがｗ／ｏPDとほぼ同じ値を示しており、全く改善の効果はないが、本発明のプレディストーションである５stepPDの場合は０．５ｄＢ以内に収まっており、極めて高い改善の効果が見られる。
【００６９】
以上説明したように、本発明の歪み補償回路は、ベースバンド信号を低周波信号に一旦変調した後、過去の信号系列を複数サンプル点に渡って累積し、電力増幅器のインパルス応答を乗じたものを歪み補償に供するようにしているため、高いメモリ効果を有する電力増幅器に対しても全帯域に渡り正確に歪み補償ができるという点でその効果は絶大である。
【００７０】
なお、上述した実施の形態の説明は、本発明の一例である。このため、本発明は上述した実施の形態に限定されることなく、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることはもちろんである。
【００７１】
【発明の効果】
本発明においては、ベースバンド信号が直交変調された後の信号から、電力増幅器の歪み補償を行うためのプレディストーション信号を生成することで、メモリ効果を有する電力増幅器の全周波数帯域に渡る歪み補償が可能になっている。
【図面の簡単な説明】
【図１】メモリ効果を有する電力増幅器の入出力特性を示す図である。
【図２】メモリ効果を有する電力増幅器の周波数毎に異なるＡＭ／ＡＭ特性を示す図である。
【図３】インパルス応答の例を示す図である。
【図４】図３のそのインパルス応答を用いた畳み込み積分の様子を示す図である。
【図５】本発明の歪み補償回路で使用するルックアップテーブルのデータの一例を示す図である。
【図６】本発明の歪み補償回路が適用される携帯電話端末の送信部の概略構成を示す図である。
【図７】電力増幅器のメモリ効果と本発明実施の形態の歪み補償の周波数関係を示す図である。
【図８】本実施の形態の歪み補償部の具体的構成例を示す図である。
【図９】歪み補償を行っていない場合の電力増幅器の出力信号の周波数成分を示す図である。
【図１０】メモリ効果を考慮せずに図１の曲線ｐｏ３の特性のみを想定して得たプレディストーション信号が入力された電力増幅器の出力信号の周波数成分を示す図である。
【図１１】本発明の歪み補償を行った時の電力増幅器の出力信号の周波数成分を示す図である。
【図１２】図９〜図１１で示した３通りの場合につき、ACP_lowの出力電力依存性を示す図である。
【図１３】図９〜図１１で示した３通りの場合につき、ACP_highの出力電力依存性を示す図である。
【図１４】帯域内偏差の出力電力依存性を示す図である。
【図１５】ＡＣＰの非対称性の出力電力依存性を表す図である。
【符号の説明】
１…ベースバンド部、２…直交変調部、３…歪み補償部、４，７…帯域通過フィルタ、５，１１，１２…ミキサ、６…高周波発振器、８…移相部、９…電力増幅器、１３，４４，４７，４９，５０…加算器、１４…発振器、１５…移相器、３２…Ａ／Ｄコンバータ、３３…乗算器、３４…振幅補償部、３５…位相補償部、４１…減算器、４２，６１_１，６１_２，６１_３，７１_１，７１_２，７１_３…ルックアップテーブル、４３，５１…Ｄ／Ａコンバータ、４６_１，４６_２，４８_１，４８_２…テーブルブロック
Claims (5)
- 電力増幅器の歪み補償を行うためのプレディストーション信号を生成する歪み補償回路において、
ベースバンド信号が直交変調された後の信号電圧値をディジタル化するＡ／Ｄ変換手段と、
上記Ａ／Ｄ変換手段の出力データが供給される減算手段と、
複数の電圧値データを格納しており、当該格納している電圧値データの中から、上記減算手段の出力データに応じた電圧値データを出力する電圧値データ出力手段と、
上記電圧値データ出力手段からの電圧値データに応じて、上記直交変調後の信号電圧値と上記電力増幅器の振幅特性に応じたインパルス応答値との乗算値の累積加算値を出力し、上記減算手段へ供給する振幅インパルス応答累積加算手段と、
上記減算手段が上記Ａ／Ｄ変換手段の出力データから上記累積加算値を減算した出力データに応じて上記電圧値データ出力手段から出力された電圧値データを、アナログ化し、電力増幅器の振幅成分のプレディストーション信号として出力するＤ／Ａ変換手段とを有する
ことを特徴とする歪み補償回路。 - 請求項１記載の歪み補償回路であって、
上記電圧値データ出力手段が出力した電圧値データに応じて、上記直交変調後の信号電圧値と上記電力増幅器の位相特性に応じたインパルス応答値の符号を変えた変換値の累積加算値を出力する位相インパルス応答累積加算手段と、
上記電力増幅器へ供給される上記振幅成分のプレディストーション信号の位相を、上記位相インパルス応答累積出力手段からの累積加算値に基づいて移相させる移相手段とを有することを特徴とする歪み補償回路。 - 請求項１又は請求項２記載の歪み補償回路であって、
上記振幅インパルス応答累加算手段は、
複数の各電圧値データに各々対応したＭ個（Ｍは自然数）の上記乗算値を格納している第１のテーブルと当該第１のテーブルから出力されたＭ個の乗算値を加算するための第１の加算器とをそれぞれ有するＮ個（Ｎは自然数）の第１のテーブルブロックと、
上記電圧値データ出力手段が出力した電圧値データを所定時間遅延させる遅延器がＮ−１個直列に接続された遅延ブロックと、
上記Ｎ個の第１のテーブルブロックの各第１の加算器からの各出力値を加算した累積加算値を、上記減算手段へ出力する第２の加算器とを有し、
上記遅延ブロックの初段の遅延器の入力点と各遅延器間の各接続点と最終段の遅延器の出力点とからなるＮ個の点が、上記Ｎ個の第１のテーブルブロックの各入力点に個々に対応付けられて接続され、
上記電圧値データ出力手段が出力した電圧値データの少なくとも一部が、上記第１のテーブルブロックの各第１のテーブルをアクセスするためのアドレスデータとなされていることを特徴とする歪み補償回路。 - 請求項３記載の歪み補償回路であって、
上記振幅インパルス応答累加算手段は、
複数の各電圧値データに各々対応したＭ個（Ｍは自然数）の上記変換値を格納している第２のテーブルと当該第２のテーブルから出力されたＭ個の乗算値を加算するための第２の加算器とをそれぞれ有するＮ個（Ｎは自然数）の第２のテーブルブロックと、
上記Ｎ個の第２のテーブルブロックの各第２の加算器からの各出力値を加算した累積加算値を出力する第２の加算器とを有し、
上記遅延ブロックの初段の遅延器の入力点と各遅延器間の各接続点と最終段の遅延器の出力点とからなるＮ個の点が、上記Ｎ個の第２のテーブルブロックの各入力点に個々に対応付けられて接続されていることを特徴とする歪み補償回路。 - 電力増幅器により信号を増幅して送信する送信装置において、
送信ベースバンド信号を直交変調する直交変調部と、
上記直交変調部から出力された信号電圧値をディジタル化するＡ／Ｄ変換手段と、上記Ａ／Ｄ変換手段の出力データが供給される減算手段と、複数の電圧値データを格納しており、当該格納している電圧値データの中から上記減算手段の出力データに応じた電圧値データを出力する電圧値データ出力手段と、上記電圧値データ出力手段からの電圧値データに応じて、上記直交変調後の信号電圧値と上記電力増幅器の振幅特性に応じたインパルス応答値との乗算値の累積加算値を出力し、上記減算手段へ供給する振幅インパルス応答累積加算手段と、上記減算手段が上記Ａ／Ｄ変換手段の出力データから上記累積加算値を減算した出力データに応じて上記電圧値データ出力手段から出力された電圧値データをアナログ化し、電力増幅器の振幅成分のプレディストーション信号として出力するＤ／Ａ変換手段とを有する歪み補償部と、
上記歪み補償部の出力信号が入力され、周波数変換と不要輻射の除去を行って上記電力増幅器へ送出する変換・除去部とを有する
ことを特徴とする送信装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003113887A JP4175503B2 (ja) | 2003-04-18 | 2003-04-18 | 歪み補償回路及び送信装置 |
| EP04252116A EP1469593B1 (en) | 2003-04-18 | 2004-04-08 | A distortion compensation circuit and a transmission apparatus |
| DE602004015877T DE602004015877D1 (de) | 2003-04-18 | 2004-04-08 | Vorverzerrer und Sendegerät |
| KR1020040026326A KR20040090919A (ko) | 2003-04-18 | 2004-04-16 | 왜곡 보상 회로 및 송신 장치 |
| CNB2004100329373A CN1295863C (zh) | 2003-04-18 | 2004-04-16 | 失真补偿电路和包括失真补偿电路的发射设备 |
| US10/825,914 US7330518B2 (en) | 2003-04-18 | 2004-04-16 | Distortion compensation circuit, and a transmission apparatus including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003113887A JP4175503B2 (ja) | 2003-04-18 | 2003-04-18 | 歪み補償回路及び送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004320598A JP2004320598A (ja) | 2004-11-11 |
| JP4175503B2 true JP4175503B2 (ja) | 2008-11-05 |
Family
ID=32906078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003113887A Expired - Fee Related JP4175503B2 (ja) | 2003-04-18 | 2003-04-18 | 歪み補償回路及び送信装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7330518B2 (ja) |
| EP (1) | EP1469593B1 (ja) |
| JP (1) | JP4175503B2 (ja) |
| KR (1) | KR20040090919A (ja) |
| CN (1) | CN1295863C (ja) |
| DE (1) | DE602004015877D1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3902184B2 (ja) * | 2004-02-24 | 2007-04-04 | 株式会社アドバンテスト | 直交変調装置、方法、プログラム、記録媒体 |
| JP4574471B2 (ja) * | 2004-09-17 | 2010-11-04 | 株式会社日立国際電気 | 歪補償直交変調器及び無線送信機 |
| US7193462B2 (en) * | 2005-03-22 | 2007-03-20 | Powerwave Technologies, Inc. | RF power amplifier system employing an analog predistortion module using zero crossings |
| DE102005020318B4 (de) * | 2005-05-02 | 2007-02-22 | Infineon Technologies Ag | Verfahren zum Ermitteln eines Modells für ein elektrisches Netzwerk und Verwendung des Verfahrens |
| US7542738B2 (en) * | 2005-12-21 | 2009-06-02 | Intel Corporation | Method and apparatus for measuring and compensating for power amplifier distortion and non-linearity |
| US8098779B2 (en) | 2006-08-08 | 2012-01-17 | Qualcomm Incorporated | Interference detection and mitigation |
| US7876867B2 (en) * | 2006-08-08 | 2011-01-25 | Qualcomm Incorporated | Intermodulation distortion detection and mitigation |
| US8290100B2 (en) * | 2006-08-08 | 2012-10-16 | Qualcomm Incorporated | Interference detection and mitigation |
| JP5505082B2 (ja) * | 2010-05-25 | 2014-05-28 | 富士通株式会社 | 受信装置、リニアライザおよび歪み補償方法 |
| JP6255917B2 (ja) * | 2013-11-07 | 2018-01-10 | 富士通株式会社 | 無線装置及び無線アクセスシステム |
| CN103616650B (zh) * | 2013-11-25 | 2017-04-19 | 中国科学院上海微***与信息技术研究所 | 一种基于预失真的超导磁补偿装置及方法 |
| EP2955863B1 (en) * | 2014-06-13 | 2020-04-08 | Airbus Defence and Space GmbH | Noise distribution shaping for signals, particularly CDMA signals |
| US9590567B2 (en) * | 2015-07-02 | 2017-03-07 | Xilinx, Inc. | Moving mean and magnitude dual path digital predistortion |
| CN113572452B (zh) * | 2021-09-23 | 2022-01-21 | 广州慧智微电子有限公司 | 一种多相位移相器和多相位移相方法 |
| CN113572454B (zh) * | 2021-09-27 | 2022-01-21 | 广州慧智微电子有限公司 | 一种多相位移相器和多相位移相方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2252829B (en) * | 1991-02-15 | 1994-10-19 | Crystal Semiconductor Corp | Method and apparatus for decreasing the interference and noise sensitivity of a ratiometric converter type of circuit |
| JP2883260B2 (ja) * | 1993-04-20 | 1999-04-19 | 三菱電機株式会社 | 歪補償回路 |
| US5579342A (en) * | 1994-09-22 | 1996-11-26 | Her Majesty The Queen In Right Of Canada As Represented By The Minister Of Communications | Pre-compensated frequency modulation (PFM) |
| US5870668A (en) * | 1995-08-18 | 1999-02-09 | Fujitsu Limited | Amplifier having distortion compensation and base station for radio communication using the same |
| JP3560398B2 (ja) * | 1995-08-31 | 2004-09-02 | 富士通株式会社 | 歪補償を有する増幅器 |
| SE506841C2 (sv) * | 1996-06-28 | 1998-02-16 | Ericsson Telefon Ab L M | Anordning och förfarande för fasdistorsionskompensering |
| US6054895A (en) * | 1997-08-27 | 2000-04-25 | Harris Corporation | Apparatus and method for pre-distortion correction of a power amplifier stage |
| KR100326176B1 (ko) * | 1998-08-06 | 2002-04-17 | 윤종용 | 이동통신시스템의전력증폭장치및방법 |
| FI982738A (fi) * | 1998-12-17 | 2000-06-18 | Nokia Networks Oy | Lähettimen linearisointi |
| US6473133B1 (en) * | 1999-05-14 | 2002-10-29 | Harris Corporation | Broadcast transmission system with correction for distortion caused by amplifying and signal conditioning components at a different rate |
| KR100654856B1 (ko) * | 1999-12-27 | 2006-12-08 | 한국전자통신연구원 | 비선형 왜곡 보상을 위한 적응 전치 왜곡기 |
| GB0011326D0 (en) * | 2000-05-11 | 2000-06-28 | Nortel Networks Corp | A linear amplifier arrangement |
| JP2001352219A (ja) * | 2000-06-08 | 2001-12-21 | Sony Corp | 非線形歪補償装置 |
| JP2002009556A (ja) * | 2000-06-16 | 2002-01-11 | Sony Corp | 歪補償装置及び歪補償方法 |
| JP2002111397A (ja) * | 2000-09-29 | 2002-04-12 | Sony Corp | 歪補償装置及び歪補償方法 |
| JP2002152289A (ja) * | 2000-11-08 | 2002-05-24 | Nec Corp | 歪み補償装置 |
| KR100438445B1 (ko) * | 2001-03-22 | 2004-07-03 | 삼성전자주식회사 | 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로 |
| JP3880329B2 (ja) * | 2001-04-20 | 2007-02-14 | 株式会社日立国際電気 | ループゲイン制御方法及び電力増幅回路 |
| US20020181611A1 (en) * | 2001-06-01 | 2002-12-05 | Lg Electronics Inc. | Analog quadrature modulator (AQM) error compensating apparatus and method |
| ITMI20011631A1 (it) * | 2001-07-27 | 2003-01-27 | Siemens Inf & Comm Networks | Procedimento per la linearizzazione dello stadio di potenza di un trasmettitore di segnali relativo sistema e ricevitore |
-
2003
- 2003-04-18 JP JP2003113887A patent/JP4175503B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-08 DE DE602004015877T patent/DE602004015877D1/de not_active Expired - Lifetime
- 2004-04-08 EP EP04252116A patent/EP1469593B1/en not_active Expired - Fee Related
- 2004-04-16 US US10/825,914 patent/US7330518B2/en not_active Expired - Fee Related
- 2004-04-16 CN CNB2004100329373A patent/CN1295863C/zh not_active Expired - Fee Related
- 2004-04-16 KR KR1020040026326A patent/KR20040090919A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US20040210789A1 (en) | 2004-10-21 |
| DE602004015877D1 (de) | 2008-10-02 |
| EP1469593A3 (en) | 2007-08-01 |
| EP1469593B1 (en) | 2008-08-20 |
| US7330518B2 (en) | 2008-02-12 |
| EP1469593A2 (en) | 2004-10-20 |
| CN1295863C (zh) | 2007-01-17 |
| CN1540857A (zh) | 2004-10-27 |
| JP2004320598A (ja) | 2004-11-11 |
| KR20040090919A (ko) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4175503B2 (ja) | 歪み補償回路及び送信装置 | |
| US8989307B2 (en) | Power amplifier system including a composite digital predistorter | |
| Liu et al. | A general digital predistortion architecture using constrained feedback bandwidth for wideband power amplifiers | |
| KR101109861B1 (ko) | 전치 보상기 | |
| KR101058733B1 (ko) | 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치 | |
| JP2005101908A (ja) | プリディストーション方式歪補償機能付き増幅器 | |
| WO1996027236A1 (en) | Adaptive predistorter | |
| US10554183B2 (en) | Distortion compensation apparatus and distortion compensation method | |
| JP5056490B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
| US8804872B1 (en) | Dynamic determination of volterra kernels for digital pre-distortion | |
| Rahati Belabad et al. | A novel generalized parallel two-box structure for behavior modeling and digital predistortion of RF power amplifiers at LTE applications | |
| JP2022502885A (ja) | クラスｇ高周波パワー・アンプ向けのベースバンド線形化のシステム及び方法 | |
| JP2009219167A (ja) | プリディストーション方式歪補償機能付き増幅器 | |
| KR20050064485A (ko) | 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상장치 및 방법 | |
| Liszewski et al. | Low-complexity FPGA implementation of Volterra predistorters for power amplifiers | |
| US6590451B2 (en) | RF amplifier with feedback based linearization | |
| KR100487209B1 (ko) | 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법 | |
| RU2623807C1 (ru) | Цифровое устройство предыскажения радиосигналов четными гармониками | |
| JP4597100B2 (ja) | 高周波電力増幅器用非線形補償回路 | |
| US11777543B2 (en) | Distortion compensation apparatus and distortion compensation method | |
| Mensah et al. | Linearization of High Power Amplifier Using A Memristor in Microwave Transmission | |
| JP4273129B2 (ja) | 線形電力増幅器及びそのディジタルプリディストータ設定方法 | |
| JP2004128921A (ja) | 歪補償装置 | |
| JP4118882B2 (ja) | 増幅器のプリディストータ | |
| WO2018109862A1 (ja) | 電力増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071009 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080813 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |