JP2006303753A5

JP2006303753A5 -

Info

Publication number: JP2006303753A5
Application number: JP2005120605A
Authority: JP
Filing date: 2005-04-19
Publication date: 2008-02-14

Claims

第１電圧と前記第1電圧より高い第２電圧の間で振幅する第１信号を出力する第１回路と、
前記第１信号を受けて、前記第１電圧と前記第２電圧より大きい第３電圧の間で振幅する第２信号を出力するレベルアップコンバータと、前記第２信号を受けて、前記第１電圧と前記第３電圧の間で振幅する第３信号を出力するプリバッファと、前記第３信号を受けて、前記第１電圧と前記第２電圧と前記第３電圧の間の第４電圧の間で振幅する第４信号を出力するメインバッファとを有する出力回路とを具備し、
前記第１回路は、前記第１電圧と前記第２電圧が供給され、
前記レベルアップコンバータ及び前記プリバッファは、前記第１電圧と前記第３電圧が供給され、
前記メインバッファは、前記第１電圧と前記第４電圧が供給され、
前記プリバッファは、前記レベルアップコンバータの出力ノードの駆動力を増幅し、前記メインバッファを駆動することを特徴とする半導体集積回路装置。
請求項１記載の半導体集積回路装置において、
前記第２電圧が供給される複数の第１トランジスタと、
前記第３電圧が供給される複数の第２トランジスタと、
前記第４電圧が供給される複数の第３トランジスタと、を有し、
前記複数の第１トランジスタの夫々は、第１の膜厚のゲート絶縁膜を有し、
前記複数の第２及び第３トランジスタの夫々は、前記第１の膜厚よりも厚い第２の膜厚のゲート絶縁膜を有することを特徴とする半導体集積回路装置。
請求項２記載の半導体集積回路装置において、
前記複数の第２トランジスタの基板電位と前記複数の第３トランジスタの基板電位とが等しく、
前記複数の第２トランジスタのしきい値電圧が、前記複数の第３トランジスタのしきい値電圧より小さい値であることを特徴とする半導体集積回路装置。
請求項２記載の半導体集積回路装置において、
前記複数の第２トランジスタの基板電位と前記複数の第３トランジスタの基板電位とが異なり、
前記複数の第２トランジスタのしきい値電圧が、前記複数の第３トランジスタのしきい値電圧と同じ値であることを特徴とする半導体集積回路装置。
請求項２記載の半導体集積回路装置において、
前記複数の第２トランジスタの基板電位と前記複数の第３トランジスタの基板電位とが異なり、
前記複数の第２トランジスタのしきい値電圧が、前記複数の第３トランジスタのしきい値電圧より小さい値であることを特徴とする半導体集積回路装置。
請求項１記載の半導体集積回路装置において、
前記半導体集積回路装置の外部からの静電破壊を防止するためのＥＳＤ回路を有し、
前記ＥＳＤ回路を構成するトランジスタは、前記第４電圧が供給される入出力回路を構成するトランジスタと同じ種類のものであることを特徴とする半導体集積回路装置。
第１電圧と前記第1電圧より高い第２電圧の間で振幅する第１信号を出力する第１回路と、
前記第１信号を受けて、前記第１電圧と前記第１電圧より高い第３電圧の間で振幅する第２信号を出力する第１変換回路と、
前記第２信号を受けて、前記第１電圧と前記第２電圧と前記第３電圧の間の第４電圧の間で振幅する第３信号を出力する第１出力回路と、
前記第１電圧と前記第２電圧の間で振幅する第４信号を出力する第２回路と、
前記第４信号を受けて、前記第１電圧と前記第３電圧の間で振幅する第５信号を出力する第２変換回路と、
前記第５信号を受けて、前記第１電圧と前記第２電圧と前記第４電圧の間の第５電圧の間で振幅する第６信号を出力する第２出力回路とを具備し、
前記第１及び第２回路は、前記第１電圧と前記第２電圧が供給され、
前記第１及び第２変換回路は、前記第１電圧と前記第３電圧が供給され、
前記第１出力回路は、前記第１電圧と前記第４電圧が供給され、
前記第２出力回路は、前記第１電圧と前記第５電圧が供給されることを特徴とする半導体集積回路装置。
請求項７記載の半導体集積回路装置において、
前記第１及び第２回路に用いられ、前記第１及び第２電圧が供給される第１電界効果トランジスタと、
前記第１電界効果トランジスタのゲート絶縁膜より厚いゲート絶縁膜を有し、前記第３電圧が供給される第２電界効果トランジスタとを具備し、
前記第２電界効果トランジスタは、前記第１及び第２変換回路と前記第１及び第２出力回路に用いられることを特徴とする半導体集積回路装置。
第１電圧と前記第1電圧より高い第２電圧の間で振幅する第１信号を出力する第１回路と、
前記第１信号を受けて、前記第１電圧と前記第１電圧より高い第３電圧の間で振幅する第２信号を出力する第１変換回路と、
前記第２信号を受けて、前記第１電圧と前記第２電圧と前記第３電圧の間の第４電圧の間で振幅する第３信号を出力する第１出力回路と、
前記第１電圧と前記第２電圧の間で振幅する第４信号を出力する第２回路と、
前記第４信号を受けて、前記第１電圧と前記第３電圧の間で振幅する第５信号を出力する第２変換回路と、
前記第５信号を受けて、前記第１電圧と前記第３電圧の間で振幅する第６信号を出力する第２出力回路とを具備し、
前記第１及び第２回路は、前記第１電圧と前記第２電圧が供給され、
前記第１及び第２変換回路と前記第２出力回路は、前記第１電圧と前記第３電圧が供給され、
前記第１出力回路は、前記第１電圧と前記第４電圧が供給されることを特徴とする半導体集積回路装置。
請求項９記載の半導体集積回路装置において、
前記第１及び第２回路に用いられ、前記第２電圧が供給される第１電界効果トランジスタと、
前記第１電界効果トランジスタのゲート絶縁膜より厚いゲート絶縁膜を有し、前記第３電圧が供給される第２電界効果トランジスタとを具備し、
前記第２電界効果トランジスタは、前記第１及び第２変換回路と前記第１及び第２出力回路に用いられることを特徴とする半導体集積回路装置。
入力信号を受けるインバータ回路と、
前記入力信号をゲートに受ける第１のＮ型トランジスタと、
前記入力信号をゲートに受け、ドレインが前記第１のＮ型トランジスタのドレインと接続される第１のＰ型トランジスタと、
前記入力信号をゲートに受け、ソースが前記第１のＰ型トランジスタのドレインと接続される第２のＮ型トランジスタと、
前記入力信号をゲートに受け、ドレインが前記第２のＮ型トランジスタのドレインと接続される第２のＰ型トランジスタと、
前記インバータ回路の出力信号をゲートに受ける第３のＮ型トランジスタと、
前記出力信号をゲートに受け、ドレインが前記第３のＮ型トランジスタと接続される第３のＰ型トランジスタと、
前記出力信号をゲートに受け、ソースが前記第３のＰ型トランジスタのドレインと接続される第４のＮ型トランジスタと、
前記出力信号をゲートに受け、ドレインが前記第４のＮ型トランジスタのソースと接続される第４のＰ型トランジスタと、
ゲートが前記第２のＮ型トランジスタのドレインに接続され、ドレインが前記第４のＰ型トランジスタのソースに接続される第５のＰ型トランジスタと、
ゲートが前記第４のＮ型トランジスタのドレインに接続され、ドレインが前記第２のＰ型トランジスタのソースに接続される第６のＰ型トランジスタと、
ゲートが前記第５のＰ型トランジスタのゲートと前記第４のＰ型トランジスタのドレインに接続される第５のＮ型トランジスタと、
ゲートが前記第６のＰ型トランジスタのゲートと前記第２のＰ型トランジスタのドレインに接続される第６のＮ型トランジスタと、
ドレインが前記第５及び第６のＮ型トランジスタのソースに接続され、ソースが第１電位に接続される第７のＮ型トランジスタとを有し、
前記インバータ回路を構成するトランジスタと、前記第１、第３のＮ型トランジスタと、前記第１、第３のＰ型トランジスタのゲート絶縁膜は、第１の膜厚であり、
前記第２、第４、第５、第６のＮ型トランジスタと、前記第２、第４、第５、第６のＰ型トランジスタのゲート絶縁膜は、前記第１の膜厚よりも厚い第２の膜厚であり、
前記第２及び第４のＰ型トランジスタのしきい値電圧は、前記第５及び第６のＰ型トランジスタのしきい値電圧よりも低く、
前記第２及び第４のＮ型トランジスタのしきい値電圧は、前記第５及び第６のＰ型トランジスタのしきい値電圧よりも低いことを特徴とする半導体集積回路装置。
第１信号を受けて第２信号を出力する入力回路を具備し、
前記第１信号は、第１電圧と前記第１電圧より高い第２電圧の間で振幅し、
前記第２信号は、前記第１電圧と前記第１電圧と前記第２電圧の間の第３電圧の間で振幅し、
前記入力回路は、前記第１信号を受けて前記第１電圧と前記第２電圧より高い第４電圧の間で振幅する第３信号を出力する第１回路と、前記第３信号を受けて前記第２信号を出力するレベルコンバータとを有することを特徴とする半導体集積回路装置。
請求項１２記載の半導体集積回路装置において、
前記第１回路はセンスアンプ回路であることを特徴とする半導体集積回路装置。
請求項１２記載の半導体集積回路装置において、
前記第１回路はオペアンプであることを特徴とする半導体集積回路装置。