CN1233093C - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN1233093C
CN1233093C CN03104282.1A CN03104282A CN1233093C CN 1233093 C CN1233093 C CN 1233093C CN 03104282 A CN03104282 A CN 03104282A CN 1233093 C CN1233093 C CN 1233093C
Authority
CN
China
Prior art keywords
circuit
mosfet
voltage
direct current
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03104282.1A
Other languages
English (en)
Other versions
CN1440124A (zh
Inventor
山本泰永
岩永太志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1440124A publication Critical patent/CN1440124A/zh
Application granted granted Critical
Publication of CN1233093C publication Critical patent/CN1233093C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K17/063Modifications for ensuring a fully conducting state in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10Modifications for increasing the maximum permissible switched voltage
    • H03K17/102Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种驱动电路,它仅用驱动级电路所要求的低击穿电压元件,就能输出大约为击穿电压的2倍的电压。为主要部分的振幅放大电路2,包括:被施加了电压Vm的Vm直流电源线7、被施加了电压Vh的Vh直流电源线6、输入在接地电压和电压Vm之间变动的脉冲信号的反相电路16、输入在电压Vm和电压Vh之间变动的脉冲信号的反相电路15、由栅极接收来自反相电路15的输出的P沟道MOSFET17、其栅极接在Vm直流电源线7上的P沟道MOSFET18、其栅极接在Vm直流电源线7上的N沟道MOSFET19、由栅极接收来自反相电路16的输出的N沟道MOSFET20。以P沟道MOSFET18和N沟道MOSFET19的共同连接点为输出端子。

Description

驱动电路
技术领域
本发明涉及电平平移电路、振幅放大电路及利用了这些电路的驱动电路。
技术背景
近年来,常用PWM驱动电路对电机、执行元件进行驱动控制。为让最后一级的驱动级电路即推挽电路的功率开关元件充分地接通,它前一级的预驱动电路就必须输出比推挽电路中的电源电压高出很多的电压。为达到这一目的,通常情况下,是用击穿电压充分大的MOSFET形成预驱动电路,并用它的输出电压控制接在电机及执行元件上的功率开关元件的栅极电压,由此进行PWM控制的。
下面,参考附图5说明现有的PWM驱动电路。
图5为用以说明现有PWM驱动电路的图。图5所示的PWM驱动电路包括:电平平移振幅放大电路51及为驱动级电路的推挽电路52。电平平移振幅放大电路51包括:供给电压Vg的电平平移直流电源线53、P沟道MOSFET54及55、N沟道MOSFET56及57。推挽电路52包括:供给电压Vx的驱动级直流电源线58和为功率开关元件的N沟道MOSFET59及60。还有,如图5所示,PWM驱动电路的外部拥有:控制电平平移振幅放大电路51及推挽电路52的控制电路61、供给电压Vdd的控制电路直流电源线62、反相电路63、电机及执行元件等负荷64。
需提一下,虽然上述电平平移振幅放大电路51通常被称为电平平移电路,但这里称其为电平平移振幅放大电路。这是因为在下述本发明中,称在保持振幅不变的情况下,让电压的绝对电平平移的电路为电平平移电路;称接收电压的绝对电平并将振幅放大的电路为振幅放大电路,将两者分开来处理的缘故。
下面,对按上述构成的PWM驱动电路的工作情况进行说明。
首先,振幅Vdd的脉冲信号从控制电路61输到MOSFET56的栅极端,由反相电路63反相的振幅Vdd的脉冲信号的反相信号输到MOSFET57的栅极端。在MOSFET56的栅极端为高电平,MOSFET57的栅极端为低电平的情况下,MOSFET56接通,MOSFET57截止。这样以来,MOSFET55的栅极端就被输入了低电平,MOSFET55导通。结果是,电平平移直流电源线53的电压Vg就被供到电平平移振幅放大电路51中MOSFET54的栅极端和推挽电路52中的MOSFET59的栅极端,MOSFET54截止,MOSFET59接通。
这时,为能使为功率开关元件的MOSFET59充分接通,电平平移直流电源线53的电压Vg的电压值就必须大大地超出驱动级直流电源线58的电压Vx加上MOSFET59的阈值电压Vt之和(Vx+Vt)。需提一下,同样,电压VDD的电压值必须保证为使功率开关元件的MOSFET60充分接通的那一栅极电压,这一点通常是很容易得到满足的。
专利文献:特开平5-14174号公报
在形成上述结构的PWM驱动电路的情况下,为让推挽电路52的上臂侧功率开关元件完全接通而在最大振荡下进行驱动,电平平移振幅放大电路就必须在超过(Vx+Vt)的电源电压下工作,该电路也必须由其击穿电压大大超过电源电压的那一元件构成。栅极击穿电压也包括在该击穿电压中,但因为为提高栅极击穿电压,就必须增大栅极氧化膜的膜厚,而会导致通态电阻增大。虽然若为了使驱动级电路及电平平移振幅放大电路分别不超过各自电路中的必要最低限的栅极击穿电压,换句话说,即不超过相当于电压Vx、电压Vg的击穿电压,由栅极氧化膜厚不同的元件形成在同一个单片上,就都能在必要最低限的面积下形成每一个电路,但制造工艺却会变得复杂起来,成本也会增大。
还有,可以这样做,即形成驱动级电路及电平平移振幅放大电路,以不超过驱动级电路及电平平移振幅放大电路中的较高的击穿电压,换句话说,电平平移振幅放大电路所要求的栅极击穿电压。但这样的话,驱动级电路的功率开关元件会有过大的击穿电压容限,单位面积的通态电阻会增大,为实现必要的通态电阻的功率开关元件的尺寸会过大,面积效率会变坏。
发明内容
本发明的目的,在于:仅使用不超过驱动级电路中的功率开关元件所要求的击穿电压的低击穿电压元件,提供一种可输出波峰值大约为电压Vx的2倍的电压Vg的输出信号,以做到比电压(Vx+Vg)大很多的电平平移电路、振幅放大电路及由这些电路组成的驱动电路。
为解决上述问题,本发明的第一技术方案是这样的,它包括:加上了第一电位的第一直流电源线;加上了第二电位的第二直流电源线;加上了所述第一电位及所述第二电位之间的中间电位的中间电源线;以在所述第一电位和所述中间电位之间变化的第一脉冲信号为输入并在由所述第一直流电源线及中间电源线供来的电源下工作的第一反相电路;以对所述第一脉冲信号进行电平平移并将在所述第二电位和所述中间电位之间变化的第二脉冲信号输出的电平平移电路的输出信号为输入且在由所述第二直流电源线及中间电源线供来的电源下工作的第二反相电路;在所述第二直流电源线和所述第一直流电源线之间依次连接的、具有第一沟道类型的第一MOSFET和第二MOSFET以及具有与所述第一沟道类型相反的第二沟道类型的第四MOSFET和第三MOSFET,所述第一MOSFET的源极与所述第二直流电源线连接,它的漏极与所述第二MOSFET的源极连接,它的栅极接收来自所述第二反相电路的输出信号,所述第三MOSFET的源极与所述第一直流电源线连接,它的漏极与所述第四MOSFET的源极连接,它的栅极接收来自所述第一反相电路的输出信号,所述第二MOSFET的栅极与所述第三MOSFET的栅极共同连接在所述中间电源线上,所述第二MOSFET的漏极与所述第三MOSFET的漏极共同连接,并作为输出端子。根据本发明的第一技术方案,即使用击穿电压约为第一直流电源线和第二直流电源线间的电源电压的一半的低击穿电压MOSFET来构成电路,也可通过第一MOSFET和第二MOSFET的串联电路或者第三MOSFET和第四MOSFET的串联电路,边将输出电压分压,边输出大于栅极击穿电压的输出信号。这样,就可根据信号电平较小的第一脉冲信号的输入来输出让电源电压进行最大振动的大振幅输出信号。不仅如此,还因可用栅极击穿电压较小的MOSFET构成电路,故可缩小将MOSFET、由这些MOSFET集成的半导体器件的面积缩小。再就是,还因在将功率开关元件、控制功率开关元件的电平平移电路及振幅放大电路集成在半导体集成电路上的情况下,没有必要让每一个元件具有不同的击穿电压,故可在更加简单的制造工艺下形成这些元件。
本发明的第二技术方案是这样的,在本发明的第一技术方案所述的振幅放大电路中,大致与加在所述第一直流电源线和所述中间电源线之间的电源电压相等的电源电压施加在所述中间电源线和所述第二直流电源线之间。
根据本发明的第二技术方案,可由第一MOSFET和第二MOSFET的串联电路或者第三MOSFET和第四MOSFET的串联电路,分别边承担输出电压的大约一半,边输出大于栅极击穿电压的输出信号。结果是,能在大约为输入信号电平的2倍的信号电平下将输出信号输出。
本发明的第三技术方案是这样的,在本发明的第一技术方案或者第二技术方案中的任一技术方案所述的振幅放大电路中,还包括:具有所述第二沟道类型的第五MOSFET和具有所述第一沟道类型的第六MOSFET,所述第五MOSFET的源极与所述中间电源线连接,它的漏极接在所述第一MOSFET的漏极和所述第二MOSFET的源极的共同连接节点,它的栅极接在所述第二直流电源线上,所述第六MOSFET的源极与所述中间电源线连接,它的漏极接在所述第三MOSFET的漏极和所述第四MOSFET的源极的共同连接节点,它的栅极接在所述第一直流电源线上
根据本发明的第三技术方案,可防止在不定电位点的电压受漏电流等的影响而上升或者下降的情况下而有可能发生的第一MOSFET、第三MOSFET的击穿电压破坏。
本发明的第四技术方案是这样的,在本发明的第三技术方案所述的振幅放大电路中,还包括:接在所述第二反相电路和所述中间电源线之间、它的源极接在所述第二反相电路的低电位侧电源节点上、它的漏极接在所述中间电源线上、它的栅极接在所述第二直流电源线上的具有所述第二沟道类型的第七MOSFET。
本发明的第五技术方案是这样的,在本发明的第三技术方案所述的振幅放大电路中,还包括:接在所述第五MOSFET与所述中间电源线之间的具有所述第二沟道类型的第八MOSFET,它的源极接在所述第五MOSFET的源极上、它的漏极接在所述中间电源线上、它的栅极接在所述第二直流电源线上。
根据所述的第四技术方案或者第五技术方案,因各具有所述第二沟道类型的MOSFET的源电极及漏电极的连接方向和通常的连接方向相反,故可防止电流从中间电源线逆流到第二直流电源线中。
本发明的第六技术方案是这样的,它包括第三技术方案中所述的振幅放大电路和电平平移电路,所述电平平移电路包括:所述第一直流电源线;所述第二直流电源线;所述中间电源线;以所述第一脉冲信号为输入并在由所述第一直流电源线和所述中间电源线供来的电源下工作的第三反相电路;在由所述第二直流电源线和所述中间电源线供来的电源下工作的第四反相电路;它的阳极接在所述中间电源线上它的阴极接在所述第四反相电路的输入节点上的第一二极管;它的阳极接在所述第一二极管的阴极、它的阳极接在所述第二直流电源线上的第二二极管;接在所述第三反相电路的输出节点和所述第四反相电路的输入节点之间的电容器,所述第四反相电路的输出成为对所述第二反相电路的输入。
根据本发明的第六技术方案,仅用第一电位左右(为充分驱动接在后级的推挽电路中的功率开关元件所必需的第二电位的一半左右)的低击穿电压元件,就能实现输出大约为第一电位的2倍的第二电位的预驱动电路。
本发明的第七技术方案是这样的,在本发明的第六技术方案所述的预驱动电路中,所述电平平移电路,还包括:接在所述第四反相电路和所述中间电源线之间的具有所述第二沟道类型的第九MOSFET,它的源极接在所述第四反相电路的低电位侧电源节点上、它的漏极接在所述中间电源线上、它的栅极接在所述第二直流电源线上;及接在所述第一二极管的阳极和所述中间电源线之间的具有所述第二沟道类型的第十MOSFET,它的源极接在所述第一二极管的阳极、它的漏极接在所述中间电源线上、它的栅极接在所述第二直流电源线上。
根据本发明的第七技术方案,因第九及第十MOSFET的源电极及漏电极的连接方向和通常的连接方向相反,故可实现在电平平移电路中电流不会从中间电源线逆流到第二直流电源线的预驱动电路。
本发明的第八技术方案是这样的,在本发明的第六技术方案或者第七技术方案中任一技术方案所述的预驱动电路中,所述电平平移电路还包括:作为高电阻而工作的第十一MOSFET,它的源极接在所述中间电源线,它的漏极接在所述第四反相电路的输入节点,它的栅极接在所述第二直流电源线上。
本发明的第九技术方案是这样的,在第六技术方案或者第七技术方案中任一技术方案所述的预驱动电路中,所述电平平移电路还包括:作为高电阻而工作的第十二MOSFET,它的源极接在所述第二直流电源线,它的漏极接在所述第四反相电路的输入节点,它的栅极接在所述中间电源线上。
根据所述第八技术方案、第九技术方案,可防止贯通电流通过第四反相电路。
本发明的第十技术方案是这样的,它包括:第一技术方案和第三技术方案中任一项所述的振幅放大电路和推挽电路,所述推挽电路中,在规定的电源线与所述第一直流电源线之间依次连接有第一N沟道功率MOSFET和第二N沟道功率MOSFET,所述第一N沟道功率MOSFET的漏极接在规定的电源线上,它的栅极接收来自所述振幅放大电路的输出端的输出信号,所述第二N沟道功率MOSFET的源极接在所述第一直流电源线上,它的栅极接收所述第一脉冲信号,所述第一N沟道功率MOSFET的源极和所述第二N沟道功率MOSFET的漏极共同连接,并作为输出端。
根据第十技术方案,仅用第一电位左右(为充分驱动接在后级的推挽电路中的N沟道功率MOSFET所必需的第二电位的一半左右)的低击穿电压元件,就能实现将大约为第一电位的2倍的第二电位从预驱动电路输出到推挽电路的预驱动电路。
综上所述,根据本发明的振幅放大电路,仅用一大约为为充分驱动推挽电路中的功率元件所需要的直流电压Vh的一半的低击穿电压元件,就能输出大约为电压Vm的2倍的直流电压Vh。
附图说明
图1为说明第1个实施例所涉及的PWM驱动电路的图。
图2为说明第2个实施例所涉及的PWM驱动电路的图。
图3为说明第3个实施例所涉及的PWM驱动电路的图。
图4为用以说明电平平移电路的变形例的图。
图5为用以说明现有的PWM驱动电路的图。
具体实施方式
下面,参考附图,说明本发明所涉及的每一个实施例。需提一下,以下各实施例所参考的附图中,用同一个符号来表示相同或者相似的部分详细说明不重复。
(第1个实施例)
图1为用以说明第1个实施例所涉及的PWM驱动电路的图。图1所示的PWM驱动电路,包括:电平平移电路1、振幅放大电路2、为驱动级电路的推挽电路3。而且,如图1所示,PWM驱动电路的外部为:控制电平平移电路1、振幅放大电路2及推挽电路3的控制电路4、提供直流电压Vdd的Vdd电源线5、提供直流电压Vh(对应于第二电位)的Vh电源线6(对应于第二直流电源线)、提供直流电压Vm(对应于中间电位)的Vm电源线7(对应于中间电源线)、接在接地点上的接地线(对应于第一直流电源线)、电机及执行元件等负荷8。这里,在Vm电源线7上加了和Vdd电源线5一样的直流电压Vdd;在Vh电源线6上加了大小约为直流电压Vm的2倍的电压Vh。需提一下,在本发明中,称包括电平平移电路1和振幅放大电路2的电路为预驱动电路,称包括该预驱动电路及推挽电路3的电路为驱动电路。
电平平移电路1包括:CMOS反相电路9及10(分别对应于第三及第四反相电路)、电容器11及12、二极管13(对应于第一二极管)及14。需提一下,在该图中,两个电容器11及12串联在CMOS反相电路9的输出端(节点)及反相电路10的输入端(节点)之间,电容器的串联个数可在3个以上,在使用高击穿电压的电容器的情况下,一个电容器就可以了。
振幅放大电路2包括:CMOS反相电路15及16(分别对应于第二及第一反相电路)、P沟道MOSFET17及18(分别对应于一极性的第一及第二MOSFET)、N沟道MOSFET19及20(分别对应于逆极性的第四及第三MOSFET)。
推挽电路3包括:提供电压电平和直流电压Vm相同的直流电压Vx的主电路直流电源线21(对应于一定的电源线)、为功率开关元件的N沟道MOSFET22及23(分别对应于第一及第二功率开关元件)。需提一下,推挽电路3的结构和所述现有例一样。
下面,对按上述构成的本实施例所涉及的PWM驱动电路的工作情况进行说明。
首先,说明电平平移电路1的工作情况。
因前提是所有元件的击穿电压都不超过直流电压Vm左右,故在突然施加直流电压之前,首先施加为低电压的直流电压Vm。施加了直流电压Vm以后,电流就通过二极管13流向电容器11及12,就积累了电荷。若设二极管13的的压降为电压Vd,则A点的电位就是(Vm-Vd)。之后再施加为高电压的直流电压Vh。
施加了上述直流电压Vh以后,来自控制电路4的振幅Vdd的脉冲信号(对应于第一脉冲信号)就被输到CMOS反相电路9中。当对CMOS反相电路9的输入为高电平时,A点就被充电,充电后的电压为从电压Vm减去二极管13的顺向压降Vd后所得的电压(Vm-Vd)。CMOS反相电路10中输入的是电压(Vm-Vd),输出的是电压Vh。这里,因在A点的充电结束时充电电流非常小,故电压Vd通常绝对比0.7V小。另一方面,当对CMOS反相电路9的输入为低电平时,电压(Vm-Vd)由于CMOS反相电路9的输出电压Vm而上升,故A点的电位就成为(Vh-Vd),反相电路10输出电压Vm。需提一下,设二极管14的目的在于,抑制A点的电位由于火花噪声的重叠等而上升到比电压Vh大很多。
其次,说明在电平平移电路1的上述工作过程中,加在每一个元件的每一个端子间的电压的范围。
因CMOS反相电路9接在Vm电源线7和GND(接地线)之间,故它在电位差Vm的范围内工作;因CMOS反相电路10接在Vh电源线6及Vm电源线7之间,故加在源/漏极间的电位差在Vm以下。因将二极管13的阳极接在了Vm电源线7上,即使在电容器的电压上升的情况下,A点的电位即阴极的电位也只升到(Vh-Vd)这一水平上,故加在阳、阴极间的电位差在Vm以下。尽管电容器11及12上加了最大电位差(Vh-Vd),但因两个电容器串联,故加在每一个电容器11及12上的电压就在它的一半电压Vm以下。
如上所述,仅用每一个元件的击穿电压不超过电压Vm的低击穿电压元件,就能进行所输入的信号的电平平移。
第二、说明振幅放大电路2的工作情况。
如上所述,电平平移电路1中的CMOS反相电路10输出电位平移到在电压Vm和电压Vh间振动的脉冲的信号(对应于第二脉冲信号)。CMOS反相电路15中输入了该信号。而且,CMOS反相电路16中输入了来自控制电路4的振幅Vdd的脉冲信号。
这里,来看一看CMOS反相电路15中输入了电压Vh电平的信号;CMOS反相电路16中输入了电压Vm电平的信号时的情况。在这种情况下,因CMOS反相电路15输出电压Vm,CMOS反相电路16的输出为0V,故MOSFET17接通,MOSFET20截止。因此,B点的电位成为电压Vh,MOSFET18也接通,故振幅放大电路2的输出即C点的电位为电压Vh。
同样,再来看一看CMOS反相电路15中输入了电压Vm电平的信号;CMOS反相电路16中输入了0V的信号时的情况。在这种情况下,因CMOS反相电路15输出电压Vh,CMOS反相电路16输出电压Vm,故MOSFET17截止,MOSFET20接通。因此,D点的电位几乎为0V,MOSFET19也接通,故振幅放大电路2的输出即C点的电位几乎为0V。
这样以来,振幅放大电路2就根据来自电平平移电路1及控制电路4的输入输出0V或者电压为Vh的电压。
其次,说明在振幅放大电路2的上述工作过程中,加在每一个元件的每一个端子间的电压的范围。
因CMOS反相电路16接在Vm电源线7和GND之间,故它在电位差Vm以下的输出振幅下工作;因CMOS反相电路15接在Vh电源线6及Vm电源线7之间,故加在每一端子间的电位差在Vm以下。而且,如上所述,MOSFET17、18、19、20在加在每一个元件的每一个端子间的电位差Vm以下的范围内工作。
如上所述,仅用每一个元件的击穿电压在电压Vm左右的低击穿电压元件,就能将所输入的信号的振幅放大而输出大小为0V、为Vh的电压。
在利用上述振幅放大电路2的输出让推挽电路3中的功率开关元件即MOSFET22(对应于第一功率开关元件)完全接通而进行驱动控制的情况下,就要求振幅放大电路2的输出电压Vh为:充分超过主电路直流电源线21的电压Vx再加上MOSFET22的阈值电压Vt后所得的那一个值(Vx+Vt)。因此,若能满足这一要求的电压Vh在电压Vm的2倍以内,构成电路的所有元件内的每一个端子间所需的击穿电压就在电压Vm以内,故可仅用低击穿电压元件实现电平平移电路及振幅放大电路。实际上也是在这一条件下的用途很多。
换句话说,根据本实施例,电平平移电路及能输出约为电压Vm的2倍的电压Vh的振幅放大电路可仅用击穿电压为电压Vm的低击穿电压元件来实现。还可实现具有电平平移电路1及振幅放大电路2的预驱动电路,具有预驱动电路及推挽电路3的驱动电路。结果是,它们可作为逻辑电路中能够将每一个元件所需的击穿电压的约2倍的振幅输到外部的接口电路用。再就是,可通过能输出电压Vh电平的振幅放大电路,让推挽电路3上臂那一边的N沟道MOSFET22完全接通,在主电路直流电源的电压Vx和0V之间进行最大摆动的输出振幅下进行驱动。最后是,从节约功率开关元件的面积的观点来看,只要进行能让功率开关元件具有必要最低限的击穿电压这样的设计就足够了,故可将功率开关元件的面积缩小到必要最低限。
(第2个实施例)
图2为用以说明第2个实施例所涉及的驱动电路的图。
和所述图1相比,在图2中新加了以下电路。换句话说,振幅放大电路2中,新加了P沟道MOSFET24(一极性第六MOSFET)和N沟道MOSFET25(对应于逆极性第五N沟道MOSFET)。下面说明新加的这些电路的作用。
如上所述,电平平移电路1中的CMOS反相电路10把经过了电平平移的信号输出给在电压Vh和电压Vm之间振动的脉冲,CMOS反相电路15中输入了该信号。振幅Vdd的脉冲信号从控制电路4输到了CMOS反相电路16中。
下面,来考虑一下CMOS反相电路15中输入了电压Vh电平的信号,CMOS反相电路16中输入了电压Vm电平的信号的情况。因为在这种情况下,CMOS反相电路15输出的电压为Vm,CMOS反相电路16输出的电压为0V,故MOSFET17接通,MOSFET20截止。这样以来,就因为B点的电位成为电压Vh,MOSFET18也接通,故振幅放大电路2的输出即C点的电位为电压Vh。
此时,在因MOSFET20截止,D点的电位成为不定电位,受漏电流等的影响,D点的电位朝着Vh电源线6的电源电压Vh而上升的情况下,施加在为低击穿电压元件的MOSFET20上的电压就超过那一击穿电压,而有损坏MOSFET20的危险。为防止这一现象发生,就要利用电阻成分充分大亦即栅长很长的MOSFET24让微小电流流过,而把D点的电位固定在电压Vm上。这样以来,因加在MOSFET20的每一个端子间的电压差就被抑制在电压Vm左右,故可防止MOSFET20的击穿电压破坏。
同样,考虑一下CMOS反相电路15中输入了电压Vm电平的信号、CMOS反相电路16中输入了0V的信号的情况。因为CMOS反相电路15输出电压Vh,CMOS反相电路16输出电压Vm,故MOSFET17截止,MOSFET20接通。这样以来,就因为D点的电位成为0V,MOSFET19也接通,故振幅放大电路2的输出即C点的电位为0V。
这时也一样,在因MOSFET17截止,B点的电位成为不定电位,受漏电流等的影响,B点的电位朝着0V下降的情况下,就有损坏MOSFET17危险。为防止这一现象发生,就要利用栅长很长的MOSFET25让微小电流流过,而把B点的电位固定在电压Vm上。因这样以来就将加在MOSFET17的每一个端子间的电压差抑制在电压Vm左右了,故可防止MOSFET17的击穿电压破坏。
这样以来,利用振幅放大电路2,就既能防止由于B点、D点的不定电位受漏电流等的影响而发生变动时有可能产生的击穿电压破坏,又能根据来自电平平移电路1和控制电路4的输入而输出0V或者电压Vh。
需提一下,在本实施例中,说明的是为防止上述击穿电压破坏而使用MOSFET24及25的情况,除此以外,用电阻也同样能实施本实施例。
其次,说明在振幅放大电路2的上述工作过程中,加在每一个元件的每一个端子间的电压的范围。
因CMOS反相电路16接在Vm电源线7和GND之间,故它在电位差Vm以下的范围内工作;因CMOS反相电路15接在Vh电源线6和Vm电源线7之间,故加在端子间的电位差在Vm以下。如上所述,因MOSFET24及25工作,而将处于高阻抗的浮游状态的B点、D点的电位大约固定在电压Vm上的,故每一个MOSFET17、18、19、20、24及25的栅/源电极间、栅/漏极间的电位差大约为电压Vm。
就这样,仅用一些各自的击穿电压在电压Vm左右的低击穿电压元件就能将所输入的信号的振幅放大,而输出0V和电压Vh。
如上所述,根据本实施例,既可抑制不定电位点由于漏电流等的影响而上升或者下降,以防止MOSFET的击穿电压破坏,又能仅用击穿电压为电压Vm的低击穿电压元件来实现电平平移电路1及能输出约为电压Vm的2倍的电压Vh的振幅放大电路2。而且,还能实现拥有电平平移电路1及振幅放大电路2的预驱动电路,拥有预驱动电路及推挽电路3的驱动电路。结果是,和第1个实施例一样,它们可作为逻辑电路中能够将每一个元件所需的击穿电压的约2倍的振幅输到外部的接口电路用。再就是,可通过能输出电压Vh电平的振幅放大电路,让推挽电路3上臂那一边的N沟道MOSFET22完全接通,在主电路直流电源的电压Vx和0V之间进行最大摆动的输出振幅下进行驱动。最后是,从节约功率开关元件的面积的观点来看,只要进行能让功率开关元件具有必要最低限的击穿电压这样的设计就足够了,故可将功率开关元件的面积缩小到必要最低限。
(第3个实施例)
图3为用来说明第3个实施例所涉及的PWM驱动电路的图。
在图3中,相对图2新加了N沟道MOSFET26、27、28及29(分别对应于逆极性的第九、第七、第八及第十N沟道MOSFET)。该图中示出了每一个MOSFET及每一个反相器的寄生二极管。需提一下,本寄生二极管的位置是在以下情况下形成的,即利用在N沟道MOSFET的P阱电位和P型衬底间形成N型层的制造工艺、绝缘隔离制造工序、或者SOI制造工艺而独立形成每一个N沟道MOSFET的P阱电位。
如上所述,为防止损坏,电源电压的施加顺序为,首先将电源电压Vm加到Vm电源线7上,再将电源电压Vh加到Vh电源线6上。在仅在Vm电源线7上施加了电压,Vh电源线6上尚未施加电压的状态下,电流有时候会通过构成CMOS反相电路10及15的MOSFET的寄生二极管、或者二极管13及14、或者N沟道MOSFET25及P沟道MOSFET17的寄生二极管,从Vm电源线7流到Vh电源线6中。
为防止这些现象的发生,将N沟道MOSFET26、27、28及29分别插到了Vm电源线7与CMOS反相电路10、15、N沟道MOSFET25及二极管13之间,将各自的源极端接到CMOS反相电路10、15、N沟道MOSFET25及二极管13的低电位一侧的端子上;将各自的栅极端接到Vh电源线6上;将各自的漏极端接到Vm电源线7上。在将电压施加到Vh电源线6上时,电压就被输到N沟道MOSFET26、27、28及29的各自的栅极端上,在施加了电压Vh的那一段时间内,N沟道MOSFET26、27、28及29总是处于接通状态。因N沟道MOSFET26、27、28及29接通以后,漏极/源极间的电位差就不存在了,故电流不会从Vm电源线7流到Vh电源线6中,CMOS反相电路10、15、N沟道MOSFET25及二极管13的工作情况就和上述图2中所说明的一样。需提一下,这时的N沟道MOSFET26、27、28及29所必需的击穿电压在电压Vm左右就可以了。
这样以来,重新设置了源电极及漏电极的连接方向和通常的连接方向不一样的N沟道MOSFET26、27、28及29以后,就可防止电流从Vm电源线7逆流到Vh电源线6中。
下面,考虑一下在来自控制电路4的脉冲信号停止输入到反相电路9中且过了很长一段时间以后的时候,反相电路10的输入端的电压不定的情况。这时,A点的电位可能成为电压Vh和电压Vm的中间电位,这样的话,贯通电流就从Vh电源线6通过反相电路10流到Vh电源线6中。
图4示出了用以避免出现上述贯通电流的电平平移电路1的一个具体例子。在图4(a)中所示的电平平移电路1中,新加了一这样设计的N沟道MOSFET30(对应于逆极性的第十一MOSFET),即通过使它的栅极的长度比它的栅极的宽度大很多而让它起具有极高的通态电阻的MOS电阻的作用。在这种情况下,当脉冲信号的输入停止了很长一段时间的时候,A点的电位就大约被固定在电压Vm电平上,故可防止贯通电流的发生。
另一方面,在图4(b)所示的电平平移电路1中,因新加了和上述一样,起MOS电阻之作用的P沟道MOSFET31(对应于一极性的第十二MOSFET),当脉冲信号的输入停止了很长一段时间的时候,A点的电位就被固定在电压Vh上,故可防止贯通电流的发生。
需提一下,在脉冲信号的输入停止了的时候,只要在振幅放大电路2中的P沟道MOSFET17的栅/源极间***MOS电阻,而让P沟道MOSFET17截止,那么,即使N沟道MOSFET20接通,也能事先避免所述MOSFET17、18、19及20的击穿电压破坏。还有,因这些MOSFET30及31起极高电阻的作用,故从原理上讲用电阻代替MOSFET也是完全可以的,这是不用说的。
下面,考虑一下推挽电路3中的上臂侧N沟道MOSFET22的源极端因事故而发生接地短路的情况。在这种情况下,在N沟道MOSFET22的栅/源极间的电位超过Vm的时候,为防止损坏N沟道MOSFET22,在N沟道MOSFET22的栅/源极间的电位差超过Vm的时候,在振幅放大电路2的P沟道MOSFET17的前一级新加一让C点的电位成为低电平或者高阻抗状态的逻辑电路就行了。
需提一下,在上述各实施例中,说明了将接地线(低电位侧电源线)接到接地点(GND)上,把最高电位加给Vh电源线6的情况,然而,本发明并不限于这种情况,将负电源接到低电位侧电源线上,将Vm电源线7接到接地点(GND)上,将正电源接到Vh电源线6上也是可以的。
还有,将负电源接到Vh电源线6上,将接地线(低电位侧电源线)接到接地点(GND)上,把大约为Vh电源线6的电位、接地电位间的电位差的一半的电位加到Vm电源线7上也是可以的。只不过是,这时有必要将上述实施例中的MOSFET的极***换过来,换句话说,将P沟道MOSFET和N沟道MOSFET相互交换过来,但是本发明却是可以利用的,在这种情况下,是将最高电位加到了接地线上,将最低电位加到了Vh电源线6上。

Claims (10)

1、一种振幅放大电路,其中:包括:加上了第一电位的第一直流电源线;加上了第二电位的第二直流电源线;加上了所述第一电位及所述第二电位之间的中间电位的中间电源线;以在所述第一电位和所述中间电位之间变化的第一脉冲信号为输入并在由所述第一直流电源线及中间电源线供来的电源下工作的第一反相电路;以对所述第一脉冲信号进行电平平移并将在所述第二电位和所述中间电位之间变化的第二脉冲信号输出的电平平移电路的输出信号为输入且在由所述第二直流电源线及中间电源线供来的电源下工作的第二反相电路;在所述第二直流电源线和所述第一直流电源线之间依次连接的、具有第一沟道类型的第一MOSFET和第二MOSFET以及具有与所述第一沟道类型相反的第二沟道类型的第四MOSFET和第三MOSFET,
所述第一MOSFET的源极与所述第二直流电源线连接,它的漏极与所述第二MOSFET的源极连接,它的栅极接收来自所述第二反相电路的输出信号,所述第三MOSFET的源极与所述第一直流电源线连接,它的漏极与所述第四MOSFET的源极连接,它的栅极接收来自所述第一反相电路的输出信号,所述第二MOSFET的栅极与所述第三MOSFET的栅极共同连接在所述中间电源线上,所述第二MOSFET的漏极与所述第三MOSFET的漏极共同连接,并作为输出端子。
2、根据权利要求1所述的振幅放大电路,其中:与加在所述第一直流电源线和所述中间电源线之间的电源电压相等的电源电压施加在所述中间电源线和所述第二直流电源线之间。
3、根据权利要求1或者2中的任一项权利要求所述的振幅放大电路,其中:还包括:具有所述第二沟道类型的第五MOSFET和具有所述第一沟道类型的第六MOSFET,
所述第五MOSFET的源极与所述中间电源线连接,它的漏极接在所述第一MOSFET的漏极和所述第二MOSFET的源极的共同连接节点,它的栅极接在所述第二直流电源线上,
所述第六MOSFET的源极与所述中间电源线连接,它的漏极接在所述第三MOSFET的漏极和所述第四MOSFET的源极的共同连接节点,它的栅极接在所述第一直流电源线上。
4、根据权利要求3所述的振幅放大电路,其中:还包括:接在所述第二反相电路和所述中间电源线之间的具有所述第二沟道类型的第七MOSFET,它的源极接在所述第二反相电路的低电位侧电源节点上、它的漏极接在所述中间电源线上、它的栅极接在所述第二直流电源线上。
5、根据权利要求3所述的振幅放大电路,其中:还包括:接在所述第五MOSFET与所述中间电源线之间的具有所述第二沟道类型的第八MOSFET,它的源极接在所述第五MOSFET的源极上、它的漏极接在所述中间电源线上、它的栅极接在所述第二直流电源线上。
6、一种预驱动电路,其中:它包括权利要求3所述的振幅放大电路和电平平移电路,所述电平平移电路包括:所述第一直流电源线;所述第二直流电源线;所述中间电源线;以所述第一脉冲信号为输入并在由所述第一直流电源线和所述中间电源线供来的电源下工作的第三反相电路;在由所述第二直流电源线和所述中间电源线供来的电源下工作的第四反相电路;它的阳极接在所述中间电源线上它的阴极接在所述第四反相电路的输入节点上的第一二极管;它的阳极接在所述第一二极管的阴极、它的阳极接在所述第二直流电源线上的第二二极管;接在所述第三反相电路的输出节点和所述第四反相电路的输入节点之间的电容器,
所述第四反相电路的输出成为对所述第二反相电路的输入。
7、根据权利要求6所述的预驱动电路,其中:所述电平平移电路,还包括:接在所述第四反相电路和所述中间电源线之间的具有所述第二沟道类型的第九MOSFET,它的源极接在所述第四反相电路的低电位侧电源节点上、它的漏极接在所述中间电源线上、它的栅极接在所述第二直流电源线上的;及接在所述第一二极管的阳极和所述中间电源线之间的具有所述第二沟道类型的第十MOSFET,它的源极接在所述第一二极管的阳极、它的漏极接在所述中间电源线上、它的栅极接在所述第二直流电源线上。
8、根据权利要求6或者7中的任一项权利要求所述的预驱动电路,其中:
所述电平平移电路,还包括:作为高电阻而工作的第十一MOSFET,它的源极接在所述中间电源线,它的漏极接在所述第四反相电路的输入节点,它的栅极接在所述第二直流电源线上。
9、根据权利要求6或者7中的任一项权利要求所述的预驱动电路,其中:
所述电平平移电路,还包括作为高电阻而工作的第十二MOSFET,它的源极接在所述第二直流电源线,它的漏极接在所述第四反相电路的输入节点,它的栅极接在所述中间电源线上。
10、一种驱动电路,其中:它包括:权利要求1和权利要求3中任一项所述的振幅放大电路和推挽电路,
所述推挽电路中,在规定的电源线与所述第一直流电源线之间依次连接有第一N沟道功率MOSFET和第二N沟道功率MOSFET,所述第一N沟道功率MOSFET的漏极接在规定的电源线上,它的栅极接收来自所述振幅放大电路的输出端的输出信号,所述第二N沟道功率MOSFET的源极接在所述第一直流电源线上,它的栅极接收所述第一脉冲信号,所述第一N沟道功率MOSFET的源极和所述第二N沟道功率MOSFET的漏极共同连接,并作为输出端。
CN03104282.1A 2002-02-20 2003-02-10 驱动电路 Expired - Fee Related CN1233093C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002042635 2002-02-20
JP2002042635 2002-02-20

Publications (2)

Publication Number Publication Date
CN1440124A CN1440124A (zh) 2003-09-03
CN1233093C true CN1233093C (zh) 2005-12-21

Family

ID=27678383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03104282.1A Expired - Fee Related CN1233093C (zh) 2002-02-20 2003-02-10 驱动电路

Country Status (2)

Country Link
US (1) US6844769B2 (zh)
CN (1) CN1233093C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60203039T2 (de) * 2002-07-19 2006-01-12 Infineon Technologies Ag Geschaltete Pegelschiebeschaltung in einem Analogschalter
JP4300058B2 (ja) * 2003-05-15 2009-07-22 パナソニック株式会社 電圧発生装置、電荷転送装置、固体撮像素子、固体撮像システムおよび電圧発生方法
US7292217B2 (en) * 2004-03-18 2007-11-06 Novatek Microelectronics Corp. Source driver and liquid crystal display using the same
KR100724559B1 (ko) * 2004-12-15 2007-06-04 삼성전자주식회사 레벨 쉬프터
CN100412754C (zh) * 2004-12-17 2008-08-20 鸿富锦精密工业(深圳)有限公司 电源电压产生电路
US20060238160A1 (en) * 2005-04-12 2006-10-26 Shingo Fukamizu Drive apparatus
JP2006303753A (ja) * 2005-04-19 2006-11-02 Renesas Technology Corp 半導体集積回路装置
TW200826494A (en) * 2006-12-15 2008-06-16 Realtek Semiconductor Corp Output signal driving circuit and method of driving output signal
CN101110584B (zh) * 2007-08-01 2011-05-25 中国科学院苏州纳米技术与纳米仿生研究所 一种驱动电路
JP5200140B2 (ja) * 2010-10-18 2013-05-15 シャープ株式会社 ドライバ回路
JP5308578B2 (ja) 2011-07-12 2013-10-09 旭化成エレクトロニクス株式会社 直流電圧出力回路およびセットトップボックス
US9306553B2 (en) 2013-03-06 2016-04-05 Qualcomm Incorporated Voltage level shifter with a low-latency voltage boost circuit
US9627915B2 (en) * 2013-03-15 2017-04-18 Flextronics Ap, Llc Sweep frequency mode for multiple magnetic resonant power transmission
KR102107076B1 (ko) * 2013-12-02 2020-05-08 에스케이하이닉스 주식회사 반도체 장치
US9294081B2 (en) * 2014-03-28 2016-03-22 Freescale Semiconductor, Inc. System and method for breakdown protection for switching output driver
TWI654842B (zh) * 2017-10-20 2019-03-21 立積電子股份有限公司 反相器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055230B2 (ja) 1991-06-29 2000-06-26 日本電気株式会社 レベルシフタ回路
US5739700A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Method and apparatus with dual circuitry for shifting the level of a signal
US5896045A (en) * 1997-05-05 1999-04-20 Siegel; Joshua Static pulsed cross-coupled level shifter and method therefor
US5973508A (en) * 1997-05-21 1999-10-26 International Business Machines Corp. Voltage translation circuit for mixed voltage applications
US6040729A (en) * 1997-08-25 2000-03-21 Motorola, Inc. Digital output buffer for multiple voltage system
US6031394A (en) * 1998-01-08 2000-02-29 International Business Machines Corporation Low voltage CMOS circuit for on/off chip drive at high voltage

Also Published As

Publication number Publication date
US20030155958A1 (en) 2003-08-21
CN1440124A (zh) 2003-09-03
US6844769B2 (en) 2005-01-18

Similar Documents

Publication Publication Date Title
CN1233093C (zh) 驱动电路
CN100351881C (zh) 等离子体显示设备
JP4712519B2 (ja) ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
CN1280974C (zh) 包括允许低击穿电压的电平移位电路的简单升压装置
JP4951907B2 (ja) 半導体回路、インバータ回路および半導体装置
CN1914787A (zh) 开关式电源和半导体集成电路
WO2011001784A1 (ja) 半導体集積回路
CN103986359A (zh) 电力转换装置
CN1812263A (zh) 缓冲器电路和集成电路
CN1681191A (zh) 升压电路以及半导体集成电路
WO2015182038A1 (ja) Rc-igbt駆動回路
KR100715415B1 (ko) 구동 회로
CN1694358A (zh) 电平转换器及采用该转换器的平板显示器
CN1667688A (zh) 电源电路、用其的驱动器ic、液晶显示装置及电子设备
CN1592054A (zh) 降电压输出电路
CN1753309A (zh) 变换信号的电压振幅的电平变换电路
CN1960173A (zh) 功率输出级
CN206946908U (zh) 高侧栅极驱动器
JP2008029085A (ja) スイッチング素子の駆動装置およびスイッチング定電圧電源装置
CN1734908A (zh) 电荷泵电路
CN1655431A (zh) 缓启动电荷泵电路
EP3570422B1 (en) Charge pump circuit arrangement
JPWO2008029483A1 (ja) プラズマディスプレイ装置
JP3518310B2 (ja) 容量性負荷駆動回路
CN1764050A (zh) 降压电压输出电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051221

Termination date: 20130210