CN113467565A - 驱动***、驱动方法、计算机***和可读介质 - Google Patents

驱动***、驱动方法、计算机***和可读介质 Download PDF

Info

Publication number
CN113467565A
CN113467565A CN202110772644.2A CN202110772644A CN113467565A CN 113467565 A CN113467565 A CN 113467565A CN 202110772644 A CN202110772644 A CN 202110772644A CN 113467565 A CN113467565 A CN 113467565A
Authority
CN
China
Prior art keywords
voltage
chip
chip voltage
output
voltages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110772644.2A
Other languages
English (en)
Inventor
魏家徵
于梁
魏述琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Eswin Computing Technology Co Ltd
Haining Eswin IC Design Co Ltd
Original Assignee
Beijing Eswin Computing Technology Co Ltd
Haining Eswin IC Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Computing Technology Co Ltd, Haining Eswin IC Design Co Ltd filed Critical Beijing Eswin Computing Technology Co Ltd
Priority to CN202110772644.2A priority Critical patent/CN113467565A/zh
Publication of CN113467565A publication Critical patent/CN113467565A/zh
Priority to US17/569,014 priority patent/US11973140B2/en
Priority to KR1020220013464A priority patent/KR102648926B1/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7826—Lateral DMOS transistors, i.e. LDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供自动检测片上电压以调整薄膜晶体管的栅极电压的驱动***、驱动方法、计算机***和计算机可读介质。驱动***包括：输入电路，被配置为接收输入的片上电压并输出片上电压；调整电路，被配置为自动检测所述输入电路输出的片上电压的当前幅度，向所驱动的薄膜晶体管的栅极输出与所述片上电压的当前幅度对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压。可以通过自动检测片上电压并自动调整的动作来完成对于不同I/O(输入/输出)电压电平的晶体管栅极保护和接收器阈值电压调整。

Description

驱动***、驱动方法、计算机***和可读介质
技术领域
本申请涉及集成电路领域，且更具体地涉及自动检测片上电压以调整薄膜晶体管的栅极电压的驱动***、驱动方法、计算机***和计算机可读介质。
背景技术
氧化物薄膜晶体管(Thin-film transistors，TFTs)是一类重要的半导体器件，在透明、柔性电子学器件及便携式电子学器件应用等领域有着广泛的应用价值。
薄膜晶体管的片上电压OVDD可以取3.3V、2.5V、1.8V。因此薄膜晶体管的输入/输出驱动电路也需要满足3.3V/2.5V/1.8V薄膜晶体管接口的可靠性约束，以适应不同的栅极电压。
如果根据不同的输入/输出电压来设计不同的输入/输出驱动电路来避免薄膜晶体管的栅极应力问题，不仅增加了设计的复杂性，而且增加了面积和功耗，大大增加成本。
因此，需要根据不同片上电压调整薄膜晶体管的栅极电压的驱动电路。
发明内容
根据本发明的一个方面，提供一种自动检测片上电压以调整薄膜晶体管的栅极电压的驱动***，包括输入电路，被配置为接收输入的片上电压并输出片上电压；调整电路，被配置为自动检测所述输入电路输出的片上电压的当前幅度，向所驱动的薄膜晶体管的栅极输出与所述片上电压的当前幅度对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压。
根据本发明的另一个方面，提供一种自动检测片上电压以调整薄膜晶体管的栅极电压的驱动方法，包括输入步骤，由输入电路接收输入的片上电压并输出片上电压；调整步骤，由调整电路自动检测所述输入电路输出的片上电压的当前幅度，向所驱动的薄膜晶体管的栅极输出与所述片上电压的当前幅度对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压。
根据本发明的另一个方面，提供一种计算机***，包括：处理器；存储器，耦合于处理器，且在其中存储计算机可执行指令，用于在由处理器执行时进行如本公开的实施例的驱动方法。
根据本发明的另一个方面，提供一种计算机可读介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现如本公开的实施例的驱动方法。
如此，由于检测到片上电压的当前幅度，从而使得偏置电压低于当前幅度的片上电压，从而保护了薄膜晶体管的栅极不至于承受不恰当的电压幅度，从而使得当前驱动***在无论3.3V、2.5V还是1.8V或其他幅度的片上电压的情况下都能自适应地应用且保护薄膜晶体管的栅极。因此，根据本申请的各个实施例，可以通过自动检测片上电压并自动调整的动作来完成对于不同I/O(输入/输出)电压电平的晶体管栅极保护和接收器阈值电压调整。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本申请的实施例的自动检测片上电压以调整薄膜晶体管的栅极电压的驱动***的方框图。
图2示出了根据本申请的实施例的包括栅极应力保护电路的具体示例电路结构、驱动***、接收器电路和输入-输出电平转换器的电路图。
图3示出了根据本申请的实施例的调整电路的电路结构图的第一实施例。
图4A示出了根据本申请的实施例的调整电路的电路结构图的第二实施例。图4B示出了图4A所示的调整电路的输入电压和输出电压的幅度关系图。
图5A示出了根据本申请的实施例的示例的V/I转换电路的电路图。图5B示出了根据本申请的实施例的示例的I/V转换电路的电路图。
图6示出了根据本申请的实施例的驱动***的另一实施例。
图7示出了根据本申请的实施例的训练模式和正常操作模式的计数器操作和输入脉冲。
图8示出了根据本申请的实施例的自动检测片上电压以调整薄膜晶体管的栅极电压的驱动方法的流程图。
图9示出了适于用来实现本发明实施方式的示例性计算机***的框图。
图10示出了根据本公开的实施例的非暂时性计算机可读存储介质的示意图。
具体实施方式
现在将详细参照本发明的具体实施例，在附图中例示了本发明的例子。尽管将结合具体实施例描述本发明，但将理解，不是想要将本发明限于描述的实施例。相反，想要覆盖由所附权利要求限定的在本发明的精神和范围内包括的变更、修改和等价物。应注意，这里描述的方法步骤都可以由任何功能块或功能布置来实现，且任何功能块或功能布置可被实现为物理实体或逻辑实体、或者两者的组合。
图1示出了根据本申请的实施例的自动检测片上电压以调整薄膜晶体管的栅极电压的驱动***100的方框图。
驱动***100包括输入电路101，被配置为接收输入的片上电压并输出片上电压；调整电路102，被配置为自动检测所述输入电路101输出的片上电压的当前幅度，向所驱动的(栅极应力保护电路103中的)薄膜晶体管的栅极输出与所述片上电压的当前幅度对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压。
如此，由于检测到片上电压的当前幅度，从而使得偏置电压低于当前幅度的片上电压，从而保护了薄膜晶体管的栅极不至于承受不恰当的电压幅度，从而使得当前驱动***在无论3.3V、2.5V还是1.8V或其他幅度的片上电压的情况下都能自适应地应用且保护薄膜晶体管的栅极。当然，栅极应力保护电路103中的薄膜晶体管的数量可以不止一个，其中至少一个薄膜晶体管的源极连接到片上电压。稍后还将介绍栅极应力保护电路103的电路图。
该调整电路102还可以根据检测到的片上电压的当前幅度来改变接收器电路104中的薄膜晶体管的阈值。当然，接收器电路104中的薄膜晶体管的数量可以不止一个，其中至少一个薄膜晶体管的源极连接到片上电压。稍后还将介绍接收器电路104的电路图。
图2示出了根据本申请的实施例的包括栅极应力保护电路103的具体示例电路结构、驱动***100、接收器电路104和输入-输出电平转换器105的电路图。
驱动***100中的调整电路102通过输入电路101接收片上电压输入padio，即OVDD。
栅极应力保护电路103包括堆叠的两个P沟道金属氧化物半导体(Positivechannel Metal Oxide Semiconductor，PMOS)晶体管和堆叠的2个N沟道金属氧化物半导体(Negative channel Metal Oxide Semiconductor，NMOS)晶体管。其中，第一个PMOS晶体管P1的源极连接到片上电压OVDD，其栅极连接到输入-输出电平转换器105的输出端，第一个PMOS晶体管P1的漏极连接到第二个PMOS晶体管P2的源极，第二个PMOS晶体管P2的栅极连接到调整电路102的偏置电压输出，pbias。第二个PMOS晶体管P2的漏极经过一个或多个电阻器连接到第一个NMOS晶体管N1的源极，且第一个NMOS晶体管N1的栅极连接到1.8V，第一个NMOS晶体管N1的漏极连接到第二个NMOS晶体管N2的源极，且第二个NMOS晶体管N2的栅极连接到输入-输出电平转换器105的输出端，第二个NMOS晶体管N2的漏极接地。
输入-输出电平转换器105接收核输入驱动使能信号coreinput Drv_en，并输出转换后的电压，以便于输入合适的电压到栅极应力保护电路103的第一个PMOS晶体管P1的栅极和第二个NMOS晶体管N2的栅极。
驱动***100中的调整电路102还可以根据检测到的片上电压的当前幅度来通过输出阈值控制信号Vth_ctrl来改变接收器电路104中的一个或多个薄膜晶体管的阈值，以便薄膜晶体管的阈值跟随片上电压的幅度的改变而改变，以保证薄膜晶体管的正常的导通和截止。接收器电路104接收片上电压padio。
下面介绍调整电路102的2个示例的具体电路实施例。当然，在本申请的教导和启示下，可以设计调整电路102包括其他电路结构以达到调整的目的。
图3示出了根据本申请的实施例的调整电路102的电路结构图的第一实施例。
所述调整电路102包括：基准电压生成器301，被配置为输出与所述片上电压的N个可选幅度有关的多个基准电压；多个比较器(cmp)302，每个被配置为将所述输入电路101输出的片上电压与相应的一个基准电压相比较，并输出比较结果；决策器303，被配置为基于所述多个比较器302的比较结果确定从与片上电压的N个可选幅度有关的N个模式中检测与所述输入电路101输出的片上电压的当前幅度相关的模式，且根据检测到的模式，向所驱动的薄膜晶体管的栅极输出与所述模式对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压，其中N是大于1的正整数。
也就是说，通过将片上电压与多个基准电压进行比较，可以确定片上电压的大致范围，从而确定片上电压是可选幅度3.3V、2.5V和1.8V等中的哪个。
各个基准电压的取值可以基于片上电压的多种可选幅度取值来确定。在一个实施例中，所述多个基准电压的每个的幅度可以是所述N个可选幅度中两个相邻可选幅度之间的中间电压。
例如，当片上电压是可选幅度3.3V、2.5V或1.8V时，则基准电压可以是两个：(3.3+2.5)/2＝2.9V、(2.5+1.8)/2＝2.15V。因此，如果比较器302确定接收到的片上电压大于2.9V，决策器303确定片上电压的当前幅度为3.3V，如果比较器302确定片上电压小于2.9V但大于2.15V，决策器303确定接收到的片上电压的当前幅度为2.5V，如果比较器302确定接收到的片上电压小于2.15V，决策器303确定片上电压的当前幅度为1.8V。
另外，在一个实施例中，所述输入电路101包括平均电路，被配置为将所述片上电压平均化，并输出平均化的片上电压。在此，如果输入的片上电压是最大幅度为3.3V、2.5V或1.8V的周期波，则采用平均电路来对片上电压进行平均，则可以得到平稳的电平，来与各个基准电压进行比较。对应于3.3V、2.5V或1.8V的周期波的平均化后的片上电压理论上例如是1.65V、1.25V和0.9V。基准电压可以是两个：(1.65+1.25)/2＝1.45V、(1.25+0.9)/2＝1.075V。因此，如果比较器确定接收到的平均化的片上电压大于1.45V，决策器确定片上电压的当前幅度为3.3V，如果比较器确定接收到的平均化的片上电压小于1.45V但大于1.075V，决策器确定片上电压的当前幅度为2.5V，如果比较器确定接收到的平均化的片上电压小于1.075V，决策器确定片上电压的当前幅度为1.8V。
当然，上述基准电压的大小和数量仅是示例，取要判断的两个电压之间的平均值作为基准电压可以消除两个电压的电平的波动或误差造成的判断误差，当然基准电压的大小可以变化，只要能够以合适的正确率判断出两个不同电平的电压即可。另外，上述例子说明了使用2个基准电压来判断3个电压大小，但是实际上也可以使用其他数量的基准电压，例如3个基准电压，在平均化后的片上电压是理论值例如是1.65V、1.25V和0.9V的例子中，可以采用1.6V、1.2V和0.8V的基准电压，例如判断收到的平均化的片上电压大于1.6V，则决策器确定片上电压的当前幅度为3.3V，如果判断收到的平均化的片上电压小于1.6V且大于1.2V，则决策器确定片上电压的当前幅度为2.5V，如果判断收到的平均化的片上电压小于1.2V且大于0.8V，决策器确定片上电压的当前幅度为1.8V，当然如果判断收到的平均化的片上电压小于0.8V，决策器可以忽略该比较结果，或者确定没有片上电压输入，只是存在误差或扰动。基准电压的大小和数量的例子还有很多，在此不一一赘述。
在一个实施例中，用于平均化片上电压的所述平均电路包括至少一个电容器和至少一个电阻器。如图3所示，图中示出了利用接地的电容器(具有电容值C)和未画出的电阻器(具有电阻值R)(例如导线本身的电阻或单独的电阻器等)形成RC振荡器作为平均电路来进行平均。这里，电容器的电容值C和电阻值R取值以使得RC振荡器的频率与输入的片上电压的周期波的频率基本相同或者相匹配，使得RC振荡抵消片上电压的周期，使得平均电路输出尽可能稳定的电压电平。电容值越大，振荡频率越慢，电容值越小，振荡频率越快。例如电容值C取1-5F(法拉)，当然电容值不限于此。另外，平均电路还可以采用其他电路，例如整流电路、积分电路等，只要能使得平均电路输出尽可能稳定的电压电平即可，在此不一一赘述。
为了更简单地实现上述比较和决策，可以采用数字而非模拟的方式。通过上述比较来得到一系列数字信号，例如0或1。具体地，所述多个比较器的每个在所述片上电压大于相应的一个基准电压时输出第一值，例如二进制1，且在所述片上电压小于或等于相应的一个基准电压时输出第二值，例如二进制0，其中，所述N个模式中的每个模式与第一值和第二值组成的多个可能的码中的一个码对应。即，经过比较之后，可以得到一个由例如0和1组成的串，由于不同幅度的片上电压经过多个比较器之后会得到完全不同的0和1组成的串，因此可以通过这种串的不同来确定不同的模式。
具体地，所述输出结果是由多个比较器输出的第一值和输出的第二值组成的结果码，所述决策器被配置为根据所述结果码来从所述N个模式中确定与所述结果码对应的所述模式。在例如所述第一值是二进制1，第二值是二进制0的情况下，例如，在用3个基准电压的情况下，3.3V对应的模式则对应于结果码1、1、1，因为3.3V大于3个基准电压，2.5V对应的模式则对应于结果码0、1、1，因为2.5V大于3个基准电压中的2个基准电压，而小于最大的基准电压，1.8V对应的模式则对应于结果码0、0、1，因为1.8V大于3个基准电压中的1个基准电压，而小于最大的2个基准电压。
当然，上述例子举例了3个片上电压的可选幅度、3个基准电压、3个比较器、以及3位的结果码，但是实际上可以根据片上电压的可选幅度的个数来选择其他数量的基准电压和位数的结果码。或者，3个片上电压的可选幅度可以对应于2个基准电压、2个比较器和2位结果码即可。例如，3.3V对应的模式则对应于结果码1、1，因为3.3V大于2个基准电压，2.5V对应的模式则对应于结果码0、1，因为2.5V大于2个基准电压中的1个基准电压，而小于最大的基准电压，1.8V对应的模式则对应于结果码0、0，因为1.8V小于2个基准电压。也可以通过如此的比较来区分三个电压幅度。在此，未穷尽所有实施例，但是符合本申请的原理且可以实现本申请的效果的实施例均被理解为包括在本申请中。
在一个实施例中，所述基准电压生成器301是带隙基准电源(bandgap，简称BG)，所述比较器是模拟-数字转换器(ADC)，所述决策器是数字-模拟转换器(DAC)。即，通过传统的带隙基准电源来生成多个基准电压。而比较器可以将比较结果转换为0或1的二进制数字，决策器则通过这些二进制数字来转换为与这些二进制数字对应的模式相对应的偏置电压。
偏置电压的例子可以是：在所述片上电压的幅度为1.8V时，所述偏置电压被设置为0V，在所述片上电压的幅度为2.5V时，所述偏置电压被设置为所述片上电压的4分之一(即，0.625V)，在所述片上电压的幅度为3.3V时，所述偏置电压被设置为所述片上电压的3分之一(即，1.1V)。当然，上述仅举例了偏置电压的例子，但本申请不限于此，事实上其他偏置电压也是可行的。例如，可以根据片上电压的检测结果、基于不同的片上电压给予不同的偏置电压与片上电压的比率或固定的不同偏置电压，也可以设置同一个比率或固定值应用于不同的检测的片上电压结果。这些调整后的偏置电压取决于铸造工艺，以避免输出驱动器处的栅极应力。
图4A示出了根据本申请的实施例的调整电路102’的电路结构图的第二实施例。图4B示出了图4A所示的调整电路102’的输入电压和输出电压的幅度关系图。如图4B所示，例如，设置偏置电压Pbias为输入电压OVDD的3分之一，即，当OVDD为3.3V时，偏置电压Pbias为1.1V。当OVDD为1.8V时，偏置电压Pbias为0.6V，等等。当然图4B示出的是线性的关系，但是实际上，本申请不限于此，还可以采用其他的输入电压和输出电压的幅度关系。
所述调整电路102’是V/I和I/V转换电路，被配置为根据片上电压与偏置电压的输入-输出关系来基于所述输入电路101输出的片上电压来输出相应的偏置电压。
在一个实施例中，所述V/I和I/V转换电路包括：V/I转换电路4021，被配置为将输入的片上电压转换为电流信号；I/V转换电路4022，被配置为将所述电流信号转换为相应的偏置电压。
众所周知，V/I和I/V转换电路可以实现电压的提升或降低。如果将输入的片上电压转换为输出的更低的偏置电压，例如在之前的例子中，在所述片上电压的幅度为1.8V时，所述偏置电压被设置为0V，在所述片上电压的幅度为2.5V时，所述偏置电压被设置为所述片上电压的4分之一，在所述片上电压的幅度为3.3V时，所述偏置电压被设置为所述片上电压的3分之一。或者，无论片上电压的幅度如何，都将输入的片上电压降低为片上电压的4分之一、或3分之一或其他值。
图5A示出了根据本申请的实施例的示例的V/I转换电路4021的电路图。图5B示出了根据本申请的实施例的示例的I/V转换电路4022的电路图。
可知，通过各个电阻的电阻值的设置，可以实现V/I转换电路4021将输入电压转换为输出电流，该输出电流输入到I/V转换电路4022，从而将电流转换为输出电压，在此可以实现任意输入电压转换为任意输出电压。在此，并未详细阐述各个电阻、电容等的具体值以简化描述，事实上本领域技术人员可以设置各个电阻、电容等的具体值，以实现任意输入电压转换为任意输出电压。当然，上述转换电路的电路图仅是示例，实际上，通过运算放大器、电容和电阻等的组合，可以实现更多转换电路。而且上述偏置电压的值也是示例，实际上，为了保护薄膜晶体管的栅极，也可以设置其他值的偏置电压以及设计相应的V/I和I/V转换电路。
图6示出了根据本申请的实施例的驱动***100的另一实施例。
在该实施例中，所述驱动***100还包括：阈值解码器601，被配置为基于检测到的模式来对接收器中的一些薄膜晶体管的栅极设置为与所述模式相对应的阈值电压，其中所述接收器中的另一些薄膜晶体管的栅极电压为所述片上电压。
在一个实施例中，对于幅度为1.8V的所述片上电压的所述阈值电压被设置为0.9V，对于幅度为2.5V的所述片上电压的所述阈值电压被设置为1.25V，对于幅度为3.3V的所述片上电压的所述阈值电压被设置为1.65V。当然，阈值电压的取值仅为示例，实际上，为了保证对于幅度不同的片上电压，晶体管的阈值电压被设置为合适的值使得晶体管能够正常导通和截止即可。
由于片上电压的幅度不同，接收器中的晶体管的阈值电压也应该相应地不同，否则可能出现无法正常驱动晶体管导通，或者过驱动等。当然图6所示的接收器的电路图仅是示例，实际上其他电路图也是可行的，只要涉及的阈值电压能够被阈值解码器601设置为与片上电压的幅度不同而对应地不同。
为了使得基于所述输入电路101输出的片上电压的预设幅度，输出预设的偏置电压或预设的阈值电压，可以在正常调整操作之前事先进行训练操作。在一个实施例中，所述驱动***包括开关组，被配置为在训练时期接通预设的片上电压(例如，3.3V、2.5V或1.8V)且断开与薄膜晶体管P2和N1的耦合使得薄膜晶体管P2和N1截止。例如，将晶体管P2的栅极与偏置电压pbias断开，而连接到OVDD，且将晶体管N1的栅极与1.8V电压断开。其中所述训练是为了使得基于所述输入电路101输出的片上电压的预设幅度，输出预设的偏置电压(例如，片上电压的3分之一(即，1.1V)、片上电压的4分之一(即，0.625V))、0V或其他预设的阈值电压。
在此，该训练可以包括调节例如调整电路的第一实施例中的基准电压生成器301(例如带隙基准电源)所生成的各个基准电压的电平、以使得与基准电压的比较能够正确地得到相应的模式从而得到相应的偏置电压、或者调节例如调整电路的第二实施例中的V/I转换电路和I/V转换电路中的电阻器的值等以使得从输入的片上电压得到相应的输出的偏置电压。
如此，在训练并调节好之后，所述开关组被配置为在正常操作时期，接通与薄膜晶体管的耦合。例如将晶体管N2的栅极与pbias连接，且将晶体管P1的栅极与1.8V电压连接。从而正常地检测当前的片上电压的幅度，并输出相应的偏置电压以及阈值电压。
可以设计不同的阈值解码器601的电路结构来实现上述的基于检测到的模式来设置相应的阈值电压的操作，在此不一一举例。
接收器电路104的示例电路结构可参考图6。接收器电路104例如包括4个PMOS晶体管、4个NMOS晶体管。其中，2个PMOS晶体管和2个NMOS晶体管的源极和漏极首尾相连，即第1个PMOS晶体管的源极连接电源电压，第1个PMOS晶体管的漏极连接到第2个PMOS晶体管的源极，第2个PMOS晶体管的漏极连接到第1个NMOS晶体管的源极，第1个NMOS晶体管的漏极连接到第2个NMOS晶体管的源极，第2个NMOS晶体管的漏极连接到地。输入片上电压padio、即输入的OVDD连接到接收器电路104的两个PMOS晶体管、和两个NMOS晶体管的栅极。而阈值解码器601输出的阈值电压输入到2个第1PMOS晶体管的栅极和2个第2NOMS晶体管的栅极。其目的是控制这些晶体管的阈值电压，以与其他晶体管的栅极电压(padio或片上电压OVDD)相匹配，以便晶体管的源极和栅极之间的电压超过阈值电压时正常导通，在低于阈值电压时正常截止。
图6中示出的接收器电路104的电路结构图仅是示例，事实上其他电路结构也是可行的，只要阈值解码器601向其输出适当的阈值电压即可。另外，图6示出了阈值解码器601是在调整电路102之外作为单独的器件的，但是这只是示例，实际上，阈值解码器601也可以被设计在调整电路102内部作为调整电路的一部分，在此不做限制。
图7示出了根据本申请的实施例的训练模式和正常操作模式的计数器操作和输入脉冲。
在该实施例中，所述训练时期可由计数器来控制，且在所述计数器计数期间，生成低电平和高电平相间隔的一串训练模式脉冲(例如010101……)使得输入电路101接收的片上电压为周期性波。其中，信号Train_b在取1的时候指示将该一串训练模式脉冲(例如010101……)连接到平均电路(例如RC振荡器)来进行平均化。该周期性波的频率例如是100MHz，当然本申请不限于此。且在所述计数器计数结束时，所述训练模式脉冲变为低电平，指示开始正常操作时期。当然，该计数器以及低电平和高电平相间隔的一串训练模式脉冲和低电平等均是示例，还可以采用其他方式来控制训练时期和正常操作时期，例如定时器等。
在此，利用输入脉冲来指导训练模式和正常操作模式可以自动地进行训练和正常操作的时序，当然也可以采用其他方式来指导训练模式和正常操作模式，例如用不同的指示信号来触发不同的模式等等。
因此，根据本申请的各个实施例，可以通过自动检测片上电压并自动调整的动作来完成对于不同I/O(输入/输出)电压电平的晶体管栅极保护和接收器阈值电压调整。
图8示出了根据本申请的实施例的自动检测片上电压以调整薄膜晶体管的栅极电压的驱动方法800的流程图。
该驱动方法800包括：输入步骤801，由输入电路接收输入的片上电压并输出片上电压；调整步骤802，由调整电路自动检测所述输入电路输出的片上电压的当前幅度，向所驱动的薄膜晶体管的栅极输出与所述片上电压的当前幅度对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压。
在一个实施例中，所述调整步骤802包括：由基准电压生成器输出与所述片上电压的N个可选幅度有关的多个基准电压；由多个比较器将所述输入电路输出的片上电压与相应的一个基准电压相比较，并输出比较结果；由决策器基于所述多个比较器的比较结果确定从与片上电压的N个可选幅度有关的N个模式中检测与所述输入电路输出的片上电压的当前幅度相关的模式，且根据检测到的模式，向所驱动的薄膜晶体管的栅极输出与所述模式对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压，其中N是大于1的正整数。
在一个实施例中，所述多个基准电压的每个的幅度是所述N个可选幅度中两个相邻可选幅度之间的中间电压，所述由多个比较器将所述输入电路输出的片上电压与相应的一个基准电压相比较，并输出比较结果的步骤包括：所述多个比较器的每个在所述片上电压大于相应的一个基准电压时输出第一值，且在所述片上电压小于或等于相应的一个基准电压时输出第二值，其中，所述N个模式中的每个模式与第一值和第二值组成的多个可能的码中的一个码对应；其中，所述输出结果是由多个比较器输出的第一值和输出的第二值组成的结果码。由决策器基于所述多个比较器的比较结果确定所述模式的步骤包括：由所述决策器根据所述结果码来从所述N个模式中确定与所述结果码对应的所述模式。
在一个实施例中，所述基准电压生成器是带隙基准电源，所述第一值是二进制1，第二值是二进制0，所述比较器是模拟-数字转换器，所述决策器是数字-模拟转换器。
在一个实施例中，在所述片上电压的幅度为1.8V时，所述偏置电压被设置为0V，在所述片上电压的幅度为2.5V时，所述偏置电压被设置为所述片上电压的4分之一，在所述片上电压的幅度为3.3V时，所述偏置电压被设置为所述片上电压的3分之一。
在一个实施例中，所述调整步骤802包括：由V/I和I/V转换电根据片上电压与偏置电压的输入-输出关系来基于所述输入电路输出的片上电压来输出相应的偏置电压。
在一个实施例中，所述由V/I和I/V转换电根据片上电压与偏置电压的输入-输出关系来基于所述输入电路输出的片上电压来输出相应的偏置电压的步骤包括：由V/I转换电路将输入的片上电压转换为电流信号；由I/V转换电路将所述电流信号转换为相应的偏置电压。
在一个实施例中，所述偏置电压被设置为所述片上电压的3分之一。
在一个实施例中，所述输入步骤801包括利用平均电路将所述片上电压平均化，并输出平均化的片上电压。
在一个实施例中，所述平均电路包括至少一个电容器和至少一个电阻器。
在一个实施例中，所述方法还包括：由阈值解码器基于检测到的模式来对接收器中的一些薄膜晶体管的栅极设置为与所述模式相对应的阈值电压，其中所述接收器中的另一些薄膜晶体管的栅极电压为所述片上电压。
在一个实施例中，对于幅度为1.8V的所述片上电压的所述阈值电压被设置为0.9V，对于幅度为2.5V的所述片上电压的所述阈值电压被设置为1.25V，对于幅度为3.3V的所述片上电压的所述阈值电压被设置为1.65V。
在一个实施例中，该驱动方法还包括由开关组在训练时期接通片上电压且断开与薄膜晶体管的耦合使得薄膜晶体管截止，其中所述训练是为了使得基于所述输入电路输出的片上电压的预设幅度，输出预设的偏置电压或预设的阈值电压，且由所述开关组在正常操作时期，接通与薄膜晶体管的耦合。
在一个实施例中，所述训练时期是由计数器来控制，且在所述计数器计数期间，生成低电平和高电平相间隔的一串训练模式脉冲使得输入电路接收的片上电压为周期性波，且在所述计数器计数结束时，所述训练模式脉冲变为低电平，指示开始正常操作时期。
因此，根据本申请的各个实施例，可以通过自动检测片上电压并自动调整的动作来完成对于不同I/O(输入/输出)电压电平的晶体管栅极保护和接收器阈值电压调整。
图9示出了适于用来实现本发明实施方式的示例性计算机***的框图。
计算机***可以包括处理器H1；存储器H2，耦合于处理器H1，且在其中存储计算机可执行指令，用于在由处理器执行时进行本发明的实施例的各个方法的步骤。
处理器H1可以包括但不限于例如一个或者多个处理器或者或微处理器等。
存储器H2可以包括但不限于例如，随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器、EPROM存储器、EEPROM存储器、寄存器、计算机存储介质(例如硬碟、软碟、固态硬盘、可移动碟、CD-ROM、DVD-ROM、蓝光盘等)。
除此之外，该计算机***还可以包括数据总线H3、输入/输出(I/O)总线H4，显示器H5以及输入/输出设备H6(例如，键盘、鼠标、扬声器等)等。
处理器H1可以通过I/O总线H4经由有线或无线网络(未示出)与外部设备H5、H6等通信。
存储器H2还可以存储至少一个计算机可执行指令，用于在由处理器(H1)运行时执行本技术所描述的实施例中的各个功能和/或方法的步骤。
在一个实施例中，该至少一个计算机可执行指令也可以被编译为或组成一种软件产品，其中所述一个或多个计算机可执行指令被处理器运行时执行本技术所描述的实施例中的各个功能和/或方法的步骤。
图10示出了根据本公开的实施例的非暂时性计算机可读存储介质的示意图。
如图10所示，计算机可读存储介质1020上存储有指令，指令例如是计算机可读指令1010。当计算机可读指令1010由处理器运行时，可以执行参照以上附图描述的驱动方法。计算机可读存储介质包括但不限于例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。例如，计算机可读存储介质1020可以连接于诸如计算机等的计算设备，接着，在计算设备运行计算机可读存储介质1020上存储的计算机可读指令1010的情况下，可以进行如上所述的驱动方法。
本申请提供如下方面：
方面1.一种自动检测片上电压以调整薄膜晶体管的栅极电压的驱动***，包括
输入电路，被配置为接收输入的片上电压并输出片上电压；
调整电路，被配置为自动检测所述输入电路输出的片上电压的当前幅度，向所驱动的薄膜晶体管的栅极输出与所述片上电压的当前幅度对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压。
方面2.根据方面1所述的***，其中，所述调整电路包括：
基准电压生成器，被配置为输出与所述片上电压的N个可选幅度有关的多个基准电压；
多个比较器，每个被配置为将所述输入电路输出的片上电压与相应的一个基准电压相比较，并输出比较结果；
决策器，被配置为基于所述多个比较器的比较结果确定从与片上电压的N个可选幅度有关的N个模式中检测与所述输入电路输出的片上电压的当前幅度相关的模式，且根据检测到的模式，向所驱动的薄膜晶体管的栅极输出与所述模式对应的偏置电压，
其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压，其中N是大于1的正整数。
方面3.根据方面2所述的***，其中，所述多个基准电压的每个的幅度是所述N个可选幅度中两个相邻可选幅度之间的中间电压，
所述多个比较器的每个在所述片上电压大于相应的一个基准电压时输出第一值，且在所述片上电压小于或等于相应的一个基准电压时输出第二值，其中，所述N个模式中的每个模式与第一值和第二值组成的多个可能的码中的一个码对应；
所述输出结果是由多个比较器输出的第一值和输出的第二值组成的结果码，
所述决策器被配置为根据所述结果码来从所述N个模式中确定与所述结果码对应的所述模式。
方面4.根据方面3所述的***，其中，所述基准电压生成器是带隙基准电源，所述第一值是二进制1，第二值是二进制0，所述比较器是模拟-数字转换器，所述决策器是数字-模拟转换器。
方面5.根据方面1所述的***，其中在所述片上电压的幅度为1.8V时，所述偏置电压被设置为0V，在所述片上电压的幅度为2.5V时，所述偏置电压被设置为所述片上电压的4分之一，在所述片上电压的幅度为3.3V时，所述偏置电压被设置为所述片上电压的3分之一。
方面6.根据方面1所述的***，其中，所述调整电路包括：
V/I和I/V转换电路，被配置为根据片上电压与偏置电压的输入-输出关系来基于所述输入电路输出的片上电压来输出相应的偏置电压。
方面7.根据方面6所述的***，其中，所述V/I和I/V转换电路包括：
V/I转换电路，被配置为将输入的片上电压转换为电流信号；
I/V转换电路，被配置为将所述电流信号转换为相应的偏置电压。
方面8.根据方面1所述的***，其中，所述调整电路包括：
多个电阻器，用于将输入的片上电压进行分压。
方面9.根据方面1所述的***，其中，所述偏置电压被设置为所述片上电压的3分之一。
方面10.根据方面1所述的***，其中，所述输入电路包括平均电路，被配置为将所述片上电压平均化，并输出平均化的片上电压。
方面11.根据方面10所述的***，其中，所述平均电路包括至少一个电容器和至少一个电阻器。
方面12.根据方面1所述的***，其中所述调整电路还包括：阈值解码器，被配置为基于检测到的模式来对接收器中的一些薄膜晶体管的栅极设置为与所述模式相对应的阈值电压，其中所述接收器中的另一些薄膜晶体管的栅极电压为所述片上电压。
方面13.根据方面12所述的***，其中，对于幅度为1.8V的所述片上电压的所述阈值电压被设置为0.9V，对于幅度为2.5V的所述片上电压的所述阈值电压被设置为1.25V，对于幅度为3.3V的所述片上电压的所述阈值电压被设置为1.65V。
方面14.根据方面1或13所述的***，其中，所述驱动***包括开关组，被配置为在训练时期接通片上电压且断开与薄膜晶体管的耦合使得薄膜晶体管截止，其中所述训练是为了使得基于所述输入电路输出的片上电压的预设幅度，输出预设的偏置电压或预设的阈值电压，且所述开关组被配置为在正常操作时期，接通与薄膜晶体管的耦合。
方面15.根据方面14所述的***，其中，所述训练时期是由计数器来控制，且在所述计数器计数期间，生成低电平和高电平相间隔的一串训练模式脉冲使得输入电路接收的片上电压为周期性波，
且在所述计数器计数结束时，所述训练模式脉冲变为低电平，指示开始正常操作时期。
方面16.一种自动检测片上电压以调整薄膜晶体管的栅极电压的驱动方法，包括
输入步骤，由输入电路接收输入的片上电压并输出片上电压；
调整步骤，由调整电路自动检测所述输入电路输出的片上电压的当前幅度，向所驱动的薄膜晶体管的栅极输出与所述片上电压的当前幅度对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压。
方面17.根据方面16所述的方法，其中，所述调整步骤包括：
由基准电压生成器输出与所述片上电压的N个可选幅度有关的多个基准电压；
由多个比较器将所述输入电路输出的片上电压与相应的一个基准电压相比较，并输出比较结果；
由决策器基于所述多个比较器的比较结果确定从与片上电压的N个可选幅度有关的N个模式中检测与所述输入电路输出的片上电压的当前幅度相关的模式，且根据检测到的模式，向所驱动的薄膜晶体管的栅极输出与所述模式对应的偏置电压，
其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压，其中N是大于1的正整数。
方面18.根据方面17所述的方法，其中，所述多个基准电压的每个的幅度是所述N个可选幅度中两个相邻可选幅度之间的中间电压，
所述由多个比较器将所述输入电路输出的片上电压与相应的一个基准电压相比较，并输出比较结果的步骤包括：
所述多个比较器的每个在所述片上电压大于相应的一个基准电压时输出第一值，且在所述片上电压小于或等于相应的一个基准电压时输出第二值，其中，所述N个模式中的每个模式与第一值和第二值组成的多个可能的码中的一个码对应；
其中，所述输出结果是由多个比较器输出的第一值和输出的第二值组成的结果码，
其中由决策器基于所述多个比较器的比较结果确定所述模式的步骤包括：
由所述决策器根据所述结果码来从所述N个模式中确定与所述结果码对应的所述模式。
方面19.根据方面18所述的方法，其中，所述基准电压生成器是带隙基准电源，所述第一值是二进制1，第二值是二进制0，所述比较器是模拟-数字转换器，所述决策器是数字-模拟转换器。
方面20.根据方面16所述的方法，其中在所述片上电压的幅度为1.8V时，所述偏置电压被设置为0V，在所述片上电压的幅度为2.5V时，所述偏置电压被设置为所述片上电压的4分之一，在所述片上电压的幅度为3.3V时，所述偏置电压被设置为所述片上电压的3分之一。
方面21.根据方面16所述的方法，其中，所述调整步骤包括：
由V/I和I/V转换电根据片上电压与偏置电压的输入-输出关系来基于所述输入电路输出的片上电压来输出相应的偏置电压。
方面22.根据方面21所述的方法，其中，所述由V/I和I/V转换电根据片上电压与偏置电压的输入-输出关系来基于所述输入电路输出的片上电压来输出相应的偏置电压的步骤包括：
由V/I转换电路将输入的片上电压转换为电流信号；
由I/V转换电路将所述电流信号转换为相应的偏置电压。
方面23.根据方面16所述的方法，其中，所述偏置电压被设置为所述片上电压的3分之一。
方面24.根据方面16所述的方法，其中，所述输入步骤包括利用平均电路将所述片上电压平均化，并输出平均化的片上电压。
方面25.根据方面24所述的方法，其中，所述平均电路包括至少一个电容器和至少一个电阻器。
方面26.根据方面16所述的方法，其中所述方法还包括：由阈值解码器基于检测到的模式来对接收器中的一些薄膜晶体管的栅极设置为与所述模式相对应的阈值电压，其中所述接收器中的另一些薄膜晶体管的栅极电压为所述片上电压。
方面27.根据方面26所述的***，其中，对于幅度为1.8V的所述片上电压的所述阈值电压被设置为0.9V，对于幅度为2.5V的所述片上电压的所述阈值电压被设置为1.25V，对于幅度为3.3V的所述片上电压的所述阈值电压被设置为1.65V。
方面28.根据前述方面的任一所述的方法，其中，所述方法还包括由开关组在训练时期接通片上电压且断开与薄膜晶体管的耦合使得薄膜晶体管截止，其中所述训练是为了使得基于所述输入电路输出的片上电压的预设幅度，输出预设的偏置电压或预设的阈值电压，且由所述开关组在正常操作时期，接通与薄膜晶体管的耦合。
方面29.根据方面28所述的方法，其中，所述训练时期是由计数器来控制，且在所述计数器计数期间，生成低电平和高电平相间隔的一串训练模式脉冲使得输入电路接收的片上电压为周期性波，
且在所述计数器计数结束时，所述训练模式脉冲变为低电平，指示开始正常操作时期。
方面30.一种计算机***，包括：
处理器；
存储器，耦合于处理器，且在其中存储计算机可执行指令，用于在由处理器执行时进行如方面16-29中任一所述的驱动方法。
方面31.一种计算机可读介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现如方面16-29中任一所述的驱动方法。
当然，上述的具体实施例仅是例子而非限制，且本领域技术人员可以根据本发明的构思从上述分开描述的各个实施例中合并和组合一些步骤和装置来实现本发明的效果，这种合并和组合而成的实施例也被包括在本发明中，在此不一一描述这种合并和组合。
注意，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本发明的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本发明为必须采用上述具体的细节来实现。
本公开中涉及的器件、装置、设备、***的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、***。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。
本公开中的步骤流程图以及以上方法描述仅作为例示性的例子并且不意图要求或暗示必须按照给出的顺序进行各个实施例的步骤。如本领域技术人员将认识到的，可以按任意顺序进行以上实施例中的步骤的顺序。诸如“其后”、“然后”、“接下来”等等的词语不意图限制步骤的顺序；这些词语仅用于引导读者通读这些方法的描述。此外，例如使用冠词“一个”、“一”或者“该”对于单数的要素的任何引用不被解释为将该要素限制为单数。
另外，本文中的各个实施例中的步骤和装置并非仅限定于某个实施例中实行，事实上，可以根据本发明的概念来结合本文中的各个实施例中相关的部分步骤和部分装置以构思新的实施例，而这些新的实施例也包括在本发明的范围内。
以上描述的方法的各个操作可以通过能够进行相应的功能的任何适当的手段而进行。该手段可以包括各种硬件和/或软件组件和/或模块，包括但不限于硬件的电路、专用集成电路(ASIC)或处理器。
可以利用被设计用于进行在此描述的功能的通用处理器、数字信号处理器(DSP)、ASIC、场可编程门阵列信号(FPGA)或其他可编程逻辑器件(PLD)、离散门或晶体管逻辑、离散的硬件组件或者其任意组合而实现或进行描述的各个例示的逻辑块、模块和电路。通用处理器可以是微处理器，但是作为替换，该处理器可以是任何商业上可获得的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如DSP和微处理器的组合，多个微处理器、与DSP核协作的微处理器或任何其他这样的配置。
结合本公开描述的方法或算法的步骤可以直接嵌入在硬件中、处理器执行的软件模块中或者这两种的组合中。软件模块可以存在于任何形式的有形存储介质中。可以使用的存储介质的一些例子包括随机存取存储器(RAM)、只读存储器(ROM)、快闪存储器、EPROM存储器、EEPROM存储器、寄存器、硬碟、可移动碟、CD-ROM等。存储介质可以耦接到处理器以便该处理器可以从该存储介质读取信息以及向该存储介质写信息。在替换方式中，存储介质可以与处理器是整体的。软件模块可以是单个指令或者许多指令，并且可以分布在几个不同的代码段上、不同的程序之间以及跨过多个存储介质。
在此公开的方法包括用于实现描述的方法的动作。方法和/或动作可以彼此互换而不脱离权利要求的范围。换句话说，除非指定了动作的具体顺序，否则可以修改具体动作的顺序和/或使用而不脱离权利要求的范围。
上述功能可以按硬件、软件、固件或其任意组合而实现。如果以软件实现，功能可以作为指令存储在切实的计算机可读介质上。存储介质可以是可以由计算机访问的任何可用的切实介质。通过例子而不是限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光碟存储、磁碟存储或其他磁存储器件或者可以用于携带或存储指令或数据结构形式的期望的程序代码并且可以由计算机访问的任何其他切实介质。如在此使用的，碟(disk)和盘(disc)包括紧凑盘(CD)、激光盘、光盘、数字通用盘(DVD)、软碟和蓝光盘，其中碟通常磁地再现数据，而盘利用激光光学地再现数据。
因此，计算机程序产品可以进行在此给出的操作。例如，这样的计算机程序产品可以是具有有形存储(和/或编码)在其上的指令的计算机可读的有形介质，该指令可由处理器执行以进行在此描述的操作。计算机程序产品可以包括包装的材料。
软件或指令也可以通过传输介质而传输。例如，可以使用诸如同轴电缆、光纤光缆、双绞线、数字订户线(DSL)或诸如红外、无线电或微波的无线技术的传输介质从网站、服务器或者其他远程源传输软件。
此外，用于进行在此描述的方法和技术的模块和/或其他适当的手段可以在适当时由用户终端和/或基站下载和/或其他方式获得。例如，这样的设备可以耦接到服务器以促进用于进行在此描述的方法的手段的传送。或者，在此描述的各种方法可以经由存储部件(例如RAM、ROM、诸如CD或软碟等的物理存储介质)提供，以便用户终端和/或基站可以在耦接到该设备或者向该设备提供存储部件时获得各种方法。此外，可以利用用于将在此描述的方法和技术提供给设备的任何其他适当的技术。
其他例子和实现方式在本公开和所附权利要求的范围和精神内。例如，由于软件的本质，以上描述的功能可以使用由处理器、硬件、固件、硬连线或这些的任意的组合执行的软件实现。实现功能的特征也可以物理地位于各个位置，包括被分发以便功能的部分在不同的物理位置处实现。而且，如在此使用的，包括在权利要求中使用的，在以“至少一个”开始的项的列举中使用的“或”指示分离的列举，以便例如“A、B或C的至少一个”的列举意味着A或B或C，或AB或AC或BC，或ABC(即A和B和C)。此外，措辞“示例的”不意味着描述的例子是优选的或者比其他例子更好。
可以不脱离由所附权利要求定义的教导的技术而进行对在此描述的技术的各种改变、替换和更改。此外，本公开的权利要求的范围不限于以上描述的处理、机器、制造、事件的组成、手段、方法和动作的具体方面。可以利用与在此描述的相应方面进行基本相同的功能或者实现基本相同的结果的当前存在的或者稍后要开发的处理、机器、制造、事件的组成、手段、方法或动作。因而，所附权利要求包括在其范围内的这样的处理、机器、制造、事件的组成、手段、方法或动作。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本发明。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本发明的范围。因此，本发明不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本发明的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (20)

1.一种自动检测片上电压以调整薄膜晶体管的栅极电压的驱动***，包括
输入电路，被配置为接收输入的片上电压并输出片上电压；
调整电路，被配置为自动检测所述输入电路输出的片上电压的当前幅度，向所驱动的薄膜晶体管的栅极输出与所述片上电压的当前幅度对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压。
2.根据权利要求1所述的***，其中，所述调整电路包括：
基准电压生成器，被配置为输出与所述片上电压的N个可选幅度有关的多个基准电压；
多个比较器，每个被配置为将所述输入电路输出的片上电压与相应的一个基准电压相比较，并输出比较结果；
决策器，被配置为基于所述多个比较器的比较结果确定从与片上电压的N个可选幅度有关的N个模式中检测与所述输入电路输出的片上电压的当前幅度相关的模式，且根据检测到的模式，向所驱动的薄膜晶体管的栅极输出与所述模式对应的偏置电压，
其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压，其中N是大于1的正整数。
3.根据权利要求2所述的***，其中，所述多个基准电压的每个的幅度是所述N个可选幅度中两个相邻可选幅度之间的中间电压，
所述多个比较器的每个在所述片上电压大于相应的一个基准电压时输出第一值，且在所述片上电压小于或等于相应的一个基准电压时输出第二值，其中，所述N个模式中的每个模式与第一值和第二值组成的多个可能的码中的一个码对应；
所述输出结果是由多个比较器输出的第一值和输出的第二值组成的结果码，
所述决策器被配置为根据所述结果码来从所述N个模式中确定与所述结果码对应的所述模式。
4.根据权利要求3所述的***，其中，所述基准电压生成器是带隙基准电源，所述第一值是二进制1，第二值是二进制0，所述比较器是模拟-数字转换器，所述决策器是数字-模拟转换器。
5.根据权利要求1所述的***，其中在所述片上电压的幅度为1.8V时，所述偏置电压被设置为0V，在所述片上电压的幅度为2.5V时，所述偏置电压被设置为所述片上电压的4分之一，在所述片上电压的幅度为3.3V时，所述偏置电压被设置为所述片上电压的3分之一。
6.根据权利要求1所述的***，其中，所述调整电路包括：
V/I和I/V转换电路，被配置为根据片上电压与偏置电压的输入-输出关系来基于所述输入电路输出的片上电压来输出相应的偏置电压，其中，所述V/I和I/V转换电路包括：
V/I转换电路，被配置为将输入的片上电压转换为电流信号；
I/V转换电路，被配置为将所述电流信号转换为相应的偏置电压，
或者，所述调整电路包括：
多个电阻器，用于将输入的片上电压进行分压。
7.根据权利要求1所述的***，其中，所述输入电路包括平均电路，被配置为将所述片上电压平均化，并输出平均化的片上电压，其中，所述平均电路包括至少一个电容器和至少一个电阻器。
8.根据权利要求1所述的***，其中所述驱动***还包括：阈值解码器，被配置为基于检测到的模式来对接收器中的一些薄膜晶体管的栅极设置为与所述模式相对应的阈值电压，其中所述接收器中的另一些薄膜晶体管的栅极电压为所述片上电压。
9.根据权利要求8所述的***，其中，对于幅度为1.8V的所述片上电压的所述阈值电压被设置为0.9V，对于幅度为2.5V的所述片上电压的所述阈值电压被设置为1.25V，对于幅度为3.3V的所述片上电压的所述阈值电压被设置为1.65V。
10.根据前述权利要求的任一所述的***，其中，所述驱动***包括开关组，被配置为在训练时期接通片上电压且断开与薄膜晶体管的耦合使得薄膜晶体管截止，其中所述训练是为了使得基于所述输入电路输出的片上电压的预设幅度，输出预设的偏置电压或预设的阈值电压，且所述开关组被配置为在正常操作时期，接通与薄膜晶体管的耦合。
11.根据权利要求10所述的***，其中，所述训练时期是由计数器来控制，且在所述计数器计数期间，生成低电平和高电平相间隔的一串训练模式脉冲使得输入电路接收的片上电压为周期性波，
且在所述计数器计数结束时，所述训练模式脉冲变为低电平，指示开始正常操作时期。
12.一种自动检测片上电压以调整薄膜晶体管的栅极电压的驱动方法，包括
输入步骤，由输入电路接收输入的片上电压并输出片上电压；
调整步骤，由调整电路自动检测所述输入电路输出的片上电压的当前幅度，向所驱动的薄膜晶体管的栅极输出与所述片上电压的当前幅度对应的偏置电压，其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压。
13.根据权利要求12所述的方法，其中，所述调整步骤包括：
由基准电压生成器输出与所述片上电压的N个可选幅度有关的多个基准电压；
由多个比较器将所述输入电路输出的片上电压与相应的一个基准电压相比较，并输出比较结果；
由决策器基于所述多个比较器的比较结果确定从与片上电压的N个可选幅度有关的N个模式中检测与所述输入电路输出的片上电压的当前幅度相关的模式，且根据检测到的模式，向所驱动的薄膜晶体管的栅极输出与所述模式对应的偏置电压，
其中所述薄膜晶体管的源极直接或间接耦合到所述片上电压，所述偏置电压低于所述片上电压，其中N是大于1的正整数。
14.根据权利要求13所述的方法，其中，所述多个基准电压的每个的幅度是所述N个可选幅度中两个相邻可选幅度之间的中间电压，
所述由多个比较器将所述输入电路输出的片上电压与相应的一个基准电压相比较，并输出比较结果的步骤包括：
所述多个比较器的每个在所述片上电压大于相应的一个基准电压时输出第一值，且在所述片上电压小于或等于相应的一个基准电压时输出第二值，其中，所述N个模式中的每个模式与第一值和第二值组成的多个可能的码中的一个码对应；
其中，所述输出结果是由多个比较器输出的第一值和输出的第二值组成的结果码，
其中由决策器基于所述多个比较器的比较结果确定所述模式的步骤包括：
由所述决策器根据所述结果码来从所述N个模式中确定与所述结果码对应的所述模式。
15.根据权利要求12所述的方法，其中，所述调整步骤包括：
由V/I和I/V转换电根据片上电压与偏置电压的输入-输出关系来基于所述输入电路输出的片上电压来输出相应的偏置电压，
其中，所述由V/I和I/V转换电根据片上电压与偏置电压的输入-输出关系来基于所述输入电路输出的片上电压来输出相应的偏置电压的步骤包括：
由V/I转换电路将输入的片上电压转换为电流信号；
由I/V转换电路将所述电流信号转换为相应的偏置电压。
16.根据权利要求12所述的方法，其中所述方法还包括：由阈值解码器基于检测到的模式来对接收器中的一些薄膜晶体管的栅极设置为与所述模式相对应的阈值电压，其中所述接收器中的另一些薄膜晶体管的栅极电压为所述片上电压。
17.根据前述权利要求的任一所述的方法，其中，所述方法还包括由开关组在训练时期接通片上电压且断开与薄膜晶体管的耦合使得薄膜晶体管截止，其中所述训练是为了使得基于所述输入电路输出的片上电压的预设幅度，输出预设的偏置电压或预设的阈值电压，且由所述开关组在正常操作时期，接通与薄膜晶体管的耦合。
18.根据权利要求17所述的方法，其中，所述训练时期是由计数器来控制，且在所述计数器计数期间，生成低电平和高电平相间隔的一串训练模式脉冲使得输入电路接收的片上电压为周期性波，
且在所述计数器计数结束时，所述训练模式脉冲变为低电平，指示开始正常操作时期。
19.一种计算机***，包括：
处理器；
存储器，耦合于处理器，且在其中存储计算机可执行指令，用于在由处理器执行时进行如权利要求12-18中任一所述的驱动方法。
20.一种计算机可读介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现如权利要求12-18中任一所述的驱动方法。
CN202110772644.2A 2021-07-08 2021-07-08 驱动***、驱动方法、计算机***和可读介质 Pending CN113467565A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110772644.2A CN113467565A (zh) 2021-07-08 2021-07-08 驱动***、驱动方法、计算机***和可读介质
US17/569,014 US11973140B2 (en) 2021-07-08 2022-01-05 Driving system, driving method, computer system and non-transitory computer readable medium
KR1020220013464A KR102648926B1 (ko) 2021-07-08 2022-01-28 구동 시스템, 구동 방법, 컴퓨터 시스템 및 판독가능 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110772644.2A CN113467565A (zh) 2021-07-08 2021-07-08 驱动***、驱动方法、计算机***和可读介质

Publications (1)

Publication Number Publication Date
CN113467565A true CN113467565A (zh) 2021-10-01

Family

ID=77879121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110772644.2A Pending CN113467565A (zh) 2021-07-08 2021-07-08 驱动***、驱动方法、计算机***和可读介质

Country Status (3)

Country Link
US (1) US11973140B2 (zh)
KR (1) KR102648926B1 (zh)
CN (1) CN113467565A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4386619B2 (ja) * 2002-05-20 2009-12-16 株式会社ルネサステクノロジ 半導体装置
US7332916B2 (en) * 2005-03-03 2008-02-19 Semiconductor Technology Academic Research Center On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip
JP2006303753A (ja) * 2005-04-19 2006-11-02 Renesas Technology Corp 半導体集積回路装置
JP2008109243A (ja) * 2006-10-24 2008-05-08 Renesas Technology Corp Ｒｆ通信用半導体集積回路
JP5040014B2 (ja) * 2007-09-26 2012-10-03 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR101003152B1 (ko) * 2009-05-14 2010-12-21 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로
KR101047062B1 (ko) * 2010-04-30 2011-07-06 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
US20130015837A1 (en) * 2011-07-13 2013-01-17 International Business Machines Corporation On-chip signal waveform measurement circuit
US20130120020A1 (en) * 2011-11-11 2013-05-16 Qualcomm Incorporated Adaptive output swing driver
TWI514782B (zh) * 2012-07-24 2015-12-21 Novatek Microelectronics Corp 接收器
JP6075003B2 (ja) 2012-10-22 2017-02-08 富士通株式会社 トランジスタの制御回路及び電源装置
JP6607049B2 (ja) 2016-01-13 2019-11-20 富士電機株式会社 半導体装置およびスイッチング電源装置
US11705890B2 (en) * 2021-08-26 2023-07-18 Microsoft Technology Licensing, Llc Programmable analog calibration circuit supporting iterative measurement of an input signal from a measured circuit, such as for calibration, and related methods
US20230178979A1 (en) * 2021-12-07 2023-06-08 Blaize, Inc. Adaptive Power Supply Voltage Transient Protection

Also Published As

Publication number Publication date
KR102648926B1 (ko) 2024-03-18
KR20230009276A (ko) 2023-01-17
US11973140B2 (en) 2024-04-30
US20230009604A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
JP4916699B2 (ja) Ｚｑキャリブレーション回路及びこれを備えた半導体装置
US8659962B2 (en) Semiconductor device, semiconductor system having the same and operating method thereof
US7443230B2 (en) Charge pump circuit
US8669794B2 (en) Circuit for detecting a voltage change using a time-to-digital converter
US7057427B2 (en) Power on reset circuit
CN107850918B (zh) 用于高速时钟的偏移非敏感的正交时钟误差校正和占空比校准
US5694072A (en) Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control
US20130120020A1 (en) Adaptive output swing driver
US9214203B2 (en) Sensing apparatus and data sensing method thereof
KR101675561B1 (ko) 전원 장치
US8330486B2 (en) Data line termination circuit
KR102022818B1 (ko) 부하 독립 버퍼를 개량하기 위한 방법 및 장치
CN215954176U (zh) 驱动***
KR20040084473A (ko) 파워 업 검출 장치
CN113467565A (zh) 驱动***、驱动方法、计算机***和可读介质
US20140028276A1 (en) Internal voltage generator having immunity to ground bouncing
US10608637B2 (en) Supply voltage compensation for an input/output driver circuit using clock signal frequency comparison
KR101003152B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
US7888948B2 (en) Controlling an analog signal in an integrated circuit
US20120262323A1 (en) Buffer control circuit and integrated circuit including the same
KR100280485B1 (ko) 저전압 검출회로
KR20100078223A (ko) 반도체 메모리 장치의 음 전압 감지 회로
KR100813548B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
KR20100123125A (ko) 클럭의 주파수, 트랜지스터의 스큐, 및 구동 전압 레벨을 판별하여 동작하는 반도체 메모리 장치
KR20120005344A (ko) 감지신호생성회로 및 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 263, block B, science and technology innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province, 314400

Applicant after: Haining yisiwei IC Design Co.,Ltd.

Applicant after: Beijing yisiwei Computing Technology Co.,Ltd.

Address before: Room 263, block B, science and technology innovation center, 128 Shuanglian Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province, 314400

Applicant before: Haining yisiwei IC Design Co.,Ltd.

Applicant before: Beijing yisiwei Computing Technology Co.,Ltd.

CB02 Change of applicant information