JP2006270419A - 単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 - Google Patents
単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 Download PDFInfo
- Publication number
- JP2006270419A JP2006270419A JP2005084524A JP2005084524A JP2006270419A JP 2006270419 A JP2006270419 A JP 2006270419A JP 2005084524 A JP2005084524 A JP 2005084524A JP 2005084524 A JP2005084524 A JP 2005084524A JP 2006270419 A JP2006270419 A JP 2006270419A
- Authority
- JP
- Japan
- Prior art keywords
- buffer amplifier
- reference voltage
- circuit
- single power
- internal impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Studio Devices (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】単一電源用バッファアンプを構成する差動入力回路部と出力回路部に、それぞれ独立した直流バイアス回路を内蔵する。また、差動入力回路部と出力回路部とを接続する入力信号線には、外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を接続する。また、内部インピーダンス素子の他端を接地する。
【選択図】図3
Description
実際、既存のバッファアンプは、これら2つの電源を前提とした回路構造を採用し、接地電位(GND電位)を基準電圧として出力する。
しかし、低電圧プロセスでは、プラス電源、マイナス電源、接地電位という既存の回路構成を採用することができない。このため、プラス電源(単一電源)でのみ動作するバッファアンプが求められている。
加えて、バッファアンプの出力端子に接続される負荷容量の大きさがどのような場合にも、取り扱い周波数の範囲内で安定動作できることが求められる。
すなわち、単一電源用バッファアンプとして、外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を、互いに独立した直流バイアス回路部で動作する差動入力回路部と出力回路部とを接続する入力信号線に接続し、内部インピーダンス素子の他端を接地した構造を有するものを提案する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する実施形態は、発明の一つの実施形態であって、これらに限定されるものではない。
まず、バッファアンプが満たすべき安定条件を説明する。
バッファアンプには、以下の3つの安定条件を満たすことが求められる。
・取り扱い周波数の範囲で安定であること(ゲイン<1であり、かつ、位相余裕が90°以下であること)
・インパルス応答が安定であること
・外付けする負荷容量値に関係なく、十分な位相余裕を確保できること
図1に、バッファアンプ1に対する負荷容量の接続例を示す。なお、図1は、基準電圧供給回路の構成例について表している。勿論、図1は、単一電源を前提に表している。
図中、電源電圧Vccと接地電位(GND)の間に直列に接続された抵抗R1とR2が基準電圧Vrefの発生回路である。抵抗R1とR2の抵抗分圧比を調整することにより、任意の基準電圧Vrefを発生することができる。なお、基準電圧Vrefの大きさは、供給先の回路や目的に応じて定まる。
一方、周波数が高い領域では、ゲインの低下に伴って出力インピーダンスが上昇する。この弱点を補うため、前述の負荷容量が出力端子に対して並列に接続されている。
しかし、負荷容量を接続すると、バッファアンプのボード線図のポール周波数が移動する。すなわち、位相遅れが発生し、バッファアンプの動作が不安定になる。
このため、バッファアンプには、外付けする負荷容量値に関係なく、十分な位相余裕が要求される。
(B−1)概念構成
図3に、単一電源用に提案するバッファアンプ11の概念構成を示す。
このバッファアンプ11は、差動入力回路部13と、出力回路部15と、位相補正回路部17で構成する。
このうち、差動入力回路部13は、非反転入力端子に入力電位Vinを入力し、反転入力端子に帰還した出力電圧Voutを入力する非反転増幅回路で構成する。また、出力回路部15は、出力端子のインピーダンスが低い回路で構成する。また、位相補正回路部17は、差動入力回路部13と出力回路部15を接続する入力信号線に並列に接続される内部インピーダンス素子群で構成する。
この構成の採用により、差動入力回路部13と出力回路部15は、入力電圧Vinを出力回路部15に供給する入力信号線と、出力電圧Voutを差動入力回路部13に帰還する帰還信号線でのみ接続される。この結果、差動入力回路部13と出力回路部15を横断して電流源に直流バイアス電圧を供給する直流バイアス供給線が不要となる。なお、直流バイアス供給線が不要になることで、直流バイアス供給線を介在した容量結合による影響を無くすことができる。
例えば、バッファアンプ11の取り扱い周波数が1Hzから1GHzに及ぶ広帯域の場合に、外付けされる負荷容量の想定範囲が100pFから100μFで与えられるとき、各容量値について効果のある補正条件を以下の手順で算出する。
まず、負荷容量の想定範囲内の各桁を代表する1つの負荷容量値をバッファアンプに外付けし、そのポール周波数fcを算出する。
次に、ポール周波数fcからω・C・R=1とC=1/(2π・fc・R)を満たす内部インピーダンス素子の条件を算出する。
実際、図4に示す条件を満たす6個の内部インピーダンス素子を入力信号線に対して並列接続することにより、広帯域(1Hz〜1GHz)で安定なバッファアンプを実現することができる。
図5に、単一電源用バッファアンプの等価回路例を示す。図5は、バイポーラトランジスタで構成する場合について表している。なお、NPN型トランジスタをQ、PNP型トランジスタをPで示す。
差動入力回路部13は、直流バイアス回路段131と差動増幅段133で構成する。このうち、直流バイアス回路段131は、ベース電流補償型カレントミラー回路を構成するトランジスタQ1、Q2、Q3と、バイアス抵抗R11、R12、R13とで構成される。
この回路構成において、トランジスタQ2には、抵抗R13−トランジスタQ1−抵抗R11に流れるバイアス電流と同じ大きさの電流が供給される。
なお、差動対を構成するトランジスタQ4及びQ5のエミッタには、バイアス電流の2倍のバイアス電流を引き込む定電流源(トランジスタQ6、抵抗R16)が接続されている。すなわち、トランジスタQ6のベース面積は、トランジスタQ2のベース面積の2倍に設定されている。
このため、入力電圧Vinと帰還入力である出力電圧Voutが同じとき、トランジスタQ4及びQ5には、同じ大きさの電流が流れる。
なお、差動入力回路部13の出力電圧は、トランジスタQ5のコレクタ電位として取り出される。
このうち、内部インピーダンス素子171は、外付け負荷容量が100pFの場合の補正条件を満たす。すなわち、抵抗R17の抵抗値は500Ω、容量C1の容量値は0.6pFである。
また、内部インピーダンス素子172は、外付け負荷容量が1nFの場合の補正条件を満たす。すなわち、抵抗R18の抵抗値は400Ω、容量C2の容量値は2pFである。
また、内部インピーダンス素子173は、外付け負荷容量が10nFの場合の補正条件を満たす。すなわち、抵抗R19の抵抗値は3KΩ、容量C3の容量値は4pFである。
また、内部インピーダンス素子175は、外付け負荷容量が1μFの場合の補正条件を満たす。すなわち、抵抗R21の抵抗値は11KΩ、容量C5の容量値は40pFである。
また、内部インピーダンス素子176は、外付け負荷容量が22μFの場合の補正条件を満たす。すなわち、抵抗R22の抵抗値は35KΩ、容量C6の容量値は100pFである。
この回路構成により、抵抗R27−トランジスタQ9には、抵抗R26−トランジスタP3−抵抗R24−トランジスタQ7−抵抗R23に流れるバイアス電流と同じ大きさのバイアス電流が供給される。
また、この回路構成により、トランジスタP5−抵抗R28には、抵抗R26−トランジスタP3−抵抗R24−トランジスタQ7−抵抗R23に流れるバイアス電流と同じ大きさのバイアス電流が供給される。
このため、プッシュプルエミッターフォロワー出力段153を構成するトランジスタQ10とP6は常にオン状態となり、入力信号線の電位(Vin)と同じ電位が共通エミッタに発生する。
この構成により、バッファアンプの出力電圧Voutは、入力電圧Vinに一致するように制御される。
図5に示すように、バッファアンプの出力端子には、エミッタ抵抗しか接続されないため、低インピーダンス出力が実現される。
続いて、図5に示す等価回路構成を有するバッファアンプの入出力特性を示す。なお、これらの実験結果は、電源電圧Vccが+5V、入力電圧Vin(=Vout)が1.5Vの場合について求めている。
図6に、インパルス応答特性を示す。このインパルス応答波形は、パルス幅が1n秒のパルス波形をバッファアンプに入力した際の出力応答である。実線が入力波形であり、破線が出力波形である。図6に示すように理想的な応答特性が得られた。
図8に、バッファアンプの出力端子を1000pF(1nF)の負荷容量で終端した場合のゲイン、位相特性を示す。
図9に、バッファアンプの出力端子を10nFの負荷容量で終端した場合のゲイン、位相特性を示す。
図10に、バッファアンプの出力端子を100nFの負荷容量で終端した場合のゲイン、位相特性を示す。
図12に、バッファアンプの出力端子を22μFの負荷容量で終端した場合のゲイン、位相特性を示す。
図13に、バッファアンプの出力端子を100μFの負荷容量で終端した場合のゲイン、位相特性を示す。
図7〜図13に示すように、終端用の負荷容量にどのような大きさの負荷容量を選択した場合にも、広範囲の周波数帯域に亘って安定したゲイン特性と位相特性が実現されている。この効果は、位相補正能力の改善と容量性負荷による位相遅れの低減による。
以上の回路構成の採用により、単一電源でも安定した動作が可能なバッファアンプを実現することができる。
これにより、従来型のバッファアンプには必須であったマイナス電源が不要となり、その分、回路構成を簡略化できると共にコストの低減を実現できる。
また、半導体集積回路を多数搭載するシステム(情報処理装置)についても単一電源で動作するため、システム構成の簡略化を実現できる。
また、マイナス電源の使用分だけ消費電力を削減できる。
続いて、図5に示す構成のバッファアンプで基準電圧供給回路を作成し、撮像装置に搭載する場合について説明する。
図14に、撮像装置の内部構成例を示す。撮像装置は、各原色信号(R、G、B)に対応する撮像素子21と、撮像素子21から出力される信号をサンプルホールドするサンプルホールド回路23、絶対黒基準電圧を基準にサンプルホールド出力を増幅する映像増幅回路25、映像増幅後の映像信号をディジタル信号処理して輝度信号に変換するディジタル信号プロセッサ27で構成される。
なお、撮像素子21には、CCD素子やCMOSセンサが用いられる。
なお、バッファアンプ1の出力端子には、映像信号の黒信号に相当する1.5Vが現れる。この電位は、絶対黒基準電圧として、映像増幅回路25の内部回路に供給される。
映像増幅回路25には、他に以下の処理回路を搭載する。すなわち、増幅器33、加算器35、テスト信号発生器37、ステップ増幅器39、ホワイトバランス回路41、クランプ回路43、ブラックオフセット回路45、ニー回路47、バッファアンプ49である。
このうち、1.5Vの絶対黒基準電圧は、テスト信号発生器37、ステップ増幅器39、ホワイトバランス回路41、クランプ回路43、ブラックオフセット回路45に与えられる。
ステップ増幅器39は、夜景の撮影時等、映像信号が微弱な場合に、映像信号の振幅を大きくする回路である。例えば、映像信号を数dB〜数十dBの範囲で増幅するのに使用される。
クランプ回路43は、絶対黒基準電圧(1.5V)と映像信号の中の黒基準電圧を一致させる回路である。
ブラックオフセット回路45は、映像信号の中の黒基準電圧を直流電位とすげ替えてS/Nを改善する回路である。なお、すげ替える直流電位は微調整できる。
因みに、ニー回路47は、高輝度信号を圧縮変換して出力する回路である。
また、バッファアンプ1は、外部負荷容量値によらず広帯域の周波数について安定してする。すなわち、絶対黒基準電圧が変動しない。このため、この映像増幅回路25は、フレームレートフリーの撮像装置にも搭載することができる。
(a)前述の形態例では、バイポーラプロセスの等価回路について説明した。
しかし、このバッファアンプは、CMOSプロセスによって構成することもできる。また、各トランジスタの極性は、等価回路とは逆極性でも良い。
(b)前述の形態例では、バッファアンプを撮像装置に搭載する場合について説明した。
しかし、バッファアンプは、光センサや圧力センサの出力を測定する測定装置にも搭載することができる
(c)前述の形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される各種の変形例及び応用例も考えられる。
13 差動入力回路部
15 出力回路部
17 位相補正回路部
21 撮像素子
23 サンプルホールド回路
25 ビデオアンプ
31 基準電圧供給回路
Claims (5)
- 外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を、
互いに独立した直流バイアス回路部で動作する差動入力回路部と出力回路部とを接続する入力信号線に接続し、
前記内部インピーダンス素子の他端を接地した構造を有する
ことを特徴とする単一電源用バッファアンプ。 - 請求項1に記載の単一電源用バッファアンプにおいて、
前記ポール周波数は、少なくとも外付けされる負荷容量の想定範囲内の各桁を代表する1つの負荷容量値について算出する
ことを特徴とする単一電源用バッファアンプ。 - バッファアンプに外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を、
互いに独立した直流バイアス回路部で動作する差動入力回路部と出力回路部とを接続する入力信号線に接続し、
前記内部インピーダンス素子の他端を接地した構造を有する単一電源用バッファアンプの出力電圧を基準電圧として出力する
ことを特徴とする基準電圧供給回路。 - 請求項3に記載の基準電圧供給回路において、
前記基準電圧は、黒信号の基準電圧である
ことを特徴とする基準電圧供給回路。 - バッファアンプに外付けされる負荷容量の想定範囲と、取り扱い周波数とに応じて算出される複数個のポール周波数それぞれに対応する位相補正用の内部インピーダンス素子の一端を、
互いに独立した直流バイアス回路部で動作する差動入力回路部と出力回路部とを接続する入力信号線に接続し、
前記内部インピーダンス素子の他端を接地した構造を有する単一電源用バッファアンプの出力電圧を基準電圧として出力する基準電圧供給回路を搭載した
ことを特徴とする撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005084524A JP2006270419A (ja) | 2005-03-23 | 2005-03-23 | 単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005084524A JP2006270419A (ja) | 2005-03-23 | 2005-03-23 | 単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006270419A true JP2006270419A (ja) | 2006-10-05 |
Family
ID=37205919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005084524A Pending JP2006270419A (ja) | 2005-03-23 | 2005-03-23 | 単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006270419A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006350754A (ja) * | 2005-06-17 | 2006-12-28 | Sony Corp | 基準電圧供給回路および電子機器 |
JP2009088586A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142933A (ja) * | 1993-11-17 | 1995-06-02 | Sanyo Electric Co Ltd | ビデオ信号の入力処理回路 |
JP2004062374A (ja) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | ボルテージ・レギュレータ |
JP2004153724A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | 増幅回路およびそれを備えた電源装置 |
JP2005012629A (ja) * | 2003-06-20 | 2005-01-13 | Yokogawa Electric Corp | 増幅器とそれを用いた信号発生器 |
-
2005
- 2005-03-23 JP JP2005084524A patent/JP2006270419A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142933A (ja) * | 1993-11-17 | 1995-06-02 | Sanyo Electric Co Ltd | ビデオ信号の入力処理回路 |
JP2004062374A (ja) * | 2002-07-26 | 2004-02-26 | Seiko Instruments Inc | ボルテージ・レギュレータ |
JP2004153724A (ja) * | 2002-10-31 | 2004-05-27 | Sharp Corp | 増幅回路およびそれを備えた電源装置 |
JP2005012629A (ja) * | 2003-06-20 | 2005-01-13 | Yokogawa Electric Corp | 増幅器とそれを用いた信号発生器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006350754A (ja) * | 2005-06-17 | 2006-12-28 | Sony Corp | 基準電圧供給回路および電子機器 |
JP2009088586A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
JP4706683B2 (ja) * | 2007-09-27 | 2011-06-22 | Tdk株式会社 | 増幅回路及びこれを備える光ピックアップ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3831940B2 (ja) | 固体撮像装置およびそのクランプ制御方法 | |
US9300259B2 (en) | Sensor amplifier arrangement and method for amplification of a sensor signal | |
US9628728B2 (en) | Ramp signal generator and image sensor including the same | |
EP1928087B1 (en) | Variable gain amplifier circuit | |
EP1887830A2 (en) | Protection circuit and load current detection circuit | |
US11323083B2 (en) | Amplifier circuit | |
JP2006270419A (ja) | 単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 | |
JP4770281B2 (ja) | 基準電圧供給回路および電子機器 | |
KR101834255B1 (ko) | 영상신호 출력 회로 | |
JP2007159020A (ja) | 電流電圧変換回路 | |
US20210365058A1 (en) | Analog front end with pulse width modulation current compensation | |
US8115552B2 (en) | Amplifier circuit with step gain | |
TW416227B (en) | Level clamp circuit | |
US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
US5539356A (en) | DC coupled amplifier fed by an RF detector | |
EP0903847B1 (en) | Amplifier circuit | |
WO2023002744A1 (ja) | 電源安定化回路 | |
KR101126574B1 (ko) | 저잡음 고입력 임피던스 프리앰프 | |
JP3565258B2 (ja) | リップルフィルタ回路とこれを用いた増幅器 | |
JP2007214658A (ja) | 映像信号出力回路 | |
JP2007019850A (ja) | Dcオフセットキャンセル回路およびこれを用いた表示装置 | |
JP2006191211A (ja) | クランプ回路 | |
JP2522425B2 (ja) | 映像信号のクランプ回路 | |
JP2006295695A (ja) | 可変利得増幅器 | |
JPH09331482A (ja) | 積分回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081222 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110412 |