JP2005012629A - 増幅器とそれを用いた信号発生器 - Google Patents
増幅器とそれを用いた信号発生器 Download PDFInfo
- Publication number
- JP2005012629A JP2005012629A JP2003176350A JP2003176350A JP2005012629A JP 2005012629 A JP2005012629 A JP 2005012629A JP 2003176350 A JP2003176350 A JP 2003176350A JP 2003176350 A JP2003176350 A JP 2003176350A JP 2005012629 A JP2005012629 A JP 2005012629A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- phase correction
- phase
- signal generator
- pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 48
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 abstract description 17
- 239000003990 capacitor Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】利得0[dB]以上の特性領域において、「進み(ゼロ)」と「遅れ(ポール)」の位相補正を交互にかける位相補正手段を設けた増幅器とそれを用いた信号発生器。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、増幅器とそれを用いた信号発生器に関し、詳しくは、負帰還型の電圧増幅器とそれを用いた信号発生器に関するものである。
【従来の技術】
【0002】
図8は、一般的な高利得の増幅器として用いられている演算増幅器OPの概念図である。このような演算増幅器OPを反転増幅器として使用した場合、その周波数特性に注目すると、数100mHz〜数10Hzにポールと呼ばれる「一次遅れ」の要素がある。その周波数特性は、図9に示すように、ポールから上の周波数では20dB/octで利得が減衰し、位相は反転増幅器のため180度で始まりポールの0.1倍の周波数で180度、10倍で90度を通る直線で近似できる。
【0003】
このような周波数特性を有する増幅器に負帰還をかけて使用するのにあたり、大きな容量負荷を接続すると発振する可能性がある。これは、反転増幅器のため既に180度回転しているところに、ポールの10倍以上の周波数領域において、増幅器自身の90度の位相回転が加算し、更に増幅器の出力抵抗と接続された容量負荷に起因して新たに生じたポールに基づく90度の位相回転が加算され、全体で360度回転して入力に戻るためである。このときに、増幅器の利得が1以上では、「バルクハウゼンの発振条件」により確実に発振してしまう。
【0004】
なお、バルクハウゼンの発振条件とは、
1)フィードバックループ内の利得が1であること
2)フィードバックループを一回りしたときの位相のズレが360°の整数倍であること
をいう。1)について、通常の増幅器は、このときに利得が1以上あれば発振を起こす。これは、増幅器の出力振幅は有限であるため利得が1より大きくても発振波形の振幅が増加してやがて飽和し、利得1になったところで発振が持続する。
【0005】
ところで、このような増幅器を標準電圧発生器や信号発生器の出力段に使用した場合、液晶デバイスやコンデンサなどの容量負荷に対しては動作が不安定になり、確度不良や負荷の破壊を引き起こす場合がある。このため、電圧発生器などの仕様では、容量負荷の上限値を決めているものが多い。
しかし、より多くの用途に答えるためには、容量負荷に強い電圧発生器が望まれている。
【0006】
【特許文献1】
特開平9−246874
【0007】
特許文献1の段落0013には、容量負荷に対する周波数変化に伴う位相変化を補正することが開示されている。
【0008】
【発明が解決しようとする課題】
本発明はこれらの問題点を解決するものであり、その目的は、どのような容量負荷を接続しても発振しない容量負荷に強い増幅器およびそれを用いた信号発生器を実現することにある。
【0009】
【課題を解決するための手段】
このような目的を達成する請求項1の発明は、
利得0[dB]以上の特性領域において、「進み(ゼロ)」と「遅れ(ポール)」の位相補正を交互にかける位相補正手段を設けたことを特徴とする増幅器である。
【0010】
請求項2の発明は、請求項1記載の増幅器において、
前記位相補正手段は、増幅器自身がもつポールから開ループ利得が0[dB]より小さくなるまでの間、「進み(ゼロ)」と「遅れ(ポール)」の補正箇所を対数周波数軸上で等間隔に交互配置することを特徴とする。
【0011】
請求項3の発明は、請求項1または請求項2記載の増幅器において、
前記位相補正手段として、増幅器の電圧増幅部前後に位相補正回路を設けたことを特徴とする。
【0012】
請求項4の発明は、請求項1または請求項2記載の増幅器において、
前記位相補正手段として、増幅器の電圧増幅部に位相補正回路を設けたことを特徴とする。
【0013】
これらにより、大きな容量負荷を接続しても、発振を防止できる。
【0014】
請求項5の発明は、請求項1から請求項4のいずれかに記載の増幅器を出力段に用いたことを特徴とする信号発生器である。
【0015】
請求項6の発明は、請求項5に記載の信号発生器は、出力信号が電圧であることを特徴とする。
【0016】
請求項7の発明は、請求項5に記載の信号発生器は、出力信号が電流であることを特徴とする。
【0017】
これらにより、液晶デバイスやコンデンサなどの大きな容量負荷を安定に動作させることができる。
【0018】
【発明の実施の形態】
【0019】
図1は、本発明の目的を達成する増幅器の開ループ周波数特性例図である。図1に示すように、対数周波数軸上で、増幅器自身がもつポール(T0)から開ループ利得が0[dB]より小さくなるまでの間、等間隔にポール(T2, T4, T6, ・・・)とゼロ(T1, T3, T5, ・・・)の補正箇所を交互に配置する。位相特性は、180度からポールとゼロにより、45度回転した135度を中心に変動する。補正箇所の間隔が狭いほど位相変動が少なくなって容量負荷接続時に90度加算されても発振条件の0度からの位相余裕が多くなる。逆に補正箇所の間隔が広いと、位相変動が大きくなり、容量負荷時に90度加算されたとき、発振条件の0度からの位相余裕が少なくなり、リンギングが増大したり、発振する可能性が出てしまう。一般的には、発振させないための増幅器の位相余裕は、30度以上あるのが望ましいとされている。
【0020】
図1のような特性を得るため、本発明では、増幅器の利得0[dB]以上の特性領域において、「進み(ゼロ)」と「遅れ(ポール)」の位相補正を交互にかけて位相回転を90度未満に抑える。増幅器自身の位相回転が90度未満であれば、容量負荷と出力抵抗による位相回転90度を加算しても、全体で180度を超えることがなくなる。よって、バルクハウゼンの発振条件が成立しなくなり、発振しなくなる。
【0021】
周波数軸上の位相補正箇所の周波数Fn[Hz]は、最初の「ポール」をF0[Hz]、位相補正間隔をB[倍]とすると、以下の様になる。
Fn=F0Bn (1)
(n=0,1,2,3・・・ nが偶数時は遅れ補正、nが奇数時は進み補正)
【0022】
周波数特性について、時定数Tの一次遅れ要素の周波数伝達関数式を、絶対値と位相の形で表すと、(2)式のようになる。
【0023】
【数1】
【0024】
このことから、位相補正箇所数をnとしたとき、本発明の利得|G|[dB]と位相∠G[deg] の周波数特性関数式は、それぞれ(3),(4)式のようになる。
【0025】
【数2】
【0026】
【数3】
【0027】
位相余裕について、この周波数特性の位相の変動幅の最大点は、補正間の中心であることから、各ポール周波数の(5)式で表される倍数の周波数に最大点がある。
【0028】
【数4】
【0029】
図2は増幅器の利得を100[dB]、位相補正間隔B=10、T0=0.01[mHz]とした場合の計算結果例であり、(A)は利得−周波数特性を示し、(B)は位相−周波数特性を示している。この特性の場合、各ポールの3.1623倍に位相変動幅の最大点があり、(4)式から位相回転は45±13.2度になる。この特性の場合には、どのような容量負荷を接続しても、位相は最大45+13.2+90=148.2[度]までしか回転せず、180−148.2=31.8度の位相余裕があるので発振することはない。
【0030】
同様に、位相補正間隔B=3.162とすると、位相変動分が少なくなるため位相余裕は43.5度になり、容量負荷に対するパルス応答のリンギングを低減できる。
【0031】
図3は、本発明の実施形態例の概念ブロック図である。図3に示すように、第1のアンプ10と第2のアンプ20との間に、位相補正回路30が接続されている。位相補正は第1のアンプ10あるいは、第2のアンプ20の電圧増幅部に直接施しても、効果は同じである。
【0032】
ここで、第1のアンプ10は電圧利得の大きな差動アンプとして動作し、第2のアンプ20は入力インピーダンスが大きくて出力インピーダンスが小さなバッファアンプとして動作するものである。
【0033】
位相補正回路30は、前述のように、増幅器の利得0[dB]以上の特性領域において、「進み(ゼロ)」と「遅れ(ポール)」の位相補正を交互にかけて位相回転を90度未満に抑える特性を有している。
【0034】
図4に図3の具体的な実施例を示す。第1のアンプ10は、MOS型NチャネルのFET Q1,Q2と、定電流ダイオードD1,D2と、抵抗R10,R11とで構成されている。第2のアンプ20は、N型のトランジスタ Q3,Q5と、P型のトランジスタ Q4と、定電圧ダイオードD3と、定電流ダイオードD4と、抵抗R12〜R14とで構成されている。位相補正回路30は、抵抗R1〜R5とコンデンサC1〜C6とで構成されている。
【0035】
FET Q1のゲートは反転入力端子に接続され、ソースは定電流ダイオードD1を介して(−)の電源線に接続され、ドレインは(+)の電源線に接続されている。
【0036】
FET Q2のゲートは非反転入力端子に接続され、ソースは定電流ダイオードD2を介して(−)の電源線に接続されるとともに抵抗R11を介してFET Q1のソースに接続され、ドレインは抵抗R11を介して(+)の電源線に直接接続されている。
【0037】
トランジスタ Q3のエミッタは抵抗R12を介して(+)の電源線に接続され、ベースはFET Q2のドレインに接続され、コレクタはトランジスタ Q4のベースと位相補正回路30と定電圧ダイオードD3の接続点に接続されている。
【0038】
トランジスタ Q4のコレクタは直接(+)の電源線に接続され、エミッタは抵抗R13とR14との直列回路の一端に接続されている。
【0039】
トランジスタ Q5のエミッタは抵抗R13とR14との直列回路の他端に接続され、コレクタは(−)の電源線に直接接続され、ベースは定電圧ダイオードD3と定電流ダイオードD4の接続点に接続されている。
【0040】
定電圧ダイオードD3は定電流ダイオードD4を介して(−)の電源線に接続されている。直列接続された抵抗R13とR14との接続中点には出力端子が接続されている。
【0041】
位相補正回路30において、抵抗R1とコンデンサC1、抵抗R2とコンデンサC2、抵抗R3とコンデンサC3、抵抗R4とコンデンサC4、抵抗R5とコンデンサC5はそれぞれ直列接続されている。そして、これら抵抗とコンデンサの直列回路はコンデンサC6と並列接続され、直列回路のコンデンサ側はトランジスタ Q3のコレクタとトランジスタ Q4のベースと定電圧ダイオードD3との接続点に接続され、直列回路の抵抗側は共通電位点に接続されている。
【0042】
位相補正回路30を構成する抵抗R1〜R5の各抵抗値はそれぞれ抵抗R12の0.1、0.01、0.001、0.0001倍及び0.00001倍に選定し、コンデンサC1〜C5の容量値は進み補正箇所の時定数になるように設定する。コンデンサC6の容量値は抵抗R5とで最後の遅れ補正の時定数になるように選定する。
【0043】
これにより、図2とほぼ同じ特性が得られ、容量負荷を接続しても発振しない増幅器を実現できる。そして、このような増幅器を電圧発生器や電流発生器などの出力段として用いることにより、液晶デバイスやコンデンサなどの容量負荷を安定に動作させることができる信号発生器が実現できる。
【0044】
図5は本発明の他の実施形態例の概念ブロック図であり、図3と共通する部分には同一の符号を付けている。図5では、図3の増幅器の他に、コンデンサC7と抵抗R6と第3のアンプ40と位相補正回路50が接続されている。
【0045】
コンデンサC7は図5の増幅器の反転入力端子と図3の増幅器の反転入力端子間に接続され、抵抗R6は図3の増幅器の反転入力端子とコンデンサC7の接続点と共通電位点間に接続されている。
【0046】
第3のアンプ40は、オフセットや入力リーク電流やドリフトが小さい高精度アンプとして動作するものである。第3のアンプ40の非反転入力端子は図5の増幅器の非反転入力端子として共通電位点に接続され、反転入力端子はR7を介して図5の増幅器の反転入力端子に接続され、出力端子は図3の増幅器の反転入力端子に接続されている。
【0047】
位相補正回路50は、第3のアンプ40の反転入力端子と出力端子間に接続されている。
【0048】
図6に図5の具体的な実施例を示す。図6の位相補正回路30において、抵抗R22とコンデンサC22、抵抗R23とコンデンサC23、抵抗R24とコンデンサC24それぞれ直列接続されている。そして、これら抵抗とコンデンサの直列回路は抵抗R21およびコンデンサC21と並列接続され、直列回路のコンデンサ側はトランジスタ Q3のコレクタとトランジスタ Q4のベースと定電圧ダイオードD3との接続点に接続され、直列回路の抵抗側は共通電位点に接続されている。
【0049】
第3のアンプ40の反転入力端子は抵抗R15を介してコンデンサC7と反転入力端子の接続点に接続されるとともに、抵抗R16を介して第3のアンプ40の出力端子に接続されている。
【0050】
また、第3のアンプ40の反転入力端子と出力端子間には、位相補正回路50として、抵抗R25とコンデンサC25の直列回路および抵抗R26とコンデンサC26の直列回路が並列接続されている。
【0051】
図6の回路構成において、高周波領域はコンデンサC7を介して第1のアンプ10に入力されて直接増幅され、低周波領域は第3のアンプ40で増幅する。直流での全体利得は、(R16/R15)×(R11/R10)×(R21/R12)となる。
【0052】
そして、位相補正は、第3のアンプ40に接続された位相補正回路50における4箇所の時定数C26・R16(遅れ)、C26・R26(進み)、C25・R26(遅れ)、C25・R25(進み)と、第1のアンプ10と第2のアンプ20の間に接続された位相補正回路30における7箇所の時定数C22・R21(遅れ)、C22・R22(進み)、C23・R22(遅れ)、C23・R23(進み)、C24・R23(遅れ)、C24・R24(進み)、C21・R24(遅れ)の計11箇所で行うことができる。
【0053】
なお、本発明のような位相補正をかけることができれば、他の電圧増幅回路方式であっても、本発明と同様に大きな容量負荷を接続しても発振を防止できるという効果が得られる。
【0054】
また、図7に示すように、演算増幅器OPのような高利得電圧増幅器を用いて電流発生回路を構成した場合、大きな誘導負荷を接続すると、電流発生回路の誘導負荷は遅れ要素になって位相が90度回転することになり、発振してしまう。このような回路においても、演算増幅器OPに本発明の特性を持たせることで、発振を防止できる。
【0055】
【発明の効果】
以上説明したように、本発明によれば、どのような容量負荷を接続しても発振しない容量負荷に強い増幅器およびそれを用いた信号発生器を実現することができ、液晶デバイスやコンデンサなどの大きな容量負荷の試験用信号源としても好適である。
【図面の簡単な説明】
【図1】本発明の目的を達成する増幅器の開ループ周波数特性例図である。
【図2】本発明に基づく増幅器の特性例図である。
【図3】本発明の実施形態例の概念ブロック図である。
【図4】図3の具体的な実施例図である。
【図5】本発明の他の実施形態例の概念ブロック図である。
【図6】図5の具体的な実施例図である。
【図7】本発明の他の実施形態例の概念ブロック図である。
【図8】一般的な高利得の増幅器として用いられている演算増幅器OPの概念図である。
【図9】図8の周波数特性例図である。
【符号の説明】
10 第1のアンプ
20 第2のアンプ
30,50 位相補正回路
40 第3のアンプ
Claims (7)
- 利得0[dB]以上の特性領域において、「進み(ゼロ)」と「遅れ(ポール)」の位相補正を交互にかける位相補正手段を設けたことを特徴とする増幅器。
- 前記位相補正手段は、増幅器自身がもつポールから開ループ利得が0[dB]より小さくなるまでの間、「進み(ゼロ)」と「遅れ(ポール)」の補正箇所を対数周波数軸上で等間隔に交互配置することを特徴とする請求項1記載の増幅器。
- 前記位相補正手段として、増幅器の電圧増幅部前後に位相補正回路を設けたことを特徴とする請求項1または請求項2記載の増幅器。
- 前記位相補正手段として、増幅器の電圧増幅部に位相補正回路を設けたことを特徴とする請求項1または請求項2記載の増幅器。
- 請求項1から請求項4のいずれかに記載の増幅器を出力段に用いたことを特徴とする信号発生器。
- 出力信号が電圧であることを特徴とする請求項5に記載の信号発生器。
- 出力信号が電流であることを特徴とする請求項5に記載の信号発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176350A JP4123512B2 (ja) | 2003-06-20 | 2003-06-20 | 増幅器とそれを用いた信号発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176350A JP4123512B2 (ja) | 2003-06-20 | 2003-06-20 | 増幅器とそれを用いた信号発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005012629A true JP2005012629A (ja) | 2005-01-13 |
JP4123512B2 JP4123512B2 (ja) | 2008-07-23 |
Family
ID=34099252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003176350A Expired - Fee Related JP4123512B2 (ja) | 2003-06-20 | 2003-06-20 | 増幅器とそれを用いた信号発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4123512B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270419A (ja) * | 2005-03-23 | 2006-10-05 | Sony Corp | 単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 |
JP2006350754A (ja) * | 2005-06-17 | 2006-12-28 | Sony Corp | 基準電圧供給回路および電子機器 |
-
2003
- 2003-06-20 JP JP2003176350A patent/JP4123512B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270419A (ja) * | 2005-03-23 | 2006-10-05 | Sony Corp | 単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 |
JP2006350754A (ja) * | 2005-06-17 | 2006-12-28 | Sony Corp | 基準電圧供給回路および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4123512B2 (ja) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4738090B2 (ja) | Btl方式の増幅回路 | |
JP4671305B2 (ja) | 物理量センサ | |
US9711706B2 (en) | Piezoelectric element drive circuit | |
JP5390932B2 (ja) | 電源回路 | |
JP5774016B2 (ja) | 物理量センサ | |
JP2011091572A (ja) | 可変利得増幅回路 | |
JP4123512B2 (ja) | 増幅器とそれを用いた信号発生器 | |
JP2006319388A (ja) | 自動利得制御回路及びそれを用いた正弦波発振回路 | |
JP2002543435A (ja) | 補償原理に従って動作する電流センサ | |
JP5480101B2 (ja) | 誤差増幅器 | |
KR100416168B1 (ko) | 전력 증폭기 | |
JP6159472B2 (ja) | 圧電トランスを制御する回路装置および方法 | |
JP2007189600A (ja) | のこぎり波発生回路 | |
JP3972601B2 (ja) | レベルシフト回路 | |
JP2006020177A (ja) | 三角波生成回路 | |
JPH088651A (ja) | 電圧制御発振器 | |
JPS62290204A (ja) | カスケ−ド回路を含む電子回路 | |
JPH11346125A (ja) | Srpp回路 | |
JP2006033092A (ja) | 圧電発振器 | |
JP2013090188A (ja) | 水晶発振回路 | |
JP2001060828A (ja) | 温度補償発振器 | |
JP3855844B2 (ja) | レギュレータ回路 | |
JP6952644B2 (ja) | 半導体集積回路 | |
JP2010231498A (ja) | 定電圧電源 | |
WO2020067341A1 (ja) | 温度補償回路及び温度補償水晶発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4123512 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |