JP3831940B2 - 固体撮像装置およびそのクランプ制御方法 - Google Patents
固体撮像装置およびそのクランプ制御方法 Download PDFInfo
- Publication number
- JP3831940B2 JP3831940B2 JP2001358892A JP2001358892A JP3831940B2 JP 3831940 B2 JP3831940 B2 JP 3831940B2 JP 2001358892 A JP2001358892 A JP 2001358892A JP 2001358892 A JP2001358892 A JP 2001358892A JP 3831940 B2 JP3831940 B2 JP 3831940B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- gain control
- signal
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 60
- 238000000034 method Methods 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 230000002596 correlated effect Effects 0.000 claims description 15
- 238000005070 sampling Methods 0.000 claims description 15
- 230000000875 corresponding effect Effects 0.000 claims description 14
- 230000001276 controlling effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 45
- 238000010586 diagram Methods 0.000 description 32
- 230000000694 effects Effects 0.000 description 8
- 238000001444 catalytic combustion detection Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、イメージセンサで撮像した画像信号をフィードバックして制御信号に用いる固体撮像装置およびそのクランプ制御方法に関する。
【０００２】
【従来の技術】
図１５は、従来の固体撮像装置に設けられるアナログフロントエンドプロセッサ（以下、アナログＦＥという）の一例を示すブロック図である。
このアナログＦＥ１は、入力端子２から入力される入力信号Ｖｉｎに対する相関二重サンプリング処理を複数のサンプルホールド（ＳＨ）回路によって実行するＣＤＳ（相関二重サンプリング）回路３と、そのゲインを制御するオートゲインコントロール（ＡＧＣ）回路４と、このＡＧＣ回路４の出力をローパスするローパスフィルタ（ＬＰＦ）回路５と、このＬＰＦ回路５を増幅して出力端子７より出力するドライブ（ＤＲＶ）アンプ６と、このＤＲＶアンプ６の出力信号ＤＲＶｏｕｔを所定の基準値にクランプするクランプ回路１８等を有しており、撮像素子の黒基準信号期間に出力信号ＤＲＶｏｕｔをクランプ回路１８によってクランプするものである。
【０００３】
クランプ回路１８は、ＤＲＶアンプ６の出力信号ＤＲＶｏｕｔをフィードバックするフィードバックループ１８Ａと、このフィードバックループ１８Ａを外部入力されるクランプ制御信号ＣＬＰＯＢに基づいて開閉するスイッチ１８Ｂと、出力信号ＤＲＶｏｕｔの電圧値と所定の基準電圧源１１による基準電圧値Ｖｒｅｆとを比較し、その差分信号を出力するＯＰアンプ１２とを有し、ＯＰアンプ１２からの差分信号△ＶｏｕｔによってＡＧＣ回路４を制御することにより、出力信号ＤＲＶｏｕｔの電圧値と基準電圧値Ｖｒｅｆが同一の電圧になるようにして出力信号のクランプを行う。
なお、フィードバックループ１８Ａのスイッチ１８ＢとＡＧＣ回路４との間には、アナログＦＥ１の外部接続端子１４を通して外部のフィードバックループ用コンデンサ１５に接続されるノード１８Ｃが設けられている。
また、ＯＰアンプ１２および基準電圧源１１は、アナログＦＥ１の外部接続端子８を通して基準電源用コンデンサ９に接続されている。
また、クランプ制御信号ＣＬＰＯＢは外部接続端子１９より入力される。
【０００４】
このようなアナログＦＥ１を構成するＩＣは、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの固体撮像装置の出力信号の信号処理ＩＣとしてよく使用される。
そして、従来のＣＣＤイメージセンサやＣＭＯＳイメージセンサでは、一般に垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持っており、フレーム周期あるいは１水平周期の黒基準信号出力期間の間に、外部入力によるクランプ制御信号ＣＬＰＯＢを“ＯＮ”し、フィードバックループ１８Ａのスイッチ１８Ｂを動作させ、出力信号ＤＲＶｏｕｔの電圧値と基準電圧値Ｖｒｅｆが同一の電圧になるように制御する。
これにより、入力信号の黒基準信号電圧の変動があっても、常に一定の基準電圧値Ｖｒｅｆを基準にして出力信号ＤＲＶｏｕｔを出力することができる。
【０００５】
図１６は、他の従来例による固体撮像装置に設けられるアナログＦＥ２を示すブロック図である。なお、この図１６において図１５と共通の要素については同一符号を付している。
この図１６に示すアナログＦＥ２は、上述した図１５に示すクランプ回路１８のうち基準電圧源１１をＩＣの外部（図示せず）に設けたものであり、基準電圧値Ｖｒｅｆは外部接続端子１７から入力される。
また、クランプ回路１８のフィードバックループ１８Ａ、スイッチ１８Ｂ、およびＯＰアンプ１２等はＩＣの内部に設けられている。ただし、図示のように、フィードバックする信号としてＤＲＶアンプ６の出力でなく、ＬＰＦ回路５の出力を用いる。
なお、この種のアナログＦＥとしては、ＣＤＳ機能およびＡＧＣ機能だけでなく、ＡＤ機能やイメージセンサを駆動するＴＧ機能を含んだ１チップ回路などに使用される。さらにこれらの機能チップ内部に取り込んだＣＣＤやＣＭＯＳイメージセンサなどの固体撮像素子にも広く使用される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の回路構成では、電源電圧やＧＮＤから混入する雑音の影響を防ぐことが困難であった。
図１７は、上述のように電源に混入する雑音電圧の具体例を示す説明図であり、縦軸は雑音電圧、横軸は周波数を示している。
上述したＩＣチップからの出力信号ＤＲＶｏｕｔは、次段の信号処理ボード（あるいは信号処理ＩＣ）に引き渡されるが、この信号処理ボード（あるいは信号処理ＩＣ）からの雑音混入の問題が存在する。
図示のように、画像に混入する雑音としては、次段の信号処理ボード（あるいは信号処理ＩＣ）から混入するフレーム周波数に相当する３０Ｈｚの雑音と、その高調波周波数雑音、ならびに電源から混入する５０Ｈｚの雑音と、その高調波周波数の雑音が存在する。
したがって、このような電源から混入する雑音と、次段の信号処理ボード（あるいは信号処理ＩＣ）から混入する雑音を抑圧することが必要である。
【０００７】
さらに、フィードバック期間以外の外部端子電圧のゆれを防ぐために、フィードバックループ１８Ａの少なくとも１つのノード１８Ｃを外部端子接続用１４として引き出し、上述したコンデンサ１５に大きな容量値の素子を接続しておく必要があった（図１５参照）。
この容量値は、０．１μＦ〜１０μＦ程度と大きく、大きな部品体積が必要であり、上述のようなＩＣチップを用いたカメラシステムを小型化することが困難であった。
【０００８】
本発明は、このような実状に鑑みてなされたものであり、その目的とするところは、ＣＤＳ機能やＡＧＣ機能等を設けたアナログフロントエンドＩＣチップにおいて、黒基準信号期間に出力信号をクランプするためのクランプ回路に電源や外部回路等から混入する雑音の影響を抑制することができ、また、ＩＣチップの簡素化を図ることが可能な固体撮像装置およびそのクランプ制御方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持ったイメージセンサと、前記イメージセンサからの出力信号に対するノイズ除去を行う相関二重サンプリング回路と、前記相関二重サンプリング回路の出力信号を増幅するゲインコントロールアンプと、前記黒基準信号の期間に対応する前記ゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路とを具備した固体撮像装置において、前記クランプ回路は、ゲインコントロールアンプを出力信号に基づいてフィードバック制御するためのフィードバックループと、前記フィードバックループによってフィードバックされた出力信号を前記基準値と比較してクランプ信号を出力する演算手段と、前記黒基準信号の期間に対応して前記フィードバックループを開閉するスイッチとを有し、さらに、前記ゲインコントロールアンプに供給されるクランプ信号のゲインを小さくするように制御するゲイン制御手段を有することを特徴とする。
【００１０】
また本発明は、垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持ったイメージセンサと、前記イメージセンサからの出力信号に対するノイズ除去を行う相関二重サンプリング回路と、前記相関二重サンプリング回路の出力信号を増幅するゲインコントロールアンプと、前記黒基準信号の期間に対応する前記ゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路とを具備した固体撮像装置において、前記クランプ回路は、ゲインコントロールアンプを出力信号に基づいてフィードバック制御するためのフィードバックループと、前記フィードバックループによってフィードバックされた出力信号を前記基準値と比較してクランプ信号を出力する演算手段と、前記黒基準信号の期間に対応して前記フィードバックループを開閉するスイッチとを有し、さらに、フィールドバッククランプ期間以外で前記ゲインコントロールアンプに供給されるクランプ信号の電圧変動を抑制するための第１の容量素子を接続する少なくとも１つのノードを前記演算手段の出力側に設け、かつ、前記スイッチを前記演算手段のフィードバック入力側に設け、前記ノードがクランプ期間以外でフローティング状態にならないようにしたことを特徴とする。
【００１１】
また本発明は、垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持ったイメージセンサと、前記イメージセンサからの出力信号に対するノイズ除去を行う相関二重サンプリング回路と、前記相関二重サンプリング回路の出力信号を増幅するゲインコントロールアンプと、前記黒基準信号の期間に対応する前記ゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路とを具備し、前記クランプ回路は、ゲインコントロールアンプを出力信号に基づいてフィードバック制御するためのフィードバックループと、前記フィードバックループによってフィードバックされた出力信号を前記基準値と比較してクランプ信号を出力する演算手段と、前記黒基準信号の期間に対応して前記フィードバックループを開閉するスイッチとを有する固体撮像装置のクランプ制御方法であって、前記ゲインコントロールアンプに供給されるクランプ信号のゲインを前記演算手段とは別のゲイン制御手段によって小さくするように制御するようにしたことを特徴とする。
【００１２】
本発明の固体撮像装置およびクランプ制御方法によれば、黒基準信号の期間に対応するゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路に、ゲインコントロールアンプに供給されるクランプ信号のゲインを制御するゲイン制御手段を設けたことから、このクランプ回路に電源や外部回路等から各種の雑音が混入した場合にも、これをゲイン制御手段によって抑制し、ゲインコントロールアンプに対する影響を小さくすることが可能となり、撮像信号への雑音の影響を抑制することができる。
また、本発明の固体撮像装置によれば、フィードバッククランプ期間以外の電圧変動を抑制するための第１の容量素子を接続するノードをクランプ期間以外でフローティング状態にならないようにしたことにより、クランプ期間以外の期間でクランプ回路の状態を安定化でき、ハム雑音等の影響を抑制することができる。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態例について図面を参照して説明する。
図１は、本発明の実施の形態で用いる動作原理を説明するための各信号の状態を示すタイミングチャートである。
このタイミングチャートは、本実施の形態による固体撮像装置における水平タイミング期間（Ｈタイミング）３０と、アナログＦＥの出力信号（ＤＲＶｏｕｔ）３１と、アナログＦＥにクランプ動作を実行させるためのクランプ制御信号（ＣＬＰＯＢ）３２と、アナログＦＥのＡＧＣ回路のクランプ時の電圧状態であるＡＧＣＣＬＰ信号３３と、２つの雑音対策Ａ、Ｂのタイミング３４−１、３４−２とを示している。
【００１４】
ここで、ＤＲＶｏｕｔ信号３１は、１Ｈ期間の前にある黒基準期間（前ＯＰＢ部）３１−１と、１Ｈ期間の後ろにある黒基準期間（後ろＯＰＢ部）３１−２と、その間の有効期間３１−３に出力される信号である。
そして、この例では、前にある黒基準期間の信号３１−１の領域の一部について、第１のＣＬＰＯＢ信号３２−１によってクランプ動作を行う。
つまり、このＣＬＰＯＢ期間３２−１にのみアナログＦＥのフィードバックループ回路を動作させ、ＤＲＶｏｕｔ３１の出力を前ＯＰＢ部３１−１の一部の期間による黒基準期間の電圧を後述の基準信号電圧Ｖｒｅｆと一致させている。
このようなフィードバック動作により、同一ＩＣにおいて温度変動によりＤＲＶｏｕｔ電圧３１の前ＯＰＢ期間３１−１の電圧レベルが変動しても、一定のＶｒｅｆ電圧に強制的に設定することが可能である。
つまり、温度変動によらず、出力電圧ＤＲＶｏｕｔの基準信号電圧３１−１を常に一定値の電圧出力値Ｖｒｅｆに設定している。
このように、第１のＣＬＰＯＢ期間３２−１に出力電圧ＤＲＶｏｕｔ３１−１をフィードバック動作をさせることにより、温度変化の影響をなくすことができる。
【００１５】
そして、本例では、雑音対策として、上述のようなフィードバッククランプ期間中３３−１のフィードバックループのゲインを所定の大きさに調整するための電流電圧変換回路を設けることにより、フィードバック時に電源やＧＮＤで発生する雑音を抑圧するものである（雑音対策３４−１Ａ）。
また、フィードバッククランプ期間以外の期間３３−２で、ＩＣ外に大容量の外部コンデンサ（第１の容量素子）を接続した構成において、この外部コンデンサを接続する外部接続端子から外部雑音が混入しない経路を提供するものである（雑音対策３４−１Ｂ）。
【００１６】
以下、上述のような本実施の形態による特徴を実現するための具体的実施例について順次発明する。なお、以下の各実施例において、上述した従来例と共通の構成については同一符号を用いて説明する。
図２は、本発明の第１実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
このアナログＦＥ１は、上述した図１５の従来例に電圧電流変換回路（減衰アンプ）３６を追加したものであり、ＣＤＳ回路３、ＡＧＣ回路４、ＬＰＦ回路５、ＤＲＶアンプ６等は図１５に示す例と同様である。また、アナログＦＥ１に外部接続されたコンデンサ９、１５等も同様である。なお、この場合、外部コンデンサ９が上述した第１の容量素子に相当する。
【００１７】
また、クランプ回路１８は、図１５に示す例と同様に、フィードバックループ１８Ａ、スイッチ１８Ｂ、基準電圧源１１、およびＯＰアンプ（演算手段）１２を有しており、フィードバックループ１８Ａのスイッチ１８ＢとＡＧＣ回路４との間にゲイン制御手段としての電圧電流変換回路３６が設けられている。
このクランプ回路１８では、ＯＰアンプ１２によって出力された差分信号の電圧変動値△Ｖｏｕｔを電圧電流変換することにより、この電圧変動値△Ｖｏｕｔよりも小さい電圧値△Ｖｆｂ（△Ｖｆｂ＜△Ｖｏｕｔ）をＡＧＣ回路４にゲイン制御信号として出力するものである。
【００１８】
ここで、ＯＰアンプ１２は入力信号差（ＤＲＶｏｕｔ−Ｖｒｅｆ）を大きな電圧出力△ＶｏｕｔとしてＡＧＣ回路４に供給するので、アナログＦＥ１の出力電圧ＤＲＶｏｕｔを基準電圧Ｖｒｅｆに一致させるには効果がある。
しかし、例えばＯＰアンプ１２の電源やＧＮＤから混入する雑音も、ＯＰアンプ１２の大きな増幅率により増幅されるため、雑音も増幅されてしまう。
そのため、この雑音の影響を抑圧するために、フィードバックループ１８Ａの内部にフィードバックループゲインを制御する回路が不可欠になる。
そのため本例では、電圧を電流に変換する電圧電流変換回路３６を挿入し、この回路によってフィードバックループゲインをコントロールするようにした。
ここで電圧電流変換回路３６の出力は電流変動量△ｉｆｂとして得られるが、図２には、この電流変動量に相当する電圧変動量△Ｖｆｂとして示している。
【００１９】
なお、本例では、フィードバックループゲインのゲイン制御手段に電圧電流変換回路３６を用いたが、同様に電流電圧変換回路、電流電流変換回路、または電圧電圧変換回路を用いることも可能であり、フィードバックループゲインを抑制し得る手段であればよい。
要は、出力信号を基準信号と比較するＯＰアンプ１２以外に、フィードバックループゲインを制御できる手段がフィードバックループ内に挿入されていることが本例の特徴点である。
【００２０】
図３は、上述した図２に示す第１実施例の構成におけるゲイン制御手段の制御動作の具体例を示す説明図であり、ＯＰアンプ１２の入力である出力信号ＤＲＶｏｕｔの変化（横軸）に対する電圧電流変換回路３６の制御電圧△Ｖｆｂの変化（縦軸）を示している。
図中の実線Ｃで示すように、フィードバックループのゲインが大きい場合には、出力電圧ＤＲＶｏｕｔの小さな変動に対してフィードバックされる電圧変動△Ｖｏｕｔも大きくなり、ＯＰアンプ１２などの電源やＧＮＤの雑音変動に対して弱いものとなる。
そこで、図中の破線Ｄで示すように、電圧電流変換回路３６の挿入により、フィードバックループゲインを所定の大きさ以下にすることで、雑音変動に対する特性を改善することが可能である。
すなわち、△Ｖｆｂ＜△Ｖｏｕｔとすることにより、ＯＰアンプ１２や電圧電流変換回路３６の電源やＧＮＤから混入する雑音の影響を抑圧することが可能となる。これは、フィードバックループが動作している期間（図１のＣＬＰＯＢ期間３２−１）の雑音対策Ａに相当する。
【００２１】
図４は、本発明の第２実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
基本的には、図２に示す構成と同様であるが、本例は、フィードバックループ１８Ａの電圧を保持するためのコンデンサ（第２の容量素子）４１をＯＰアンプ１２に入力されるフィードバックループ１８Ａ上に設け、その上流側（出力端子７側）にスイッチ１８Ｂを設けたものである。
すなわち、本例では、スイッチ１８Ｂが“ＯＦＦ”状態となっても、外部接続端子１４に接続しているコンデンサ１５がフローティング状態になることがないので、外部接続端子１４に接続されているコンデンサ１５から混入する各種雑音（ハム雑音、外部の飛び込み雑音、電源・ＧＮＤ雑音）の影響を抑えることができる。これは、図１の雑音対策Ｂ（３４−２）の対策に相当する。
なお、その他は図２に示す例と同様であるので説明は省略する。
【００２２】
図５は、本発明の第３実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例は、図２において外部接続端子１４に接続されるコンデンサ１５の代わりにアナログＦＥ１の内部にコンデンサ４２を設けたものである。
このような回路構成とすることにより、外部接続端子を設けることが不要となり、以下のような効果を得ることができる。
第１は、外部接続端子を引き出してしまうと、どうしてもその外部端子から雑音の混入が避けられないため、このような雑音の混入を防止できる。
第２は、外部端子に０．１μＦ〜１０μＦ程度の大きな容量値の容量素子を取り付けると、容量素子の体積が大きくなり、システム全体の小型化が困難になるが、これをＩＣ内に設けることで、小型化を図ることが可能となる。
なお、その他は図２に示す例と同様であるので説明は省略する。
【００２３】
図６は、本発明の第４実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例は、アナログＦＥ１の内部に、新たにＯＰアンプ１２の入力を切り換えるスイッチ４４、４５と、内部コンデンサ４６と、その接続を切り換えるスイッチ４７を設けたものである。
すなわち、本例において、フィードバックループ１８Ａには、ＯＰアンプ１２の両方の入力端側から出力端側に直接接続される２つのパス１８Ｄ、１８Ｅが設けられている。そして、非反転入力端子（基準電圧源１１）側のパス１８Ｅに内部コンデンサ４６とスイッチ４７が設けられている。
【００２４】
そして、ＯＰアンプ１２の反転入力端子に設けられたスイッチ４４をクランプ制御信号ＣＬＰＯＢ２によって切り換えることにより、ＯＰアンプ１２の反転入力端子をパス１８Ｄを通して電圧電流変換回路３６側に接続するか、出力信号ＤＲＶｏｕｔ側に接続するかを選択する。
また、ＯＰアンプ１２の非反転入力端子に設けられたスイッチ４５をクランプ制御信号ＣＬＰＯＢ２によって切り換えることにより、ＯＰアンプ１２の非反転入力端子をパス１８Ｅを通して内部コンデンサ４６及びスイッチ４７側に接続するか、基準電圧源１１側に接続するかを選択する。
また、スイッチ４７をクランプ制御信号ＣＬＰＯＢ３によって切り換えることにより、内部コンデンサ４６を電圧電流変換回路３６側に接続するか否かを選択する。
【００２５】
本例の構成は、図１の雑音対策３４−２Ｂを目的とするものである。つまり、従来は外部コンデンサ１５がフローティング状態になり雑音の混入が不可避だったが、本例では、外部コンデンサ１５がフローティング状態にならないようにして雑音対策をとったことである。
すなわち、図６の構成において、フィードバック動作が“ＯＮ”している期間は、スイッチ４４、４５、４７は“実線”で示すような状態となっている。つまり、ＯＰアンプ１２が動作し、ＯＰアンプ１２からの差動出力電圧は内部コンデンサ４６に書き込まれる。
また、クランプ期間が終了すると、スイッチ４４、４５、４７は“破線”で示すような状態に切り換わる。
これにより、内部コンデンサ４６に書き込まれた電圧は、外部接続端子１４側にも出力されるので、外部コンデンサ１５がフローティング状態にならず、外部雑音の影響をなくすことができる。
このようにして、クランプ用のスイッチ４４が“ＯＦＦ”となっても外部コンデンサ１５がフローティング状態にならない構成を得ることが可能となる。
なお、図６の例では、外部コンデンサ１５が記載されているが、内部コンデンサ４６とマージ可能である。
つまり削減することができる。同様に外部コンデンサ９もチップ内部に形成し削減できる。
【００２６】
図７は、本発明の第５実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例のアナログＦＥ１は、基準電圧Ｖｒｅｆ１１の電圧を変更できるように、微少電圧可変回路５２を取り付けたものである。この微少電圧可変回路５２は外部からのオフセット信号ＯＦＦＳＥＴによって所望の値に可変制御されるものである。
この微少電圧可変回路５２によって微少電圧△Ｖｒｅｆを発生させることにより、フィードバッククランプ期間中の出力信号ＤＲＶｏｕｔを、Ｖｒｅｆ＋△Ｖｒｅｆ電圧に一致させることが可能となる。
【００２７】
図８は、本発明の第６実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本実施例は、図４に示す第２実施例の変形例であり、図４の構成で外部接続端子１４に接続されていた外部コンデンサ１５の代わりに、図５の第３実施例と同様の内部コンデンサ４２を設けたものである。
なお、内部コンデンサ４２は、半導体基板内部に形成されているものとする。このような回路構成により、外部接続端子から混入する雑音の影響を抑圧することが可能となる。
【００２８】
図９は、本発明の第７実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例は、外部接続端子１４に接続するコンデンサ１５の他方の電極とＯＰアンプ１２の基準電圧Ｖｒｅｆを保持するためのコンデンサ９の他方の電極とをショートさせ、共通ＧＮＤ（あるいは共通ＶＤＤ）５３に接続したものである。
これは、外部基板上で共通ＧＮＤ化（あるいは共通ＶＤＤ化）させることで、外部端子から混入する雑音の影響を２つのコンデンサに同時に発生させ、同相入力雑音除去比を高め、雑音の影響を抑圧するものである。
【００２９】
図１０は、本発明の第８実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例では、図１６に示した構成のアナログＦＥ２に本発明を適用したものであり、図１６に示す構成における外部コンデンサの代わりに、内部コンデンサ５４をＩＣチップ内に設けたものである。これにより、外部接続端子１４をなくし、外部接続端子から混入する雑音の影響を抑圧することが可能となる。
【００３０】
図１１は、本発明の第９実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例では、図１０に示す構成において、さらにフィードバックループ１８ＡのＯＰアンプ１２とスイッチ１８Ｂの後に、ゲイン制御手段としてのゲイン変換回路５７を設けたものである。
このような回路構成にすることによって、ＯＰアンプ１２の大きなゲインをコントロールすることが可能となり、フィードバックループゲインを所定の大きさ以下にすることにより、ＯＰアンプ１２の電源やＧＮＤから混入する雑音の影響を抑圧することが可能となる。
【００３１】
図１２は、本発明の第１０実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例では、図１６に示した構成のアナログＦＥ２において、外部コンデンサ１５をフローティング状態にしないように、クランプ用のスイッチ５９とコンデンサ６０をＯＰアンプ１２のフィードバックループ側の入力端子（反転入力端子）に設けたものである。
すなわち、図１２において、スイッチ５９は、クランプ制御信号ＣＬＰＯＢに基づいて開閉動作し、ＯＰアンプ１２の反転入力端子とフィードバックループとの接続、遮断を切り換えるものである。
このような構成において、フィードバッククランプ動作時は、ローパスフィルタ５の出力信号を内部コンデンサ６０に書き込む。
したがって、スイッチ５９を“ＯＦＦ”しても、内部コンデンサ６０には以前の信号が書き込まれているので、外部コンデンサ１５はフローティング状態にはならない。このため、外部端子から混入する雑音の影響を抑圧することが可能となる。
【００３２】
図１３は、本発明の第１１実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例は、図６に示した原理を図１０に示す構成のアナログＦＥ２に適用したもので、フィードバッククランプ動作時のＯＰアンプ１２の出力電圧を書き込む内部コンデンサ６２を設け、この書き込み動作を実行するためのスイッチ６３、６４、６５を設けたものである。
スイッチ６３は、クランプ制御信号ＣＬＰＯＢ２に基づいて、ＯＰアンプ１２の非反転入力端子を内部コンデンサ６２または基準電圧Ｖｒｅｆに接続する。また、スイッチ６４は、クランプ制御信号ＣＬＰＯＢ２に基づいて、ＯＰアンプ１２の反転入力端子をＯＰアンプ１２の出力端子またはＬＦＰ回路５の出力端子に接続する。
また、スイッチ６５は、クランプ制御信号ＣＬＰＯＢ３に基づいて、内部コンデンサ６２とＯＰアンプ１２の出力端子との間を接続、遮断するものである。
このような構成において、図１のＣＬＰＯＢ期間以外３２−２の間に、スイッチ６３、６４、６５を“実線”の状態から“点線”の状態に切り換える。
これにより、内部コンデンサ６２に書きこまれた電圧を常に出力するようにできる。
【００３３】
図１４は、上述のような本発明の各実施例によるアナログＦＥ（ＡＦＥ１、ＡＦＥ２）が搭載された固体撮像装置（ＣＭＯＳ型イメージセンサ）の全体構成例を示すブロック図である。
図中のアナログＦＥ７４が、上述したアナログＦＥ１またはアナログＦＥ２のいずれかによって構成されるブロックである。
この固体撮像装置は、半導体基板６８上に、イメージセンサ領域６９、垂直レジスタ７０、水平レジスタ７１、出力アンプ７３、タイミングジェネレータＴＧ７２、アナログＦＥ７４の各ブロックを搭載したものであり、アナログＦＥ７４がイメージセンサと同一チップ上に形成された例である。
【００３４】
このような固体撮像装置では、垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持っているが、実際の使用条件下においては、デバイス温度が時々刻々変動するため、上述したフィードバックループクランプ回路による黒基準電圧のクランプ動作により、イメージセンサ６９の出力信号ＤＲＶｏｕｔの基準電圧を一定に維持することが可能となる。
したがって、本発明の固体撮像装置は、図示のようなＣＭＯＳ型イメージセンサ用途に広く採用することができる。
また、ＣＣＤイメージセンサなどでは、上述した各実施例のアナログＦＥを別チップ構成で設けることができる。
すなわち、本発明は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサに広く採用できるものである。
【００３５】
以上のような本発明の各実施例による固体撮像装置およびクランプ制御方法では、以下のような効果を得ることが可能である。
１．フィードバックループのゲインを減少させたため、チップ内部、およびチップ外部から混入する雑音の影響を抑圧することができる。
２．各種雑音が混入しやすい外部端子のフローティング状態がなくなるため、ハム雑音などの影響を削減できる。
３．外部容量素子をチップ内部に作成することが可能となるため、このＩＣを使用したシステムの小型化が可能である。
【００３６】
【発明の効果】
以上説明したように本発明の固体撮像装置およびクランプ制御方法によれば、黒基準信号の期間に対応するゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路に、ゲインコントロールアンプに供給されるクランプ信号のゲインを制御するゲイン制御手段を設けたことから、このクランプ回路に電源や外部回路等から各種の雑音が混入した場合にも、これをゲイン制御手段によって抑制し、ゲインコントロールアンプに対する影響を小さくすることが可能となり、撮像信号への雑音の影響を抑制することができる効果がある。
また、本発明の固体撮像装置によれば、フィールドバッククランプ期間以外の電圧変動を抑制するための第１の容量素子を接続するノードをクランプ期間以外でフローティング状態にならないようにしたことにより、クランプ期間以外の期間でクランプ回路の状態を安定化でき、ハム雑音等の影響を抑制することができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態で用いる動作原理を説明するための各信号の状態を示すタイミングチャートである。
【図２】本発明の第１実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図３】図２に示す第１実施例の構成におけるゲイン制御手段の制御動作の具体例を示す説明図である。
【図４】本発明の第２実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図５】本発明の第３実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図６】本発明の第４実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図７】本発明の第５実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図８】本発明の第６実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図９】本発明の第７実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図１０】本発明の第８実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図１１】本発明の第９実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図１２】本発明の第１０実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図１３】本発明の第１１実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図１４】本発明の各実施例によるアナログＦＥが搭載された固体撮像装置（ＣＭＯＳ型イメージセンサ）の全体構成例を示すブロック図である。
【図１５】従来の固体撮像装置に設けられるアナログＦＥの第１の構成例を示すブロック図である。
【図１６】従来の固体撮像装置に設けられるアナログＦＥの第２の構成例を示すブロック図である。
【図１７】従来の固体撮像装置において電源に混入する雑音電圧の具体例を示す説明図である。
【符号の説明】
１、２……アナログＦＥ、３……ＣＤＳ回路、４……ＡＧＣ回路、５……ＬＰＦ回路、６……ＤＲＶアンプ、９、１５……コンデンサ、１１……基準電圧源、１２……ＯＰアンプ、１８……クランプ回路、１８Ａ……フィードバックループ、１８Ｂ……スイッチ、３６……電圧電流変換回路。
【発明の属する技術分野】
本発明は、イメージセンサで撮像した画像信号をフィードバックして制御信号に用いる固体撮像装置およびそのクランプ制御方法に関する。
【０００２】
【従来の技術】
図１５は、従来の固体撮像装置に設けられるアナログフロントエンドプロセッサ（以下、アナログＦＥという）の一例を示すブロック図である。
このアナログＦＥ１は、入力端子２から入力される入力信号Ｖｉｎに対する相関二重サンプリング処理を複数のサンプルホールド（ＳＨ）回路によって実行するＣＤＳ（相関二重サンプリング）回路３と、そのゲインを制御するオートゲインコントロール（ＡＧＣ）回路４と、このＡＧＣ回路４の出力をローパスするローパスフィルタ（ＬＰＦ）回路５と、このＬＰＦ回路５を増幅して出力端子７より出力するドライブ（ＤＲＶ）アンプ６と、このＤＲＶアンプ６の出力信号ＤＲＶｏｕｔを所定の基準値にクランプするクランプ回路１８等を有しており、撮像素子の黒基準信号期間に出力信号ＤＲＶｏｕｔをクランプ回路１８によってクランプするものである。
【０００３】
クランプ回路１８は、ＤＲＶアンプ６の出力信号ＤＲＶｏｕｔをフィードバックするフィードバックループ１８Ａと、このフィードバックループ１８Ａを外部入力されるクランプ制御信号ＣＬＰＯＢに基づいて開閉するスイッチ１８Ｂと、出力信号ＤＲＶｏｕｔの電圧値と所定の基準電圧源１１による基準電圧値Ｖｒｅｆとを比較し、その差分信号を出力するＯＰアンプ１２とを有し、ＯＰアンプ１２からの差分信号△ＶｏｕｔによってＡＧＣ回路４を制御することにより、出力信号ＤＲＶｏｕｔの電圧値と基準電圧値Ｖｒｅｆが同一の電圧になるようにして出力信号のクランプを行う。
なお、フィードバックループ１８Ａのスイッチ１８ＢとＡＧＣ回路４との間には、アナログＦＥ１の外部接続端子１４を通して外部のフィードバックループ用コンデンサ１５に接続されるノード１８Ｃが設けられている。
また、ＯＰアンプ１２および基準電圧源１１は、アナログＦＥ１の外部接続端子８を通して基準電源用コンデンサ９に接続されている。
また、クランプ制御信号ＣＬＰＯＢは外部接続端子１９より入力される。
【０００４】
このようなアナログＦＥ１を構成するＩＣは、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの固体撮像装置の出力信号の信号処理ＩＣとしてよく使用される。
そして、従来のＣＣＤイメージセンサやＣＭＯＳイメージセンサでは、一般に垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持っており、フレーム周期あるいは１水平周期の黒基準信号出力期間の間に、外部入力によるクランプ制御信号ＣＬＰＯＢを“ＯＮ”し、フィードバックループ１８Ａのスイッチ１８Ｂを動作させ、出力信号ＤＲＶｏｕｔの電圧値と基準電圧値Ｖｒｅｆが同一の電圧になるように制御する。
これにより、入力信号の黒基準信号電圧の変動があっても、常に一定の基準電圧値Ｖｒｅｆを基準にして出力信号ＤＲＶｏｕｔを出力することができる。
【０００５】
図１６は、他の従来例による固体撮像装置に設けられるアナログＦＥ２を示すブロック図である。なお、この図１６において図１５と共通の要素については同一符号を付している。
この図１６に示すアナログＦＥ２は、上述した図１５に示すクランプ回路１８のうち基準電圧源１１をＩＣの外部（図示せず）に設けたものであり、基準電圧値Ｖｒｅｆは外部接続端子１７から入力される。
また、クランプ回路１８のフィードバックループ１８Ａ、スイッチ１８Ｂ、およびＯＰアンプ１２等はＩＣの内部に設けられている。ただし、図示のように、フィードバックする信号としてＤＲＶアンプ６の出力でなく、ＬＰＦ回路５の出力を用いる。
なお、この種のアナログＦＥとしては、ＣＤＳ機能およびＡＧＣ機能だけでなく、ＡＤ機能やイメージセンサを駆動するＴＧ機能を含んだ１チップ回路などに使用される。さらにこれらの機能チップ内部に取り込んだＣＣＤやＣＭＯＳイメージセンサなどの固体撮像素子にも広く使用される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の回路構成では、電源電圧やＧＮＤから混入する雑音の影響を防ぐことが困難であった。
図１７は、上述のように電源に混入する雑音電圧の具体例を示す説明図であり、縦軸は雑音電圧、横軸は周波数を示している。
上述したＩＣチップからの出力信号ＤＲＶｏｕｔは、次段の信号処理ボード（あるいは信号処理ＩＣ）に引き渡されるが、この信号処理ボード（あるいは信号処理ＩＣ）からの雑音混入の問題が存在する。
図示のように、画像に混入する雑音としては、次段の信号処理ボード（あるいは信号処理ＩＣ）から混入するフレーム周波数に相当する３０Ｈｚの雑音と、その高調波周波数雑音、ならびに電源から混入する５０Ｈｚの雑音と、その高調波周波数の雑音が存在する。
したがって、このような電源から混入する雑音と、次段の信号処理ボード（あるいは信号処理ＩＣ）から混入する雑音を抑圧することが必要である。
【０００７】
さらに、フィードバック期間以外の外部端子電圧のゆれを防ぐために、フィードバックループ１８Ａの少なくとも１つのノード１８Ｃを外部端子接続用１４として引き出し、上述したコンデンサ１５に大きな容量値の素子を接続しておく必要があった（図１５参照）。
この容量値は、０．１μＦ〜１０μＦ程度と大きく、大きな部品体積が必要であり、上述のようなＩＣチップを用いたカメラシステムを小型化することが困難であった。
【０００８】
本発明は、このような実状に鑑みてなされたものであり、その目的とするところは、ＣＤＳ機能やＡＧＣ機能等を設けたアナログフロントエンドＩＣチップにおいて、黒基準信号期間に出力信号をクランプするためのクランプ回路に電源や外部回路等から混入する雑音の影響を抑制することができ、また、ＩＣチップの簡素化を図ることが可能な固体撮像装置およびそのクランプ制御方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持ったイメージセンサと、前記イメージセンサからの出力信号に対するノイズ除去を行う相関二重サンプリング回路と、前記相関二重サンプリング回路の出力信号を増幅するゲインコントロールアンプと、前記黒基準信号の期間に対応する前記ゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路とを具備した固体撮像装置において、前記クランプ回路は、ゲインコントロールアンプを出力信号に基づいてフィードバック制御するためのフィードバックループと、前記フィードバックループによってフィードバックされた出力信号を前記基準値と比較してクランプ信号を出力する演算手段と、前記黒基準信号の期間に対応して前記フィードバックループを開閉するスイッチとを有し、さらに、前記ゲインコントロールアンプに供給されるクランプ信号のゲインを小さくするように制御するゲイン制御手段を有することを特徴とする。
【００１０】
また本発明は、垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持ったイメージセンサと、前記イメージセンサからの出力信号に対するノイズ除去を行う相関二重サンプリング回路と、前記相関二重サンプリング回路の出力信号を増幅するゲインコントロールアンプと、前記黒基準信号の期間に対応する前記ゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路とを具備した固体撮像装置において、前記クランプ回路は、ゲインコントロールアンプを出力信号に基づいてフィードバック制御するためのフィードバックループと、前記フィードバックループによってフィードバックされた出力信号を前記基準値と比較してクランプ信号を出力する演算手段と、前記黒基準信号の期間に対応して前記フィードバックループを開閉するスイッチとを有し、さらに、フィールドバッククランプ期間以外で前記ゲインコントロールアンプに供給されるクランプ信号の電圧変動を抑制するための第１の容量素子を接続する少なくとも１つのノードを前記演算手段の出力側に設け、かつ、前記スイッチを前記演算手段のフィードバック入力側に設け、前記ノードがクランプ期間以外でフローティング状態にならないようにしたことを特徴とする。
【００１１】
また本発明は、垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持ったイメージセンサと、前記イメージセンサからの出力信号に対するノイズ除去を行う相関二重サンプリング回路と、前記相関二重サンプリング回路の出力信号を増幅するゲインコントロールアンプと、前記黒基準信号の期間に対応する前記ゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路とを具備し、前記クランプ回路は、ゲインコントロールアンプを出力信号に基づいてフィードバック制御するためのフィードバックループと、前記フィードバックループによってフィードバックされた出力信号を前記基準値と比較してクランプ信号を出力する演算手段と、前記黒基準信号の期間に対応して前記フィードバックループを開閉するスイッチとを有する固体撮像装置のクランプ制御方法であって、前記ゲインコントロールアンプに供給されるクランプ信号のゲインを前記演算手段とは別のゲイン制御手段によって小さくするように制御するようにしたことを特徴とする。
【００１２】
本発明の固体撮像装置およびクランプ制御方法によれば、黒基準信号の期間に対応するゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路に、ゲインコントロールアンプに供給されるクランプ信号のゲインを制御するゲイン制御手段を設けたことから、このクランプ回路に電源や外部回路等から各種の雑音が混入した場合にも、これをゲイン制御手段によって抑制し、ゲインコントロールアンプに対する影響を小さくすることが可能となり、撮像信号への雑音の影響を抑制することができる。
また、本発明の固体撮像装置によれば、フィードバッククランプ期間以外の電圧変動を抑制するための第１の容量素子を接続するノードをクランプ期間以外でフローティング状態にならないようにしたことにより、クランプ期間以外の期間でクランプ回路の状態を安定化でき、ハム雑音等の影響を抑制することができる。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態例について図面を参照して説明する。
図１は、本発明の実施の形態で用いる動作原理を説明するための各信号の状態を示すタイミングチャートである。
このタイミングチャートは、本実施の形態による固体撮像装置における水平タイミング期間（Ｈタイミング）３０と、アナログＦＥの出力信号（ＤＲＶｏｕｔ）３１と、アナログＦＥにクランプ動作を実行させるためのクランプ制御信号（ＣＬＰＯＢ）３２と、アナログＦＥのＡＧＣ回路のクランプ時の電圧状態であるＡＧＣＣＬＰ信号３３と、２つの雑音対策Ａ、Ｂのタイミング３４−１、３４−２とを示している。
【００１４】
ここで、ＤＲＶｏｕｔ信号３１は、１Ｈ期間の前にある黒基準期間（前ＯＰＢ部）３１−１と、１Ｈ期間の後ろにある黒基準期間（後ろＯＰＢ部）３１−２と、その間の有効期間３１−３に出力される信号である。
そして、この例では、前にある黒基準期間の信号３１−１の領域の一部について、第１のＣＬＰＯＢ信号３２−１によってクランプ動作を行う。
つまり、このＣＬＰＯＢ期間３２−１にのみアナログＦＥのフィードバックループ回路を動作させ、ＤＲＶｏｕｔ３１の出力を前ＯＰＢ部３１−１の一部の期間による黒基準期間の電圧を後述の基準信号電圧Ｖｒｅｆと一致させている。
このようなフィードバック動作により、同一ＩＣにおいて温度変動によりＤＲＶｏｕｔ電圧３１の前ＯＰＢ期間３１−１の電圧レベルが変動しても、一定のＶｒｅｆ電圧に強制的に設定することが可能である。
つまり、温度変動によらず、出力電圧ＤＲＶｏｕｔの基準信号電圧３１−１を常に一定値の電圧出力値Ｖｒｅｆに設定している。
このように、第１のＣＬＰＯＢ期間３２−１に出力電圧ＤＲＶｏｕｔ３１−１をフィードバック動作をさせることにより、温度変化の影響をなくすことができる。
【００１５】
そして、本例では、雑音対策として、上述のようなフィードバッククランプ期間中３３−１のフィードバックループのゲインを所定の大きさに調整するための電流電圧変換回路を設けることにより、フィードバック時に電源やＧＮＤで発生する雑音を抑圧するものである（雑音対策３４−１Ａ）。
また、フィードバッククランプ期間以外の期間３３−２で、ＩＣ外に大容量の外部コンデンサ（第１の容量素子）を接続した構成において、この外部コンデンサを接続する外部接続端子から外部雑音が混入しない経路を提供するものである（雑音対策３４−１Ｂ）。
【００１６】
以下、上述のような本実施の形態による特徴を実現するための具体的実施例について順次発明する。なお、以下の各実施例において、上述した従来例と共通の構成については同一符号を用いて説明する。
図２は、本発明の第１実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
このアナログＦＥ１は、上述した図１５の従来例に電圧電流変換回路（減衰アンプ）３６を追加したものであり、ＣＤＳ回路３、ＡＧＣ回路４、ＬＰＦ回路５、ＤＲＶアンプ６等は図１５に示す例と同様である。また、アナログＦＥ１に外部接続されたコンデンサ９、１５等も同様である。なお、この場合、外部コンデンサ９が上述した第１の容量素子に相当する。
【００１７】
また、クランプ回路１８は、図１５に示す例と同様に、フィードバックループ１８Ａ、スイッチ１８Ｂ、基準電圧源１１、およびＯＰアンプ（演算手段）１２を有しており、フィードバックループ１８Ａのスイッチ１８ＢとＡＧＣ回路４との間にゲイン制御手段としての電圧電流変換回路３６が設けられている。
このクランプ回路１８では、ＯＰアンプ１２によって出力された差分信号の電圧変動値△Ｖｏｕｔを電圧電流変換することにより、この電圧変動値△Ｖｏｕｔよりも小さい電圧値△Ｖｆｂ（△Ｖｆｂ＜△Ｖｏｕｔ）をＡＧＣ回路４にゲイン制御信号として出力するものである。
【００１８】
ここで、ＯＰアンプ１２は入力信号差（ＤＲＶｏｕｔ−Ｖｒｅｆ）を大きな電圧出力△ＶｏｕｔとしてＡＧＣ回路４に供給するので、アナログＦＥ１の出力電圧ＤＲＶｏｕｔを基準電圧Ｖｒｅｆに一致させるには効果がある。
しかし、例えばＯＰアンプ１２の電源やＧＮＤから混入する雑音も、ＯＰアンプ１２の大きな増幅率により増幅されるため、雑音も増幅されてしまう。
そのため、この雑音の影響を抑圧するために、フィードバックループ１８Ａの内部にフィードバックループゲインを制御する回路が不可欠になる。
そのため本例では、電圧を電流に変換する電圧電流変換回路３６を挿入し、この回路によってフィードバックループゲインをコントロールするようにした。
ここで電圧電流変換回路３６の出力は電流変動量△ｉｆｂとして得られるが、図２には、この電流変動量に相当する電圧変動量△Ｖｆｂとして示している。
【００１９】
なお、本例では、フィードバックループゲインのゲイン制御手段に電圧電流変換回路３６を用いたが、同様に電流電圧変換回路、電流電流変換回路、または電圧電圧変換回路を用いることも可能であり、フィードバックループゲインを抑制し得る手段であればよい。
要は、出力信号を基準信号と比較するＯＰアンプ１２以外に、フィードバックループゲインを制御できる手段がフィードバックループ内に挿入されていることが本例の特徴点である。
【００２０】
図３は、上述した図２に示す第１実施例の構成におけるゲイン制御手段の制御動作の具体例を示す説明図であり、ＯＰアンプ１２の入力である出力信号ＤＲＶｏｕｔの変化（横軸）に対する電圧電流変換回路３６の制御電圧△Ｖｆｂの変化（縦軸）を示している。
図中の実線Ｃで示すように、フィードバックループのゲインが大きい場合には、出力電圧ＤＲＶｏｕｔの小さな変動に対してフィードバックされる電圧変動△Ｖｏｕｔも大きくなり、ＯＰアンプ１２などの電源やＧＮＤの雑音変動に対して弱いものとなる。
そこで、図中の破線Ｄで示すように、電圧電流変換回路３６の挿入により、フィードバックループゲインを所定の大きさ以下にすることで、雑音変動に対する特性を改善することが可能である。
すなわち、△Ｖｆｂ＜△Ｖｏｕｔとすることにより、ＯＰアンプ１２や電圧電流変換回路３６の電源やＧＮＤから混入する雑音の影響を抑圧することが可能となる。これは、フィードバックループが動作している期間（図１のＣＬＰＯＢ期間３２−１）の雑音対策Ａに相当する。
【００２１】
図４は、本発明の第２実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
基本的には、図２に示す構成と同様であるが、本例は、フィードバックループ１８Ａの電圧を保持するためのコンデンサ（第２の容量素子）４１をＯＰアンプ１２に入力されるフィードバックループ１８Ａ上に設け、その上流側（出力端子７側）にスイッチ１８Ｂを設けたものである。
すなわち、本例では、スイッチ１８Ｂが“ＯＦＦ”状態となっても、外部接続端子１４に接続しているコンデンサ１５がフローティング状態になることがないので、外部接続端子１４に接続されているコンデンサ１５から混入する各種雑音（ハム雑音、外部の飛び込み雑音、電源・ＧＮＤ雑音）の影響を抑えることができる。これは、図１の雑音対策Ｂ（３４−２）の対策に相当する。
なお、その他は図２に示す例と同様であるので説明は省略する。
【００２２】
図５は、本発明の第３実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例は、図２において外部接続端子１４に接続されるコンデンサ１５の代わりにアナログＦＥ１の内部にコンデンサ４２を設けたものである。
このような回路構成とすることにより、外部接続端子を設けることが不要となり、以下のような効果を得ることができる。
第１は、外部接続端子を引き出してしまうと、どうしてもその外部端子から雑音の混入が避けられないため、このような雑音の混入を防止できる。
第２は、外部端子に０．１μＦ〜１０μＦ程度の大きな容量値の容量素子を取り付けると、容量素子の体積が大きくなり、システム全体の小型化が困難になるが、これをＩＣ内に設けることで、小型化を図ることが可能となる。
なお、その他は図２に示す例と同様であるので説明は省略する。
【００２３】
図６は、本発明の第４実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例は、アナログＦＥ１の内部に、新たにＯＰアンプ１２の入力を切り換えるスイッチ４４、４５と、内部コンデンサ４６と、その接続を切り換えるスイッチ４７を設けたものである。
すなわち、本例において、フィードバックループ１８Ａには、ＯＰアンプ１２の両方の入力端側から出力端側に直接接続される２つのパス１８Ｄ、１８Ｅが設けられている。そして、非反転入力端子（基準電圧源１１）側のパス１８Ｅに内部コンデンサ４６とスイッチ４７が設けられている。
【００２４】
そして、ＯＰアンプ１２の反転入力端子に設けられたスイッチ４４をクランプ制御信号ＣＬＰＯＢ２によって切り換えることにより、ＯＰアンプ１２の反転入力端子をパス１８Ｄを通して電圧電流変換回路３６側に接続するか、出力信号ＤＲＶｏｕｔ側に接続するかを選択する。
また、ＯＰアンプ１２の非反転入力端子に設けられたスイッチ４５をクランプ制御信号ＣＬＰＯＢ２によって切り換えることにより、ＯＰアンプ１２の非反転入力端子をパス１８Ｅを通して内部コンデンサ４６及びスイッチ４７側に接続するか、基準電圧源１１側に接続するかを選択する。
また、スイッチ４７をクランプ制御信号ＣＬＰＯＢ３によって切り換えることにより、内部コンデンサ４６を電圧電流変換回路３６側に接続するか否かを選択する。
【００２５】
本例の構成は、図１の雑音対策３４−２Ｂを目的とするものである。つまり、従来は外部コンデンサ１５がフローティング状態になり雑音の混入が不可避だったが、本例では、外部コンデンサ１５がフローティング状態にならないようにして雑音対策をとったことである。
すなわち、図６の構成において、フィードバック動作が“ＯＮ”している期間は、スイッチ４４、４５、４７は“実線”で示すような状態となっている。つまり、ＯＰアンプ１２が動作し、ＯＰアンプ１２からの差動出力電圧は内部コンデンサ４６に書き込まれる。
また、クランプ期間が終了すると、スイッチ４４、４５、４７は“破線”で示すような状態に切り換わる。
これにより、内部コンデンサ４６に書き込まれた電圧は、外部接続端子１４側にも出力されるので、外部コンデンサ１５がフローティング状態にならず、外部雑音の影響をなくすことができる。
このようにして、クランプ用のスイッチ４４が“ＯＦＦ”となっても外部コンデンサ１５がフローティング状態にならない構成を得ることが可能となる。
なお、図６の例では、外部コンデンサ１５が記載されているが、内部コンデンサ４６とマージ可能である。
つまり削減することができる。同様に外部コンデンサ９もチップ内部に形成し削減できる。
【００２６】
図７は、本発明の第５実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例のアナログＦＥ１は、基準電圧Ｖｒｅｆ１１の電圧を変更できるように、微少電圧可変回路５２を取り付けたものである。この微少電圧可変回路５２は外部からのオフセット信号ＯＦＦＳＥＴによって所望の値に可変制御されるものである。
この微少電圧可変回路５２によって微少電圧△Ｖｒｅｆを発生させることにより、フィードバッククランプ期間中の出力信号ＤＲＶｏｕｔを、Ｖｒｅｆ＋△Ｖｒｅｆ電圧に一致させることが可能となる。
【００２７】
図８は、本発明の第６実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本実施例は、図４に示す第２実施例の変形例であり、図４の構成で外部接続端子１４に接続されていた外部コンデンサ１５の代わりに、図５の第３実施例と同様の内部コンデンサ４２を設けたものである。
なお、内部コンデンサ４２は、半導体基板内部に形成されているものとする。このような回路構成により、外部接続端子から混入する雑音の影響を抑圧することが可能となる。
【００２８】
図９は、本発明の第７実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例は、外部接続端子１４に接続するコンデンサ１５の他方の電極とＯＰアンプ１２の基準電圧Ｖｒｅｆを保持するためのコンデンサ９の他方の電極とをショートさせ、共通ＧＮＤ（あるいは共通ＶＤＤ）５３に接続したものである。
これは、外部基板上で共通ＧＮＤ化（あるいは共通ＶＤＤ化）させることで、外部端子から混入する雑音の影響を２つのコンデンサに同時に発生させ、同相入力雑音除去比を高め、雑音の影響を抑圧するものである。
【００２９】
図１０は、本発明の第８実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例では、図１６に示した構成のアナログＦＥ２に本発明を適用したものであり、図１６に示す構成における外部コンデンサの代わりに、内部コンデンサ５４をＩＣチップ内に設けたものである。これにより、外部接続端子１４をなくし、外部接続端子から混入する雑音の影響を抑圧することが可能となる。
【００３０】
図１１は、本発明の第９実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例では、図１０に示す構成において、さらにフィードバックループ１８ＡのＯＰアンプ１２とスイッチ１８Ｂの後に、ゲイン制御手段としてのゲイン変換回路５７を設けたものである。
このような回路構成にすることによって、ＯＰアンプ１２の大きなゲインをコントロールすることが可能となり、フィードバックループゲインを所定の大きさ以下にすることにより、ＯＰアンプ１２の電源やＧＮＤから混入する雑音の影響を抑圧することが可能となる。
【００３１】
図１２は、本発明の第１０実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例では、図１６に示した構成のアナログＦＥ２において、外部コンデンサ１５をフローティング状態にしないように、クランプ用のスイッチ５９とコンデンサ６０をＯＰアンプ１２のフィードバックループ側の入力端子（反転入力端子）に設けたものである。
すなわち、図１２において、スイッチ５９は、クランプ制御信号ＣＬＰＯＢに基づいて開閉動作し、ＯＰアンプ１２の反転入力端子とフィードバックループとの接続、遮断を切り換えるものである。
このような構成において、フィードバッククランプ動作時は、ローパスフィルタ５の出力信号を内部コンデンサ６０に書き込む。
したがって、スイッチ５９を“ＯＦＦ”しても、内部コンデンサ６０には以前の信号が書き込まれているので、外部コンデンサ１５はフローティング状態にはならない。このため、外部端子から混入する雑音の影響を抑圧することが可能となる。
【００３２】
図１３は、本発明の第１１実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
本例は、図６に示した原理を図１０に示す構成のアナログＦＥ２に適用したもので、フィードバッククランプ動作時のＯＰアンプ１２の出力電圧を書き込む内部コンデンサ６２を設け、この書き込み動作を実行するためのスイッチ６３、６４、６５を設けたものである。
スイッチ６３は、クランプ制御信号ＣＬＰＯＢ２に基づいて、ＯＰアンプ１２の非反転入力端子を内部コンデンサ６２または基準電圧Ｖｒｅｆに接続する。また、スイッチ６４は、クランプ制御信号ＣＬＰＯＢ２に基づいて、ＯＰアンプ１２の反転入力端子をＯＰアンプ１２の出力端子またはＬＦＰ回路５の出力端子に接続する。
また、スイッチ６５は、クランプ制御信号ＣＬＰＯＢ３に基づいて、内部コンデンサ６２とＯＰアンプ１２の出力端子との間を接続、遮断するものである。
このような構成において、図１のＣＬＰＯＢ期間以外３２−２の間に、スイッチ６３、６４、６５を“実線”の状態から“点線”の状態に切り換える。
これにより、内部コンデンサ６２に書きこまれた電圧を常に出力するようにできる。
【００３３】
図１４は、上述のような本発明の各実施例によるアナログＦＥ（ＡＦＥ１、ＡＦＥ２）が搭載された固体撮像装置（ＣＭＯＳ型イメージセンサ）の全体構成例を示すブロック図である。
図中のアナログＦＥ７４が、上述したアナログＦＥ１またはアナログＦＥ２のいずれかによって構成されるブロックである。
この固体撮像装置は、半導体基板６８上に、イメージセンサ領域６９、垂直レジスタ７０、水平レジスタ７１、出力アンプ７３、タイミングジェネレータＴＧ７２、アナログＦＥ７４の各ブロックを搭載したものであり、アナログＦＥ７４がイメージセンサと同一チップ上に形成された例である。
【００３４】
このような固体撮像装置では、垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持っているが、実際の使用条件下においては、デバイス温度が時々刻々変動するため、上述したフィードバックループクランプ回路による黒基準電圧のクランプ動作により、イメージセンサ６９の出力信号ＤＲＶｏｕｔの基準電圧を一定に維持することが可能となる。
したがって、本発明の固体撮像装置は、図示のようなＣＭＯＳ型イメージセンサ用途に広く採用することができる。
また、ＣＣＤイメージセンサなどでは、上述した各実施例のアナログＦＥを別チップ構成で設けることができる。
すなわち、本発明は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサに広く採用できるものである。
【００３５】
以上のような本発明の各実施例による固体撮像装置およびクランプ制御方法では、以下のような効果を得ることが可能である。
１．フィードバックループのゲインを減少させたため、チップ内部、およびチップ外部から混入する雑音の影響を抑圧することができる。
２．各種雑音が混入しやすい外部端子のフローティング状態がなくなるため、ハム雑音などの影響を削減できる。
３．外部容量素子をチップ内部に作成することが可能となるため、このＩＣを使用したシステムの小型化が可能である。
【００３６】
【発明の効果】
以上説明したように本発明の固体撮像装置およびクランプ制御方法によれば、黒基準信号の期間に対応するゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路に、ゲインコントロールアンプに供給されるクランプ信号のゲインを制御するゲイン制御手段を設けたことから、このクランプ回路に電源や外部回路等から各種の雑音が混入した場合にも、これをゲイン制御手段によって抑制し、ゲインコントロールアンプに対する影響を小さくすることが可能となり、撮像信号への雑音の影響を抑制することができる効果がある。
また、本発明の固体撮像装置によれば、フィールドバッククランプ期間以外の電圧変動を抑制するための第１の容量素子を接続するノードをクランプ期間以外でフローティング状態にならないようにしたことにより、クランプ期間以外の期間でクランプ回路の状態を安定化でき、ハム雑音等の影響を抑制することができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態で用いる動作原理を説明するための各信号の状態を示すタイミングチャートである。
【図２】本発明の第１実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図３】図２に示す第１実施例の構成におけるゲイン制御手段の制御動作の具体例を示す説明図である。
【図４】本発明の第２実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図５】本発明の第３実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図６】本発明の第４実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図７】本発明の第５実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図８】本発明の第６実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図９】本発明の第７実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図１０】本発明の第８実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図１１】本発明の第９実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図１２】本発明の第１０実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図１３】本発明の第１１実施例による固体撮像装置のアナログＦＥの構成を示すブロック図である。
【図１４】本発明の各実施例によるアナログＦＥが搭載された固体撮像装置（ＣＭＯＳ型イメージセンサ）の全体構成例を示すブロック図である。
【図１５】従来の固体撮像装置に設けられるアナログＦＥの第１の構成例を示すブロック図である。
【図１６】従来の固体撮像装置に設けられるアナログＦＥの第２の構成例を示すブロック図である。
【図１７】従来の固体撮像装置において電源に混入する雑音電圧の具体例を示す説明図である。
【符号の説明】
１、２……アナログＦＥ、３……ＣＤＳ回路、４……ＡＧＣ回路、５……ＬＰＦ回路、６……ＤＲＶアンプ、９、１５……コンデンサ、１１……基準電圧源、１２……ＯＰアンプ、１８……クランプ回路、１８Ａ……フィードバックループ、１８Ｂ……スイッチ、３６……電圧電流変換回路。
Claims (10)
- 垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持ったイメージセンサと、
前記イメージセンサからの出力信号に対するノイズ除去を行う相関二重サンプリング回路と、
前記相関二重サンプリング回路の出力信号を増幅するゲインコントロールアンプと、
前記黒基準信号の期間に対応する前記ゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路とを具備した固体撮像装置において、
前記クランプ回路は、ゲインコントロールアンプを出力信号に基づいてフィードバック制御するためのフィードバックループと、前記フィードバックループによってフィードバックされた出力信号を前記基準値と比較してクランプ信号を出力する演算手段と、前記黒基準信号の期間に対応して前記フィードバックループを開閉するスイッチとを有し、
さらに、前記ゲインコントロールアンプに供給されるクランプ信号のゲインを小さくするように制御するゲイン制御手段を有する、
ことを特徴とする固体撮像装置。 - 前記相関二重サンプリング回路と、前記ゲインコントロールアンプと、前記クランプ回路の少なくともフィードバックループ、スイッチおよびゲイン制御手段が同一ＩＣチップ内に設けられていることを特徴とする請求項１記載の固体撮像装置。
- 前記ゲイン制御手段は、電流電圧変換回路、電圧電流変換回路、電流電流変換回路、または電圧電圧変換回路であることを特徴とする請求項１記載の固体撮像装置。
- 前記ゲイン制御手段は、前記フィールドバックループによるクランプ信号の電圧変動値△Ｖｏｕｔよりも小さな電圧値△Ｖｆｂ（△Ｖｆｂ＜△Ｖｏｕｔ）を前記ゲインコントロールアンプに供給することを特徴とする請求項１記載の固体撮像装置。
- 垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持ったイメージセンサと、
前記イメージセンサからの出力信号に対するノイズ除去を行う相関二重サンプリング回路と、
前記相関二重サンプリング回路の出力信号を増幅するゲインコントロールアンプと、
前記黒基準信号の期間に対応する前記ゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路とを具備した固体撮像装置において、
前記クランプ回路は、ゲインコントロールアンプを出力信号に基づいてフィードバック制御するためのフィードバックループと、前記フィードバックループによってフィードバックされた出力信号を前記基準値と比較してクランプ信号を出力する演算手段と、前記黒基準信号の期間に対応して前記フィードバックループを開閉するスイッチとを有し、
さらに、フィールドバッククランプ期間以外で前記ゲインコントロールアンプに供給されるクランプ信号の電圧変動を抑制するための第１の容量素子を接続する少なくとも１つのノードを前記演算手段の出力側に設け、かつ、前記スイッチを前記演算手段のフィードバック入力側に設け、前記ノードがクランプ期間以外でフローティング状態にならないようにした、
ことを特徴とする固体撮像装置。 - 前記第１の容量素子を前記クランプ回路が設けられる同一チップ内に設けたことを特徴とする請求項５記載の固体撮像装置。
- 前記第１の容量素子を前記クランプ回路が設けられる同一チップ外に設け、前記ノードを前記第１の容量素子が接続される外部端子に接続したことを特徴とする請求項５記載の固体撮像装置。
- 前記演算手段に対して出力信号をフィードバック入力する入力端子に第２の容量素子を接続したことを特徴とする請求項７記載の固体撮像装置。
- 垂直ブランキング期間と水平ブランキング期間の少なくとも片方に黒基準信号を持ったイメージセンサと、
前記イメージセンサからの出力信号に対するノイズ除去を行う相関二重サンプリング回路と、
前記相関二重サンプリング回路の出力信号を増幅するゲインコントロールアンプと、
前記黒基準信号の期間に対応する前記ゲインコントロールアンプの出力値を所定の基準値に一致させるクランプ回路とを具備し、
前記クランプ回路は、ゲインコントロールアンプを出力信号に基づいてフィードバック制御するためのフィードバックループと、前記フィードバックループによってフィードバックされた出力信号を前記基準値と比較してクランプ信号を出力する演算手段と、前記黒基準信号の期間に対応して前記フィードバックループを開閉するスイッチとを有する固体撮像装置のクランプ制御方法であって、
前記ゲインコントロールアンプに供給されるクランプ信号のゲインを前記演算手段とは別のゲイン制御手段によって小さくするように制御するようにした、
ことを特徴とする固体撮像装置のクランプ制御方法。 - 前記フィールドバックループによるクランプ信号の電圧変動値△Ｖｏｕｔよりも小さな電圧値△Ｖｆｂ（△Ｖｆｂ＜△Ｖｏｕｔ）を前記ゲインコントロールアンプに供給してゲインを抑制することを特徴とする請求項９記載の固体撮像装置のクランプ制御方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358892A JP3831940B2 (ja) | 2001-11-26 | 2001-11-26 | 固体撮像装置およびそのクランプ制御方法 |
| US10/292,085 US7463282B2 (en) | 2001-11-26 | 2002-11-12 | Solid-state image pickup device and clamp control method therefor |
| CN200410100324.9A CN1620106A (zh) | 2001-11-26 | 2002-11-26 | 固态图像拾取器件及其箝位控制方法 |
| CN02156964.9A CN1255993C (zh) | 2001-11-26 | 2002-11-26 | 固态图像拾取器件及其箝位控制方法 |
| US12/264,030 US20090066823A1 (en) | 2001-11-26 | 2008-11-03 | Solid-state image pickup device and clamp control method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358892A JP3831940B2 (ja) | 2001-11-26 | 2001-11-26 | 固体撮像装置およびそのクランプ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163845A JP2003163845A (ja) | 2003-06-06 |
| JP3831940B2 true JP3831940B2 (ja) | 2006-10-11 |
Family
ID=19169996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001358892A Expired - Fee Related JP3831940B2 (ja) | 2001-11-26 | 2001-11-26 | 固体撮像装置およびそのクランプ制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7463282B2 (ja) |
| JP (1) | JP3831940B2 (ja) |
| CN (2) | CN1255993C (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6988667B2 (en) | 2001-05-31 | 2006-01-24 | Alien Technology Corporation | Methods and apparatuses to identify devices |
| US7193504B2 (en) | 2001-10-09 | 2007-03-20 | Alien Technology Corporation | Methods and apparatuses for identification |
| US7417675B2 (en) * | 2003-05-12 | 2008-08-26 | Altasens, Inc. | On-chip black clamp system and method |
| JP2005045558A (ja) * | 2003-07-22 | 2005-02-17 | Sony Corp | 撮像装置 |
| US8102244B2 (en) | 2003-08-09 | 2012-01-24 | Alien Technology Corporation | Methods and apparatuses to identify devices |
| JP4345403B2 (ja) | 2003-08-21 | 2009-10-14 | セイコーエプソン株式会社 | 画像読み取り装置 |
| US7716160B2 (en) | 2003-11-07 | 2010-05-11 | Alien Technology Corporation | Methods and apparatuses to identify devices |
| EP1705903A1 (en) * | 2004-01-13 | 2006-09-27 | Matsushita Electric Industrial Co., Ltd. | Solid state image pickup device and camera using the same |
| US7750955B2 (en) * | 2004-08-31 | 2010-07-06 | Canon Kabushiki Kaisha | Image signal processing apparatus, image signal processing method and camera using the image signal processing apparatus |
| JP4723592B2 (ja) * | 2004-11-01 | 2011-07-13 | アルタセンス、インコーポレイテッド | オンチップブラッククランプシステムおよび方法 |
| JP4760100B2 (ja) * | 2005-04-06 | 2011-08-31 | トヨタ自動車株式会社 | 画像処理装置及びこれを用いる車両用運転支援装置 |
| KR100719370B1 (ko) | 2005-08-03 | 2007-05-17 | 삼성전자주식회사 | 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법 |
| US7715165B2 (en) * | 2006-07-11 | 2010-05-11 | Silicon Laboratories, Inc. | System and method of surge protection in a powered device |
| JP5123601B2 (ja) * | 2006-08-31 | 2013-01-23 | キヤノン株式会社 | 光電変換装置 |
| JP4294721B2 (ja) * | 2006-12-08 | 2009-07-15 | パナソニック株式会社 | 映像信号出力回路およびこれを有する半導体集積回路 |
| US7495479B1 (en) * | 2007-09-13 | 2009-02-24 | Faraday Technology Corp. | Sample and hold circuit and related data signal detecting method utilizing sample and hold circuit |
| JP2009159205A (ja) * | 2007-12-26 | 2009-07-16 | Panasonic Corp | 撮像装置および半導体集積回路 |
| JP5188221B2 (ja) * | 2008-03-14 | 2013-04-24 | キヤノン株式会社 | 固体撮像装置 |
| US8035073B2 (en) * | 2008-11-25 | 2011-10-11 | Analog Devices, Inc. | Switched capacitor input stage for imaging front-ends |
| JP5114448B2 (ja) * | 2009-03-27 | 2013-01-09 | 富士フイルム株式会社 | 固体撮像素子、固体撮像素子の駆動方法及び撮像装置 |
| JP5063714B2 (ja) * | 2010-01-29 | 2012-10-31 | シャープ株式会社 | 画像読取装置及び画像形成装置 |
| US9083889B2 (en) * | 2010-02-28 | 2015-07-14 | Himax Imaging, Inc. | Signal processing circuit capable of selectively adjusting gain factor of sample-and-hold circuit and signal processing method thereof |
| JP5545471B2 (ja) * | 2010-03-26 | 2014-07-09 | 株式会社リコー | 画像読取装置、画像読取方法、及びプログラム |
| CN104092964B (zh) * | 2014-07-30 | 2018-02-16 | 昆山锐芯微电子有限公司 | 相关双采样电路及控制方法、图像传感器***及控制方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121230A (en) * | 1987-01-19 | 1992-06-09 | Canon Kabushiki Kaisha | Image reading apparatus having adjusting circuits for matching the level of and compensating for fluctuation among a plurality of sensing elements |
| US6456326B2 (en) * | 1994-01-28 | 2002-09-24 | California Institute Of Technology | Single chip camera device having double sampling operation |
| US6499663B1 (en) * | 1997-11-04 | 2002-12-31 | Hitachi, Ltd. | Image input system |
| KR100284284B1 (ko) * | 1998-11-05 | 2001-03-02 | 김영환 | 디지털 카메라의 아날로그 신호 처리 장치 |
| US6750910B1 (en) * | 1998-07-15 | 2004-06-15 | Texas Instruments Incorporated | Optical black and offset correction in CCD signal processing |
| JP4384747B2 (ja) * | 1998-08-24 | 2009-12-16 | マグナチップセミコンダクター有限会社 | ビデオカメラのブラックレベル調整装置 |
| US6587143B1 (en) * | 1999-01-19 | 2003-07-01 | National Semiconductor Corporation | Correlated double sampler with single amplifier |
-
2001
- 2001-11-26 JP JP2001358892A patent/JP3831940B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-12 US US10/292,085 patent/US7463282B2/en not_active Expired - Fee Related
- 2002-11-26 CN CN02156964.9A patent/CN1255993C/zh not_active Expired - Fee Related
- 2002-11-26 CN CN200410100324.9A patent/CN1620106A/zh active Pending
-
2008
- 2008-11-03 US US12/264,030 patent/US20090066823A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030117676A1 (en) | 2003-06-26 |
| US20090066823A1 (en) | 2009-03-12 |
| CN1255993C (zh) | 2006-05-10 |
| US7463282B2 (en) | 2008-12-09 |
| JP2003163845A (ja) | 2003-06-06 |
| CN1620106A (zh) | 2005-05-25 |
| CN1422081A (zh) | 2003-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3831940B2 (ja) | 固体撮像装置およびそのクランプ制御方法 | |
| US7208983B2 (en) | Image-sensor signal processing circuit | |
| US6940548B2 (en) | Analog optical black clamping circuit for a charge coupled device having wide programmable gain range | |
| US5736886A (en) | Input clamping method and apparatus with a correlated double-sampling circuit | |
| US8243190B2 (en) | Solid state image pickup device and camera with focus detection using level shifting | |
| EP2448254B1 (en) | Solid-state image pickup device | |
| JP7353783B2 (ja) | 撮像装置とその制御方法及び撮像素子とその制御方法 | |
| JPH09326698A (ja) | オフセットを補正する方法および装置 | |
| EP2360912A1 (en) | Solid-state image pickup apparatus and driving method therefor | |
| US6801254B1 (en) | Image pickup device in which the charge coupled device and correlated double sampling circuitry are on a chip separate from the gain control amplifier circuitry and analog-to-digital converter circuitry | |
| JP3075203B2 (ja) | 固体撮像素子 | |
| US6441686B1 (en) | Offset correction method and apparatus | |
| JP3751187B2 (ja) | 固体撮像装置 | |
| JP2007036457A (ja) | 撮像装置 | |
| JP2006350754A (ja) | 基準電圧供給回路および電子機器 | |
| JP2006270419A (ja) | 単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 | |
| JPH10164442A (ja) | 相関二重サンプリング回路 | |
| JP2000350194A (ja) | 電子内視鏡装置 | |
| US8134602B2 (en) | Amplifier circuit | |
| JP2007312065A (ja) | クランプ回路及びそれを用いた映像信号処理装置 | |
| JP3287483B2 (ja) | サンプルホールド回路及び出力回路 | |
| KR200333736Y1 (ko) | 역광 보정 기능을 가지는 조리개 구동 회로 | |
| JP2006191211A (ja) | クランプ回路 | |
| KR200141208Y1 (ko) | 캠코더의 윤곽신호 발생회로 | |
| JPH0965222A (ja) | 固体撮像装置用ヘッドアンプドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060709 |
|
| LAPS | Cancellation because of no payment of annual fees |