JP3918803B2 - 半導体装置用基板及びその製造方法 - Google Patents

半導体装置用基板及びその製造方法 Download PDF

Info

Publication number
JP3918803B2
JP3918803B2 JP2003386217A JP2003386217A JP3918803B2 JP 3918803 B2 JP3918803 B2 JP 3918803B2 JP 2003386217 A JP2003386217 A JP 2003386217A JP 2003386217 A JP2003386217 A JP 2003386217A JP 3918803 B2 JP3918803 B2 JP 3918803B2
Authority
JP
Japan
Prior art keywords
layer
metal
plating
substrate
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003386217A
Other languages
English (en)
Other versions
JP2005150417A (ja
Inventor
利秀 伊藤
Original Assignee
株式会社トッパンＮｅｃサーキットソリューションズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社トッパンＮｅｃサーキットソリューションズ filed Critical 株式会社トッパンＮｅｃサーキットソリューションズ
Priority to JP2003386217A priority Critical patent/JP3918803B2/ja
Publication of JP2005150417A publication Critical patent/JP2005150417A/ja
Application granted granted Critical
Publication of JP3918803B2 publication Critical patent/JP3918803B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップが搭載されるＢＧＡ（Ball Grid Array）型の極薄の半導体搭載装置用基板であって、特に、微細なフリップ接合に適した半導体搭載装置用基板及びその製造方法並びに半導体装置に関する。
近年、半導体実装技術の発展によりＬＳＩ等の半導体チップを実装するプリント配線板においては、高密度、高精度の配線層を有する半導体装置用基板が要求されている。
この種の半導体装置用基板には、ＬＳＩ等の半導体チップを搭載可能なＢＧＡ型の半導体装置用基板及び半導体装置用基板に半導体チップを搭載し、樹脂封止することにより、外部要素のマザーボード等に実装可能な半導体装置が提案されている（例えば、特許文献１及び特許文献２参照）。
図１０に上記半導体装置用基板の構成の一例を、図１１に上記半導体装置の一例をそれぞれ示す。
図１０に示す半導体装置用基板９００は、絶縁層１４１の一方の面に半導体チップに接続可能な接続電極１３３ｂと、接続電極１３３ｂに個別に接続された配線層１３３ａが、他方の面にランド電極１３１が形成されており、配線層１３３ａとランド電極１３１とはビア１３２にて電気的に接続されている。
各接続電極１３３ｂの表面には、半導体チップと良好な電気的接続を得るためのニッケル層、金層からなるめっき層（特に、図示せず）が形成されている。
図１１に示す半導体装置１０００は、半導体装置用基板９００の半導体チップ搭載部に半導体チップ１５１を搭載し、半導体チップ１５１のパッド電極と接続電極１３３ｂとがボンディングワイヤ１６１にてボンディング接続される。さらに、半導体チップ１５１搭載面はエポキシ樹脂等によるモールド樹脂１７１にて樹脂封止され、ランド電極１３１に半田ボール１８１が形成されたものである。
以下、上記半導体装置用基板９００及び上記半導体装置１０００の製造方法について説明する。
図１２（ａ）〜（ｆ）及び図１３（ｇ）〜（ｋ）は、上記半導体装置用基板９００の製造方法の一例を示す模式構成部分断面図である。
まず、シート状の０．２ｍｍ厚の銅合金からなる金属板１１０を洗浄、乾燥後、この金属板１１０の裏面に、ドライフィルム等をラミネートして保護層１１３を形成する。しかる後、この金属板１１０の表面に感光性の液状レジスト（ＰＭＥＲ；商品名：東京応化工業（株）製）を塗布、乾燥し、２５μｍ厚の感光層を形成し、パターン露光、現像等のパターニング処理を行って、開口部１１２を有するレジストパターン１１１を形成する（図１２（ａ）参照）。
次に、金属板１１０を電極として電解はんだめっきを行い、開口部１１２の金属板１１０上に３〜５μｍのはんだ層１２１を形成する（図１２（ｂ）参照）。
さらに、金属板１１０を電極として電解銅めっきを行い、はんだ層１２１上に約１５μｍ厚のランド電極１３１を形成する（図１２（ｃ）参照）。
次に、感光性絶縁樹脂（ＤＰＲ−１０５：商品名：（株）アサヒ化学研究所製）をスクリーン印刷により塗布、乾燥して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、ビア用孔１４２を形成し、ランド電極１３１のほぼ中央部に、穴径０．０８ｍｍのビア用孔１４２を有する４０μｍ厚の絶縁層１４１を形成する。（図１２
（ｄ）参照）。
次に、金属板１１０を電極として電解銅めっきを行い、ビア用孔１４２内にフィルドビア１３２を形成する。さらに、フィルドビア１３２上面及び絶縁層１４１表面をバフ研磨して、絶縁層１４１の平滑化処理を行う（図１２（ｅ）参照）。
次に、絶縁層１４１表面に無電解銅めっきにて厚さ０．５μｍのめっき下地層を形成し、さらに、電解銅めっきにて厚さ１０μｍの銅からなる導体層１３３を形成する（図１２（ｆ）参照）。
本発明は、上記課題を達するために、請求項１においては、プリプレグシートをラミネートし加熱硬化してなる有機樹脂基板の一方の面に半導体実装パッドが、他方の面にはんだボール用パッドが形成されてなる半導体装置用基板であって、前記半導体実装パッドが、表面から順に、厚さが０．２〜１．５μｍの金もしくはパラジウム被膜からなる第１の金属めっき層、厚さが５〜１５μｍの錫、錫銀合金、錫ビスマス合金、錫亜鉛合金、錫鉛合金からなる群から選ばれた少なくとも１種の金属もしくは合金皮膜からなる第２の金属めっき層及び厚さが１〜８μｍのニッケルからなるバリヤめっき層で構成されていることを特徴とする半導体装置用基板としたものである。
また、請求項２においては、少なくとも以下の工程を有することを特徴とする請求項１に記載の半導体装置用基板の製造方法としたものである。
（ａ）金属基板１０の一方の面に、金属板１０をカソードにした電解ニッケルめっき処理により、厚さが０．５〜２μｍのバリヤ層１１を形成する工程。
（ｂ）バリヤ層１１上にプリプレグシートをラミネート、加熱硬化して絶縁層４２を形成し、絶縁層４２の半導体実装パッド位置にレーザー加工により開口部４３を形成する工程。
（ｃ）開口部４３の底または内壁に付着した樹脂残渣をデスミア処理により除去し、開口部４３内に、金属板１０をカソードにした電解めっき処理により、厚さが０．２〜１．５μｍの金もしくはパラジウム被膜からなる第１の金属めっき層１２を形成する工程。
（ｄ）開口部４３内の第１の金属めっき層１２上に、金属板１０をカソードにした電解めっき処理により、厚さが５〜１５μｍの錫、錫銀合金、錫ビスマス合金、錫亜鉛合金、錫鉛合金からなる群から選ばれた少なくとも１種の金属もしくは合金皮膜からなる第２の金属めっき層１３を形成する工程。
（ｅ）開口部４３内の第１の金属めっき層１２及び第２の金属めっき層１３上に、金属板１０をカソードにした電解めっき処理により、厚さが１〜８μｍのニッケルからなるバリアめっき層１４を形成する工程。
（ｆ）絶縁層４２表面を研磨処理して、パラジウム触媒を付与した後無電解銅めっきを行ってめっき下地導電層を形成し、絶縁層４２の所定位置にパターンめっき用のレジストパターン４３を形成する工程。
（ｇ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層を形成する工程。
（ｈ）レジストパターン４３を剥離し、レジストパターン４３の下部にあっためっき下地層をクイックエッチングにて除去し、配線層２２を形成する工程。
（ｉ）必用に応じて、上記（ｆ）〜（ｈ）の工程を所定回数繰り返す工程。
（ｊ）ソルダーレジストパターン５１を形成して、はんだボール用パッド２２ａを形成する工程。
（ｋ）金属基板１０をエッチングで除去する工程。
（ｌ）バリア層１１をエッチングで除去する工程。
また、請求項３においては、前記第１の金属めっき層が金もしくはパラジウムのいずれかの金属からなることを特徴とする請求項１または２に記載の半導体装置用基板としたものである。
図２（ａ）は、本発明の半導体装置用基板の一実施例を示す模式構成断面図、図１（ａ）は、半導体装置用基板の他の例を示す模式構成断面図である。
図１（ａ）に示す半導体装置用基板１００は、基板４０の一方の面に第１の金属めっき層１２と第２の金属めっき層１３からなる半導体実装パッド２０が、他方の面にソルダーレジストパターン５１及びはんだボール用パッド２２ａが形成されたものである。
ここで、第１の金属めっき層１２は、０．２〜１．５μｍの膜厚の金もしくはパラジウム皮膜をめっきで形成したもので、金、パラジウムは化学的に変質しにくいため、第２の金属めっき層１３を被覆して、基板製造ならびに半導体パッケージング工程における諸薬品による変質や棚置による環境からの変質を防ぐとともに、０．２〜１．５μｍの薄膜としているため、半導体の実装時には半導体バンプと第２の金属めっき層１３の接合を防害しない。
第２の金属めっき層１３は、５〜１５μｍ膜厚の錫、錫銀合金、錫ビスマス合金、錫亜鉛合金、錫鉛合金からなる群から選ばれた少なくとも１種の金属もしくは合金皮膜をめっきで形成したもので、３００℃以下の加熱によって溶融されることによって、半導体バンプ材質である金、はんだ合金と拡散接合できる。
図１（ｂ）に示す半導体装置用基板２００は、上記半導体装置用基板１００を製造するために使用した銅合金等からなる金属基板１０を付けた状態の中間工程の半導体装置用基板である。
これは、樹脂に比較して平坦で、熱変形の少ない金属基板１０を付けた状態にすることによって、基板製造ならびに半導体パッケージング工程における基板の反り、ねじれ変形を防止でき、半導体実装面の高い、コプラナリティーを確保できるので、信頼性の高い接合が可能である。
また、請求項６においては、前記半導体実装パッドが、平板上の金属基板にて被覆されていることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置用基板としたものである。
図２（ｂ）に示す半導体装置用基板４００は、上記半導体装置用基板３００を製造するために使用した銅合金からなる金属基板１０を付けた状態の中間工程の半導体装置用基板である。
作用効果は、上記半導体装置用基板２００と同じなのでここでは省略する。
また、請求項８においては、少なくとも以下の工程を有することを特徴とする請求項１に記載の半導体装置用基板の製造方法としたものである。
（ａ）金属基板１０の一方の面にバリヤ層１１を形成する工程。
（ｂ）バリヤ層１１上に所定厚の絶縁層４２を形成し、絶縁層４２の所定位置に開口部４３を形成する工程。
（ｃ）開口部４３内に所定厚の第１の金属めっき層１２を形成する工程。
（ｄ）開口部４３内の第１の金属めっき層１２上に第２の金属めっき層１３を形成する工程。
（ｅ）絶縁層（４２）表面を研磨処理して、サブトラクティブ法、もしくはセミアディテブ法、もしくはフルアディティブ法にて、配線層（２２）及びビア（２３）を形成する工程。
（ｆ）必用に応じて、上記（ｅ）の工程を所定回数繰り返す工程。
（ｇ）ソルダーレジストパターン（５１）を形成してはんだボール用パッド（２２ａ）を形成する工程。
（ｈ）金属基板（１０）をエッチングで除去する工程。
（ｉ）バリア層を除去する工程。
図３（ｂ）及び図４（ｂ）は、本発明の半導体装置用基板を用いて作製した半導体装置の一実施例を示す模式構成断面図、図３（ａ）及び図４（ａ）は、参考例で示した半導体装置用基板を用いて作製した半導体装置の一実施例を示す模式構成断面図である。
図３（ａ）に示す半導体装置５００は、上記半導体装置用基板１００の一方の面の半導体実装パッド２０に半導体チップ６１の外部接続端子である金バンプ６２を接合し、半導体チップ６１と半導体装置用基板１００の間はアンダーフィル樹脂７１にて固定されており、他方の面のはんだボールパッド２２ａにはんだボール８１が形成された構造になっている。
ここで、半導体実装パッド２０の第１の金属めっき層１２は第２の金属めっき層１３に溶融拡散しており、第２の金属めっき層と半導体チップ６１の金バンプ６２が結合している。
本発明の半導体装置用基板は、半導体実装パッドがＳｎまたはＳｎを主成分とする合金にて形成されているため、半導体チップを実装する際３００℃以下の加熱によって、半導体チップに設けた金バンプやはんだバンプと半導体実装パッドとの接合が可能である。
さらに、ＳｎまたはＳｎを主成分とする合金の表面には、金めっき層が形成されているため、銅合金などのエッチング薬液に侵されることを防ぎ、長期保存中でのホイスカの発生を防ぐことができるので、安定した接続性能を維持できる。
また、本発明の半導体装置用基板の製造方法によれば、半導体実装パッドは銅合金等からなる平板上の金属基板の表面に形成されるので、コプラナリティーに優れた半導体実装パッド表面を得ることができる。
以下、半導体装置用基板の製造法について説明する。
まず、参考例に示す半導体装置用基板の製造方法について説明する。
図５（ａ）〜（ｆ）、図６（ｇ）〜（ｋ）は、参考例の半導体装置用基板１００の製造方法の一例を工程順に示す模式構成断面図である。
図１（ａ）に示す半導体装置用基板１００は、基板４０の一方の面に第１の金属めっき層１２と第２の金属めっき層１３からなる半導体実装パッド２０が、他方の面にソルダーレジストパターン５１及びはんだボール用パッド２２ａが形成されたものである。
次に、バリヤ層１１上にエポキシ樹脂等の樹脂溶液を塗布するか、プリプレグシートをラミネートする等の方法で、所定厚の樹脂層を形成し、加熱硬化して絶縁層４２を形成し、絶縁層４２の所定位置にレーザー加工等により所定サイズの開口部４３を形成し、開口部４３の底または内壁に付着した樹脂残渣を、ドライデスミア、またはウェットデスミア等のデスミア処理にて除去する（図５（ｂ）参照）。
次に、金属板１０をカソードにして電解めっきを行い、開口部４３内のバリヤ層１１上に所定厚の金もしくはパラジウム皮膜からなる第１の金属めっき層１２を形成する（図５（ｃ）参照）。
ここで、第１の金属めっき層１２の膜厚は０．２〜１．５μｍの範囲が好適である。
図１（ｂ）に示す半導体装置用基板２００は、上記半導体装置用基板１００を製造する
ために使用した銅合金等からなる金属基板１０を付けた状態の半導体装置用基板である。
これは、樹脂に比較して平坦で、熱変形の少ない金属基板１０を付けた状態にすることによって、基板製造ならびに半導体パッケージング工程における基板の反り、ねじれ変形を防止でき、半導体実装面の高い、コプラナリティーを確保できるので、信頼性の高い接合が可能である。
図２（ａ）に示す半導体装置用基板３００は、基板４０の一方の面に、第１の金属めっき層１２と第２の金属めっき層１３とバリヤめっき層１４からなるからなる半導体実装パッド３０が、他方の面にソルダーレジストパターン５１及びはんだボール用パッド２２ａが形成されたものである。
ここで、第１の金属めっき層１２、第２の金属めっき層１３については、上記半導体装置用基板１００と同じ膜組成である。バリヤめっき層１４は１〜８μｍ膜厚のニッケル皮膜をめっきで形成したもので、第２の金属めっき層１３の金属が銅からなる配線層２１に拡散するのを防止する役目をしている。
図２（ｂ）に示す半導体装置用基板４００は、上記半導体装置用基板３００を製造するために使用した銅合金からなる金属基板１０を付けた状態の半導体装置用基板である。
作用効果は、上記半導体装置用基板２００と同じなのでここでは省略する。
上記半導体実装パッド２０及び半導体実装パッド３０の表面は、絶縁層表面と同一面（図９（ａ））でもよいし、凹状（図９（ｂ））でも、凸状（図９（ｃ））でもよい。ソルダーレジストを一部被覆させても良い。
次に、必要に応じて、絶縁層４４及び配線層２２上にスクリーン印刷にてソルダーレジスト溶液を塗布して、ソルダー感光層を形成し、パターン露光、現像等のパターニング処理を行って、ソルダーレジストパターン５１を形成し、ハンダボール用パッド２２ａを形成する。また、必要に応じて、ハンダボール用パッド２２ａ上にニッケル、金皮膜等を形成し、保護層４１を除去して、銅合金からなる金属基板１０を付けた状態の絶縁層４２及び絶縁層４４からなる基板４０の一方の面に第１の金属めっき層１２と第２の金属めっき層１３からなる半導体実装パッド２０が、他方の面にソルダーレジストパターン５１及びはんだボール用パッド２２ａが形成された中間工程の半導体装置用基板２００を得る（図６（ｊ）参照）。
図３（ａ）に示す半導体装置５００は、上記半導体装置用基板１００の一方の面の半導体実装パッド２０に半導体チップ６１の外部接続端子である金バンプ６２を接合し、半導体チップ６１と半導体装置用基板１００の間はアンダーフィル樹脂７１にて固定されており、他方の面のはんだボールパッド２２ａにはんだボール８１が形成された構造になっている。
請求項２に係わる本発明の半導体装置用基板の製造方法について説明する。
図７（ａ）〜（ｆ）、図８（ｇ）〜（ｌ）は、本発明の半導体装置用基板３００の製造方法の一例を工程順に示す模式構成断面図である。
まず、上記半導体装置用基板１００の工程と同じ方法で、銅合金からなる金属基板１０の他方の面にドライフィルム等をラミネートする等の方法で保護層４１を形成し、金属基板１０の一方の面に電解ニッケルめっきにより、０．５〜２μｍ厚のバリヤ層１１を形成する（図７（ａ）参照）。
次に、バリヤ層１１上にプリプレグシートをラミネートし、加熱硬化して絶縁層４２を形成し、絶縁層４２の半導体実装パッド位置にレーザー加工により開口部４３を形成する（図７（ｂ）参照）。
次に、開口部４３の底または内壁に付着した樹脂残渣をデスミア処理により除去し、開口部４３内に、金属板１０をカソードにした電解めっき処理により、厚さが０．２〜１．５μｍの金もしくはパラジウム被膜からなる第１の金属めっき層１２を形成する（図７（ｃ）参照）。
さらに、金属板１０をカソードにして電解めっきを行い、開口部４３内の第１の金属めっき層１２上に厚さが５〜１５μｍの錫、錫銀合金、錫ビスマス合金、錫亜鉛合金、錫鉛合金からなる群から選ばれた少なくとも１種の金属もしくは合金皮膜からなる第２の金属めっき層１３を形成する（図７（ｄ）参照）。
さらに、金属板１０をカソードにして電解めっきを行い、開口部４３内の第１の金属めっき層１２及び第２の金属めっき層１３上に厚さが１〜８μｍのニッケル皮膜からなるバリヤめっき層１４を形成し、第１の金属めっき層１２、第２の金属めっき層１３及びバリヤめっき層１４からなる半導体実装パッド３０を作製する（図７（ｅ）参照）。
次に、絶縁層４２表面を研磨処理して、パラジウム触媒を付与した後無電解銅めっきを行ってめっき下地導電層（特に、図示せず）を形成し、感光性のドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等のパターニング処理を行って、絶縁層４２の所定位置にパターンめっき用のレジストパターン４３を形成する（図７（ｆ）参照）。
次に、めっき下地導電層をカソードにして、電解銅めっきを行い、所定厚の導体層を形成し、レジストパターン４３を専用の剥離液で剥離処理し、レジストパターン４３の下部にあっためっき下地層をクイックエッチングにて除去し、半導体実装パッド２０と電気的に接続された配線層２１を形成する（図８（ｇ）参照）。
次に、絶縁層４２及び配線層２１上にプリプレグシートをラミネートし、加熱硬化して所定厚の絶縁層４４を形成し、絶縁層４４の所定位置にレーザー加工によりビア用孔４５を形成し、デスミア処理、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層（特に、図示せず）を形成する（図８（ｈ）参照）。
次に、感光性のドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等のパターニング処理を行って、絶縁層４４の所定位置にパターンめっき用のレジストパターン４６を形成する（図８（ｉ）参照）。
次に、めっき下地導電層をカソードにして、電解銅めっきを行い、所定厚の導体層を形成し、レジストパターン４３を専用の剥離液で剥離処理し、レジストパターン４３の下部にあっためっき下地層をクイックエッチングにて除去し、配線層２２及びビア２３を形成する（図８（ｊ）参照）。
次に、絶縁層４４及び配線層２２上にスクリーン印刷にてソルダーレジスト溶液を塗布して、ソルダー感光層を形成し、パターン露光、現像等のパターニング処理を行って、ソルダーレジストパターン５１を形成し、ハンダボール用パッド２２ａを形成する。
次に、ハンダボール用パッド２２ａ上にニッケル、金皮膜等を形成し、保護層４１を除去して、銅合金からなる金属基板１０を付けた状態の絶縁層４２及び絶縁層４４からなる基板４０の一方の面に第１の金属めっき層１２と第２の金属めっき層１３からなる半導体実装パッド２０が、他方の面にソルダーレジストパターン５１及びはんだボール用パッド２２ａが形成された中間工程の半導体装置用基板４００を得る（図８（ｋ）参照）。
ここでは、２層の配線層の事例で説明したが、これはあくまでも一例であって、上記絶縁層、配線層を繰り返した多層配線構造としてもよい。
さらに、銅合金からなる金属基板１０をアルカリエッチングで除去した後、続けて、塩化第２鉄溶液にてバリヤ層１１をエッチングして除去し、絶縁層４２及び絶縁層４４からなる基板４０の一方の面に第１の金属めっき層１２と第２の金属めっき層１３とバリヤめっき層１４とからなる半導体実装パッド３０が、他方の面にソルダーレジストパターン５１及びはんだボール用パッド２２ａが形成された半導体装置用基板３００を得る（図８（ｌ）参照）。
（ａ）は、参考例の半導体装置用基板の一実施例を示す模式構成部分断面図である。（ｂ）は、中間工程の半導体装置用基板の一実施例を示す模式構成部分断面図である。 （ａ）は、本発明の半導体装置用基板の一実施例を示す模式構成部分断面図である。（ｂ）は、中間工程の半導体装置用基板の一実施例を示す模式構成部分断面図である。 （ａ）は、参考例の半導体装置用基板を用いて作製した半導体装置の一実施例を示す模式構成部分断面図である。（ｂ）は、本発明の半導体装置用基板を用いて作製した半導体装置の一実施例を示す模式構成部分断面図である。 （ａ）は、参考例の半導体装置用基板を用いて作製した半導体装置の一実施例を示す模式構成部分断面図である。（ｂ）は、本発明の半導体装置用基板を用いて作製した半導体装置の一実施例を示す模式構成部分断面図である。 （ａ）〜（ｆ）は、参考例の半導体装置用基板の製造方法における工程の一部を模式的に示す部分構成断面図である。 （ｇ）〜（ｋ）は、参考例の半導体装置用基板の製造方法における工程の一部を模式的に示す部分構成断面図である。 （ａ）〜（ｆ）は、本発明の半導体装置用基板の製造方法における工程の一部を模式的に示す部分構成断面図である。 （ｇ）〜（ｌ）は、本発明の半導体装置用基板の製造方法における工程の一部を模式的に示す部分構成断面図である。 本発明の半導体装置用基板の半導体実装パッドの状態を示す説明図である。 従来の半導体装置用基板の一例を示す模式構成部分断面図である。 従来の半導体装置の一例を示す模式構成部分断面図である。 （ａ）〜（ｆ）は、従来の半導体装置用基板の製造工程の一部を模式的に示す部分構成断面図である。 （ｇ）〜（ｋ）は、従来の半導体装置用基板の製造工程の一部を模式的に示す部分構成断面図である。
バリヤめっき層１４は、第２の金属めっき層１３の金属が銅からなる配線層２１に拡散するのを防止する役目をしている。
以下、本発明の半導体装置用基板の製造法について説明する。
請求項８に係わる本発明の半導体装置用基板の製造方法について説明する。
図５（ａ）〜（ｆ）、図６（ｇ）〜（ｋ）は、本発明の半導体装置用基板１００及び２００の製造方法の一例を工程順に示す模式構成断面図である。
まず、銅合金からなる金属基板１０の他方の面にドライフィルム等をラミネートする等の方法で保護層４１を形成し、金属基板１０の一方の面に電解ニッケルめっきにより、０．５〜２μｍ厚のバリヤ層１１を形成する（図５（ａ）参照）。
このバリヤ層１１は、後で形成する第１の金属めっき層が銅合金からなる金属基板に拡散するのを防止するためである。
ここで、金属基板１０として銅合金を、バリヤ層１１としてニッケルを挙げたが、銅合金、ニッケルに変えて選択的にエッチング除去可能な他の金属であっても良い。
また、金属基板１０の片面に保護層を形成して、後工程を進めたが、金属基板１０を積層して、両面工法で後工程を進め、最後に金属基板を分離して、半導体装置用基板を作製する方法も可能である。
次に、バリヤめっき層１１上にエポキシ樹脂等の樹脂溶液を塗布するか、プリプレグシートをラミネートする等の方法で、所定厚の樹脂層を形成し、加熱硬化して絶縁層４２を形成し、絶縁層４２の所定位置にレーザー加工等により所定サイズの開口部４３を形成し、開口部４３の底または内壁に付着した樹脂残渣を、ドライデスミア、またはウェットデスミア等のデスミア処理にて除去する（図５（ｂ）参照）。
次に、金属板１０をカソードにして電解めっきを行い、開口部４３内のバリヤめっき層１１上に所定厚の金もしくはパラジウム皮膜からなる第１の金属めっき層１２を形成する（図５（ｃ）参照）。
ここで、第１の金属めっき層１２の膜厚は０．２〜１．５μｍの範囲が好適である。
さらに、金属板１０をカソードにして電解めっきを行い、開口部４３内の第１の金属めっき層１２上に所定厚の錫、錫銀合金、錫ビスマス合金、錫亜鉛合金、錫鉛合金からなる群から選ばれた少なくとも１種の金属もしくは合金皮膜からなる第２の金属めっき層１３を形成し、第１の金属めっき層１２及び第２の金属めっき層１３からなる半導体実装パッド２０を作製する（図５（ｄ）参照）。
ここで、第２の金属めっき層１３の膜厚は５〜１５μｍの範囲が好適である。
次に、絶縁層４２表面を研磨処理して、パラジウム触媒を付与した後無電解銅めっきを
行ってめっき下地導電層（特に、図示せず）を形成し、感光性のドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等のパターニング処理を行って、絶縁層４２の所定位置にパターンめっき用のレジストパターン４３を形成する（図５（ｅ）参照）。
次に、めっき下地導電層をカソードにして、電解銅めっきを行い、所定厚の導体層を形成し、レジストパターン４３を専用の剥離液で剥離処理し、レジストパターン４３の下部にあっためっき下地層をクイックエッチングにて除去し、半導体実装パッド２０と電気的に接続された配線層２１を形成する（図５（ｆ）参照）。
次に、絶縁層４２及び配線層２１上にエポキシ樹脂等の樹脂溶液を塗布するか、プリプレグシートをラミネートする等の方法で、所定厚の絶縁層４４を形成し、絶縁層４４の所定位置にレーザー加工等により所定サイズのビア用孔４５を形成し、デスミア処理、めっき触媒付与及び無電解銅めっきを行って、めっき下地導電層（特に、図示せず）を形成する（図６（ｇ）参照）。
次に、感光性のドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等のパターニング処理を行って、絶縁層４４の所定位置にパターンめっき用のレジストパターン４６を形成する（図６（ｈ）参照）。
次に、めっき下地導電層をカソードにして、電解銅めっきを行い、所定厚の導体層を形成し、レジストパターン４３を専用の剥離液で剥離処理し、レジストパターン４３の下部にあっためっき下地層をクイックエッチングにて除去し、配線層２２及びビア２３を形成する（図６（ｉ）参照）。
ここでは、配線層及びビアをセミアディティブ法で形成した２層の事例で説明したが、これはあくまでも一例であって、他の、サブトラクティブ、フルアディティブ法で作成しても良いし、また、上記絶縁層、配線層、ビア形成工程を繰り返した多層配線構造としてもよい。
次に、必要に応じて、絶縁層４４及び配線層２２上にスクリーン印刷にてソルダーレジスト溶液を塗布して、ソルダー感光層を形成し、パターン露光、現像等のパターニング処理を行って、ソルダーレジストパターン５１を形成し、ハンダボール用パッド２２ａを形成する。また、必要に応じて、ハンダボール用パッド２２ａ上にニッケル、金皮膜等を形成し、保護層４１を除去して、銅合金からなる金属基板１０を付けた状態の絶縁層４２及び絶縁層４４からなる基板４０の一方の面に第１の金属めっき層１２と第２の金属めっき層１３からなる半導体実装パッド２０が、他方の面にソルダーレジストパターン５１及びはんだボール用パッド２２ａが形成された半導体装置用基板２００を得る（図６（ｊ）参照）。
さらに、銅合金からなる金属基板１０をアルカリエッチングで除去した後、続けて、塩化第２鉄溶液にてバリヤ層１１をエッチングして除去し、絶縁層４２及び絶縁層４４からなる基板４０の一方の面に第１の金属めっき層１２と第２の金属めっき層１３からなる半導体実装パッド２０が、他方の面にソルダーレジストパターン５１及びはんだボール用パッド２２ａが形成された半導体装置用基板１００を得る（図６（ｋ）参照）。
請求項１１に係わる本発明の半導体装置用基板の製造方法について説明する。
図７（ａ）〜（ｆ）、図８（ｇ）〜（ｌ）は、本発明の半導体装置用基板３００及び４００の製造方法の一例を工程順に示す模式構成断面図である。
まず、上記請求項１０に係わる半導体装置用基板１００及び２００の工程と同じ方法で、銅合金からなる金属基板１０の一方の面に、バリヤ層４１及び開口部４３を有するレジ
ストパターン４２を、他方の面に保護層４１をそれぞれ形成する（図７（ａ）〜（ｂ）参照）。
次に、金属板１０をカソードにして電解めっきを行い、開口部４３内のバリヤめっき層１１上に所定厚の金もしくはパラジウム皮膜からなる第１の金属めっき層１２を形成する（図７（ｃ）参照）。
ここで、第１の金属めっき層１２の膜厚は０．２〜１．５μｍの範囲が好適である。
さらに、金属板１０をカソードにして電解めっきを行い、開口部４３内の第１の金属めっき層１２上に所定厚の錫、錫銀合金、錫ビスマス合金、錫亜鉛合金、錫鉛合金からなる群から選ばれた少なくとも１種の金属もしくは合金皮膜からなる第２の金属めっき層１３を形成する（図７（ｄ）参照）。
ここで、第２の金属めっき層１３の膜厚は５〜１５μｍの範囲が好適である。
さらに、金属板１０をカソードにして電解めっきを行い、開口部４３内の第１の金属めっき層１２及び第２の金属めっき層１３上に所定厚のニッケル皮膜からなるバリヤめっき層１４を形成し、第１の金属めっき層１２、第２の金属めっき層１３及びバリヤめっき層１４からなる半導体実装パッド３０を作製する（図７（ｅ）参照）。
ここで、バリヤめっき層１４の膜厚は１〜８μｍの範囲が好適である。
次に、上記請求項８に係わる半導体装置用基板１００及び２００の工程と同じセミアディティブプロセスで、絶縁層４２及び半導体実装パッド３０上に配線層２１を形成する（図７（ｆ）及び図８（ｇ）参照）。
次に、絶縁層４４及びビア用孔４５を形成し、セミアディティブプロセスで、配線層２２及びビア２３を形成する（図８（ｈ）、（ｉ）及び（ｊ）参照）。
ここでは、配線層及びビアをセミアディティブ法で形成した２層の事例で説明したが、これはあくまでも一例であって、他の、サブトラクティブ、フルアディティブ法で作成しても良いし、また、上記絶縁層、配線層、ビア形成工程を繰り返した多層配線構造としてもよい。
次に、必要に応じて、絶縁層４４及び配線層２２上にスクリーン印刷にてソルダーレジスト溶液を塗布して、ソルダー感光層を形成し、パターン露光、現像等のパターニング処理を行って、ソルダーレジストパターン５１を形成し、ハンダボール用パッド２２ａを形成する。また、必要に応じて、ハンダボール用パッド２２ａ上にニッケル、金皮膜等を形成し、保護層４１を除去して、銅合金からなる金属基板１０を付けた状態の絶縁層４２及び絶縁層４４からなる基板４０の一方の面に第１の金属めっき層１２と第２の金属めっき層１３とバリヤめっき層１４とからなる半導体実装パッド３０が、他方の面にソルダーレジストパターン５１及びはんだボール用パッド２２ａが形成された半導体装置用基板４００を得る（図８（ｋ）参照）。
ここでは、２層の配線層の事例で説明したが、これはあくまでも一例であって、上記絶縁層、配線層を繰り返した多層配線構造としてもよい。
さらに、銅合金からなる金属基板１０をアルカリエッチングで除去した後、続けて、塩化第２鉄溶液にてバリヤ層１１をエッチングして除去し、絶縁層４２及び絶縁層４４からなる基板４０の一方の面に第１の金属めっき層１２と第２の金属めっき層１３とバリヤめっき層１４とからなる半導体実装パッド３０が、他方の面にソルダーレジストパターン５１及びはんだボール用パッド２２ａが形成された半導体装置用基板３００を得る（図８（ｌ）参照）。
（ａ）及び（ｂ）は、本発明の半導体装置用基板の一実施例を示す模式構成部分断面図である。 （ａ）及び（ｂ）は、本発明の半導体装置用基板の他の実施例を示す模式構成部分断面図である。 （ａ）及び（ｂ）は、本発明の半導体装置の一実施例を示す模式構成部分断面図である。 （ａ）及び（ｂ）は、本発明の半導体装置の他の実施例を示す模式構成部分断面図である。 （ａ）〜（ｆ）は、本発明の半導体装置用基板の製造方法における工程の一部を模式的に示す部分構成断面図である。 （ｇ）〜（ｋ）は、本発明の半導体装置用基板の製造方法における工程の一部を模式的に示す部分構成断面図である。 （ａ）〜（ｆ）は、本発明の半導体装置用基板の製造方法における工程の一部を模式的に示す部分構成断面図である。 （ｇ）〜（ｌ）は、本発明の半導体装置用基板の製造方法における工程の一部を模式的に示す部分構成断面図である。 本発明の半導体装置用基板の半導体実装パッドの状態を示す説明図である。 従来の半導体装置用基板の一例を示す模式構成部分断面図である。 従来の半導体装置の一例を示す模式構成部分断面図である。 （ａ）〜（ｆ）は、従来の半導体装置用基板の製造工程の一部を模式的に示す部分構成断面図である。 （ｇ）〜（ｋ）は、従来の半導体装置用基板の製造工程の一部を模式的に示す部分構成断面図である。
符号の説明
１０、１１０……金属基板
１１……バリヤ層
１２……第１の金属めっき層
１３……第２の金属めっき層
１４……バリヤめっき層
２０、３０……半導体実装パッド
２１、２２……配線層
２２ａ……はんだボール用パッド
２３……ビア
４０……基板
４１、１１３……保護層
４２、４４、１４１……絶縁層
４３、４６、１１１、１１４……レジストパターン
４５、１４２……ビア用孔
４１、４２、４３……レジストパターン
５１……ソルダーレジストパターン
１００、２００、３００、４００、９００……半導体装置用基板
５００、６００、７００、８００、１０００……半導体装置
６１、１５１……半導体チップ
６２……金バンプ
６３……はんだバンプ
７１……アンダーフィル
８１、１８１……はんだボール
１１２……開口部
１２１……はんだ層
１３１……ランド電極
１３２……フィルドビア
１３３……導体層
１３３ａ……配線領域
１３３ｂ……接続電極
１６１……ボンディングワイヤ
１７１……絶縁樹脂

Claims (2)

  1. プリプレグシートをラミネートし加熱硬化してなる有機樹脂基板の一方の面に半導体実装パッドが、他方の面にはんだボール用パッドが形成されてなる半導体装置用基板であって、前記半導体実装パッドが、表面から順に、厚さが０．２〜１．５μｍの金もしくはパラジウム被膜からなる第１の金属めっき層、厚さが５〜１５μｍの錫、錫銀合金、錫ビスマス合金、錫亜鉛合金、錫鉛合金からなる群から選ばれた少なくとも１種の金属もしくは合金皮膜からなる第２の金属めっき層及び厚さが１〜８μｍのニッケルからなるバリヤめっき層で構成されていることを特徴とする半導体装置用基板。
  2. 少なくとも以下の工程を有することを特徴とする請求項１に記載の半導体装置用基板の製造方法。
    （ａ）金属基板（１０）の一方の面に、金属板（１０）をカソードにした電解ニッケルめっき処理により、厚さが０．５〜２μｍのバリヤ層（１１）を形成する工程。
    （ｂ）バリヤ層（１１）上にプリプレグシートをラミネート、加熱硬化して絶縁層（４２）を形成し、絶縁層（４２）の半導体実装パッド位置にレーザー加工により開口部（４３）を形成する工程。
    （ｃ）開口部（４３）の底または内壁に付着した樹脂残渣をデスミア処理により除去し、開口部（４３）内に、金属板（１０）をカソードにした電解めっき処理により、厚さが０．２〜１．５μｍの金もしくはパラジウム被膜からなる第１の金属めっき層（１２）を形成する工程。
    （ｄ）開口部（４３）内の第１の金属めっき層（１２）上に、金属板（１０）をカソードにした電解めっき処理により、厚さが５〜１５μｍの錫、錫銀合金、錫ビスマス合金、錫亜鉛合金、錫鉛合金からなる群から選ばれた少なくとも１種の金属もしくは合金皮膜からなる第２の金属めっき層（１３）を形成する工程。
    （ｅ）開口部（４３）内の第１の金属めっき層（１２）及び第２の金属めっき層（１３）上に、金属板（１０）をカソードにした電解めっき処理により、厚さが１〜８μｍのニッケルからなるバリアめっき層（１４）を形成する工程。
    （ｆ）絶縁層（４２）表面を研磨処理して、パラジウム触媒を付与した後無電解銅めっきを行ってめっき下地導電層を形成し、絶縁層（４２）の所定位置にパターンめっき用のレジストパターン（４３）を形成する工程。
    （ｇ）めっき下地導電層をカソードにして電解銅めっきを行い、所定厚の導体層を形成する工程。
    （ｈ）レジストパターン（４３）を剥離し、レジストパターン（４３）の下部にあっためっき下地層をクイックエッチングにて除去し、配線層（２２）を形成する工程。
    （ｉ）必用に応じて、上記（ｆ）〜（ｈ）の工程を所定回数繰り返す工程。
    （ｊ）ソルダーレジストパターン（５１）を形成して、はんだボール用パッド（２２ａ）を形成する工程。
    （ｋ）金属基板（１０）をエッチングで除去する工程。
    （ｌ）バリア層（１１）をエッチングで除去する工程。
JP2003386217A 2003-11-17 2003-11-17 半導体装置用基板及びその製造方法 Expired - Fee Related JP3918803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003386217A JP3918803B2 (ja) 2003-11-17 2003-11-17 半導体装置用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003386217A JP3918803B2 (ja) 2003-11-17 2003-11-17 半導体装置用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005150417A JP2005150417A (ja) 2005-06-09
JP3918803B2 true JP3918803B2 (ja) 2007-05-23

Family

ID=34693956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003386217A Expired - Fee Related JP3918803B2 (ja) 2003-11-17 2003-11-17 半導体装置用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3918803B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
US7394028B2 (en) * 2006-02-23 2008-07-01 Agere Systems Inc. Flexible circuit substrate for flip-chip-on-flex applications
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP5193332B2 (ja) * 2011-05-09 2013-05-08 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
TWI498975B (zh) 2012-04-26 2015-09-01 Asian Pacific Microsystems Inc 封裝結構與基材的接合方法
JP5545779B2 (ja) * 2012-11-06 2014-07-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP6247032B2 (ja) * 2013-07-01 2017-12-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2016072320A (ja) * 2014-09-29 2016-05-09 株式会社 大昌電子 プリント配線板およびその製造方法

Also Published As

Publication number Publication date
JP2005150417A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
US7294929B2 (en) Solder ball pad structure
JP4361826B2 (ja) 半導体装置
JP2008515241A (ja) 相互接続要素の構造体および製造方法と相互接続要素を含む多層配線基板
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2012146793A (ja) 配線基板及びその製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US20060118940A1 (en) Semiconductor device and method of fabricating the same
JP2007207872A (ja) 配線基板および半導体装置ならびにそれらの製造方法
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
US6936927B2 (en) Circuit device having a multi-layer conductive path
JP2012114173A (ja) 半導体装置の製造方法及び半導体装置
KR100658022B1 (ko) 회로 장치의 제조 방법
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
JP4386763B2 (ja) 半導体装置
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
US20130081862A1 (en) Wiring substrate and method of manufacturing the same
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
WO2003002786A1 (fr) Procede d'electrodeposition et procede de fabrication de carte imprimee
JP2015119195A (ja) 配線基板及びその製造方法
KR20040098170A (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees