TWI413461B - 佈線板之製造方法 - Google Patents

佈線板之製造方法 Download PDF

Info

Publication number
TWI413461B
TWI413461B TW097112599A TW97112599A TWI413461B TW I413461 B TWI413461 B TW I413461B TW 097112599 A TW097112599 A TW 097112599A TW 97112599 A TW97112599 A TW 97112599A TW I413461 B TWI413461 B TW I413461B
Authority
TW
Taiwan
Prior art keywords
support plate
manufacturing
wiring board
alignment mark
conductive patterns
Prior art date
Application number
TW097112599A
Other languages
English (en)
Other versions
TW200841781A (en
Inventor
Kodani Kotaro
Nakamura Junichi
Kaneko Kentaro
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200841781A publication Critical patent/TW200841781A/zh
Application granted granted Critical
Publication of TWI413461B publication Critical patent/TWI413461B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

佈線板之製造方法
本申請案根據及主張2007年4月9日所提出之日本專利申請案第2007-101465號之優先權，在此以提及方式併入該日本專利申請案之整個內容。
本揭露係有關一種具有電極墊及對準記號之佈線板及該佈線基板之製造方法。
各種不同組態的佈線板(電子裝置)已被提出，其安裝諸如半導體晶片之零件。近年來，因為使該半導體晶片之厚度變薄及尺寸變小，所以明顯需要使一上面安裝有該半導體晶片之佈線板的厚度變薄及尺寸變小。
例如，已知一種所謂增層法(build-up method)做為一用以製造具有薄厚度之該佈線板的方法。在該增層法中，在一核心板上堆疊一由環氧樹脂所製成之增層(增層樹脂)，以形成一內層絕緣層，藉此製造一佈線板。
該核心板係由預浸料之類所製成。在一佈線板之製造方法中，該核心板支撐一尚未硬化之軟式增層。此外，該核心板防止該佈線板因該增層之硬化而翹曲。然而，當試圖在上述增層法中使該核心板進一步變薄時，做為該佈線板之底部的核心板在厚度方面會有問題。
為了在上述增層法中使該核心板進一步變薄，已提出一種方法，其中在一用以支撐(增層)一佈線板之支撐板上形成該佈線板及然後移除該支撐板(例如，見日本未審查專 利申請案公告第2005-5742號)。
然而，因為黏著劑在該由金屬所製成之支撐板與該由樹脂所製成之增層間沒有牢固的黏著力，所以需要對策以改善黏著。已研究一種藉由粗化一金屬表面來改善黏著之方法做為它的一個範例。
然而，當粗化該支撐板時，將該支撐板之粗化表面的狀態轉移至該佈線板之一表面。例如，當在與該支撐板接觸之該佈線板的表面上形成一用於對準(定位)之對準記號時，粗化該對準記號之一表面。於是，很難在定位該佈線板時識別該對準記號，以及因此，製程準確之可靠性可能降低。
為了解決上述問題，本發明之示範性具體例提供一種佈線板之新且有用的製造方法及該佈線板。
本發明之一特定目的係要提供一種佈線板之製造方法及該佈線板，其能使佈線板變薄及改善對準之準確性。
依據本發明之一或多個態樣，一種佈線板之製造方法包括：(i)形成複數個導電圖案與一支撐板接觸；(ii)形成一樹脂層，以覆蓋該複數個導電圖案及與該支撐板接觸；(iii)形成連接至該複數個導電圖案中之至少一導電圖案的另一導電圖案；以及(iv)移除該支撐板，其中該支撐板之在步驟(i)中與該複數個導電圖案中之至少一導電圖案接觸的第一區域具有不同於該支撐板之在步驟(ii)中與該樹脂層接觸的第二區域之表面粗糙度。
依據本發明之一或多個態樣，一種佈線板包括：一樹脂層；一對準記號；以及一電極墊，其中該對準記號及該電極墊被嵌入該樹脂層中，以及該對準記號及該電極墊之表面從該樹脂層暴露出來，以及其中該樹脂層之暴露表面具有不同於該對準記號及該電極墊中之至少一者的暴露表面之粗糙度。
依據本發明，提供一種佈線板之製造方法，其能使該佈線板變薄及改善對準之準確性。
從下面敘述、圖式及申請專利範圍將明顯易知本發明之其它態樣及優點。
圖1係描述在相關技藝中之一佈線板(電子裝置)之製造方法的示意圖。參考圖1，在一由像銅之金屬材料所製成之支撐板11上形成一對準記號(導電圖案)13及一樹脂層12，以及然後藉由蝕刻之類移除該支撐板11，藉以形成一佈線板。基於此理由，可使該製造佈線板變薄，同時藉由使用該支撐板在製造該佈線板中抑制該樹脂層之翹曲。在該圖式中，諸如電極墊及佈線結構之結構未被顯示。
然而，在上述製造方法中，為了改善該由金屬材料所製成之支撐板11與該樹脂層12之黏著，會有使該支撐板11之表面經歷一粗化處理以增加表面粗糙度之情況。在此情況中，將該支撐層11之表面粗糙度轉移至諸如該樹脂層12及該對準記號13之佈線板側。
例如，當粗化該對準記號13之表面及因而該表面粗糙 度變大時，可能很難識別該對準記號13。例如，當移除該支撐板11及然後在一電極墊(未顯示)上形成諸如焊料之接點部時，很難識別該對準記號及因此在該佈線板之製程準確性方面會發生問題。
在本發明中，如以下所述，該支撐板之與該對準記號接觸的區域具有不同於該支撐板之與該樹脂層接觸之區域的表面粗糙度。基於此理由，減少該對準記號之表面粗糙度，同時確保該樹脂層及該支撐板之黏著，以及因此，容易識別該對準記號。
圖2係描述依據本發明之佈線板(電子裝置)之製造方法的示意圖。給定相同元件符號至上述部件，以及省略其敘述。參考圖2，如該圖式所示，在該由銅所製成之支撐板11的與該佈線板接觸之表面上形成具有彼此不同表面粗糙度之一第一區域(非粗糙表面)11A及一第二區域(粗糙表面)11B。
例如，該第一區域11A具有像該一般金屬板(銅板)之表面加工的表面粗糙度(Ra)，該第一區域11A之表面粗糙度小於該第二區域11B之表面粗糙度，以及表示表面粗糙度之Ra為100nm或更小。以粗化處理形成該第二區域11B，該第二區域11B之表面粗糙度大於該第一區域11A之表面粗糙度，以及表示表面粗糙度之Ra為約200nm至600nm。
基於此理由，因為將該平滑第一區域11A之表面狀態原原本本地轉移至該對準記號(導電圖案)13，所以該對準記號13之表面粗糙度變小了。於是，在移除該支撐板11後， 容易識別該對準記號，藉以改善對準之準確性。
此外，因為改善在該具有大表面粗糙度之第二區域11B(粗糙表面)與該樹脂層12(與該第二區域11B接觸)間之黏著，所以可允許在製造該佈線板之過程中防止該樹脂層12之剝離。
雖然未顯示於圖2中，在相同於該對準記號之平面上形成一電極墊(導電圖案)，形成諸如圖案佈線及連接至該電極墊之介層插塞的導電圖案，以及然後，以蝕刻移除該支撐板11。通常可以彼此使用該對準記號及該電極墊，以及可以使用該電極墊來實施該對準。
再者，當該電極墊比在其周圍中之樹脂層12平滑時，可允許實施一絕佳對準。再者，藉由使用該電極墊做為一對準記號，改善該對準之能見度。當在該要安裝一晶片之佈線板的一表面上形成該對準記號及該電極墊時，大大地改善該晶片之安裝準確性。
如以上所述，可允許製造具有對準之高準確性及易於變薄之佈線板(電子裝置)。
當在該支撐板11上形成具有彼此不同表面粗糙度之數個區域時，例如會有下面方法：1)形成像一對準記號及一電極墊之導電圖案於該支撐板之表面上及然後使用該等導電圖案做為一罩幕來粗化該支撐板之表面的方法(第一方法)，以及2)粗化該支撐板之全部表面、形成一覆蓋該表面之罩幕圖案及然後平滑化從該罩幕圖案所暴露之粗糙表面的方法(第二方法)。
接下來，將參考具體例1及具體例2連續描述使用該第一方法及該第二方法製造該佈線板之更詳細範例。
[具體例1]
圖3A至3I係連續描述依據具體例1之佈線板(電子裝置)之製造方法的圖式。在該等圖式中，給定相同元件符號至上述部件，因而省略其敘述(相同情況應用至下面具體例及圖式)。
在圖3A所示之製程中，藉由使用光阻之微影技術在一以電鍍由銅膜所形成之支撐板101上形成一具有開口102A及102B之罩幕圖案102。該支撐板之表面101A係處於一般金屬板狀態中，以及該表面係一具有100nm或更小之Ra的非粗糙表面(第一區域)101A。該支撐板並非侷限於金屬膜(銅膜)，而可以使用該一般金屬板做為該支撐板。
在圖3B所示之製程中，形成一對準記號(導電圖案)103及一電極墊(導電圖案)104，以與該支撐板101之從該等開口102A及102B所暴露之表面(第一區域101A)接觸。亦即，在該支撐板101之具有小表面粗糙度的第一區域(非粗糙表面)101A上形成該對準記號103及該電極墊104。
例如，該對準記號103及該電極墊104係形成於相同平面上且以相同製程及方式形成。例如，以電鍍形成該對準記號103及該電極墊104，其中使用該由一導電材料所製成之支撐板101做為一饋電路徑。此外，以一金層及一鎳 層之堆疊結構(該金層靠近該支撐板101)形成諸如該對準記號103及該電極墊104之導電圖案。可以使用各種結構，例如，一金層、一鎳層及一銅層(該金層靠近該支撐板101)，或者一金層及一銅層之堆疊結構(該金層靠近該支撐板101)。
在圖3C所示之製程中，移除在該支撐板101上所形成之罩幕圖案102。在此情況中，在移除該罩幕圖案102後，例如，以含諸如甲酸之有機酸的化學品實施一濕式處理，粗化該支撐板101之表面，以及該支撐板101之未以該對準記號103及該電極墊104(導電圖案)覆蓋之區域變成一粗糙表面(第二區域)101B。亦即，以該濕式處理粗化該支撐板101之表面(第一區域)101A，其中使用包含該對準記號103及該電極墊104之導電圖案做為一罩幕。在此情況中，該第二區域101B之表面粗糙度Ra最好是200nm至600nm(例如，400nm)。
在圖3D所示之製程中，例如，形成一環氧基樹脂層(增層)105，以覆蓋該對準記號103及該電極墊104及與該支撐板101之粗糙表面(第二區域)101B接觸。例如以雷射在該樹脂層105上形成一到達該電極墊104之介層孔105A。
在圖3E所示之製程中，以銅之無電鍍在該樹脂層105之表面上形成一種子層(未顯示)，以及然後在該種子層上形成一光阻圖案(未顯示)。以一介層插塞填充該介層孔，以及形成一導電圖案(另一導電圖案)106，該導電圖案106 包括一與該介層插塞連接之圖案佈線。在形成該導電圖案106後，剝除該光阻圖案，以及以蝕刻移除因光阻層之剝除所暴露之種子層。
在圖3F所示之製程中，重複圖3D及3E所述之製程，以在該樹脂層105上連續形成對應於該樹脂層105之樹脂層107及109，以及形成對應於該導電圖案106之導電圖案108及110。
在該樹脂層109上形成一由防焊層所形成且具有一開口111A之絕緣層111，其中經由該開口111A暴露該導電圖案110之一部分。
在圖3G所示之製程中，例如藉由使用化學品之濕式蝕刻移除該由銅所製成之支撐板101。在此一方式中，可以形成該佈線板(電子裝置)100。
在該佈線板100中，因為形成該對準記號(導電圖案)103以與該第一區域101A(該支撐板101之非粗糙表面)接觸，所以該對準記號103之表面係平滑的。例如，當在電極墊104上形成一像焊料之接點部時，改善對準之準確性。此外，因為形成該樹脂層105以與該第二區域101B(該支撐板101之粗糙表面)接觸，所以改善該支撐板101與該樹脂層105間之黏著。於是，在製造該佈線板中可防止該樹脂層剝離，以及因此，可允許以高可靠性製造該佈線板。可以個別形成該對準記號及該電極墊，然而可以使用該複數個電極墊之至少一部分做為該對準記號(亦即，該電極墊及該對準記號之共同使用)。
如下面所述，可以在佈線板100上形成一接點部，以安裝諸如半導體晶片之零件。
例如，如圖3H所示，使用該對準記號103實施對準。然後，例如藉由印刷或藉由一焊球之轉移及該焊料之回流在該電極墊104上形成一由焊料所形成之接點部112。
在圖3I所示之製程中，安裝諸如半導體晶片之零件113，以與該接點部112接觸，以及可以以諸如底部填充物之樹脂材料114填充該零件113與該樹脂層105間之空間。
可以安裝該零件113，以與從該絕緣層111之開口111A所暴露之導電圖案110連接。在該佈線板100上安裝該零件113後，可以移除該支撐板101。
[具體例2]
圖4A至4E係連續描述依據具體例2之佈線板(電子裝置)之製造方法的圖式。
在圖4A所示之製程中，使一由諸如銅之金屬所製成之支撐板201經歷一使用含諸如甲酸之有機酸的化學品之濕式處理，因而形成一粗糙表面(第二區域)201B。在此情況中，該第二區域201B之表面粗糙度Ra最好是200nm至600nm(例如，400nm)。
在圖4B所示之製程中，在該支撐板201之第二區域201B上形成一具有開口202A及202B之罩幕圖案202。
在圖4C所示之製程中，藉由一使用含例如過硫酸鈉之化學品的濕式處理來平滑化該罩幕圖案202之開口202A 及202B所暴露之第二區域201B，以形成一非粗糙表面(第一區域201A)。例如，該第一區域201A之表面粗糙度Ra最好是100nm或更小。
在圖4D所示之製程中，形成一對準記號203及一電極墊204，以與該支撐板201之從該等開口202A及202B所暴露之表面(第一區域201A)接觸。亦即，在該支撐板201之具有小表面粗糙度的第一區域(非粗糙表面)201A上形成該對準記號203及該電極墊204。例如，可以以相同於具體例1所述之對準記號103及電極墊104的情況之方式形成該對準記號203及該電極墊204。
在圖4E所示之製程中，移除在該支撐板201上所形成之罩幕圖案202。
然後，實施相同於在具體例1之圖3D所示之製程後的製程，以形成像具體例1所需要之該等樹脂層105、107及109、該絕緣層111、該等導電圖案106、108及110及該接點部112。接著，在其上安裝一零件，藉此製造該佈線板(電子裝置)。
在本具體例中，亦呈現相同於具體例1之效果，平滑化該對準記號203之表面，改善對準之準確性，以及防止與該支撐板201接觸之樹脂層剝離。
[具體例3]
在具體例1及具體例2中，對應於該非粗糙表面形成該對準記號及該電極墊兩者，然而本發明並非侷限於此。例如，可以對應於該非粗糙表面形成該對準記號及該電極墊 中之至少該對準記號，以及如以下所述，可以對應於該粗糙表面形成該電極墊。
圖5A至5G係描述依據本發明之具體例3的佈線板(電子裝置)之製造方法的圖式。
在圖5A所示之製程中，使一由諸如銅之金屬所製成之支撐板301經歷一使用含諸如甲酸之有機酸的化學品之濕式處理，因而形成一粗糙表面(第二區域)301B。在此情況中，該第二區域301B之表面粗糙度Ra最好是200nm至600nm(例如，400nm)。
在圖5B所示之製程中，在該支撐板301之第二區域301B上形成一具有開口302A之罩幕圖案302。
在圖5C所示之製程中，藉由一使用含例如過硫酸鈉之化學品的濕式處理來平滑化該罩幕圖案302之開口302A所暴露之第二區域301B，以形成一非粗糙表面(第一區域301A)。例如，該第一區域301A之表面粗糙度Ra最好是100nm或更小。
在圖5D所示之製程中，移除該罩幕圖案302。
在圖5E所示之製程中，在該支撐板301上形成一具有開口320A及320B之罩幕圖案320。在此情況中，從該開口320A暴露該第一區域(非粗糙表面)301A，以及該開口320B暴露該第二區域(粗糙表面)301B。亦即，對應於在圖5C所示之製程中所形成之開口302A來形成該開口320A。
在圖5F所示之製程中，形成一對準記號303及一電極 墊304，以與該支撐板301之從該等開口302A及302B所暴露之表面接觸。亦即，在該支撐板301之具有小表面粗糙度的第一區域(非粗糙表面)301A上形成該對準記號303，以及在該支撐板301之具有大表面粗糙度的第二區域301B上形成該電極墊304。例如，可以以相同於具體例1所述之對準記號103及電極墊104的情況之方式形成該對準記號303及該電極墊304。
在圖5G所示之製程中，移除在該支撐板301上所形成之罩幕圖案320。
然後，實施相同於在具體例1之圖3D所示之製程後的製程，以形成像具體例1所需要之該等樹脂層105、107及109、該絕緣層111、該等導電圖案106、108及110及該接點部112。接著，在其上安裝一零件，藉此製造該佈線板(電子裝置)。
在本具體例中，亦呈現相同於具體例1之效果，平滑化該對準記號303之表面，改善對準之準確性，以及防止與該支撐板301接觸之樹脂層剝離。
如在本具體例中所述，該電極墊不需要具有相同於該對準記號之表面粗糙度，然而可以具有大致等於該樹脂層之表面粗糙度。
依據本發明，可允許提供一佈線板之製造方法，其能使該佈線板變薄及改善對準之準確性。
雖然已描述關於本發明之示範性具體例，但是熟習該項技藝者將明顯易知在不脫離本發明下可以實施各種變更 及修改。因此，意欲在所附申請專利範圍中涵蓋落在本發明之精神及範圍內之所有此等變更及修改。
11‧‧‧支撐板
11A‧‧‧第一區域
11B‧‧‧第二區域
12‧‧‧樹脂層
13‧‧‧對準記號(導電圖案)
100‧‧‧佈線板(電子裝置)
101‧‧‧支撐板
101A‧‧‧非粗糙表面(第一區域)
101B‧‧‧粗糙表面(第二區域)
102‧‧‧罩幕圖案
102A‧‧‧開口
102B‧‧‧開口
103‧‧‧對準記號
104‧‧‧電極墊
105‧‧‧環氧基樹脂層
105A‧‧‧介層孔
106‧‧‧導電圖案
107‧‧‧樹脂層
108‧‧‧導電圖案
109‧‧‧樹脂層
110‧‧‧導電圖案
111‧‧‧絕緣層
111A‧‧‧開口
112‧‧‧接點部
113‧‧‧零件
114‧‧‧樹脂材料
201‧‧‧支撐板
201A‧‧‧非粗糙表面(第一區域)
201B‧‧‧粗糙表面(第二區域)
202‧‧‧罩幕圖案
202A‧‧‧開口
202B‧‧‧開口
203‧‧‧對準記號
204‧‧‧電極墊
301‧‧‧支撐板
301A‧‧‧非粗糙表面(第一區域)
301B‧‧‧粗糙表面(第二區域)
302‧‧‧罩幕圖案
302A‧‧‧開口
303‧‧‧對準記號
304‧‧‧電極墊
320‧‧‧罩幕圖案
320A‧‧‧開口
320B‧‧‧開口
圖1係描述在相關技藝中之電子裝置之製造方法的示意圖；圖2係描述依據本發明之電子裝置之製造方法的示意圖；圖3A係描述依據具體例1之電子裝置之製造方法的圖式(#1)；圖3B係描述依據具體例1之電子裝置之製造方法的圖式(#2)；圖3C係描述依據具體例1之電子裝置之製造方法的圖式(#3)；圖3D係描述依據具體例1之電子裝置之製造方法的圖式(#4)；圖3E係描述依據具體例1之電子裝置之製造方法的圖式(#5)；圖3F係描述依據具體例1之電子裝置之製造方法的圖式(#6)；圖3G係描述依據具體例1之電子裝置之製造方法的圖式(#7)；圖3H係描述依據具體例1之電子裝置之製造方法的圖式(#8)；圖3I係描述依據具體例1之電子裝置之製造方法的圖 式(#9)；圖4A係描述依據具體例2之電子裝置之製造方法的圖式(#1)；圖4B係描述依據具體例2之電子裝置之製造方法的圖式(#2)；圖4C係描述依據具體例2之電子裝置之製造方法的圖式(#3)；圖4D係描述依據具體例2之電子裝置之製造方法的圖式(#4)；圖4E係描述依據具體例2之電子裝置之製造方法的圖式(#5)；圖5A係描述依據具體例3之電子裝置之製造方法的圖式(#1)；圖5B係描述依據具體例3之電子裝置之製造方法的圖式(#2)；圖5C係描述依據具體例3之電子裝置之製造方法的圖式(#3)；圖5D係描述依據具體例3之電子裝置之製造方法的圖式(#4)；圖5E係描述依據具體例3之電子裝置之製造方法的圖式(#5)；圖5F係描述依據具體例3之電子裝置之製造方法的圖式(#6)；以及圖5G係描述依據具體例3之電子裝置之製造方法的圖 式(#7)。
101‧‧‧支撐板
101A‧‧‧非粗糙表面(第一區域)
101B‧‧‧粗糙表面(第二區域)
103‧‧‧對準記號
104‧‧‧電極墊
105‧‧‧環氧基樹脂層
106‧‧‧導電圖案
107‧‧‧樹脂層
108‧‧‧導電圖案
109‧‧‧樹脂層
110‧‧‧導電圖案
111‧‧‧絕緣層
111A‧‧‧開口

Claims (6)

  1. 一種佈線板之製造方法，該方法包括：(a)粗化一支撐板之一表面；(b)於該支撐板之該表面上形成一罩幕圖案及平滑化從該罩幕圖案所暴露的該支撐板之一表面；(c)在該支撐板上形成複數個導電圖案，使得該複數個導電圖案與該支撐板接觸；(d)形成一樹脂層，以覆蓋該複數個導電圖案及與該支撐板接觸；(e)形成另一導電圖案，其連接至該複數個導電圖案中之至少一導電圖案；以及(f)移除該支撐板，其中，在該支撐板之經平滑化表面上形成該複數個導電圖案中之至少一導電圖案，以及其中，該支撐板之在步驟(c)中與該複數個導電圖案中之至少一導電圖案接觸的第一區域具有不同於該支撐板之在步驟(d)中與該樹脂層接觸的第二區域之表面粗糙度。
  2. 如申請專利範圍第1項之製造方法，進一步包括下列步驟：(g)在步驟(c)與步驟(d)間移除該罩幕圖案。
  3. 如申請專利範圍第1項之製造方法，其中，該複數個導電圖案包括一對準記號及一電極墊。
  4. 如申請專利範圍第1項之製造方法，其中，步驟(c) 包含：(i)移除該罩幕圖案；(ii)於該支撐板之該表面上形成一其中具有開口之光阻，以便從該等開口暴露該支撐板之經平滑化表面；(iii)於該等開口中形成該複數個導電圖案，使得該複數個導電圖案與該支撐板接觸；以及(iv)移除該光阻。
  5. 如申請專利範圍第3項之製造方法，其中，該對準記號係形成於該支撐板之經平滑化表面中。
  6. 如申請專利範圍第1項之製造方法，其中，以電鍍形成該複數個導電圖案，其中使用該支撐板做為一饋電路徑。
TW097112599A 2007-04-09 2008-04-08 佈線板之製造方法 TWI413461B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007101465A JP2008258520A (ja) 2007-04-09 2007-04-09 配線基板の製造方法及び配線基板

Publications (2)

Publication Number Publication Date
TW200841781A TW200841781A (en) 2008-10-16
TWI413461B true TWI413461B (zh) 2013-10-21

Family

ID=39825957

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112599A TWI413461B (zh) 2007-04-09 2008-04-08 佈線板之製造方法

Country Status (5)

Country Link
US (1) US7954234B2 (zh)
JP (1) JP2008258520A (zh)
KR (1) KR101474261B1 (zh)
CN (1) CN101286457B (zh)
TW (1) TWI413461B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101551898B1 (ko) 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US9049807B2 (en) * 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
KR101133049B1 (ko) * 2010-07-22 2012-04-04 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조방법
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US11127664B2 (en) 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
US9685411B2 (en) * 2015-09-18 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit dies having alignment marks and methods of forming same
JP6773518B2 (ja) * 2016-10-24 2020-10-21 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
CN108012402B (zh) * 2016-11-02 2020-06-23 欣兴电子股份有限公司 线路板及其制作方法
JP7271081B2 (ja) * 2017-10-18 2023-05-11 日東電工株式会社 配線回路基板
US10170441B1 (en) * 2017-11-07 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP2019121771A (ja) * 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板
KR102493591B1 (ko) * 2018-06-26 2023-01-31 교세라 가부시키가이샤 배선 기판
CN109524303B (zh) * 2018-11-23 2021-03-19 京东方科技集团股份有限公司 导电图形及其制作方法、显示基板、显示装置
WO2023243903A1 (ko) * 2022-06-17 2023-12-21 삼성전자주식회사 복합필름, 리지드 플렉서블 인쇄 회로 기판 및 이를 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
JP2003060356A (ja) 2001-08-09 2003-02-28 Ngk Spark Plug Co Ltd 多層プリント配線基板の製造方法
WO2003039219A1 (fr) 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法

Also Published As

Publication number Publication date
TW200841781A (en) 2008-10-16
CN101286457B (zh) 2012-05-09
KR101474261B1 (ko) 2014-12-18
JP2008258520A (ja) 2008-10-23
US20080245549A1 (en) 2008-10-09
CN101286457A (zh) 2008-10-15
KR20080091709A (ko) 2008-10-14
US7954234B2 (en) 2011-06-07

Similar Documents

Publication Publication Date Title
TWI413461B (zh) 佈線板之製造方法
JP4800253B2 (ja) 配線基板の製造方法
TWI307142B (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
KR20100038148A (ko) 배선 기판 및 그 제조 방법
KR20080037307A (ko) 회로기판 및 그 제조방법
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2011014644A (ja) 配線基板およびその製造方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP4256454B2 (ja) 配線基板の製造方法及び配線基板
JP2007517410A (ja) パターン回路およびその製造方法
KR100999515B1 (ko) 인쇄회로기판 제조방법
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
US20240203935A1 (en) Method of embedding a bare die in a carrier laminate
TWI845178B (zh) 電路板結構及其形成方法
WO2023157502A1 (ja) 配線回路基板およびその製造方法
JP2002260753A (ja) バンプ付きシートの製造方法
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
JP5468572B2 (ja) 配線基板
JP4402256B2 (ja) 半導体チップ塔載用配線部材の製造方法
JP2004281752A (ja) 片面回路基板の製造方法及び片面回路基板
KR101730468B1 (ko) 범프가 포함된 인쇄회로기판 및 그 제조방법
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
JPH05218642A (ja) 回路基板の製造方法
JP2006210770A (ja) 半導体装置搭載用基板、および半導体素子用ｂｇａパッケージ