JP2006166394A - 監視フォトダイオードのオフセット補償回路 - Google Patents
監視フォトダイオードのオフセット補償回路 Download PDFInfo
- Publication number
- JP2006166394A JP2006166394A JP2005067519A JP2005067519A JP2006166394A JP 2006166394 A JP2006166394 A JP 2006166394A JP 2005067519 A JP2005067519 A JP 2005067519A JP 2005067519 A JP2005067519 A JP 2005067519A JP 2006166394 A JP2006166394 A JP 2006166394A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- fuse
- switching
- switching element
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
- G11B7/1263—Power control during transducing, e.g. by monitoring
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】MPD回路の生産後にEDSウエハテストなどのテストの際にオフセット特性を修正および改善することが可能な方法を提示し、均一なVoffset特性を有するMPD補償回路を提供する。
【解決手段】入力信号を増幅して出力する増幅素子と;前記増幅素子の一入力端に接続された主電流源、前記主電流源と並列に接続された少なくとも一つの付加電流源、および前記付加電流源それぞれに接続され、前記付加電流源をスイッチングして前記増幅素子のオフセット電圧を段階的に上昇させるスイッチング素子からなる電源部と;前記増幅素子の他の入力端と出力端との間に接続されたフィードバック抵抗素子と;を含む。
【選択図】図3
【解決手段】入力信号を増幅して出力する増幅素子と;前記増幅素子の一入力端に接続された主電流源、前記主電流源と並列に接続された少なくとも一つの付加電流源、および前記付加電流源それぞれに接続され、前記付加電流源をスイッチングして前記増幅素子のオフセット電圧を段階的に上昇させるスイッチング素子からなる電源部と;前記増幅素子の他の入力端と出力端との間に接続されたフィードバック抵抗素子と;を含む。
【選択図】図3
Description
本発明は、監視フォトダイオードのオフセット電圧を補償する回路に関する。さらに詳しくは、フォトダイオードのテストによってオフセット電圧を測定し、測定された電圧値に応じて電流源およびオフセット抵抗を追加してオフセット電圧を相殺することが可能な回路に関する。
現在、光学記録装置の産業動向は、CDP、DVDPを経てCDRW、DVDRW、COMBO、SUPER COMBOなどの記録系中心に変化しており、HDTV放送で代表される高画質、高容量のデータを記録・格納するために高倍速の記録系性能が求められている。そこで、CDRW、DVDRWおよびブルーレイ(Blueray)記録系光ピックアップ装置の開発が競争的に行われており、記録系ではデータ記録の際に高速のレーザ信号を用いてCD、DVDメディアに記録するために速く且つ正確なLD電力の調節が必要であり、このためレーザ電力監視用PDIC(以下、「MPD」という)の技術が核心的である。特に、MPDは、正確なレーザ電力を監視するためにオフセット電圧の絶対値が小さくなければならない。
図1は従来のMPDの回路構造を示す。MPD(Monitoring Photo Diode)は、図1に示すように、フォトダイオード11で入射したレーザの光信号を電流信号に変換し、I−V増幅器12で電流信号を電圧の形態に変換し、GAIN増幅器13で電圧信号を増幅して出力する。この際、出力電圧のDCレベルは、入力光信号がないときには基準電圧と同一でなければならない。入力光信号がないときに出力電圧をVoffsetというが、この値が大きければ、フォトダイオード11に入射する正確なレーザの光信号量を測定することが難しい。VoffsetはI−V増幅器12とGAIN増幅器13で使用されるOP−AMPのエラー値によって発生する。このようなエラー値はOP−AMPの特性が理想的ではないために発生する。このようなエラー値を無くすために、従来では、図2に示すように、Roffsetに補償電流Ioffset compを流してVoffsetを調節する。
図2によれば、
である。Vin_offsetは、GAIN増幅器が理想的ではないために発生するもので、GAIN増幅器の内部にかかる電圧である。
また、図2によれば、
である。
図2において、Vin=0のときには、理想的にGAIN増幅器の内部に流れる電流は0でなければならないが、GAIN増幅器が理想的ではないため、GAIN増幅器の内部に入力電流が発生する。この電流をib_diffとすれば、VRoff=ib_diff×Roffsetであり、数式2を数式1に代入すると、
となる。
ところが、図2のようにオフセット補償電流Ioffset_compを流すと、Voutは次のようになる。
数式4によれば、理想的な場合のようにVout=Vx1になるためには、
でなければならなく、数式5を満足するとき、
となる。
したがって、数式5が満足されるよう、図2のようにIoffset_compを流すことが可能な電流電源16を回路に追加してIoffset_compを調節すると、オフセット電圧を補償することができる。
MPD回路は、非常に微細な大きさのレーザダイオードの電力を監視する回路であって、光信号の大きさを精密に検出しなければならないため、Voffset値を非常に精密に測定することができなければならない。これにより、通常要求される基準は誤差範囲±12mVであるが、最近は誤差範囲±3mV以内まで要求する応用分野も生じている。
しかしながら、図1および図2で説明したオフセット補償電流源を適用してオフセット補償回路を構成すると、MPDのオフセット特性はある程度改善されるが、実際チップ生産の際に増幅器のオフセット値は不規則な値を有するため、修正に限界がある。
しかしながら、図1および図2で説明したオフセット補償電流源を適用してオフセット補償回路を構成すると、MPDのオフセット特性はある程度改善されるが、実際チップ生産の際に増幅器のオフセット値は不規則な値を有するため、修正に限界がある。
これと関連し、特許文献1は、出力オフセット電圧を除去するために2つの前置アンプおよびこれらの出力を差動増幅する差動増幅器を備え、これらの増幅器に接続されるフィードバック抵抗を選択的に接続することにより、出力オフセット電圧を調節することが可能な回路を開示している。
ところが、前記のオフセット補償回路およびその他現在公知になっているオフセット回路は監視フォトダイオードなどの生産工程に適用することができない。よって、監視フォトダイオードの生産工程に効率よく適用可能なオフセット補償回路が要求されている。
本発明は、かかる問題点を解決するためのもので、その目的は、MPD回路の生産後にEDSウエハテストなどのテストの際にオフセット特性を修正および改善することが可能な方法を提示し、均一なVoffset特性を有するMPD補償回路を提供することにある。
また、本発明の他の目的は、個別MPD製品別にVoffsetを選択的に補償することが可能なMPD補償回路を提供することにある。
また、本発明の別の目的は、Voffset特性を改善することにより、温度によるMPDのVoffsetドリフト特性、温度によるMPDの光効率特性および生産収率を改善することにある。
上記目的を達成するために、本発明の一実施例に係るオフセット補償回路は、入力信号を増幅して出力する増幅素子と;前記増幅素子の一入力端に接続された主電流源、前記主電流源と並列に接続された少なくとも一つの付加電流源、および前記付加電流源それぞれに接続され、前記付加電流源をスイッチングして前記増幅素子のオフセット電圧を段階的に上昇させるスイッチング素子からなる電源部と;前記増幅素子の他の入力端と出力端との間に接続されたフィードバック抵抗素子とを含むことを特徴とする。
また、本発明の他の実施例に係るオフセット補償回路は、入力信号を増幅して出力する増幅素子と;前記増幅素子の一入力端に接続された主抵抗、前記主抵抗と直列に接続された少なくとも一つの付加抵抗、および前記付加抵抗それぞれに接続され、前記付加抵抗をスイッチングして前記増幅素子のオフセット電圧を段階的に下降させるスイッチング素子からなる抵抗部と;前記増幅素子の他の入力端と出力端との間に接続されたフィードバック抵抗素子と;を含むことを特徴とする。
また、本発明の別の実施例に係るオフセット補償回路は、入力信号を増幅して出力する増幅素子と;前記増幅素子の一入力端に接続された主電流源、前記主電流源と並列に接続された少なくとも一つの付加電流源、および前記付加電流源それぞれに接続され、前記付加電流源をスイッチングして前記増幅素子のオフセット電圧を段階的に上昇させるスイッチング素子からなる電源部と;前記増幅素子の入力端のうち前記主電流源と同一の入力端に接続された主抵抗、前記主抵抗に直列に接続された少なくとも一つの付加抵抗、および前記付加抵抗それぞれに接続され、前記付加抵抗をスイッチングして前記増幅素子のオフセット電圧を段階的に下降させるスイッチング素子からなる抵抗部と、前記増幅素子の他の入力端と出力端との間に接続されたフィードバック抵抗素子と;を含むことを特徴とする。
また、本発明の別の実施例に係るオフセット補償方法は、入力信号を受信して増幅し、一入力端には少なくとも2つ以上の並列に接続された電流源および少なくとも2つ以上の直列に接続された抵抗素子が接続され、他の入力端と出力端との間にはフィードバック抵抗素子が接続された増幅素子のオフセット電圧を測定する段階と、前記測定されたオフセット電圧が動作範囲内にあるか否かを判断する段階と、前記測定されたオフセット電圧値に応じて前記電流源および前記抵抗素子を選択的に不活性化させることにより前記オフセット電圧を上昇または下降させる段階とを含むことを特徴とする。
本発明に係るオフセット補償回路は、次の効果をもたらす。
1)既に製造が完成したMPDのVoffset値を、生産された個別MPD製品別に選択的に補償することができる。
2)Voffset特性を改善することにより、温度によるMPDのVoffsetドリフト特性を有することができる。
3)Voffset特性を改善することにより、温度によるMPDの光効率特性も改善することができる。
4)均一なVoffset特性のMPDを生産することができるため、生産収率を高めることができる。
5)ロジック回路によって或いは自動的にVoffset特性が補償できるように実現して一つのセットに生産された製品において、セット製品の設計者がVoffset特性を所望の方向に調整して製品の互換性を増加させることができる。
6)Voffset特性を補償することにより、光ピックアップ応用分野で光信号の強度測定の正確度を改善することができる。
1)既に製造が完成したMPDのVoffset値を、生産された個別MPD製品別に選択的に補償することができる。
2)Voffset特性を改善することにより、温度によるMPDのVoffsetドリフト特性を有することができる。
3)Voffset特性を改善することにより、温度によるMPDの光効率特性も改善することができる。
4)均一なVoffset特性のMPDを生産することができるため、生産収率を高めることができる。
5)ロジック回路によって或いは自動的にVoffset特性が補償できるように実現して一つのセットに生産された製品において、セット製品の設計者がVoffset特性を所望の方向に調整して製品の互換性を増加させることができる。
6)Voffset特性を補償することにより、光ピックアップ応用分野で光信号の強度測定の正確度を改善することができる。
以下、添付図面を参照しながら本発明をより詳細に説明する。
図3は本発明の一実施例に係るMPDオフセット電圧補償回路の構成を示す。図3に示すように、増幅素子22の非反転入力端には、一定の電流を供給する主電流源I0が接続されており、主電流源I0に並列に少なくとも一つの付加電流源I1、I2、I3がお互い並列に接続される。また、増幅素子22の非反転入力端には主抵抗R1が接続されており、主抵抗R1には少なくとも一つの付加抵抗R2、R3、R4がお互い直列に接続される。また、付加電流源I1、I2、I3にはスイッチング素子としてヒューズF2、F1、F0がそれぞれ直列に接続され、付加抵抗R2、R3、R4にはスイッチング素子としてヒューズF5、F4、F3がそれぞれ並列に接続される。
前記増幅素子22の反転入力端と出力端との間には、フィードバック抵抗Rfgが接続され、抵抗部の抵抗値とフィードバック抵抗Rfg値に応じて増幅素子22の増幅比が決定される。
MPDが設計されて含まれているウエハ上のチップが正常に動作するか否かをテストし修理するなど、パッケージングを行う前に製品の測定性能を確認するためにいわゆるEDS(Electrical Die Sorting)テスト過程を行うが、MPDのEDSテストの際に測定されるオフセット電圧値に応じて、付加電流源I1、I2、I3または付加抵抗R2、R3、R4に接続されたスイッチング素子を選択的にオンオフすることにより、増幅素子22のオフセット電圧を調節することができる。スイッチング素子としては、ヒューズ、またはFET、CMOS、MOSFETなどのスイッチング素子を使用することができる。ヒューズの場合には、ヒューズが接続された状態はオンであり、ヒューズを切るとオフになる。
スイッチング素子としてヒューズを使用する場合、付加電流源I1、I2、I3または付加抵抗R2、R3、R4にヒューズをそれぞれ接続し、付加電流源I1、I2、I3に接続されたヒューズF2、F1、F0または付加抵抗R2、R3、R4に接続されたヒューズF5、F4、F3を選択的に切ることにより、Voffsetを調整することができる。付加電流源I1、I2、I3に接続されたヒューズF2、F1、F0を切ると、付加電流源I1、I2、I3は電流を供給しなくなり、付加抵抗R2、R3、R4に接続されたヒューズF5、F4、F3を切ると、付加抵抗R2、R3、R4には電流が流れなくなり、抵抗部の総抵抗値が減少する。
知られていることではあるが、従来製造されたMPDのオフセット電圧調整することができなかった。これに対し、本発明によれば、MPDの製造後にスイッチング素子を設け、当該スイッチング素子を選択的にオンオフすることにより、増幅素子のオフセット電圧を調整することができる。
対応する付加電流源I1、I2、I3を不活性にしているあいだ、ヒューズF2、F1、F0の選択的な切断はオフセット補償電流Ioffset_compを減少させ、オフセット電圧も減少させる。
これに対し、オフセット電圧は、付加抵抗R2、R3、R4の選択的な不活性化によって増大する。当該選択的な不活性化は、接続された対応するヒューズF5、F4、F3の切断に起因する。
したがって、半導体素子の製造後に行われるEDSテストによってオフセット電圧を測定した後、オフセット電圧が許容範囲より高い場合は、付加電流源I1、I2、I3に接続されたヒューズF2、F1、F0を一つずつ切ることにより、オフセット電圧を減少させて許容範囲内に入るようにする。また、EDSテストによって測定されたオフセット電圧が許容範囲より低い場合は、付加抵抗R2、R3、R4に接続されたヒューズF5、F4、F3を一つずつ切ることにより、オフセット電圧を上昇させて許容範囲内に入るようにする。
ヒューズF0、F1、F2、F3、F4、F5を一つずつ切るたびに増加する電圧の大きさは回路の設計および回路の構成素子によって異なるが、通常のMPDの場合、±15mV〜3mVずつオフセット電圧が増加または減少する。
このようなオフセット補償回路は、MPDの設計の際にマイクロ半導体集積回路内に設計するもので、微細なヒューズを選択的に切る方法としては、選択されたヒューズの両端に大量の電流を流す方式、あるいは選択されたヒューズに高温のレーザを走査する方式を使用することができる。
大量の電流を流す方式において、通常のMDPの場合には、約10mA程度を流せばヒューズが切れる。また、高温のレーザを走査する場合は、レーザ走査装備によって、切ろうとするヒューズに正確にターゲッティングした後レーザを走査すると、マイクロ回路内に集積されたヒューズを選択的に切って、各ヒューズに接続された電流源または抵抗素子を不活性化させることにより、オフセット電圧を調節することができる。
図4は本発明の一実施例に係るオフセット電圧を補償する方法を示す流れ図である。
図4を参照すると、ステップS1において、MPDおよびその増幅回路が含まれているウエハに対してEDSテストを行う。ステップS2において、入力電圧Vinが0のとき、増幅素子22のオフセット電圧Voffsetを測定する。ステップS3において、測定されたVoffset値が許容範囲内にあるか否かを判断し、許容範囲から外れた場合、ステップS4で、電流源または抵抗素子に接続されたスイッチング素子をオンオフしてオフセット電圧を調節する。スイッチング素子としてヒューズが接続された場合は、ヒューズF0、F1、F2、F3、F4、F5を選択的に切って電流源または抵抗素子を不活性化させることにより、増幅素子22のオフセット電圧を±15mV〜3mV単位で調整する。
図4を参照すると、ステップS1において、MPDおよびその増幅回路が含まれているウエハに対してEDSテストを行う。ステップS2において、入力電圧Vinが0のとき、増幅素子22のオフセット電圧Voffsetを測定する。ステップS3において、測定されたVoffset値が許容範囲内にあるか否かを判断し、許容範囲から外れた場合、ステップS4で、電流源または抵抗素子に接続されたスイッチング素子をオンオフしてオフセット電圧を調節する。スイッチング素子としてヒューズが接続された場合は、ヒューズF0、F1、F2、F3、F4、F5を選択的に切って電流源または抵抗素子を不活性化させることにより、増幅素子22のオフセット電圧を±15mV〜3mV単位で調整する。
測定されたVoffsetが許容範囲より高い場合は、電流源に接続されたヒューズF0、F1、F2を選択的に切ってオフセット電圧を低め、測定されたVoffsetが許容範囲より低い場合は、抵抗素子に接続されたヒューズF3、F4、F5を選択的に切ってオフセット電圧を上昇させる。その後、ステップS2でオフセット電圧を測定し、その測定結果が許容範囲に入る場合、ウエハは次の処理過程S5に移行する。
図5はスイッチング方法を示す本発明の一実施例であって、スイッチング素子としてヒューズを使用し、前記ヒューズの両端に接続されて前記ヒューズに大量の電流を流すためのスイッチングパッド23を提供している。スイッチングパッド23は、MPDの設計時に増幅素子などその他の回路構成要素と共に考慮され、ウエハ内に挿入されるように設計されるべきである。
スイッチングパッド23を介してヒューズそれぞれの両端に強い電流を流してヒューズを選択的に切ると、電流源I1、I2、I3または抵抗素子R1、R2、R3が不活性化されてVoffset値が増加または減少する。
ヒューズを切るたびに増加または減少するオフセット電圧の大きさは、増幅素子を含んだその他の素子の動作電圧範囲によって異なるが、通常のMPDの場合、オフセット電圧は±15mV〜3mV単位で調整される。ヒューズは、通常約10mA以上の電流を流せば切れるように設計されることが好ましい。
図6は本発明の他の実施例であって、スイッチング素子としてヒューズを使用し、前記ヒューズをレーザ走査によってオフさせる方法を示す。図6に示すように、電流源または抵抗素子それぞれに接続されたヒューズF0、F1、F2、F3、F4、F5に選択的にレーザを走査することにより、ヒューズを切ることができる。
この実施例では、ウエハ内に別途のスイッチングパッド、またはその他のヒューズを切るための素子を別途に設計する必要がなく、切るべきヒューズをEDSテストによって選択し、レーザを正確に走査して必要なヒューズのみを切る。
この実施例では、ウエハ内に別途のスイッチングパッド、またはその他のヒューズを切るための素子を別途に設計する必要がなく、切るべきヒューズをEDSテストによって選択し、レーザを正確に走査して必要なヒューズのみを切る。
図7は本発明の別の実施例であって、スイッチング素子として、入力信号に応じてオン/オフ動作を行うことが可能なスイッチング素子S1、S2、S3、S4、S5、S6を使用し、オフセットコントロールブロック回路24を用いて外部から別途のオンオフ信号を提供するオフセット補償回路を示す。
前述した実施例とは異なり、ヒューズをスイッチング素子S1、S2、S3、S4、S
5、S6で代替する。これらスイッチング素子としては、デジタル入力信号によってスイッチングが可能なFET、CMOS、MOSFETなどのトランジスタ素子を使用することができる。
5、S6で代替する。これらスイッチング素子としては、デジタル入力信号によってスイッチングが可能なFET、CMOS、MOSFETなどのトランジスタ素子を使用することができる。
EDSテストによって、入力電圧が0のときに増幅素子22のオフセット電圧を測定した後、オフセット電圧が許容範囲内に入るか否かを判断する。測定されたオフセット電圧値が許容範囲から外れているので調整が必要な場合、外部からオフセットコントロールブロック24にデータ入力端を介してスイッチング素子オンオフのための入力信号を伝達する。
オフセットコントロールブロック24は、外部からスイッチング素子オンオフ信号の入力を受け、それに応じてスイッチング素子S1、S2、S3、S4、S5、S6を選択的にオン/オフして電流源I1、I2、I3または抵抗素子R2、R3、R4を不活性化させることにより、オフ電圧値Voffsetを調整する。好ましくは、スイッチング素子S1、S2、S3、S4、S5、S6はデフォールトでオン状態にある。
付加電流源I1、I2、I3に接続されたスイッチング素子S1、S2、S3をそれぞれ切るたびに、オフセット補償電流Ioffset_compが減少してオフセット電圧が低くなる。
また、付加抵抗R2、R3、R4に接続されたスイッチング素子S4、S5、S6をそれぞれ切るたびに、オフセット縁圧が増加する。
好ましくは、各スイッチング素子を切るたびに、電圧値は増幅素子の動作特性によって異なるが、通常のMPDでは、オフセット電圧が±15mV〜3mV単位で上昇または減少するように設計することが好ましい。
図8は本発明の別の実施例であって、スイッチング素子として、入力信号に応じてオンオフ動作を行うことが可能なスイッチング素子を使用し、オフセットコントロールブロック回路およびセンサを用いてオフセット電圧値を測定すると同時にオフセットを調整することが可能なオフセット電圧補償回路を示す。
図8の実施例では、オフセットコントロールブロック24とオフセット電圧センサ部25を追加してオフセット電圧を測定すると同時に電流量とオフセット抵抗値を調節して動的にVoffset電圧を補償することができる。
すなわち、図7に示した実施例とは異なり、外部から別途の信号入力を受けず、回路自体内でオフセット電圧センサ部25が出力電圧を感知し、感知された出力電圧からオフセット電圧を測定してスイッチング素子S1、S2、S3、S4、S5、S6を選択的にオンオフする。オフセット電圧センサ部25は、EDSテスト中に測定されたオフセット電圧を入力として受信し、あるいは入力電圧が0のときに増幅素子から直接オフセット電圧を測定することもできる。
好ましくは、前記オフセット電圧の感知および調節はEDSテスト中に行われることが好ましい。
以上、本発明を実施例によって説明したが、本発明はこれらの実施例に限定されず、特許請求の範囲の解釈によって限定されるべきである。
22 GAIN増幅器
23 スイッチングパッド
24 オフセットコントロールブロック
25 オフセットセンサ部
23 スイッチングパッド
24 オフセットコントロールブロック
25 オフセットセンサ部
Claims (16)
- 入力信号を増幅して出力する増幅素子と;
前記増幅素子の一入力端に接続された主電流源、前記主電流源と並列に接続された少なくとも一つの付加電流源、および前記付加電流源それぞれに接続され、前記付加電流源をスイッチングして前記増幅素子のオフセット電圧を段階的に上昇させるスイッチング素子からなる電源部と;
前記増幅素子の他の入力端と出力端との間に接続されたフィードバック抵抗素子と
を含むことを特徴とするオフセット補償回路。 - 前記スイッチング素子は、ヒューズからなり、
前記ヒューズの両端に接続され、前記ヒューズに大量の電流を流すことにより前記ヒューズを切るためのスイッチングパッドを含むことを特徴とする請求項1記載のオフセット補償回路。 - 前記スイッチング素子は、入力信号に応じてオンオフ動作を行うスイッチング素子からなり、
前記スイッチング素子を選択的にスイッチングすることにより、前記増幅素子のオフセット電圧を段階的に上昇させるオフセットコントロールブロックを含むことを特徴とする請求項1記載のオフセット補償回路。 - 前記スイッチング素子は、入力信号に応じてオンオフ動作を行うスイッチング素子からなり、
オフセットコントロールブロックに同期し、前記増幅素子の出力電圧値を測定して前記オフセットコントロールブロックに提供するセンサ部と、
前記センサ部の測定値に応じて前記スイッチング素子を選択的にスイッチングするオフセットコントロールブロックとを含むことを特徴とする請求項1記載のオフセット補償回路。 - 入力信号を増幅して出力する増幅素子と;
前記増幅素子の一入力端に接続された主抵抗、前記主抵抗と直列に接続された少なくとも一つの付加抵抗、および前記付加抵抗それぞれに接続され、前記付加抵抗をスイッチングして前記増幅素子のオフセット電圧を段階的に下降させるスイッチング素子からなる抵抗部と;
前記増幅素子の他の入力端と出力端との間に接続されたフィードバック抵抗素子と;を含むことを特徴とするオフセット補償回路。 - 前記スイッチング素子は、ヒューズからなり、
前記ヒューズの両端に接続され、前記ヒューズに大量の電流を流すことにより前記ヒューズを切るためのスイッチングパッドを含むことを特徴とする請求項5記載のオフセット補償回路。 - 前記スイッチング素子は、入力信号に応じてオンオフ動作を行うスイッチング素子からなり、
前記スイッチング素子を選択的にスイッチングすることにより、前記増幅素子のオフセット電圧を段階的に上昇させるオフセットコントロールブロックを含むことを特徴とする請求項5記載のオフセット補償回路。 - 前記スイッチング素子は、入力信号に応じてオンオフ動作を行うスイッチング素子からなり、
オフセットコントロールブロックに同期し、前記増幅素子の出力電圧値を測定して前記オフセットコントロールブロックに提供するセンサ部と、
前記センサ部の測定値に応じて前記スイッチング素子を選択的にスイッチングするオフセットコントロールブロックとを含むことを特徴とする請求項5記載のオフセット補償回路。 - 入力信号を増幅して出力する増幅素子と;
前記増幅素子の一入力端に接続された主電流源、前記主電流源と並列に接続された少なくとも一つの付加電流源、および前記付加電流源それぞれに接続され、前記付加電流源をスイッチングして前記増幅素子のオフセット電圧を段階的に上昇させるスイッチング素子からなる電源部と;
前記増幅素子の入力端のうち前記主電流源と同一の入力端に接続された主抵抗、前記主抵抗に直列に接続された少なくとも一つの付加抵抗、および前記付加抵抗それぞれに接続され、前記付加抵抗をスイッチングして前記増幅素子のオフセット電圧を段階的に下降させるスイッチング素子からなる抵抗部と、
前記増幅素子の他の入力端と出力端との間に接続されたフィードバック抵抗素子と;を含むことを特徴とする請求項5記載のオフセット補償回路。 - 前記スイッチング素子は、ヒューズからなり、
前記ヒューズの両端に接続され、前記ヒューズに大量の電流を流すことにより前記ヒューズを切るためのスイッチングパッドを含むことを特徴とする請求項9記載のオフセット補償回路。 - 前記スイッチング素子は、入力信号に応じてオンオフ動作を行うスイッチング素子からなり、
前記スイッチング素子を選択的にスイッチングすることにより、前記増幅素子のオフセット電圧を段階的に上昇させるオフセットコントロールブロックを含むことを特徴とする請求項9記載のオフセット補償回路。 - 前記スイッチング素子は、入力信号に応じてオンオフ動作を行うスイッチング素子からなり、
オフセットコントロールブロックに同期し、前記増幅素子の出力電圧値を測定して前記オフセットコントロールブロックに提供するセンサ部と、
前記センサ部の測定値に応じて前記スイッチング素子を選択的にスイッチングするオフセットコントロールブロックとを含むことを特徴とする請求項9記載のオフセット補償回路。 - 入力信号を受信して増幅し、一入力端には少なくとも2つ以上の並列に接続された電流源および少なくとも2つ以上の直列に接続された抵抗素子が接続され、他の入力端と出力端との間にはフィードバック抵抗素子が接続された増幅素子のオフセット電圧を測定する段階と、
前記測定されたオフセット電圧が動作範囲内にあるか否かを判断する段階と、
前記測定されたオフセット電圧値に応じて前記電流源および前記抵抗素子を選択的に不活性化させることにより前記オフセット電圧を上昇または下降させる段階とを含むことを特徴とするオフセット電圧補償方法。 - 前記電流源には直列に、前記抵抗素子には並列にヒューズがそれぞれ接続されており、
前記オフセット電圧を上昇または下降させる段階は、
前記ヒューズの両端に高電流を流すことにより、前記ヒューズを選択的に切る段階を含むことを特徴とする請求項13記載のオフセット電圧補償方法。 - 前記電流源には直列に、前記抵抗素子には並列にヒューズがそれぞれ接続されており、
前記オフセット電圧を上昇または下降させる段階は、
レーザによって前記ヒューズを選択的に切る段階を含むことを特徴とする請求項13記載のオフセット電圧補償方法。 - 前記電流源および抵抗素子の両端にはそれぞれスイッチング素子が接続されており、
前記オフセット電圧を上昇または下降させる段階は、
前記スイッチング素子を選択的にオンオフさせる段階を含むことを特徴とする請求項13記載のオフセット電圧補償方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040101267A KR100584959B1 (ko) | 2004-12-03 | 2004-12-03 | 모니터링 포토 다이오드의 오프셋 보상 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006166394A true JP2006166394A (ja) | 2006-06-22 |
Family
ID=36441819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005067519A Pending JP2006166394A (ja) | 2004-12-03 | 2005-03-10 | 監視フォトダイオードのオフセット補償回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7209001B2 (ja) |
JP (1) | JP2006166394A (ja) |
KR (1) | KR100584959B1 (ja) |
CN (1) | CN100419445C (ja) |
DE (1) | DE102005014946B4 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011250239A (ja) * | 2010-05-28 | 2011-12-08 | Sumitomo Electric Ind Ltd | トランスインピーダンス型前置増幅器 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8197123B2 (en) * | 2007-10-29 | 2012-06-12 | Smiths Medical Asd, Inc. | Thermistor circuit calibration |
US7737775B2 (en) * | 2008-07-07 | 2010-06-15 | Mediatek Inc. | Low-noise DC offset calibration circuit and related receiver stage |
US10749507B1 (en) * | 2019-06-19 | 2020-08-18 | Infineon Technologies Austria Ag | Current trimming system, method, and apparatus |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4490682A (en) * | 1981-12-15 | 1984-12-25 | Analogic Corporation | Instrumentation amplifier having automatic offset adjustment |
US4551685A (en) * | 1982-10-25 | 1985-11-05 | Kerns Jr David V | Programmable gain feedback amplifier |
US5233309A (en) * | 1992-01-09 | 1993-08-03 | Analog Devices, Inc. | Programmable gain amplifier |
JPH06303137A (ja) * | 1992-12-29 | 1994-10-28 | Hitachi Ltd | D/a変換器、オフセット調整回路及びこれを用いた携帯通信端末装置 |
JPH11340760A (ja) * | 1998-05-28 | 1999-12-10 | Fuji Film Microdevices Co Ltd | 可変利得増幅回路 |
US6211726B1 (en) * | 1999-06-28 | 2001-04-03 | International Business Machines Corporation | Low voltage, high-current electronic load |
US6310518B1 (en) * | 1999-10-22 | 2001-10-30 | Eric J. Swanson | Programmable gain preamplifier |
JP2001184696A (ja) | 1999-12-27 | 2001-07-06 | Toshiba Corp | 電流出力インターフェース回路および光ディスク装置 |
JP4449260B2 (ja) | 2001-06-19 | 2010-04-14 | ソニー株式会社 | 光ディスク記録再生装置のレーザダイオード駆動回路 |
US7068108B2 (en) * | 2004-01-09 | 2006-06-27 | Texas Instruments Incorporated | Amplifier apparatus and method |
-
2004
- 2004-12-03 KR KR1020040101267A patent/KR100584959B1/ko not_active IP Right Cessation
-
2005
- 2005-03-09 US US11/076,467 patent/US7209001B2/en not_active Expired - Fee Related
- 2005-03-10 JP JP2005067519A patent/JP2006166394A/ja active Pending
- 2005-03-15 CN CNB2005100553373A patent/CN100419445C/zh not_active Expired - Fee Related
- 2005-04-01 DE DE102005014946A patent/DE102005014946B4/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011250239A (ja) * | 2010-05-28 | 2011-12-08 | Sumitomo Electric Ind Ltd | トランスインピーダンス型前置増幅器 |
Also Published As
Publication number | Publication date |
---|---|
CN1782726A (zh) | 2006-06-07 |
KR100584959B1 (ko) | 2006-05-29 |
US20060119424A1 (en) | 2006-06-08 |
CN100419445C (zh) | 2008-09-17 |
DE102005014946B4 (de) | 2012-05-10 |
US7209001B2 (en) | 2007-04-24 |
DE102005014946A1 (de) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7227389B2 (en) | Circuit and method for compensating for offset voltage | |
US7868702B2 (en) | Photoreceiver/amplifier circuit, optical pickup device, and optical disk device | |
US9255850B2 (en) | Temperature detection circuit and method of adjusting the same | |
JP2006166394A (ja) | 監視フォトダイオードのオフセット補償回路 | |
JP3034485B2 (ja) | 自動レーザー出力制御回路 | |
JP4912283B2 (ja) | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 | |
US20100150189A1 (en) | Laser control method and laser control circuit | |
US7714269B2 (en) | Light receiving circuit | |
US7259631B2 (en) | Photoreceptor amplifier circuit and optical pickup | |
JP2004235764A (ja) | 受光アンプ回路およびそれを備える光ピックアップ素子 | |
JP4696631B2 (ja) | 光電流増幅回路 | |
JP2007040771A (ja) | ノイズ測定用半導体装置 | |
JP4080403B2 (ja) | 受光アンプ回路および光ピックアップ | |
JP2006319427A (ja) | 光受信器 | |
JP4665741B2 (ja) | 光送信器 | |
JP4807368B2 (ja) | 光電流・電圧変換回路 | |
JP2012038967A (ja) | レーザー発光装置および光ディスク装置 | |
JP4807369B2 (ja) | 光電流・電圧変換回路 | |
JP4869810B2 (ja) | 減算回路 | |
US8431882B2 (en) | Light-receiving circuit and semiconductor device having same | |
JP4068590B2 (ja) | 電流電圧変換回路 | |
JP2008294984A (ja) | 非反転増幅回路、受光アンプ回路、受光アンプ素子、光ピックアップ、および光ディスク記録再生装置 | |
JP4733944B2 (ja) | 光送信器 | |
JP2004288801A (ja) | 発光素子駆動装置 | |
JP2005294940A (ja) | 半導体回路装置及び演算増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |