JP4080403B2 - 受光アンプ回路および光ピックアップ - Google Patents
受光アンプ回路および光ピックアップ Download PDFInfo
- Publication number
- JP4080403B2 JP4080403B2 JP2003322049A JP2003322049A JP4080403B2 JP 4080403 B2 JP4080403 B2 JP 4080403B2 JP 2003322049 A JP2003322049 A JP 2003322049A JP 2003322049 A JP2003322049 A JP 2003322049A JP 4080403 B2 JP4080403 B2 JP 4080403B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- light receiving
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Head (AREA)
- Amplifiers (AREA)
Description
Vo=Vs−(Ibn1×Rf)−Vben1+Vben2+(Ibn2×Rf)
=Vs−(Rf×Icn1/hFEn)−VT×ln(Icn1/Is)+VT×ln(Icn2/Is)+(Rf×Icn2/hFEn)
=Vs+((Icn2−Icn1)×Rf/hFEn)+VT×ln(Icn2/Icn1) …(1)
ここで、上式における各パラメータは次のように示される。
hFEn:NPNトランジスタの電流増幅率
VT:kT/q(kはボルツマン定数、Tは絶対温度、qは電子荷)で表される熱起電力
Ibn1:トランジスタQ21のベース電流
Ibn2:トランジスタQ22のベース電流
Vben1 :トランジスタQ21のベース−エミッタ間電圧
Vben2 :トランジスタQ22のベース−エミッタ間電圧
Icn1:トランジスタQ21のコレクタ電流
Icn2:トランジスタQ22のコレクタ電流
Icp1:トランジスタQ23のコレクタ電流
Icp2:トランジスタQ24のコレクタ電流
Ibp1:トランジスタQ23のベース電流
Ibp2:トランジスタQ24のベース電流
Ibp3:トランジスタQ25のベース電流
Rf:抵抗R21,R22の抵抗値
よって、出力電圧Voと基準電圧Vsの差電圧、即ちオフセット電圧Voffは、次式で表される。
この式より、Icn1とIcn2の差がオフセット電圧の原因となることが分かる。逆に、Icn1=Icn2であれば、Voff=0 となり、オフセット電圧は発生しない。
Icn1=Icp1+Ibp1+Ibp2 …(3)
Icn2=Icp2−Ibn3 …(4)
の関係が成り立つ。また、カレントミラー回路の特性として、Icp=Icp1=Icp2,Ibp=Ibp1=Ibp2 であるので、Icn1とIcn2との差は
Icn1−Icn2=2×Ibp+Ibn3 …(5)
と表され、オフセット電圧の原因となる。式(5)の右辺における第1項は能動負荷として用いられるカレントミラー回路のベース電流誤差(ベース電流の和)であり、第2項は出力回路として用いられるエミッタフォロワ回路のベース電流である。
Icn2=Icp2−Ibn3 …(7)
Icn1−Icn2=2×Ibp+Ibn3−Ibn4−Ibn5 …(8)
ただし、Ibp=Ibp1=Ibp2、Icn3=Icn4(トランジスタQ26のコレクタ電流)とすれば、Ibn3=Icn3/hFEn=Icn4/hFEn=Ibn4となるので、定電流源CS21を流れる電流IEEをIEE=2×Icpと近似すると、式(8)は次式のように表される。
=2×(Icp/hFEp)−(Icn5/hFEn)
=(IEE/hFEp)−(Icn5/hFEn) …(9)
ここで、hFEpはPNPトランジスタの電流増幅率である。
Icn2=Icp2−Ibn3+Ibp3 …(11)
Icn1−Icn2=2×Ibp+Ibn3−Ibn4−Ibp3 …(12)
ただし、Ibp =Ibp1=Ibp2,Icn3=Icn4とすれば、Ibn3=Icn3/hFEn=Icn4/hFEn=Ibn4となるので、定電流源CS21を流れる電流IEEをIEE=2×Icpと8近似すると、式(12)は次式のように表される。
=2×(Icp/hFEp)−(Icp3/hFE1)
=(IEE/hFEp)−(Icp3/hFEp) …(13)
ここで、定電流源CS25を流れる電流Icp3をIcp3=IEEとすれば、
Icn1−Icn2=(IEE/hFEp)−(IEE/hFEp)=0 …(14)
となり、Icn1=Icp1となり、オフセット電圧は補償される。
=(IEE/hFEp)−(Icp3/hFEp)
=(IEE/hFEp) …(15)
このため、Icn1=Icn2とはならないので、オフセット電圧を零にすることはできない。
具体的には、ダイオード接続された第1トランジスタのベースと、第2定電流回路の第2トランジスタおよび第3定電流回路の第3トランジスタのベースとが共通接続されることにより、第1ないし第3トランジスタがカレントミラー回路を形成する。それゆえ、第1ないし第3可変抵抗でそれぞれの抵抗値を調整することにより、第2定電流回路に引き込まれる補正電流を調整することができる。
本発明の受光アンプ回路に関する実施の一形態について図1および図2に基づいて説明すれば以下の通りである。
hFEn:NPNトランジスタの電流増幅率
hFEp:PNPトランジスタの電流増幅率
Icn1:トランジスタQ1のコレクタ電流
Icn2:トランジスタQ2のコレクタ電流
Icn3:トランジスタQ5のコレクタ電流
Icn4:トランジスタQ6のコレクタ電流
Icp1:トランジスタQ3のコレクタ電流
Icp2:トランジスタQ4のコレクタ電流
Ibp1:トランジスタQ3のベース電流
Ibp2:トランジスタQ4のベース電流
Ibp3:トランジスタQ5のベース電流
IEE:定電流源CS1に流れる電流
まず、Icn1,Icn2は次式のように表される。
Icn2=Icp2−Ibn3 …(16)
トランジスタQ3,Q4のカレントミラー回路の特性としてIcp1=Icp2であるので、Icn1,Icn2の差は次式のように表される。
ただし、Ibp=Ibp1=Ibp2,Icn3=Icn4とすれば、Ibn3=Icn3/hFEn=Icn4/hFEn=Ibn4となるので、IEE=2×Icp=Icp1+Icp2と近似すれば、式(17)は次式のように表される。
=2×(Icp/hFEp)−Ioffset
=(IEE/hFEp)−Ioffset …(18)
したがって、IEE/hFEp=Ioffsetとし、なおかつIEE/hFEpと同じ温度特性、同じバラツキをもつように補正電流生成回路11で補正電流Ioffsetを生成すれば、オフセット電圧は温度/hFEpのバラツキに関わらず常に零となる。
Vbep1:トランジスタQ1のベース−エミッタ間電圧
Vcep4:トランジスタQ8のコレクタ−エミッタ間電圧
Icp3:トランジスタQ7のコレクタ電流
Icp4:トランジスタQ8のコレクタ電流
Ibp3:トランジスタQ7のベース電流
Ibp4:トランジスタQ8のベース電流
IEE/2:定電流源CS4,CS5に流れる電流
前述のようにIbp=Ibp1=Ibp2であり、IEE をIEE=2×Icp=Icp1+Icp2と近似すれば、トランジスタQ7,Q8のコレクタ電流は、次式のようにら表される。
Icp4=Icp3 …(20)
IEE/2=Icp4+Ioffset …(21)
よって、これらの式より、補正電流は以下のようにして定まる。ただし、式(22)は、IEE/2をIEE/2=Icp3=Icp4と近似することにより求められる。
=(IEE/2)−Icp3
=(IEE/2)−((IEE/2)−(Ibp3+Ibp4))
= Ibp3+Ibp4
=(Icp3/hFEp)+(Icp4/hFEp)
=(Icp3+Icp4)/hFEp
= IEE/hFEp …(22)
これより、前記の式(18)は、以下のように表される。
=(IEE/hFEp)−(IEE/hFEp)
=0 …(23)
上式より、能動負荷としてのカレントミラー回路12のベース電流誤差(IEE/hFEp)は、完全に同一特性の補正電流によってキャンセルされる。これは、カレントミラー回路12,13が同一構成であることによる。これにより、素子の特性バラツキ(同一素子の面内バラツキは除く)や温度に関わらず、オフセット電圧は常に零になる。また、本受光アンプ回路1においては、トランジスタQ3のベースとコレクタとが接続されているため、トランジスタQ3においてはベース−エミッタ間電圧とコレクタ−エミッタ間電圧とが等しくなることから、トランジスタQ3,Q8との間でVbep1=Vcep4が成り立つ。これにより、トランジスタQ8が動作しなくなる程にVcep4が低下することはないため、本受光アンプ回路1においては、図14に示す従来例の受光アンプ回路のようにオフセット補正のための回路が動作しなくなることはない。
本発明の受光アンプ回路に関する実施の他の形態について図3ないし図8に基づいて説明すれば以下の通りである。なお、本実施の形態において、前述の実施の形態2における構成要素と同等の機能を有する構成要素については同一の符号を付記し、その説明を省略する。
Vbep3:トランジスタQ7のベース−エミッタ間電圧
Vbep4:トランジスタQ8のベース−エミッタ間電圧
Vcep3:トランジスタQ7のコレクタ−エミッタ間電圧
VT:kT/q(kはボルツマン定数、Tは絶対温度、qは電子荷)で表される熱起電力
Is:逆方向飽和電流
VA:アーリー電圧
本受光アンプ回路2においても、前述の受光アンプ回路1(図2参照)と同様に式(22)が成立する。式(22)にいては、IEE/2をIEE/2=Icp3=Icp4と近似している。しかしながら、実際には、カレントミラー回路13の各トランジスタQ7,Q8のコレクタ電流Icp3,Icp4は、それらのコレクタ−エミッタ間電圧(Vcep3,Vcep4)によって、次式に示すような誤差を生じる。
Icp4=Is×(1+Vcep4/VA)×exp(Vbep4/VT) …(25)
したがって、Vbep3=Vbep4=Vbepとし、IEE/2 をIcp3=IEE/2 と近似すると、両コレクタ電流の和は次式のように表される。
=2×Is×exp(Vbep/VT)×(1+Vcep3/VA)
+Is×exp(Vbep/VT)×(Vcep4−Vcep3)/VA
=2×Icp3 +Is×exp(Vbep/VT)×(Vcep4−Vcep3)/VA
=IEE+Is×exp(Vbep/VT)×(Vcep4−Vcep3)/VA …(26)
よって、式(22)は次のように表される。
=(IEE+Is×exp(Vbep/VT)×(Vcep4−Vcep3)/VA)/hFEp
= IEE/hFEp+ΔIoffset …(27)
上式において、ΔIoffsetは次式で表される補正電流の調整量である。
ここで、図4に示すように、トランジスタQ7のコレクタ−エミッタ間電圧およびベース−エミッタ間電圧は、互いに等しく(Vcep3=Vbep3)、かつ固定であることは明らかである。このため、ΔIoffsetはVcep4によって決定される。よって、補正電流調整回路21によってVcep4を変化させてIoffsetを調整することにより、オフセット電圧を調整することが可能となる。
本発明の受光アンプ回路に関する実施のさらに他の形態について図9および図10に基づいて説明すれば以下の通りである。なお、本実施の形態においても、前述の実施の形態1および2における構成要素と同等の機能を有する構成要素については同一の符号を付記し、その説明を省略する。
I1:定電流源CS4に流れる電流
I2:定電流源CS5に流れる電流
ΔI1:電流値調整回路31によるI1の調整分
ΔI2:電流値調整回路31によるI2の調整分
補正電流Ioffsetは、以下のようにして表される。
Icp4=Icp3 …(29)
I2=Icp4+Ioffset …(30)
Ioffset=I2−Icp4
=I2−Icp3
=I2−I1+(Ibp3+Ibp4)
=I2−I1+(Icp3+Icp4)/hFEp
=(I2−I1)+(I1+I2)/hFEp
=((IEE/2+ΔI1)−(IEE/2+ΔI2))+((IEE/2+ΔI1)+(IEE/2+ΔI2))/hFEp
=(ΔI1−ΔI2)+(IEE+ΔI1+ΔI2)/hFEp
=IEE/hFEp+ΔIoffset
ただし 、上式におけるΔIoffsetを次式のように表すものとする。
このように、電流値調整回路31によって定電流源CS4,CS5の電流値を調整することで、補正電流Ioffsetを調整することが可能となる。これにより、実施の形態1の受光アンプ回路1に比べて、より高精度にオフセット電圧を補償することができる。
本発明の受光アンプ回路を備えた光ピックアップに関する実施の形態について図11に基づいて説明すれば以下の通りである。なお、本実施の形態においても、前述の実施の形態1ないし3における構成要素と同等の機能を有する構成要素については同一の符号を付記し、その説明を省略する。
11 補正電流生成回路
12 カレントミラー回路(第1カレントミラー回路)
13 カレントミラー回路(第2カレントミラー回路)
21 補正電流調整回路(補正電流調整手段)
21a 可変電圧源(可変電圧発生手段)
31 電流値調整回路(電流値調整手段)
32 カレントミラー回路(第3カレントミラー回路)
111 レーザダイオード(レーザ光源)
112,113 レーザパワーモニタ用受光IC
CS1〜CS3 定電流源
CS4 定電流源(第1定電流回路)
CS5 定電流源(第2定電流回路)
CS6,CS7 電流源
CS8 定電流源
D1〜D3 ダイオード
PD1 フォトダイオード(受光素子)
R3〜R5 抵抗
R11 可変抵抗(第1可変抵抗)
R12 可変抵抗(第2可変抵抗)
R13 可変抵抗(第3可変抵抗)
Q1,Q2 トランジスタ(差動トランジスタ対)
Q3,Q7 トランジスタ(主トランジスタ)
Q4,Q8 トランジスタ(副トランジスタ)
Q9 トランジスタ(回路間トランジスタ)
Q11 トランジスタ(第1トランジスタ)
Q12 トランジスタ(第2トランジスタ)
Q13 トランジスタ(第3トランジスタ)
Claims (12)
- 差動トランジスタ対および該差動トランジスタ対の能動負荷となる第1カレントミラー回路を有し、受光素子の出力電流に応じた電圧を出力する差動増幅回路を含む受光アンプ回路において、
前記第1カレントミラー回路を構成するトランジスタ対のベース電流の和にて表される前記差動トランジスタ対に流れる電流の差から、前記トランジスタ対のベース電流の和と同一値、同一温度特性および同一バラツキを有する補正電流を減じる補正手段を備え、
前記補正手段は、前記第1カレントミラー回路と同一構成をなす第2カレントミラー回路と、該第2カレントミラー回路の主トランジスタのコレクタ電流と主および副トランジスタのベース電流とを引き抜く第1定電流回路と、前記第2のカレントミラー回路の副トランジスタのコレクタ電流を引き抜くとともに、第1カレントミラー回路の主トランジスタのコレクタ電流および両トランジスタのベース電流から前記補正電流を引き抜く第2定電流回路とを有していることを特徴とする受光アンプ回路。 - 前記差動増幅回路と前記補正手段との間に設けられ、前記補正電流を調整する補正電流調整手段を備えていることを特徴とする請求項1に記載の受光アンプ回路。
- 前記補正電流調整手段は、前記第2定電流回路と前記第2カレントミラー回路の副トランジスタとの接続点の電圧を可変にすることにより前記補正電流を調整することを特徴とする請求項2に記載の受光アンプ回路。
- 前記補正電流調整手段は、前記第2定電流回路と前記第2カレントミラー回路の副トランジスタとの接続点および前記第1カレントミラー回路の前記補正電流を引き抜く点の間に接続された回路間トランジスタを有しており、該回路間トランジスタのベース電圧を可変にすることにより、前記接続点電圧を可変にすることを特徴とする請求項3に記載の受光アンプ回路。
- 前記補正電流調整手段は、前記回路間トランジスタに可変のベース電圧を与える可変電圧発生手段を有していることを特徴とする請求項4に記載の受光アンプ回路。
- 前記可変電圧発生手段は可変電圧源であることを特徴とする請求項5に記載の受光アンプ回路。
- 前記可変電圧発生手段は、接続数が可変の直列接続された複数のダイオードと、該ダイオードに電流を流す電流源とを有していることを特徴とする請求項5に記載の受光アンプ回路。
- 前記可変電圧発生手段は、接続数が可変の直列接続された複数の抵抗と、該抵抗に電流を流す電流源とを有していることを特徴とする請求項5に記載の受光アンプ回路。
- 前記補正手段は、前記第1定電流回路の電流値と前記第2定電流回路の電流値とを調整する電流値調整手段を備えていることを特徴とする請求項1に記載の受光アンプ回路。
- 前記電流値調整手段は、ダイオード接続された第1トランジスタと、該第1トランジスタのエミッタ抵抗を可変にする第1可変抵抗と、前記第1トランジスタに電流を流す定電流源とを有し、
前記第1定電流回路は、前記第1トランジスタとベースが共通接続された第2トランジスタと、該第2トランジスタのエミッタ抵抗を可変にする第2可変抵抗とを有し、
前記第2定電流回路は、前記第1トランジスタとベースが共通接続された第3トランジスタと、該第3トランジスタのエミッタ抵抗を可変にする第3可変抵抗とを有していることを特徴とする請求項9に記載の受光アンプ回路。 - 請求項1ないし10のいずれか1項に記載の受光アンプ回路を備えていることを特徴とする光ピックアップ。
- 前記受光アンプ回路は、レーザ光源から出射されるレーザビームの光量を検出するために用いられることを特徴とする請求項11に記載の光ピックアップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003322049A JP4080403B2 (ja) | 2003-09-12 | 2003-09-12 | 受光アンプ回路および光ピックアップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003322049A JP4080403B2 (ja) | 2003-09-12 | 2003-09-12 | 受光アンプ回路および光ピックアップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005094149A JP2005094149A (ja) | 2005-04-07 |
JP4080403B2 true JP4080403B2 (ja) | 2008-04-23 |
Family
ID=34453540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003322049A Expired - Fee Related JP4080403B2 (ja) | 2003-09-12 | 2003-09-12 | 受光アンプ回路および光ピックアップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4080403B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4702921B2 (ja) * | 2004-01-29 | 2011-06-15 | パナソニック株式会社 | 光ディスク装置用の増幅回路 |
JP2006025377A (ja) | 2004-07-09 | 2006-01-26 | Sharp Corp | 受光アンプ回路および光ピックアップ |
JP2008301083A (ja) | 2007-05-30 | 2008-12-11 | Mitsubishi Electric Corp | 差動信号生成回路 |
JP2009088580A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
JP6261907B2 (ja) * | 2013-08-08 | 2018-01-17 | 新日本無線株式会社 | 演算増幅器 |
JP6617136B2 (ja) * | 2014-07-23 | 2019-12-11 | シグニファイ ホールディング ビー ヴィSignify Holding B.V. | Ledドライバ回路、led回路、及び駆動方法 |
-
2003
- 2003-09-12 JP JP2003322049A patent/JP4080403B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005094149A (ja) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868702B2 (en) | Photoreceiver/amplifier circuit, optical pickup device, and optical disk device | |
USRE35766E (en) | Stabilized-feedback control device for semiconductor lasers | |
US7075362B2 (en) | Noise cancellation circuits and methods | |
JP4397841B2 (ja) | 受光アンプ回路およびそれを備えた光ピックアップ装置 | |
JPH10256841A (ja) | フォトダイオード増幅回路 | |
US20050046448A1 (en) | Current-voltage transforming circuit employing limiter circuit | |
JP4080403B2 (ja) | 受光アンプ回路および光ピックアップ | |
US5168243A (en) | Integrated high gain amplifier | |
JPH10290127A (ja) | 電流/電圧変換ic及び光電気変換ic | |
US7259631B2 (en) | Photoreceptor amplifier circuit and optical pickup | |
TWI243535B (en) | Photoreceptive amplifier circuit and optical pickup element including the same | |
JP2774189B2 (ja) | 直結型ベース接地増幅器及び該増幅器を含む回路装置、半導体装置並びに情報処理装置 | |
KR20050032369A (ko) | 이득 스위칭 회로를 채용한 pdic용 전류 전압 변환 회로 | |
JP4655457B2 (ja) | 光量制御装置及びこれを用いた画像形成装置 | |
JP3606353B2 (ja) | 電流−電圧変換回路 | |
JP2006166394A (ja) | 監視フォトダイオードのオフセット補償回路 | |
JP2005210147A (ja) | 受光アンプ回路及びそれを備える光ピックアップ素子 | |
JP4680118B2 (ja) | 受光増幅回路および光ピックアップ | |
JP4641000B2 (ja) | 受光アンプ回路および光ピックアップ | |
JP4515271B2 (ja) | 光ピックアップ用受光アンプ素子、それを用いた光ピックアップ装置、およびバイアス回路 | |
JP2007049493A (ja) | 受光アンプ回路およびそれを用いた光ピックアップ装置 | |
JP3762510B2 (ja) | 電流電圧変換回路の調整方法 | |
JP3764308B2 (ja) | トラッキングエラーバランス調整回路およびそれを用いた光ディスク再生装置 | |
JP2006166145A (ja) | 非反転増幅器およびそれを備える受光アンプ素子ならびに光ピックアップ素子 | |
JPH05234120A (ja) | 光ディスク装置の受光素子回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080110 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |