JP2001184696A - 電流出力インターフェース回路および光ディスク装置 - Google Patents

Abstract

(57)【要約】 【課題】電流出力インターフェース回路において、交流
的な出力電流信号を差動信号とするとともに電流値の値
が0 の時の直流的なオフセットを殆んど無くする。 【解決手段】それぞれの電流値が異なる複数の第１の可
変電流源38,40,42と、複数の第１の可変電流源に対応し
て設けられ、それぞれオン／オフ状態が切り換え制御さ
れ、対応する第１の可変電流源をオン／オフ状態に対応
して第１の電流出力ノードOUT1／第２の電流出力ノード
OUT2に接続する複数のスイッチ回路35,36,37と、第１の
電流出力ノードに接続され、各スイッチ回路がそれぞれ
オフ状態の時に両ノード間の差電流信号が0 となるよう
に直流補正電流を流す補正用電流源39,41,43とを具備す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号入出力用のイ
ンターフェース回路に係り、特に電流値の値を信号とす
る電流転送型の電流出力インターフェース回路に関する
もので、例えば画像データ記録用の光ディスク装置、レ
ーザビーム・プリンタ、普通紙複写機（PPC ）などのレ
ーザ発光制御回路などに使用される。

【０００２】

【従来の技術】光ディスク装置の記録では、レーザが発
光している期間に応じて光ディスク上にピット（記録マ
ーク）を形成して情報を記録している。この際、記録波
形として例えば図６（ａ）に示すようにレーザの発光パ
ワーを複数段階に切り換えることにより、図６（ｂ）に
示すように理想的な形状の記録マークを形成する。

【０００３】また、記録密度を高くするために、レーザ
の発光パワーを与えるためのレーザ駆動回路の出力信号
電流の電流変化を急峻にしなければならず、このレーザ
駆動回路を制御するためのレーザ発光制御回路の出力信
号電流の電流変化を急峻にしなければならない。

【０００４】また、内周側と外周側ではメディアの速度
が違い、外周側の方がより速度が速いので、内周側と外
周側で同じ形状のピットを形成するためには、外周側で
のレーザの発光パワーを内周側よりも大きくしなければ
ならず、レーザの発光パワーをメディアのトラック位置
に応じて制御する必要がある。

【０００５】そのため、レーザ発光制御回路として、可
変電流源を高速なスイッチ回路でオン／オフさせる電流
出力インターフェース回路を用いている。なお、レーザ
発光制御を電流モードで行うことにより、伝送帯域を広
帯域化することができ、また、背景ノイズの影響を受け
難い利点がある。

【０００６】図７は、従来の光ディスク装置のレーザ発
光制御回路に用いられている電流出力インターフェース
回路を示す。

【０００７】図７において、1 は記録波形生成用集積回
路の出力回路であり、2 はレーザ駆動回路を含むレーザ
制御用集積回路の入力回路であり、3 は出力回路1 の出
力電流を入力回路2 に伝送する信号配線である。

【０００８】まず、図７中の出力回路1 について説明す
る。

【０００９】7 、8 、9 はDAC （デジタル・アナログ・
コンバータ）等を用いて作られた可変電流源であり、そ
れぞれ対応してスイッチ回路4 、5 、6 に接続されてい
る。スイッチ回路4 、5 、6 は、オン／オフ状態に対応
して電流出力ノードOUT ／VCC （電源電位）ノードを選
択する。上記電流出力ノードOUT は、出力端子（図示せ
ず）を介して信号配線3 に接続される。

【００１０】上記構成の出力回路1 において、スイッチ
回路4 、5 、6 は、オン時に可変電流源7 、8 、9 を電
流出力ノードOUT に接続し、オフ時に可変電流源7 、8
、9をVCC ノードに接続する。これにより、スイッチ回
路4 、5 、6 が全てオフしている時には出力電流は0 で
あり、スイッチ回路4 、5 、6 が択一的にオン状態に選
択されている時の出力電流は、オン状態のスイッチ回路
に接続されている可変電流源の電流値となる。

【００１１】図８は、図７の出力回路1 の出力電流信号
の波形の一例を示す。

【００１２】スイッチ回路4 のみがオンしている時に
は、可変電流源7 の電流値I1となり、スイッチ回路5 の
みがオンしている時には可変電流源8 の電流値I2とな
り、スイッチ回路6 のみがオンしている時には可変電流
源9 の電流値I3となる。

【００１３】次に、図７中の入力回路2 について説明す
る。

【００１４】電流入力ノードINは、定電圧源16でバイア
スされたベース接地トランジスタ13のエミッタに接続さ
れており、このトランジスタ13のエミッタにはさらに定
電流源15が接続され、そのコレクタには負荷抵抗11が接
続されている。そして、定電圧源16でバイアスされたベ
ース接地トランジスタ12のエミッタには定電流源14が接
続されており、そのコレクタには負荷抵抗10が接続され
ている。負荷抵抗10、トランジスタ12および定電流源14
と、負荷抵抗11、トランジスタ13および定電流源15と
は、VCC （電源電位）ノードとGND （接地ノード）の間
に互いに並列に接続されている。定電流源14と15の電流
値は等しく、負荷抵抗10と11の抵抗値は等しく、トラン
ジスタ12と13の形状は等しく作られている。そして、負
荷抵抗10と11の電圧差を出力信号として信号線17、18を
介して取り出している。

【００１５】上記構成の入力回路2 において、負荷抵抗
10、11、トランジスタ12、13、定電流源14、15はそれぞ
れ互いに等しいので、出力回路1 の出力電流値が0 の時
には負荷抵抗10と11の電圧降下は等しく、差電圧の信号
は0Vとなる。出力回路1 の出力電流値がI であるとする
と、負荷抵抗11の電圧降下は、負荷抵抗11の抵抗値Rと
出力電流値I の積の分だけ大きくなり、差電圧信号とし
て、出力電流値I ×負荷抵抗値R が得られる。

【００１６】なお、図７の電流出力インターフェース回
路では、3 個のスイッチ回路4 、5、6 および3 個の可
変電流源7 、8 、9 を用いた場合を示しているが、実際
には必要とする発光レベルのステップ数（例えば5 ）に
応じた個数のスイッチ回路および可変電流源をそれぞれ
並列接続するものである。

【００１７】ところで、記録媒体上の高記録密度を実現
するには出力電流の電流変化を急峻にしなければならな
いが、実際の装置においては、入出力間の信号配線3 な
どの信号伝送路にインダクタンス成分や寄生容量があ
り、これがフィルタとなってしまい、出力回路1 のスイ
ッチ回路を高速にしても伝送路のインピーダンスで電流
変化が制限されてしまうという問題がある。

【００１８】図９は、図７の電流出力インターフェース
回路における信号伝送路のモデルを示す。

【００１９】図１０（ａ）、（ｂ）は、図７の電流出力
インターフェース回路における出力電流信号波形、入力
電流信号波形の一例を示す。

【００２０】図９において、信号配線3 のインダクタン
ス21は1mm 当たり約1nH であり、信号配線3 のインダク
タンス成分が5nH(5mm 相当) 、入力部の寄生容量19、出
力部の寄生容量20をそれぞれ20pFと仮定した場合、図１
０（ａ）に示すように急峻な出力電流信号波形に対し
て、図１０（ｂ）に示すように緩やかな入力電流信号波
形になってしまう。

【００２１】なお、伝送路のインピーダンスを小さくす
るには信号配線3 の配線長を短くすればよいのである
が、これは実装上の制限を受ける。

【００２２】

【発明が解決しようとする課題】上記したような従来の
電流出力インターフェース回路は、出力電流を１本の信
号配線により転送するシングルエンドタイプの回路構成
であったが、伝達経路のインピーダンスの影響や、伝達
経路から混入するノイズの影響を受け難くするために、
交流的な出力信号を差動化する（出力電流を差動電流信
号とし、入力電流を差動信号とする）ことを検討する。

【００２３】ここで、図７に示した電流出力インターフ
ェース回路において、可変電流源7、8 、9 の電流のう
ち出力電流として流れていない電流は全てVCC ノードに
流れており、このVCC ノードに流れている電流は出力電
流に対して逆相になっている点に着目し、単純に差動化
しようとすると図１１に示す回路が考えられる。

【００２４】図１１は、図７に示した電流出力インター
フェース回路を単純に差動化しようとた場合の回路案を
示している。この回路は、図７に示した回路と比べて、
出力回路1 のスイッチ回路4 、5 、6 の各他方の選択ノ
ードは、VCC ノードではなく、出力ノードOUT'を介して
信号配線22に接続されている。この信号配線22は、入力
回路2 の入力IN' を介してNPN トランジスタ12のエミッ
タに接続されている。なお、その他の部分は、図７中の
同一部分に対応して同一符号を付している。

【００２５】図１１において、I1は可変電流源7 の電流
値、I2は可変電流源8 の電流値、I3は可変電流源9 の電
流値を表わす。いま、時刻t においてオンしているスイ
ッチ回路に接続している可変電流源の電流（一方の信号
配線3 の出力電流）をItで表わすと、ItはI1、I2、I3の
いずれかの値をとる。時刻t における他方の信号配線22
の出力電流の値はI1+I2+I3-It となる。

【００２６】したがって、一対の信号配線3 、22の差電
流の値は2*It-(I1+I2+I3) となる。ここで、I1+I2+I3は
可変電流源7 、8 、9 の電流の総和であり、可変電流源
7 、8 、9 の電流設定が固定である限り一定値となる。
よって、差電流信号の交流的な振幅は2*Itとなり、従来
例の出力信号振幅の2 倍となる。

【００２７】しかし、上記差電流信号には、前述してい
るようにI1+I2+I3が直流分として付加されている。例え
ば、スイッチ回路7 、8 、9 が全てオフしている時の差
電流信号は、一方の信号配線3 の出力電流が0 であるの
に対して、他方の信号配線22の出力電流22がI1+I2+I3と
なるので、差電流信号の値は-(I1+I2+I3) となり0 にな
らない。換言すれば、図１１の回路では、差動化は実現
できていない。

【００２８】本発明は上記の問題点を解決すべくなされ
たもので、交流的な出力電流信号を差動信号とするとと
もに電流値の値が0 の時の直流的なオフセット（DCオフ
セット）を殆んど無くすることにより、入出力回路間の
伝達経路のインピーダンスの影響や、伝達経路から混入
するノイズの影響を受け難くすることができる電流出力
インターフェース回路を提供することを目的とする。

【００２９】

【課題を解決するための手段】本発明の電流出力インタ
ーフェース回路は、複数の第１の電流源と、前記複数の
第１の電流源に対応して設けられ、それぞれオン／オフ
状態が切り換え制御され、対応する第１の電流源をオン
／オフ状態に対応して第１のノード／第２のノードに接
続する複数のスイッチ回路と、前記第１のノードおよび
第２のノードの少なくとも一方に接続され、前記各スイ
ッチ回路がそれぞれオフ状態の時に前記第１の出力ノー
ドと第２の出力ノードとの間の差電流信号が実質的に0
となるように直流補正電流を流す補正用電流源とを具備
することを特徴とする。

【００３０】本発明の光ディスク装置は、半導体レーザ
の発光パワーを制御する発光パワー制御装置と、前記発
光パワー制御装置の信号に基づいて半導体レーザを発光
させるレーザ駆動装置とを具備し、前記発光パワー制御
装置は出力回路として請求項１乃至６のいずれか１項に
記載の電流出力インターフェース回路を有し、前記レー
ザ駆動装置は前記第１の出力ノードと第２の出力ノード
との間の差電流信号を入力とする差電入力型の入力回路
を有することを特徴とする。

【００３１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００３２】＜第１の実施の形態……電流出力インター
フェース回路＞図１は、本発明の第１の実施の形態に係
る電流出力インターフェース回路を光ディスク装置のレ
ーザ発光制御回路に用いた場合を示している。

【００３３】図１において、31は記録波形生成用集積回
路の出力回路であり、32はレーザ駆動回路を含むレーザ
制御用集積回路の入力回路であり、33および34は両集積
回路間を接続する信号配線である。

【００３４】まず、図１中の出力回路31について説明す
る。

【００３５】38、39、40、41、42、43はDAC 等を用いて
作られた電流値を制御可能な可変電流源であり、可変電
流源38と39は同じ電流値となるように制御されている。
同様に、可変電流源40と41、可変電流源42と43は、それ
ぞれ同じ電流値となるように制御されている。

【００３６】可変電流源38、40、42は、それぞれ対応し
てスイッチ回路35、36、37に接続されている。上記スイ
ッチ回路35、36、37は、オン／オフ状態に対応して第１
の電流出力ノードOUT1／第２の電流出力ノードOUT2を選
択する。上記第１の電流出力ノードOUT1は、集積回路の
出力端子（図示せず）を介して第１の信号配線33に接続
され、第２の電流出力ノードOUT2は、集積回路の出力端
子（図示せず）を介して第２の信号配線34に接続されて
いる。

【００３７】DC補正用の可変電流源39、41、43は、それ
ぞれ第１の出力ノードOUT1と接地ノードとの間に接続さ
れている。ここで、可変電流源38と39、可変電流源40と
41、可変電流源42と43は、それぞれ同じ電流の向きとな
るように制御されている。

【００３８】上記構成の出力回路31において、スイッチ
回路35、36、37は、オン時に可変電流源38、40、42を第
１の電流出力ノードOUT1を介して第１の信号配線33に接
続し、オフ時に可変電流源38、40、42を第２の電流出力
ノードOUT2を介して第２の信号配線34に接続する。そし
て、可変電流源39、41、43は第１の電流出力ノードOUT1
に接続されており、それぞれ出力電流を常に第１の信号
配線33に流す。

【００３９】ここで、可変電流源38、39の電流値を(I1/
2)、可変電流源40、41の電流値を(I2/2)、可変電流源4
2、43の電流値を(I3/2)で表わす。スイッチ回路35、3
6、37が択一的にオン状態に選択されている時刻t にお
いてオンしているスイッチ回路に接続している可変電流
源の電流を (It/2) で表わす。

【００４０】いま、スイッチ回路35、36、37が全てオフ
している時には、第１の信号配線33に流れる電流の値は
(I1+I2+I3)/2となり、第２の信号配線34に流れる電流の
値は(I1+I2+I3)/2となるので、差電流信号の値は0 であ
る。

【００４１】これに対して、時刻t において、第１の信
号配線33に流れる電流の値は(I1+I2+I3+It)/2 となり、
第２の信号配線34に流れる電流の値は(I1+I2+I3-It)/2
となるので、差電流信号の値は(I1+I2+I3+It)/2-(I1+I2
+I3-It)/2=Itとなる。

【００４２】この値は、図７に示した従来の出力回路1
の電流信号値に等しい。このことから、図１の出力回路
31の差動化が実現されていることがわかる。

【００４３】また、可変電流源38、39、40、41、42、43
の電流値の総和はI1+I2+I3となり、この値は、図７に示
した従来の出力回路1 の可変電流源7 、8 、9 の電流値
の総和に等しい。

【００４４】次に、図１中の入力回路32について説明す
る。

【００４５】第１の信号配線33が接続される第１の電流
入力ノードIN1 は、定電圧源50でバイアスされたベース
接地トランジスタ47のエミッタに接続されており、この
トランジスタ47のエミッタにはさらに定電流源49が接続
され、そのコレクタには負荷抵抗45が接続されている。
そして、第２の信号配線34が接続される第２の電流入力
ノードIN2 は、定電圧源16でバイアスされたベース接地
トランジスタ46のエミッタに接続されており、このトラ
ンジスタ46のエミッタにはさらに定電流源48が接続され
ており、そのコレクタには負荷抵抗44が接続されてい
る。負荷抵抗44、トランジスタ46および定電流源48と、
負荷抵抗45、トランジスタ47および定電流源49とは、VC
C （電源電位）ノードとGND （接地ノード）の間に互い
に並列に接続されている。定電流源48と49の電流値は等
しく、負荷抵抗44と45の抵抗値は等しく、トランジスタ
46と47の形状は等しく作られている。そして、負荷抵抗
44と45の電圧降下の差を差電圧出力信号として信号線5
1、52を介して取り出している。

【００４６】上記構成の入力回路32において、負荷抵抗
44、45、トランジスタ46、47、定電流源48、49はそれぞ
れ互いに等しいので、第１の信号配線33の電流値と第２
の信号配線34の電流値とが等しい時（出力回路31の差電
流信号の値が0 の時）には、負荷抵抗44と45の電圧降下
は等しく、差電圧出力信号は0Vとなる。

【００４７】第１の信号配線33と第２の信号配線34の差
電流信号の値がItの時には、差電圧出力信号として、It
×負荷抵抗値R が得られる。

【００４８】なお、時刻t において、第１の信号配線33
に流れる出力電流の値は(I1+I2+I3+It)/2 となり、第２
の信号配線34に流れる出力電流の値は(I1+I2+I3-It)/2
となるので、入力回路32は、(I1+I2+I3+It)/2 の値の電
流入力があっても動作しなくてはならない。即ち、入力
回路32は、電流入力(I1+I2+I3+It)/2 によって負荷抵抗
45に生じる電圧降下でトランジスタ47が飽和しないよう
に負荷抵抗45の値を小さく設定する必要がある。したが
って、入力回路32の差電圧出力信号の振幅を極端には大
きくできないという制約がある。

【００４９】上記したように図１の電流出力インターフ
ェース回路によれば、出力信号を差動化し、差動信号の
伝送路（信号配線33、34）を隣接して配線することによ
り、伝送路の相互インダクタンスによって伝送路の自己
インダクタンスを小さくすることが可能となる。また、
伝送路から混入するノイズは両伝送路に同相のノイズと
して加わるので、差動信号としては互いに打ち消しあう
ことになる。このため、出力信号を差動化することによ
り、伝送路から混入するノイズを除去することができ
る。

【００５０】また、図１の電流出力インターフェース回
路によれば、出力信号を差動化することにより、可変電
流源38、40、42の電流値を図７に示した従来の出力回路
1 の1/2 にしても図７に示した従来の出力回路1 と同じ
信号出力を得ることができ、DC分補正用の可変電流源3
9、41、43を付加するが、図７に示した従来の出力回路1
と消費電力は変わらない。

【００５１】なお、上記実施の形態において、複数のス
イッチ回路35、36、37は、光ディスク装置における書込
み時の半導体レーザの発光パワーのレベルを時間的に多
値に制御する記録波形に対応して選択制御され、複数組
の可変電流源（38, 39）、（40,41 ）、（42,43 ）は、
発光パワーの多値レベルに対応して電流値が異なり、か
つ記録対象である光ディスクのトラック位置に応じてレ
ーザの発光パワーを制御するために電流値が可変である
例を示した。

【００５２】しかし、本発明の電流出力インターフェー
ス回路としては、可変電流源に代えて固定電流源を使用
する場合にも適用可能である。この場合、複数のスイッ
チ回路を例えばバイナリコードのデジタル信号をデコー
ドした信号により選択制御し、複数組の電流源として、
上記デジタル信号をアナログ変換した出力レベルに対応
して電流値を異ならせるように設定しておけば、Ｄ／Ａ
変換出力を差動電流で出力する電流出力インターフェー
ス回路を実現することが可能になる。また、複数組の電
流源（可変電流源あるいは固定電流源）の電流値を同じ
とし、複数のスイッチ回路のうちでオンさせるスイッチ
回路の数を切り換えて多値の電流出力レベルを得るよう
に実施することも可能である。

【００５３】＜第２の実施の形態……電流出力インター
フェース回路＞第１の実施の形態では、前述したよう
に、入力回路32は、電流入力(I1+I2+I3+It)/2 によって
負荷抵抗45に生じる電圧降下によってトランジスタ47が
飽和しないように負荷抵抗45の値を小さく設定する必要
があり、入力回路32の差電圧出力信号の振幅を極端には
大きくできないという制約があった。

【００５４】この制約は、特に出力回路31の電流設定レ
ベルの数が多くなり、可変電流源の数が増えると、1 つ
の可変電流源の電流値と可変電流源の電流値の総和との
差が大きくなり、ますます電圧振幅がとれなくなってし
まうという問題を含んでいる。

【００５５】この問題を解決する第２の実施の形態につ
いて、以下に説明する。

【００５６】図２は、本発明の第２の実施の形態に係る
電流出力インターフェース回路を示している。

【００５７】図２において、61は記録波形生成用集積回
路の出力回路であり、62はレーザ駆動回路を含むレーザ
制御用集積回路の入力回路であり、63および64は両集積
回路間を接続する第１の信号配線および第２の信号配線
である。

【００５８】図２の電流出力インターフェース回路は、
図１を参照して前述した電流出力インターフェース回路
と比べて、出力回路61のDC分補正用の可変電流源69、7
1、73が異なり、その他は同じである。

【００５９】即ち、出力回路61において、68、69、70、
71、72、73はDAC 等を用いて作られた電流値を制御可能
な可変電流源であり、可変電流源68と69、可変電流源70
と71、可変電流源72と73は、それぞれ同じ電流値となる
ように制御されている。

【００６０】可変電流源68、70、72はそれぞれ対応して
スイッチ回路65、66、67に接続されている。上記スイッ
チ回路65、66、67は、オン／オフ状態に対応して第１の
電流出力ノードOUT1／第２の電流出力ノードOUT2を選択
する。上記第１の電流出力ノードOUT1は、集積回路の出
力端子（図示せず）を介して第１の信号配線63に接続さ
れ、第２の電流出力ノードOUT2は、集積回路の出力端子
（図示せず）を介して第２の信号配線64に接続されてい
る。

【００６１】DC分補正用の可変電流源69、71、73は、そ
れぞれＶCCノードと第２の出力ノードOUT2との間に接続
されている。ここで、可変電流源68、70、72は出力回路
61に電流を引き込む方向に出力電流を流すものであり、
DC分補正用の可変電流源69、71、73は出力回路61から電
流を流し出す方向に出力電流を流すものであり、可変電
流源68、70、72とDC分補正用の可変電流源69、71、73と
は極性が反対（電流の向きが逆）である。

【００６２】上記構成の出力回路61において、スイッチ
回路65、66、67は、オン時に可変電流源68、70、72を第
１の電流出力ノードOUT1を介して第１の信号配線63に接
続し、オフ時に可変電流源68、70、72を第２の電流出力
ノードOUT2を介して第２の信号配線64に接続する。そし
て、第２の電流出力ノードOUT2に接続されている可変電
流源69、71、73は、それぞれ常に出力電流を第２の信号
配線64に流す。

【００６３】ここで、可変電流源68、69の電流値を(I1/
2)、可変電流源70、71の電流値を(I2/2)、可変電流源7
2、73の電流値を(I3/2)で表わす。スイッチ回路65、6
6、67が択一的にオン状態に選択されている時刻t にお
いてオンしているスイッチ回路に接続している可変電流
源の電流をIt/2で表わす。

【００６４】いま、スイッチ回路65、66、67が全てオフ
している時には、第１の信号配線63に流れる電流の値は
0 となり、第２の信号配線64に流れる電流の値は0 とな
るので、差電流信号の値は0 である。

【００６５】これに対して、時刻t において、第１の信
号配線63に流れる電流の値はIt/2となり、第２の信号配
線64に流れる電流の値は(I1+I2+I3-It-I1-I2-I3)/2=-It
/2となるので、差電流信号の値はItとなる。

【００６６】この値は、図１に示した出力回路31の電流
信号値に等しい。このことから、図２の出力回路61の差
動化が実現されていることがわかる。

【００６７】また、可変電流源68、70、72の電流値の総
和（出力回路61の消費電流）は(I1+I2+I3)/2となり、こ
の値は、図７に示した従来の出力回路1 の可変電流源7
、8、9 の電流値の1/2 で済む。

【００６８】一方、図２中の入力回路62は、図１中の入
力回路32と同じ回路構成を有するが、図１中とは別の符
号を付している。即ち、80は定電圧源、76および77はそ
れぞれベース接地トランジスタ、78および79はそれぞれ
定電流源、74および75は負荷抵抗である。ここで、定電
流源78と79の電流値は等しく、負荷抵抗74と75の抵抗値
は等しく、トランジスタ76と77の形状は等しく作られて
いる。そして、負荷抵抗74と75の電圧差を信号線81、82
を介して出力信号として取り出している。

【００６９】上記したように図２の電流出力インターフ
ェース回路は、図１中の入力回路32とは異なり、スイッ
チ回路65、66、67が択一的にオン状態に選択されている
時、第１の信号配線63および第２の信号配線64の出力電
流の値は(It/2)および(-It/2) となり、差電流の振幅以
上の電流は流れないので、入力回路62の差電圧出力信号
の振幅を大きくできないという問題は存在しない。

【００７０】但し、第２の信号配線64の出力電流は(-It
/2) という負の電流値をとる。即ち、第２の信号配線64
の出力電流は、出力回路61から入力回路62へ電流を流し
込む向きに電流が流れることになる。このため、入力回
路62の電流源78の電流値はIt/2よりも十分に大きな値に
設定する必要がある。

【００７１】＜第３の実施の形態……電流出力インター
フェース回路＞第２の実施の形態では、前述したよう
に、可変電流源68と69、70と71、72と73はそれぞれ同じ
電流値となるように作るのであるが、流す電流の向きが
逆であり、同じ回路構成で電流源を形成することができ
ない。仮に、可変電流源68の電流値がI1/2、可変電流源
69の電流値が(-I1/2)+ΔI1であるとすると、差電流の値
はIt- ΔI1となり、この誤差がそのまま差電流のオフセ
ットとしてみえてしまう。

【００７２】この問題を解決する第３の実施の形態につ
いて、以下に説明する。

【００７３】図３は、本発明の第３の実施の形態に係る
電流出力インターフェース回路を示している。

【００７４】図３において、91は記録波形生成用集積回
路の出力回路であり、92はレーザ駆動回路を含むレーザ
制御用集積回路の入力回路であり、93および94は両集積
回路間を接続する第１の信号配線および第２の信号配線
である。

【００７５】図３の電流出力インターフェース回路は、
図２を参照して前述した電流出力インターフェース回路
と比べて、出力回路91の可変電流源98〜109 が異なり、
その他は同じである。

【００７６】即ち、出力回路91において、98〜109 はDA
C 等を用いて作られた電流値を制御可能な可変電流源で
あり、可変電流源98、99、104 、105 および可変電流源
100、101 、106 、107 ならびに可変電流源102 、103
、108 、109 はそれぞれ同じ電流値となるように制御
されている。

【００７７】可変電流源98、100 、102 は、それぞれ対
応してスイッチ回路95、96、97に接続されている。上記
スイッチ回路95、96、97は、オン／オフ状態に対応して
第１の電流出力ノードOUT1／第２の電流出力ノードOUT2
を選択する。上記第１の電流出力ノードOUT1は、集積回
路の出力端子（図示せず）を介して第１の信号配線93に
接続され、第２の電流出力ノードOUT2は、集積回路の出
力端子（図示せず）を介して第２の信号配線94に接続さ
れている。

【００７８】DC分補正用の可変電流源99、101 、103
は、それぞれ第１の電流出力ノードOUT1と接地ノードと
の間に接続されており、DC分補正用の可変電流源104 、
106 、108 は、それぞれＶCCノードと第２の電流出力ノ
ードOUT2との間に接続され、DC分補正用の可変電流源10
5 、107 、109 は、それぞれＶCCノードと第１の電流出
力ノードOUT1との間に接続されている。

【００７９】ここで、可変電流源98〜103 は出力回路91
に電流を引き込む方向に出力電流を流すものであり、可
変電流源104 〜109 は出力回路91から電流を流し出す方
向に出力電流を流すものであり、可変電流源98〜103 と
可変電流源104 〜109 とは極性が反対である。

【００８０】上記構成の出力回路91において、スイッチ
回路95、96、97は、オン時に可変電流源98、100 、102
を第１の電流出力ノードOUT1を介して第１の信号配線93
に接続し、オフ時に可変電流源98、100 、102 を第２の
電流出力ノードOUT2を介して第２の信号配線94に接続す
る。そして、第１の電流出力ノードOUT1に接続されてい
る可変電流源99、101 、103 は、それぞれ常に出力電流
を第１の信号配線93から引き込み、第１の電流出力ノー
ドOUT1に接続されている可変電流源105 、107、109
は、それぞれ常に出力電流を第１の信号配線93に流し出
し、第２の電流出力ノードOUT2に接続されている可変電
流源104 、106 、108 は、それぞれ常に出力電流を第２
の信号配線94に流し出す。

【００８１】ここで、可変電流源98、99、104 、105 の
電流値を(I1/2)、可変電流源100 、101 、106 、107 の
電流値を(I2/2)、可変電流源102 、103 、108 、109 の
電流値を(I3/2)で表わす。スイッチ回路95、96、97が択
一的にオン状態に選択されている時刻t においてオンし
ているスイッチ回路に接続している可変電流源の電流を
(It/2) で表わす。

【００８２】いま、スイッチ回路95、96、97が全てオフ
している時には、第１の信号配線93に流れる電流の値は
0 となり、第２の信号配線94に流れる電流の値は0 とな
るので、差電流信号の値は0 である。

【００８３】これに対して、時刻t において、第１の信
号配線93に流れる電流の値は(I1+I2+I3+It-I1-I 2-I3)/
2=It/2となり、第２の信号配線94に流れる電流の値は(I
1+I2+I3-It-I1-I2-I3)/2=-It/2となるので、差電流信号
の値はItとなる。

【００８４】この値は、図１に示した出力回路31や図２
に示した出力回路61の電流信号値に等しく、図３の出力
回路91の差動化が実現されていることが分かる。

【００８５】また、可変電流源98、99、100 、101 、10
2 、103 の電流値の総和はI1+I2+I3となり、この値は、
図７に示した従来の出力回路1 の可変電流源7 、8 、9
の電流値の総和に等しい。

【００８６】したがって、図３の出力回路91の消費電流
は、図１に示した出力回路31と同様に、図７に示した従
来の出力回路1 の消費電流にほぼ等しくなる。

【００８７】一方、図３中の入力回路92は、図１中の入
力回路32と同じ回路構成を有するが、図１中とは別の符
号を付している。即ち、116 は定電圧源、112 および11
3 はそれぞれベース接地トランジスタ、114 および115
はそれぞれ定電流源、110 および111 は負荷抵抗であ
る。ここで、定電流源114 と115 の電流値は等しく、負
荷抵抗110 と111 の抵抗値は等しく、トランジスタ112
と113 の形状は等しく作られている。そして、負荷抵抗
110 と111 の電圧差を出力信号として信号線117、118
を介して取り出している。

【００８８】上記したように図３の電流出力インターフ
ェース回路は、スイッチ回路95、96、97が択一的にオン
状態に選択されている時、第１の信号配線93および第２
の信号配線94の出力電流の値は(It/2)および(-It/2) と
なり、図２中の入力回路62と同様に、差電流の振幅以上
の電流は流れないので、入力回路92の差電圧出力信号の
振幅を大きくできないという問題は存在しない。

【００８９】但し、第２の信号配線94の出力電流は(-It
/2) という負の電流値をとる。即ち、第２の信号配線94
の出力電流は、出力回路91から入力回路92へ電流を流し
込む向きに電流が流れることになる。このため、入力回
路92の電流源114 の電流値はIt/2よりも十分に大きな値
に設定する必要がある。

【００９０】さらに、図３の出力回路91は、可変電流源
98と104 、99と105 の電流値が厳密に等しくなくても差
電流信号には誤差として現れない。以下、それについて
説明する。

【００９１】可変電流源98と99ならびに可変電流源104
と105 は全く同じ構造の電流源で構成することができ、
それぞれほぼ同じ電流値にすることができる。いま、可
変電流源104 と105 の電流にそれぞれ誤差電流ΔI1が存
在し、可変電流源98、99の電流値が(I1/2)、可変電流源
104 、105 の電流値が-(I1/2)+ΔI1であると仮定した
時、第１の信号配線93および第２の信号配線94の出力電
流の値はそれぞれ(It/2-ΔI1) 、(-It/2- ΔI1) とな
り、差電流の値はItとなる。つまり、可変電流源104 と
105 の誤差電流ΔI1はお互いに打ち消し合うので、差電
流の誤差にはならない。したがって、図３の出力回路91
は、図２の出力回路61に存在したような電流誤差の問題
は生じない。

【００９２】＜第３の実施の形態の具体例＞図４は、図
３に示した電流出力インターフェース回路をバイポーラ
トランジスタを用いて構成した場合の具体例を示す。

【００９３】即ち、図４において、121 は出力回路、12
2 は入力回路、123 は第１の信号配線、124 は第２の信
号配線であり、説明の簡単化のため、出力回路121 は可
変電流源およびスイッチ回路の組み合わせ回路を２組有
する場合（図３とは異なる）を示している。

【００９４】まず、出力回路121 のうちの可変電流源お
よびスイッチ回路の組み合わせ回路の１組について説明
する。

【００９５】NPN トランジスタ126,127,134,137,139 お
よび抵抗128,135,138,140 からなる回路は、第１のカレ
ントミラー回路を形成しており、この第１のカレントミ
ラー回路の電流値は可変電流源125 で決められている。
また、NPN トランジスタ127は、第１のカレントミラー
回路のベース電流補正用のトランジスタである。

【００９６】PNP トランジスタ141,142,144,146 および
抵抗143,145,147 からなる回路は、第２のカレントミラ
ー回路を形成しており、この第２のカレントミラー回路
の電流値は前記NPN トランジスタ139 のコレクタ電流で
決まる。また、PNP トランジスタ142 は、第２のカレン
トミラー回路のベース電流補正用のトランジスタであ
る。

【００９７】このように、電流出力用の可変電流源とDC
分補正用の可変電流源とをカレントミラー回路により形
成しており、互いに逆極性（正負）の電流を流す２個の
カレントミラー回路を用いている。

【００９８】スイッチ回路用のコンパレータ回路を構成
するNPN トランジスタ131,132 の各エミッタは前記NPN
トランジスタ134 のコレクタに接続されており、その各
コレクタは、それぞれ対応して第２の信号配線124,第１
の信号配線123 に接続されている。そして、上記トラン
ジスタ131,132 の各ベースは、それぞれ対応して差動信
号源（入力信号源）129,130 に接続されており、電圧源
133 から入力バイアスが与えられる。

【００９９】上記差動信号源129 の電圧V1が差動信号源
130 の電圧V2よりも大きい時には、前記NPN トランジス
タ134 のコレクタ電流は前記NPN トランジスタ131 に流
れ、差動信号源129 の電圧V1が差動信号源130 の電圧V2
よりも小さい時には、前記NPN トランジスタ134 のコレ
クタ電流は前記NPN トランジスタ132 に流れる。

【０１００】前記トランジスタ137 のコレクタはNPN ト
ランジスタ136 のエミッタに接続されており、このトラ
ンジスタ136 のベースは前記電圧源133 に接続されてい
る。また、上記トランジスタ136 のコレクタは、前記第
１の信号配線123 に接続されている。

【０１０１】前記第２のカレントミラー回路のトランジ
スタ144,146 の各コレクタは、それぞれ対応して第１の
信号配線123,第２の信号配線124 に接続されている。こ
こで、前記可変電流源125 の電流値をI1とする。

【０１０２】前記第１のカレントミラー回路のトランジ
スタ126,134,137,139 の形状を全く同一とし、抵抗128,
135,138,140 の抵抗値を全て等しくすると、上記トラン
ジスタ126,134,137,139 の各コレクタ電流は全て等しく
なり、その電流値は(I1-Ib1)となる。但し、Ib1 は前記
ベース電流補正用のトランジスタ127 のベース電流であ
る。

【０１０３】また、第２のカレントミラー回路のトラン
ジスタ141,144,146 の形状を全く同一とし、抵抗143,14
5,147 の抵抗値を全て等しくすると、上記トランジスタ
141,144,146 の各コレクタ電流は全て等しくなり、その
電流値は前記トランジスタ139 のコレクタ電流から前記
ベース電流補正用のトランジスタ142 のベース電流Ib2
を減じた電流値となり、-(I1-Ib1-Ib2) となる。ここ
で、電流値が負となっているのは、第１のカレントミラ
ーと第２のカレントミラーの電流の流れる向きが逆であ
るためである。

【０１０４】まず、差動信号源129 の電圧V1が差動信号
源130 の電圧V2よりも大きい場合について、第１の信号
配線123 に流れる電流、第２の信号配線124 に流れる電
流、第１の信号配線123,第２の信号配線124 間に流れる
差動出力電流を考える。

【０１０５】差動信号源129 の電圧V1が差動信号源130
の電圧V2よりも大きい時には、トランジスタ134 のコレ
クタ電流（電流値I1-Ib1）はトランジスタ131 に流れ
る。トランジスタ131 のコレクタ電流は、トランジスタ
131 のベース電流Ib3 の分が減少するので、その電流値
は(I1-Ib1-Ib3)となる。そして、トランジスタ146 のコ
レクタ電流の値は、-(I1-Ib1-Ib2) である。ここで、Ib
2 はベース電流補正用のベース電流である。この結果、
第２の信号配線124 に流れる電流の値は、トランジスタ
131 のコレクタ電流とトランジスタ146 のコレクタ電流
の和であり、(I1-Ib1-Ib3)-(I1-Ib1-Ib2)=(-Ib3+Ib2)と
なる。

【０１０６】一方、第１の信号配線123 に流れる電流
は、トランジスタ132 のコレクタ電流と、トランジスタ
136 のコレクタ電流と、トランジスタ144 のコレクタ電
流の和となる。差動信号源129 の電圧V1が差動信号源13
0 の電圧V2よりも大きい時には、トランジスタ132 には
電流が流れないので、トランジスタ132 のコレクタ電流
は0 である。また、バイアス電源133 にベースが接続さ
れているトランジスタ136 をトランジスタ131,132 と同
一の形状とすれば、トランジスタ136 のベース電流はト
ランジスタ131 のベース電流Ib3 に等しくなり、トラン
ジスタ136 のコレクタ電流の値は(I1-Ib1-Ib3)となる。
また、トランジスタ144 のコレクタ電流は、トランジス
タ146 のコレクタ電流に等しく、その電流値は-(I1-Ib1
-Ib2) である。この結果、第１の信号配線123 に流れる
電流の値は、(I1-Ib1-Ib3)-(I1-Ib1-Ib2)=(-Ib3+ib2)と
なる。したがって、信号配線123,124 間に流れる差動出
力電流の値は(-Ib3+Ib2)-(-Ib3+Ib2)=0 となる。

【０１０７】次に、差動信号源129 の電圧V1が差動信号
源130 の電圧V2よりも小さい場合を考える。

【０１０８】この時、トランジスタ134 のコレクタ電流
（電流値I1-Ib1）はトランジスタ132 に流れる。このト
ランジスタ132 のコレクタ電流の値は、トランジスタ13
4 のコレクタ電流からトランジスタ132 のベース電流分
を減じた量であり、このベース電流は前述したトランジ
スタ131 のベース電流Ib3 に等しい。したがって、トラ
ンジスタ132 のコレクタ電流の値は（I1-Ib1-Ib3）とな
る。また、トランジスタ136 のコレクタ電流は、差動信
号源129 の電圧V1、差動信号源130 の電圧V2とは無関係
に一定量(I1-Ib1-Ib3)となる。また、トランジスタ144
のコレクタ電流も、差動信号源129 の電圧V1および差動
信号源130 の電圧V2とは無関係に一定量-(I1-Ib1-Ib2)
となる。この結果、第１の信号配線123 に流れる電流の
値は、(I1-Ib1-Ib3)+(I1-Ib1-Ib3)-(I1-Ib1-IB2)=I1-Ib
1-2 ×Ib3+Ib2 となる。

【０１０９】一方、トランジスタ131 のコレクタ電流は
0 であり、トランジスタ144 のコレクタ電流は差動信号
源129 の電圧V1および差動信号源130 の電圧V2とは無関
係に一定量-(I1-Ib1-Ib2) となる。この結果、第２の信
号配線124 に流れる電流の値は、-(I1-Ib1-Ib2) とな
る。したがって、信号配線123,124 間に流れる差動出力
電流の値は、(I1-Ib1-2 ×Ib3+Ib2)+(I1-Ib1-Ib2)=2 ×
(I1-Ib3)となる。

【０１１０】なお、出力回路121 における可変電流源お
よびスイッチ回路の組み合わせ回路（２組）のうちの残
りの１組（NPN トランジスタ149,150,157,160,162 およ
び抵抗151,158,161,164 からなるカレントミラー回路、
PNP トランジスタ164,165,167,169 および抵抗166,168,
170 からなるカレントミラー回路、コンパレータ回路を
構成するNPN トランジスタ154,155 、可変電流源148 、
差動信号源152,153 、NPN トランジスタ159 、電流源15
6 ）についても、前述した１組と同様の構成を有し、同
様の動作を独立に行う。

【０１１１】ここで、可変電流源148 の電流値をI2と
し、差動信号源152,153 の信号電圧をそれぞれV3,V4 と
し、トランジスタ150 のベース電流をIb4 、トランジス
タ165のベース電流をIb5 、トランジスタ154 のベース
電流をIb6 で表わすと、各入力条件による出力電流の値
は下表に示すようになる。

【０１１２】 (1) 入力条件 V1>V2 かつ V3>V4 第１の信号配線123 の電流 -Ib3+Ib2-Ib6+Ib5 第２の信号配線124 の電流 -Ib3+Ib2-Ib6+Ib5 差電流 0 (2) 入力条件 V1<V2 かつ V3>V4 第１の信号配線123 の電流 I1-Ib1-2Ib3+Ib2-Ib6+Ib
5 第２の信号配線124 の電流 -I1+Ib1+Ib2-Ib6+Ib5 差電流 2 ×(I1-Ib3) (3) 入力条件 V1>V2 かつ V3<V4 第１の信号配線123 の電流 -Ib3+Ib2+I2-Ib4-2Ib6-I
b5 第２の信号配線124 の電流 -Ib3+Ib2-I2+Ib4+Ib5 差電流 2 ×(I2-Ib6) 次に、図４中の入力回路122 について説明する。

【０１１３】第１の信号配線123 が接続される第１の入
力ノードIN1 はベース接地のNPN トランジスタ174 のエ
ミッタに接続され、第２の信号配線124 が接続される第
２の入力ノードIN2 はベース接地のNPN トランジスタ17
3 のエミッタに接続されている。

【０１１４】上記トランジスタ174,173 の各ベースはバ
イアス電圧源179 に共通に接続されている。また、上記
トランジスタ174,173 の各コレクタは、それぞれ対応し
て負荷抵抗172 ,171を介してＶCCノードに接続されてい
る。上記トランジスタ174,173 の各エミッタには、さら
にNPN トランジスタ177 175 の各コレクタが接続されて
いる。

【０１１５】NPN トランジスタ181,182,177,175 および
抵抗183,178,176 からなる回路は、第３のカレントミラ
ー回路を形成しており、この回路の電流値は電流源180
により決まる。この場合、トランジスタ177,175 の各コ
レクタ電流の値は、それぞれ対応して前記第１の信号配
線123 の電流値および第２の信号配線124 の電流値の最
大よりも十分に大きくなるように設定されている。

【０１１６】ここで、前述した(1) の入力条件の場合を
考える。

【０１１７】第３のカレントミラー回路のトランジスタ
177,175 の各コレクタ電流の値は等しい。また、第１の
信号配線123 の電流の値および第２の信号配線124 の電
流の値はそれぞれ-Ib3+Ib2-Ib6+Ib5であり、両者は等し
い。したがって、トランジスタ174 のコレクタ電流とト
ランジスタ173 のコレクタ電流は同じ電流値となる。こ
の結果、負荷抵抗172 の電圧降下と負荷抵抗171 の電圧
降下は等しくなり、差動電圧出力は0 となる。

【０１１８】一方、前述した(2) および(3) の入力条件
の場合には、第１の信号配線123 および第２の信号配線
124 の電流差の分だけ、トランジスタ173 のコレクタ電
流とトランジスタ174 のコレクタ電流に差が生じ、この
電流差に負荷抵抗171 あるいは172 の抵抗値を乗じた値
が差動電圧出力として現れることになる。

【０１１９】＜第４の実施の形態……光ディスク装置の
レーザ発光制御回路＞図５は、本発明の第４の実施の形
態に係る光ディスク装置の一部を概略的に示すブロック
図である。

【０１２０】図５において、201 はデジタル情報を表わ
すように強度変調された多値の制御電流Ｉｃを出力する
集積回路化された記録波形生成回路（発光パワー制御装
置）、202 は制御電流Ｉｃが入力する集積回路化した半
導体レーザ制御回路（レーザ駆動装置）、203 は半導体
レーザ制御回路202 に接続された半導体レーザ、204は
半導体レーザ203 の出力光を検出する光検出器である。

【０１２１】記録波形生成回路201 の出力回路205 とし
て、第１乃至第３の実施の形態およびその具体例に示し
たような差動出力型の出力回路を例えば５値の差動電流
信号を出力するように構成したものが用いられている。
また、半導体レーザ制御回路202 の入力回路として、第
１乃至第３の実施の形態およびその具体例に示したよう
な差動入力型の入力回路206 が用いられている。

【０１２２】上記半導体レーザ制御回路202 において
は、記録波形生成回路201 から入力端子に入力する差動
電流信号（強度変調された制御電流信号）が入力回路20
6 によって差動電圧信号に変換される。この差動電圧信
号は、制御増幅回路207 およびレベルシフト（図示せ
ず）を経てレ−ザ駆動回路208 の駆動制御信号となり、
このレ−ザ駆動回路208 は半導体レ−ザ203 に駆動電流
を供給する。

【０１２３】制御増幅回路207 は、利得制御可能な演算
増幅回路（Gain Control Amplifier；ＧＣＡ）209 から
なる差動可変増幅器と所望の周波数特性を持つ制御増幅
器210 とが直列に接続されてなる。また、制御増幅回路
207 から出力されるレ−ザ駆動制御信号回路は、例えば
ＮＰＮトランジスタ208 のベースに入力し、この駆動ト
ランジスタ208 のコレクタは外部端子LDC を介して半導
体レ−ザ203 に接続され、そのエミッタは外部端子REお
よび抵抗211 を介して接地されている。

【０１２４】上記半導体レーザ制御回路202 は、広帯域
型フロント自動パワー制御（ＡＰＣ；Automatic Power
Control ）方式が採用されている。この方式は、半導体
レーザ203 の出力光を光ディスク212 に照射する時に、
実際に光ディスク212 に照射される光（半導体レーザ20
3 のフロント光の一部）を光検出器204 に導いて検出
し、その検出信号を用いて半導体レーザ203 の出力光を
制御するものであり、制御帯域を広くできるようにな
り、光レーザ雑音を抑制することができる。この際、光
検出器204 の検出信号とレーザ駆動制御信号の差分に対
応する誤差信号を制御増幅回路（誤差検出回路）207 で
生成し、この誤差信号に基づいて前記ＧＣＡ209 の反転
入力ノード（−）の電圧レベルが非反転入力ノード
（＋）の電圧レベルに等しくなるように半導体レーザ20
3 の駆動電流を負帰還制御するフィードバック制御系を
構成している。

【０１２５】一方、半導体レーザ203 、モニタ用光検出
器204 、コリメータレンズ213 、複合プリズム214 、集
合プリズム215 、ガルバノミラー216 、再生用ホログラ
ム素子217 、再生用光検出器218 などは、固定された光
学ユニット219 に設けられている。

【０１２６】光ディスク212 へのデータ書き込み時、半
導体レーザ203 は制御電流Ｉｃにしたがってレーザビー
ムを出射する。この出力ビームは、コリメータレンズ21
3 、複合プリズム214 、ガルバノミラー216 を経て移動
光学ヘッド220 に導かれる。移動光学ヘッド220 は、光
学的ピックアップに搭載されており、光ディスク装置に
セットされて回転する光ディスク212 の半径方向に直線
的に移動可能になっている。

【０１２７】また、半導体レーザ203 からの出力光の一
部は、複合プリズム214 によって分離され、集合プリズ
ム215 を経て光検出器204 に入力される。光検出器204
のアノードは、PDA 端子に接続され、このPDA 端子を通
して光検出器204 のモニタ電流が前記ＧＣＡ209 にフィ
ードバックされることにより、半導体レーザ203 の出力
光は、制御電流信号（変調信号電流）に対応する差動電
圧信号に比例して光強度変調される。なお、温度センサ
221 は、レーザ光が照射された光ディスク212の温度を
検出し、検出信号を記録波形生成回路201 へ供給する。

【０１２８】なお、光ディスク212 に記録された情報を
再生する時は、半導体レーザ203 は、記録時より弱い光
強度のレーザビームを読み出し用ビームとして出力す
る。この場合にも、読み出しビームは、光学ユニット21
9 および移動光学ヘッド220 により光ディスク212 に導
かれる。この時、光ディスク212 からの反射光は、移動
光学ヘッド220 から光学ユニット219 に戻り、複合プリ
ズム214 で分離されて再生用ホログラム素子217 により
再生用光検出器218 に集光される。

【０１２９】再生用光検出器218 の光検出力は、プリア
ンプと演算回路から成る演算処理回路222 に導かれ、再
生情報信号とサーボ用信号が分離生成される。サーボ用
信号は、サーボ回路223 に導かれ、移動光学ヘッド220
を制御する。

【０１３０】再生情報信号は、デジタル処理可能な２値
信号と再生クロックを生成する２値化・ＰＬＬ回路224
に導かれ、ここで処理された後、ディスクコントローラ
225へ供給される。

【０１３１】ディスクコントローラ225 は、変復調回路
と誤り訂正回路を備え、さらにサーボ回路223 と記録波
形生成回路201 を制御するコントローラ、ＳＣＳＩイン
ターフェース等を含んで構成される。ディスクコントロ
ーラ225 は、半導体レーザ制御回路202 の異常検出状態
を判定し、光ディスク装置の安定動作を達成する。

【０１３２】記録波形生成回路201 は、データバスを通
じてコントローラ225 からデータを受け取り、図６
（ａ）に示したような記録波形に対応する制御電流Ｉｃ
を正確に出力するものであり、レジスタ／コントロール
回路（図示せず）、オーバーライトパルス発生回路（図
示せず）、出力回路205 などからなる。

【０１３３】上記レジスタ／コントロール回路は、図６
（ａ）に示した記録波形の５つのレベルの期間に対応す
るＰp 、Ｐw 、Ｐe 、Ｐb 、Ｐr のパワーに相当するＤ
／Ａコンバータ値を５個のレジスタ値として設定する。
オーバーライトパルス発生回路は、記録波形の５レベル
の各期間に対応するゲート信号Ｇ1 〜Ｇ5 を、コントロ
ーラ225 からのリード／ライト信号およびライトデータ
に基づいて生成する。

【０１３４】そして、出力回路205 は、レジスタ／コン
トロール回路からの５個のレジスタ値をそれぞれアナロ
グ電流に変換する例えば８ビットDAC （可変電流源）
と、５値のアナログ電流をオーバーライトパルス発生回
路からのゲート信号Ｇ1 〜Ｇ5によって選択的に切り換
え制御電流信号ＩC として出力するスイッチ回路を含む
ものであり、その詳細は前述した。

【０１３５】さらに、記録波形生成回路201 は、半導体
レーザ制御回路202 からの各種モニタ信号をマルチプレ
クサ（図示せず）により切り換えてＡ／Ｄコンバータ
（図示せず）へ供給し、変換後のデジタル信号をデータ
バスを通じてコントローラ225へ送出する。

【０１３６】上記光ディスク装置によれば、前記各実施
の形態で述べたような特性を有する電流出力インターフ
ェース回路をレーザ発光制御回路に適用することによ
り、大容量化とデータ転送の高速化を図るために要求さ
れる一層精度の高い光強度変調と低雑音化を達成するこ
とができる。

【０１３７】

【発明の効果】上述したように本発明の電流出力インタ
ーフェース回路によれば、交流的な出力電流信号を差動
信号とすることにより、入出力回路間の伝達経路の配線
のインダクタンス成分を低減し、伝達経路のインピーダ
ンスの影響を受け難くし、高周波特性を向上することが
可能となる。また、伝達経路から混入するノイズの影響
を受け難くすることができ、伝送路から混入する雑音を
除去することができるので、S/N を向上することができ
る。

【０１３８】この際、出力電流経路にDC分の補正用の電
流源を接続し、差動信号の電流値の値が0 の時の直流的
なオフセット（DCオフセット）を殆んどなくすることに
より、差動信号のレベルを0 〜最大値の範囲に設定する
ことができる。

【０１３９】また、出力電流の電流源と逆極性のDC分の
補正用の電流源を用いることにより、出力電流の値を差
電流の振幅以下の電流とすることができ、入力ダイナミ
ックレンジを劣化させずに差動化することができる。

【０１４０】さらに、互いに逆極性の一対の出力電流経
路にそれぞれDC分の補正用の電流源を接続することによ
り、差電流の直流誤差をほぼ無くすることができる。

【０１４１】また、本発明の電流出力インターフェース
回路を光ディスク装置のレーザ発光制御回路に適用する
ことにより、一層精度の高い光強度変調と低雑音化を達
成することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る電流出力イン
ターフェース回路を光ディスク装置のレーザ発光制御回
路に用いた場合を示す回路図。

【図２】本発明の第２の実施の形態に係る電流出力イン
ターフェース回路を示す回路図。

【図３】本発明の第３の実施の形態に係る電流出力イン
ターフェース回路を示す回路図。

【図４】図３に示した電流出力インターフェース回路の
具体例を示す回路図。

【図５】本発明の第４の実施の形態に係る光ディスク装
置の一部を概略的に示すブロック図。

【図６】光ディスク記録時のレーザ駆動制御信号の波形
例およびそれにより光ディスク上に形成された記録マー
クの形状例を示す図。

【図７】従来の光ディスク装置のレーザ発光制御回路に
用いられている電流出力インターフェース回路を示す回
路図。

【図８】図７中の出力回路の出力電流信号の波形の一例
を示す図。

【図９】図７の電流出力インターフェース回路における
信号伝送路のモデルを示す等価回路図。

【図１０】図７の電流出力インターフェース回路におけ
る出力電流信号波形、入力電流信号波形の一例を示す
図。

【図１１】図７に示した電流出力インターフェース回路
を単純に差動化した場合の回路案を示す回路図。

【符号の説明】

31…出力回路、 32…入力回路、 33…第１の信号配線、 34…第２の信号配線、 35,36,37…スイッチ回路、 38,40,42…可変電流源、 39,41,43…DC分補正用の可変電流源、 44,45 …負荷抵抗、 46,47 …ベース接地トランジスタ、 48,49 …バイアス電流源、 50…バイアス電圧源、 51,52 …差電圧信号出力信号線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 則男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 小池 純一 神奈川県川崎市川崎区日進町７番地１ 東 芝情報システム株式会社内 Ｆターム(参考） 5D119 AA23 BA01 DA01 FA05 HA36 HA68 5F073 EA12 EA29 GA04 GA12 GA24 5H420 NA17 NA34 NB03 NB22 NB36

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数の第１の電流源と、 前記複数の第１の電流源に対応して設けられ、それぞれ
   オン／オフ状態が切り換え制御され、対応する第１の電
   流源をオン／オフ状態に対応して第１のノード／第２の
   ノードに接続する複数のスイッチ回路と、 前記第１のノードおよび第２のノードの少なくとも一方
   に接続され、前記各スイッチ回路がそれぞれオフ状態の
   時に前記第１の出力ノードと第２の出力ノードとの間の
   差電流信号が実質的に0 となるように直流補正電流を流
   す補正用電流源とを具備することを特徴とする電流出力
   インターフェース回路。
2. 【請求項２】 半導体集積回路化されてなり、前記第１
   のノード／第２のノードが対応して第１の出力端子／第
   ２の出力端子に接続されており、第１の出力端子／第２
   の出力端子の間の差電流信号を出力することを特徴とす
   る請求項１記載の電流出力インターフェース回路。
3. 【請求項３】 前記補正用電流源は、 前記複数の第１の電流源に対応して設けられ、それぞれ
   前記第１の出力ノードに接続され、それぞれ対応する第
   １の電流源の電流と同じ向きに略等しい値の電流を流す
   複数の第２の電流源であることを特徴とする請求項１ま
   たは２記載の電流出力インターフェース回路。
4. 【請求項４】 前記補正用電流源は、 前記複数の第１の電流源に対応して設けられ、それぞれ
   前記第２の出力ノードに接続され、それぞれ対応する第
   １の電流源の電流と逆の向きに略等しい値の電流を流す
   複数の第２の電流源であることを特徴とする請求項１ま
   たは２記載の電流出力インターフェース回路。
5. 【請求項５】 前記補正用電流源は、 前記複数の第１の電流源に対応して設けられ、それぞれ
   前記第１の出力ノードに接続され、それぞれ対応する第
   １の電流源の電流と同じ向きに略等しい値の電流を流す
   複数の第２の電流源と、 前記複数の第１の電流源に対応して設けられ、それぞれ
   前記第２の出力ノードに接続され、それぞれ対応する第
   １の電流源の電流と逆の向きに略等しい値の電流を流す
   複数の第３の電流源と、 前記複数の第３の電流源に対応して設けられ、それぞれ
   前記第１の出力ノードに接続され、それぞれ対応する第
   ３の電流源の電流と同じ向きに略等しい値の電流を流す
   複数の第４の電流源とからなることを特徴とする請求項
   １または２記載の電流出力インターフェース回路。
6. 【請求項６】 前記複数の第１の電流源は、互いに電流
   値が異なり、かつ、それぞれの電流値を制御可能な可変
   電流源であることを特徴とする請求項１乃至５のいずれ
   か１項に記載の電流出力インターフェース回路。
7. 【請求項７】 半導体レーザの発光パワーを制御する発
   光パワー制御装置と、 前記発光パワー制御装置の信号に基づいて半導体レーザ
   を発光させるレーザ駆動装置とを具備し、 前記発光パワー制御装置は出力回路として請求項１乃至
   ６のいずれか１項に記載の電流出力インターフェース回
   路を有し、 前記レーザ駆動装置は前記第１の出力ノードと第２の出
   力ノードとの間の差電流信号を入力とする差電入力型の
   入力回路を有することを特徴とする光ディスク装置。
8. 【請求項８】 前記発光パワー制御装置とレーザ駆動装
   置は、別の半導体集積回路として形成されていることを
   特徴とする請求項７記載の光ディスク装置。
9. 【請求項９】 前記電流出力インターフェース回路にお
   ける前記複数のスイッチ回路は、光ディスクに対する書
   込み時の半導体レーザの発光パワーのレベルを時間的に
   多値に制御する記録波形に対応して選択制御されること
   を特徴とする請求項７または８記載の光ディスク装置。