JP4807369B2

JP4807369B2 - 光電流・電圧変換回路

Info

Publication number: JP4807369B2
Application number: JP2008067256A
Authority: JP
Inventors: 慶太宮地
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2008-03-17
Filing date: 2008-03-17
Publication date: 2011-11-02
Anticipated expiration: 2028-03-17
Also published as: JP2009225096A

Description

本発明は、受光素子に発生する光電流を電圧に変換する光電流・電圧変換回路に関するものである。

この種の光電流・電圧変換回路として、下記特許文献１に開示された光電流・電圧変換回路（電流電圧変換回路）が知られている。この種の光電流・電圧変換回路５１の基本構成は、図３に示すように、差動増幅回路５２および帰還回路５３を備えている。この場合、差動増幅回路５２は、ベース（制御端子）に基準電圧Ｖｒｅｆが印加される第１トランジスタ５４およびベース端子（制御端子）にフォトダイオード（受光素子）ＰＤが接続されると共に第１トランジスタ５４に対して差動接続される第２トランジスタ５５で構成されるトランジスタ対ＴＰ、第１トランジスタ５４および第２トランジスタ５５の各エミッタ端子とグランドとの間に配設された定電流源５６、第１トランジスタ５４および第２トランジスタ５５のコレクタに接続された負荷（電流ミラー回路）５７、並びにエミッタフォロワ回路（電流増幅回路）で構成されたバッファ回路５８を備え、フォトダイオードＰＤの出力電流（光電流）Ｉｐを電圧に変換して、バッファ回路５８から出力信号Ｖｏｕｔとして出力する。

この光電流・電圧変換回路５１に対して出力信号Ｖｏｕｔのカットオフ周波数ｆｃを規定する場合には、通常、図３に示すように、抵抗５３ａ（抵抗値Ｒ）とコンデンサ５３ｂ（容量値Ｃ）の並列回路で帰還回路５３を構成する。これにより、光電流・電圧変換回路５１のカットオフ周波数ｆｃは、ｆｃ＝１／（２×π×Ｃ×Ｒ）に規定されて、抵抗５３ａの抵抗値Ｒによって定まる光電流・電圧変換回路５１の電流−電圧変換のゲインについての周波数特性は図２において破線で示すようになる。
特開平１０−１３５７４７号公報（第２頁、第１，３図）

ところで、この光電流・電圧変換回路５１においてゲインを維持しつつカットオフ周波数ｆｃをより高域側に規定したいときには、コンデンサ５３ｂの容量値Ｃを小さくする方法が一般的である。ところが、コンデンサ５３ｂは位相補償の機能も有しているため、この位相補償の機能を維持しようとしたときに容量値Ｃを小さくできない場合がある。また、コンデンサ５３ｂの容量値Ｃを小さくするという方法以外の方法によって位相補償を行うことで、コンデンサ５３ｂの容量値Ｃを小さくし得る状態にできたとしても、半導体プロセス上、コンデンサ５３ｂのサイズが小さいために、十分な絶対値精度を確保した状態では容量値Ｃの小さいコンデンサ５３ｂを形成するのが困難である。したがって、帰還回路５３のコンデンサ５３ｂでカットオフ周波数ｆｃを規定する従来の光電流・電圧変換回路５１には、ゲインを維持しつつカットオフ周波数ｆｃを高周波側に規定するのが困難であるという解決すべき課題が存在している。

本発明は、かかる課題を解決すべくなされたものであり、ゲインを維持しつつカットオフ周波数をより高周波側に規定し得る光電流・電圧変換回路を提供することを主目的とする。

上記目的を達成すべく本発明に係る光電流・電圧変換回路は、受光素子に流れる光電流を電圧に変換して出力する光電流・電圧変換回路であって、制御端子に基準電圧が印加された第１トランジスタと制御端子に前記受光素子が接続されると共に前記第１トランジスタと差動接続された第２トランジスタとで構成されるトランジスタ対、および入力端子に印加された当該トランジスタ対の出力電圧を出力するバッファ回路を有する差動増幅回路と、当該差動増幅回路の出力信号を前記第２トランジスタの前記制御端子に帰還させる帰還回路と、前記バッファ回路の前記入力端子と基準電位との間に直列に接続された第１抵抗および第１コンデンサで構成される直列回路とを備え、前記帰還回路は、抵抗値Ｒの抵抗と容量値Ｃのコンデンサとの並列回路で構成され、前記第１抵抗および前記第１コンデンサは、その抵抗値をＲ１とし、かつその容量値をＣ１としたときに、１／（２×π×Ｃ１×Ｒ１）で表される周波数が前記直列回路のないときの伝達関数の１／（２×π×Ｃ×Ｒ）で表されるカットオフ周波数よりも高く、かつ前記差動増幅回路の伝達関数についてのユニティゲイン周波数よりも低くなるように、当該抵抗値Ｒ１および当該容量値Ｃ１が規定されている。

本発明に係る光電流・電圧変換回路では、差動増幅回路を構成するトランジスタ対から出力される電圧を入力するバッファ回路の入力端子と基準電位との間に第１抵抗（抵抗値Ｒ１）および第１コンデンサ（容量値Ｃ１）で構成される直列回路が接続されることにより、１／（２×π×Ｃ１×Ｒ１）で表される周波数が、直列回路のないときの伝達関数のカットオフ周波数よりも高く、かつ差動増幅回路の伝達関数についてのユニティゲイン周波数よりも低くなるように直列回路の抵抗値Ｒ１および容量値Ｃ１が規定されている。したがって、この光電流・電圧変換回路によれば、直列回路の存在しない構成と比較して、帰還回路に変更を加えることなく（つまり、抵抗値Ｒによって定まる電流−電圧変換のゲインを維持しつつ）、その伝達関数のカットオフ周波数をより高速側にシフトさせることができ、より周波数の高い光電流についても、正確に出力信号に変換して出力することができる。

以下、本発明に係る光電流・電圧変換回路の最良の形態について、添付図面を参照して説明する。

最初に、光電流・電圧変換回路１の構成について、図面を参照して説明する。

図１に示す光電流・電圧変換回路１は、光情報媒体に対する再生動作を少なくとも実行する再生装置に使用される光ピックアップ用受光装置に組み込み可能に構成されている。具体的には、この光電流・電圧変換回路１は、同図に示すように、差動増幅回路２および帰還回路３を備え、一例としてフォトダイオード（受光素子）ＰＤと同一チップ（ウェハ）上に配設されて、フォトダイオードＰＤに流れる光電流Ｉｐを電流−電圧変換して出力信号Ｖｏｕｔとして回路外部に出力する。

差動増幅回路２は、図１に示すように、第１トランジスタ１１および第２トランジスタ１２で構成されるトランジスタ対ＴＰと、定電流源１３と、カレントミラー回路１４と、バッファ回路１５と、抵抗（第１抵抗）３１ａおよびコンデンサ（第１コンデンサ）３１ｂで構成された直列回路３１とを備えている。この場合、トランジスタ対ＴＰ、定電流源１３、カレントミラー回路１４およびバッファ回路１５は、一般的な演算増幅器の主要な構成であるため、差動増幅回路２は演算増幅器として構成されている。

具体的には、トランジスタ対ＴＰは、第１トランジスタ（一例としてｎ型ＭＯＳＦＥＴ）１１のゲート端子（制御端子）に基準電圧Ｖｒｅｆが印加され、第１トランジスタ１１と差動接続された第２トランジスタ１２（一例としてｎ型ＭＯＳＦＥＴ）のゲート端子（制御端子）にフォトダイオードＰＤが接続されて構成されている。定電流源１３は、このように差動接続された第１および第２トランジスタ１１，１２の各ソース端子（出力端子）とグランドとの間に配設されて、各トランジスタ１１，１２の各ソース端子から流出する電流の総和を一定の電流値に維持しつつその電流を基準電位（一例としてグランド）に流出させる。カレントミラー回路１４は、２つのトランジスタ（一例としてｐ型ＭＯＳＦＥＴ）１６，１７で構成されて、第１および第２トランジスタ１１，１２の各ドレイン端子（入力端子）と電源Ｖｃｃとの間に配設されている。また、本例では、一例として、基準電圧Ｖｒｅｆは、基準電源１８によって生成される。また、カレントミラー回路１４は、本例ではトランジスタ対ＴＰの能動負荷として使用されて、トランジスタ対ＴＰの増幅度を高める機能を有している。

バッファ回路１５は、電源Ｖｃｃにドレイン端子（入力端子）が接続されると共に、第２トランジスタ１２のドレイン端子（入力端子）にゲート端子（制御端子）が接続された第３トランジスタ（一例としてｎ型ＭＯＳＦＥＴ）１９と、第３トランジスタ１９のソース端子（出力端子）とグランドとの間に配設された定電流源２０とを備え、いわゆるソースフォロワ回路で構成されている。この構成により、バッファ回路１５は、第２トランジスタ１２のドレイン端子に生成される電圧Ｖｄを低インピーダンスで出力信号Ｖｏｕｔとして出力する。

直列回路３１は、抵抗３１ａおよびコンデンサ３１ｂが直列に接続されて構成されて、バッファ回路１５の入力端子でもある第３トランジスタ１９のゲート端子とグランド（本発明における基準電位の一例）との間に接続されている。この場合、第３トランジスタ１９のゲート端子と電源Ｖｃｃとの間に直列回路３１を接続してもよい。また、この直列回路３１によって差動増幅回路２の伝達関数にはゼロ（伝達ゼロ）が挿入され、このゼロの周波数は、抵抗３１ａの抵抗値をＲ１とし、かつコンデンサ３１ｂの容量値をＣ１としたときに、ｆ１＝１／（２×π×Ｃ１×Ｒ１）で表される。本例では、このゼロの周波数ｆ１が帰還回路３の後述する抵抗３ａの抵抗値Ｒとコンデンサ３ｂの容量値Ｃとで規定される光電流・電圧変換回路１の伝達関数のカットオフ周波数、つまり直列回路３１のないときの光電流・電圧変換回路１の伝達関数のカットオフ周波数ｆｃ（＝１／（２×π×Ｃ×Ｒ））よりも高く、かつ差動増幅回路２の伝達関数（オープンループゲインの伝達関数）についてのユニティゲイン周波数（利得が１となる周波数）ｆ２よりも低くなるように、抵抗３１ａの抵抗値Ｒ１およびコンデンサ３１ｂの容量値Ｃ１が規定されている。

帰還回路３は、一例として互いに並列に接続された抵抗３ａ（抵抗値Ｒ）とコンデンサ３ｂ（容量値Ｃ）とで構成されている。また、帰還回路３は、その一端側が第３トランジスタ１９のソース端子（差動増幅回路２の出力端子でもある）に接続され、かつその他端側が第２トランジスタ１２のゲート端子（差動増幅回路２の入力端子でもある）に接続されている。

次に、光電流・電圧変換回路１の動作について説明する。

電源Ｖｃｃが供給され、かつフォトダイオードＰＤに光が照射されている状態において、フォトダイオードＰＤで発生する光電流Ｉｐは図１において一点鎖線で示す経路（第３トランジスタ１９のソース端子から、帰還回路３を経由して第２トランジスタ１２のゲート端子に至る経路）に流れて、差動増幅回路２は上記したように演算増幅器として作動している。このため、光電流・電圧変換回路１は、光電流Ｉｐを電圧信号である出力信号Ｖｏｕｔに変換して出力している。この場合、この光電流・電圧変換回路１の差動増幅回路２は、その伝達関数に直列回路３１によってゼロ（周波数ｆ１）が挿入されているため、光電流・電圧変換回路１全体のゲインについての周波数特性におけるカットオフ周波数は、図２において実線で示すように、直列回路３１のない構成のときのカットオフ周波数ｆｃ（＝１／（２×π×Ｃ×Ｒ）。破線で示されている周波数特性のカットオフ周波数）よりも、高域側にシフトしている。したがって、この光電流・電圧変換回路１では、より周波数の高い光電流Ｉｐについても、正確に出力信号Ｖｏｕｔに変換して出力される。

このように、この光電流・電圧変換回路１では、差動増幅回路２を構成するトランジスタ対ＴＰから出力される電圧Ｖｄを入力するバッファ回路１５の入力端子（第３トランジスタ１９のゲート端子）とグランドとの間に抵抗３１ａ（抵抗値Ｒ１）およびコンデンサ３１ｂ（容量値Ｃ１）で構成される直列回路３１が接続されることにより、直列回路３１のないときの光電流・電圧変換回路１の伝達関数のカットオフ周波数ｆｃ（＝１／（２×π×Ｃ×Ｒ））よりも下限値が高く、かつ差動増幅回路２の伝達関数（オープンループゲインの伝達関数）についてのユニティゲイン周波数ｆ２よりも上限値が低い周波数帯域に含まれる周波数ｆ１（＝１／（２×π×Ｃ１×Ｒ１））のゼロが差動増幅回路２に挿入されている。

したがって、この光電流・電圧変換回路１によれば、直列回路３１の存在しない構成と比較して、帰還回路３に変更を加えることなく（つまり、抵抗３ａの抵抗値Ｒによって定まる電流−電圧変換のゲインを維持しつつ）、光電流・電圧変換回路１の伝達関数のカットオフ周波数をより高速側にシフトさせることができ、より周波数の高い光電流Ｉｐについても、正確に出力信号Ｖｏｕｔに変換して出力することができる。

なお、本発明は、上記の構成に限定されない。例えば、光電流・電圧変換回路１では、トランジスタ対ＴＰ、カレントミラー回路１４およびバッファ回路１５をＭＯＳＦＥＴで構成しているが、従来の光電流・電圧変換回路５１と同様にして、バイポーラトランジスタで構成することもできる。また、光電流・電圧変換回路１では、差動増幅回路２をトランジスタ対ＴＰと、定電流源１３と、カレントミラー回路１４と、バッファ回路１５とで構成したが、他の構成を採用した差動増幅回路においても、差動増幅を行う回路部分の後段であるバッファ回路１５の入力端子と基準電位（高周波的にグランド電位となるグランド電位または電源電位）との間に直列回路３１を接続することにより、直列回路３１によって伝達関数内に形成されるゼロの周波数を光電流・電圧変換回路１と同様にして上記の周波数帯域内に規定することができる。したがって、このように他の構成を採用した差動増幅回路においても、カットオフ周波数を高周波側にシフトさせることができる結果、より周波数の高い光電流Ｉｐについても、正確に出力信号Ｖｏｕｔに変換することができる。また、１つの抵抗３１ａと１つのコンデンサ３１ｂとを直列に接続して直列回路３１を構成した例について上記したが、差動増幅回路２の伝達関数に等価的にゼロを挿入できる構成であれば、この構成に限定されず、種々の回路構成を採用することができる。

光電流・電圧変換回路１の回路図である。光電流・電圧変換回路１および従来の光電流・電圧変換回路５１の各ゲインの周波数特性図である。従来の光電流・電圧変換回路５１の回路図である。

符号の説明

１光電流・電圧変換回路
２差動増幅回路
３帰還回路
３１直列回路
３１ａ抵抗
３１ｂコンデンサ
Ｉｐ光電流
１１第１トランジスタ
１２第２トランジスタ
ＰＤフォトダイオード
ＴＰトランジスタ対
Ｖｏｕｔ出力信号

Claims

受光素子に流れる光電流を電圧に変換して出力する光電流・電圧変換回路であって、
制御端子に基準電圧が印加された第１トランジスタと制御端子に前記受光素子が接続されると共に前記第１トランジスタと差動接続された第２トランジスタとで構成されるトランジスタ対、および入力端子に印加された当該トランジスタ対の出力電圧を出力するバッファ回路を有する差動増幅回路と、
当該差動増幅回路の出力信号を前記第２トランジスタの前記制御端子に帰還させる帰還回路と、
前記バッファ回路の前記入力端子と基準電位との間に直列に接続された第１抵抗および第１コンデンサで構成される直列回路とを備え、
前記帰還回路は、抵抗値Ｒの抵抗と容量値Ｃのコンデンサとの並列回路で構成され、
前記第１抵抗および前記第１コンデンサは、その抵抗値をＲ１とし、かつその容量値をＣ１としたときに、１／（２×π×Ｃ１×Ｒ１）で表される周波数が前記直列回路のないときの伝達関数の１／（２×π×Ｃ×Ｒ）で表されるカットオフ周波数よりも高く、かつ前記差動増幅回路の伝達関数についてのユニティゲイン周波数よりも低くなるように、当該抵抗値Ｒ１および当該容量値Ｃ１が規定されている光電流・電圧変換回路。