CN100483717C - 非易失半导体存储装置及其制造方法 - Google Patents

非易失半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN100483717C
CN100483717C CNB2005100668818A CN200510066881A CN100483717C CN 100483717 C CN100483717 C CN 100483717C CN B2005100668818 A CNB2005100668818 A CN B2005100668818A CN 200510066881 A CN200510066881 A CN 200510066881A CN 100483717 C CN100483717 C CN 100483717C
Authority
CN
China
Prior art keywords
mentioned
zone
gate electrode
diffusion zone
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100668818A
Other languages
English (en)
Other versions
CN1725494A (zh
Inventor
荒井雅利
高桥桂太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pannovasemec Co ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1725494A publication Critical patent/CN1725494A/zh
Application granted granted Critical
Publication of CN100483717C publication Critical patent/CN100483717C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种非易失半导体存储装置及其制造方法。本发明的目的在于：对于将电荷离散地积累在叠层绝缘膜内的非易失半导体存储装置，即使被紫外线照射，也能够在不使成本增加的情况下，进行阈值电压的控制。非易失半导体存储装置，具有：在衬底1上形成的由离散地积累电荷的叠层绝缘膜2B构成的栅极绝缘膜、栅极电极3A及在衬底1的表面层中形成的夹着栅极电极3A的作为源极或者漏极发挥作用的一对扩散区域4。在栅极绝缘膜中的区域，并且是在栅极电极3A中的与一对扩散区域4对着的端部、和一对扩散区域4之间存在的区域中的至少一个区域中，存在有将紫外线照射到栅极电极3A而产生的电荷积累起来的固定电荷积累区域；在一对扩散区域4中的存在于固定电荷积累区域下侧的至少一个扩散区域4，被设置成在相对于衬底面垂直的方向上，与固定电荷积累区域重叠且超出该固定电荷积累区域的样子。

Description

非易失半导体存储装置及其制造方法
技术领域
本发明涉及一种将电荷离散地积累在叠层绝缘膜内的非易失半导体存储装置及其制造方法。
背景技术
近年来，将电荷离散地积累在叠层绝缘膜内的非易失半导体存储装置，作为实现高集成化及高可靠性的技术备受瞩目。
但是，这样的非易失半导体存储装置，具有如下问题：由于制造工序中的紫外线的影响，造成不能控制阈值电压，使在写入动作及消去动作中产生不良现象。以下，进行具体的说明。
首先，参照图5对第1背景技术所涉及的非易失半导体存储装置加以说明。
图5示出了将电荷离散地积累在叠层绝缘膜内的一般非易失半导体存储装置的剖面图。
如图5所示，在硅衬底100上，将下部氧化膜101a、氮化硅膜101b及上部氧化膜101c依次层叠而成的叠层绝缘膜101作为栅极绝缘膜形成。叠层绝缘膜101是为了积累电荷用的。在叠层绝缘膜101上，形成有多结晶硅膜102，作为栅极电极。并且，在硅衬底100的表面层，夹着栅极电极形成有扩散区域103。
在图5所示的非易失半导体存储装置的制造工序中，在形成栅极电极后的各种工序中(例如，光刻工序、使用等离子的干蚀刻工序或者CVD工序等)，紫外线被照射到元件上。当紫外线被照射到栅极电极或者硅衬底100后，存在于栅极电极或者硅衬底100的电子被激起，获得了能够将在硅衬底100与叠层绝缘膜101之间、或者在栅极电极与叠层绝缘膜101之间存在的能量障碍越过的能量的电子被捕获到叠层绝缘膜101内。也就是说，被捕获到叠层绝缘膜101内的电子，被积累在叠层绝缘膜101的位于端部附近的区域(以下，称为固定电荷积累区域)S1中。另外，由于波长越短，光的能量越大，因此可见光不会成为问题。
这里，在图5所示的非易失半导体存储装置中，一般是通过产生热载流子，让电荷局部地捕获到叠层绝缘膜101内，或者抽出让捕获的电荷，来进行写入动作及消去动作的。也就是说，通过让电子捕获到进行写入动作或消去动作的区域(以下，称为写入消去区域)P1中，来使阈值电压上升，或者通过让电洞(hole)捕获到P1中，来使阈值电压下降，其中，区域P1是叠层绝缘膜101中的区域，并且是与扩散区域103、和存在于该扩散区域103之间的沟道区域的边界附近对着的区域。象这样，一般利用写入消去区域P1进行写入动作及消去动作。
但是，如图5所示，当因种种工序中的紫外线的影响，使将被捕获在叠层绝缘膜101中的电子积累起来的固定电荷积累区域S1，进入到超出写入消去区域P1的区域时，由于阈值电压的值被在工序中捕获的电子左右，因此不能通过写入动作及消去动作使阈值电压的值变到所希望的阈值电压。也就是说，在图5所示的非易失半导体存储装置中，不能够控制阈值电压，难以正常地进行写入动作及消去动作。
随着半导体存储装置的细微化，这样的问题越来越显著。这是因为虽然根据比例缩小(scaling)法，为了实现细微化，必须要将栅极电极和扩散区域103重叠的区域缩小，也就是说，必须要将扩散区域103扩散到栅极电极下方的区域缩小，但是将被捕获到叠层绝缘膜101内的电子积累起来的固定电荷积累区域S1不会因紫外线的影响而发生变化之故。
另外，在上述说明中，当然将电子换成电洞，将电洞换成电子，也能够进行同样的说明。
另一方面，作为解决因紫外线的影响而造成写入动作及消去动作不良的手段，提出了第2背景技术所涉及的非易失半导体存储装置(例如，参照专利文献1)。
图6示出了第2背景技术所涉及的非易失半导体存储装置的结构剖面图。
在图6所示的非易失半导体存储装置中，在氧化膜200下形成有扩散比特线201，通过将电荷捕获在由氧化硅膜、氮化硅膜及氧化硅膜层叠而成的叠层膜202中，来进行写入动作及消去动作。根据第2背景技术，如图6所示，通过在存储元件上设置将紫外线遮住的保护膜(遮光膜)203，来进行正常的写入动作及消去动作。
【专利文献1】EP1313138 A2
但是，第2背景技术所涉及的非易失半导体存储装置具有如下问题。
第一，由于在形成遮光膜为止的工序中的紫外线的影响，不能够控制电荷被捕获在叠层绝缘膜内的现象。也就是说，由于到完成存储器单元为止，不能够设置遮光膜，因此不能够排除从形成叠层绝缘膜后到形成遮光膜为止的工序中所产生的紫外线的影响。
第二，当在存储器单元的到处都设置接触孔时，由于必须要在遮光膜中形成孔来设置接触孔，因此有可能通过接触孔产生短路，所以难以设置接触孔。
第三，由于将遮光膜形成为层状，因此使制造成本上升。
发明内容
如上所鉴，本发明的目的在于：提供一种在将电荷离散地积累在叠层绝缘膜内的非易失半导体存储装置中，即使受到紫外线的照射，也能够在不使制造成本增加的情况下，对阈值电压进行控制的非易失半导体装置及其制造方法。
本案发明者们为了达到上述目的，在对因紫外线的影响而使电荷积累在叠层绝缘膜内的原理进行了种种研究后，得出了如下认识。
也就是说，得知：当是上述图5所示的非易失半导体存储装置那样的结构时，仅有栅极电极端部附近的电子被激起，且被捕获在叠层绝缘膜内。
这是因为使用在栅极电极中的多结晶硅吸收紫外线，照射到栅极电极上部的紫外线在栅极电极内衰减而到达不了叠层绝缘膜，但是照射到栅极电极侧面的紫外线从侧面到达某个距离，出现了在紫外线到达的区域中产生的电子被捕获到叠层绝缘膜内的情况之故。
因此，本案发明者们在进行了各种研究后，得出了这样的结果：当使用多结晶硅作为栅极电极时，在叠层绝缘膜内的电子被捕获的区域，是从叠层绝缘膜的侧面朝着膜中央方向的大约60nm的区域。
图7示出了在图6所示的结构的非易失半导体存储装置中，当使作为遮光膜使用的多结晶硅的膜厚边发生变化边形成时，分别与变化的膜厚相对应的结果的阈值电压。
如图7所明确示出的，若作为遮光膜的多结晶硅的膜厚大约不满60nm时，阈值电压急剧增加。也就是说，多结晶硅的膜厚大约不满60nm，意味着紫外线透过了多结晶硅的现象。
因此，得知：当是上述图5所示的非易失半导体存储装置那样的结构时，在用多结晶硅作为栅极电极的情况下，紫外线从栅极电极的侧面最多到达向着栅极电极的中央方向的60nm的区域，在紫外线到达的区域中被激起的电子，被捕获在从叠层绝缘膜的侧面，到向着膜中央方向的最大为60nm的区域中。另外，在用多结晶硅作为栅极电极的情况下，当栅极电极的膜厚不满60nm时，由于紫外线透过整个栅极电极，因此不能作为元件作用。
本发明基于上述认识，具体地说，其特征在于，本发明所涉及的非易失半导体存储装置是具有由在衬底上形成的局部地积累电荷的叠层绝缘膜构成的栅极绝缘膜、在栅极绝缘膜上形成的栅极电极、在衬底的表面层中形成的夹着栅极电极的作为源极或者漏极作用的一对扩散区域和存在于一对扩散区域之间的沟道区域的非易失半导体存储装置；在栅极绝缘膜中的区域，并且是在平面布置中栅极电极和一对扩散区域分别重叠的区域中的至少一个区域中，存在有将紫外线照射到栅极电极而产生的电荷积累起来的固定电荷积累区域；一对扩散区域中的存在于固定电荷积累区域下侧的至少一个扩散区域，被设置成在平面设置中，与固定电荷积累区域重叠，且在朝着沟道区域的中央部分的方向上超过该固定电荷积累区域的样子。
根据本发明所涉及的非易失半导体存储装置，由于当电子被捕获在叠层绝缘膜的固定电荷积累区域中时，在固定电荷积累区域的下部存在有作为源极或者漏极作用的扩散层，因此几乎不会有因被捕获的电子而使阈值电压受到影响的现象。所以，能够很容易地进行阈值电压的控制。并且，由于不必设置象以往的例子那样的紫外线遮光膜，因此能够降低制造成本。
在本发明所涉及的非易失半导体存储装置中，最好栅极绝缘膜中的区域，并且是与沟道区域和一对扩散区域中的至少一个扩散区域交界的附近对着的区域，是在写入动作中积累电荷的区域或者在消去动作中积累抽出的电荷的区域。
这样一来，非易失半导体存储装置的写入及消去区域，几乎不会受到被捕获到固定电荷积累区域中的电子的影响。因此，能够更稳定地进行阈值电压的控制。
在本发明所涉及的非易失半导体存储装置中，最好一对扩散区域中的存在于固定电荷积累区域下侧的至少一个扩散区域和栅极电极，在平面设置上，重叠60nm或者多于60nm。
这样一来，由于固定电荷积累区域是从叠层绝缘膜的侧面，朝着膜中央方向大约为60nm的区域，存在于固定电荷积累区域下侧的至少一个扩散区域与栅极电极重叠60nm或者多于60nm，因此能够更容易地进行阈值电压的控制。所以，阈值电压的控制更稳定。
在本发明所涉及的非易失半导体存储装置中，最好栅极绝缘膜由依次叠层氧化硅膜、氮化硅膜及氧化硅膜而成。
这样一来，能够实现电荷保持特性较佳的叠层绝缘膜。
在本发明所涉及的非易失半导体存储装置中，最好栅极电极由多结晶硅构成，栅极电极的膜厚为60nm或厚于60nm。
本发明所涉及的非易失半导体存储装置的制造方法的特征在于，包括：在衬底上形成由离散地积累电荷的叠层绝缘膜构成的栅极绝缘膜的工序；在栅极绝缘膜上形成导电膜的工序；对导电膜选择性地进行蚀刻形成栅极电极的工序；通过将栅极电极作为掩模，大约沿着衬底面的法线方向，向衬底注入离子，来在衬底的表面层中形成作为源极或者漏极作用的一对扩散区域、和在一对扩散区域之间存在的沟道区域的工序；以及为了使一对扩散区域扩散而进行热处理的工序。在栅极绝缘膜中的区域，并且是在平面布置中栅极电极和一对扩散区域分别重叠的区域中的至少一个区域中，存在有将紫外线照射到栅极电极上而产生的电荷积累起来的固定电荷积累区域。进行热处理的工序，包含：使一对扩散区域中的存在于固定电荷积累区域下侧的至少一个扩散区域扩散，以便使其在平面设置上与固定电荷积累区域重叠，且在朝着沟道区域的中央部分的方向上超过该固定电荷积累区域的工序。
根据本发明所涉及的第1非易失半导体存储装置的制造方法，当电子被捕获到叠层绝缘膜内的固定电荷积累区域中时，由于在固定电荷积累区域的下部存在有作为源极或者漏极作用的扩散层，因此几乎不会有因被捕获的电子而使阈值电压受到影响的现象。所以，能够很容易地进行阈值电压的控制。并且，由于不必设置象以往的例子那样的紫外线遮光膜，因此能够降低制造成本。
本发明所涉及的第2非易失半导体存储装置的制造方法的特征在于，包括：在衬底上形成由离散地积累电荷的叠层绝缘膜构成的栅极绝缘膜的工序；在栅极绝缘膜上形成导电膜的工序；对导电膜选择性地进行蚀刻形成栅极电极的工序；以及通过将栅极电极作为掩模，在相对于衬底面的法线方向倾斜20度或大于20度的角度上，向衬底注入离子，来在衬底的表面层中形成作为源极或者漏极作用的一对扩散区域和在一对扩散区域之间存在的沟道区域的工序。在栅极绝缘膜中的区域，并且是在平面布置中栅极电极和一对扩散区域分别重叠的区域中的至少一个区域中，存在有将紫外线照射到栅极电极而产生的电荷积累起来的固定电荷积累区域。形成扩散区域的工序，包含：使一对扩散区域中的存在于固定电荷积累区域下侧的至少一个扩散区域扩散，以便使其在平面设置上与固定电荷积累区域重叠，且在朝着沟道区域的中央部分的方向上超过该固定电荷积累区域的工序。
根据本发明所涉及的第2非易失半导体存储装置的制造方法，当电子被捕获到叠层绝缘膜内的固定电荷积累区域中时，由于在固定电荷积累区域的下部存在有作为源极或者漏极作用的扩散层，因此几乎不会有因被捕获的电子而使阈值电压受到影响的现象。所以，能够很容易地进行阈值电压的控制。并且，由于不必设置象以往的例子那样的紫外线遮光膜，因此能够降低制造成本。而且，与第1非易失半导体存储装置的制造方法相比，能够用较少的工序数获得上述效果。
在本发明所涉及的第1或者第2非易失半导体存储装置的制造方法中，最好在栅极绝缘膜中的区域，并且是在与沟道区域和一对扩散区域中的至少一个扩散区域交界的附近对着的区域中，进行在写入动作中的电荷的积累或者在消去动作中的电荷的抽出。
这样一来，非易失半导体存储装置的写入及消去区域，几乎不会受到被捕获到固定电荷积累区域中的电子的影响。因此，能够更稳定地进行阈值电压的控制。
在本发明所涉及的第1或者第2非易失半导体存储装置的制造方法中，最好将一对扩散区域中的存在于固定电荷积累区域下侧的至少一个扩散区域，形成为在平面设置中，在与衬底面垂直的方向上，与栅极电极重叠60nm或者多于60nm的样子。
这样一来，由于固定电荷积累区域是从叠层绝缘膜的侧面，朝着膜中央方向大约为60nm的区域，存在于固定电荷积累区域下侧的至少一个扩散区域与栅极电极重叠60nm或者多于60nm，因此能够很容易地进行阈值电压的控制。所以，阈值电压的控制更稳定。
在本发明所涉及的第1或者第2非易失半导体存储装置的制造方法中，最好栅极绝缘膜是由将氧化硅膜、氮化硅膜及氧化硅膜依次层叠而成的叠层膜。
这样一来，能够实现电荷保持特性较佳的叠层绝缘膜。
在本发明所涉及的第1或者第2非易失半导体存储装置的制造方法中，最好栅极电极由多结晶硅构成，栅极电极的膜厚为60nm或者厚于60nm。
(发明的效果)
根据本发明所涉及的非易失半导体存储装置及其制造方法，当电子被捕获到叠层绝缘膜内的固定电荷积累区域中时，由于在固定电荷积累区域的下部存在有作为源极或者漏极作用的扩散层，因此几乎不会有因被捕获的电子而使阈值电压受到影响的现象。所以，能够很容易地进行阈值电压的控制。并且，由于不必设置象以往的例子那样的紫外线遮光膜，因此能够降低制造成本。
附图说明
图1(a)～图1(f)为表示本发明的第1实施例所涉及的非易失半导体存储装置的制造方法的工序剖面图。
图2(a)及图2(b)为表示本发明的第1及第2实施例所涉及的非易失半导体存储装置中的固定电荷积累区域和写入消去区域的位置关系的剖面模式图。
图3(a)～图3(e)为表示本发明的第2实施例所涉及的非易失半导体存储装置的制造方法的工序剖面图。
图4(a)～图4(c)为表示本发明的第3实施例所涉及的非易失半导体存储装置的结构的剖面图。
图5为表示第1背景技术所涉及的非易失半导体存储装置结构的剖面图。
图6为表示第2背景技术所涉及的非易失半导体存储装置结构的剖面图。
图7为表示存储器单元的阈值电压与紫外线遮光用多结晶硅膜厚的相依性的图形。
(符号的说明)
1、21、31、41—硅衬底；2a、12a、43—下部氧化膜；2b、12b、44—氮化硅膜；2c、12b、45—上部氧化膜；2A、23、34—叠层绝缘膜；3、26、35、46—多结晶硅膜；2B、12B—被图案化的叠层绝缘膜；3A、13A—栅极绝缘膜；4、22、32、42—源极漏极扩散层；25、33—氧化硅膜。
具体实施方式
以下，参照附图对本发明的各实施例加以说明。
(第1实施例)
以下，参照图1(a)～图1(f)对本发明的第1实施例所涉及的非易失半导体存储装置的制造方法加以说明。
图1(a)～图1(f)为表示本发明的第1实施例所涉及的非易失半导体存储装置的制造方法的工序剖面图。
首先，如图1(a)所示，通过在氧化大气环境下进行900℃的热处理，来沿着整个硅衬底1上，形成膜厚为7nm的下部氧化膜2a。其次，通过700℃的LPCVD，来在下部氧化膜2a上形成膜厚为7nm的氮化硅膜2b。其次，通过在氧化大气环境下进行1000℃的热处理，来在氮化硅膜2b上形成膜厚为12nm的上部氧化膜2c。这样一来，叠层绝缘膜2A就成了由下部氧化膜2a、氮化硅膜2b及上部氧化膜2c构成的ONO膜。
其次，如图1(b)所示，通过600℃的LPCVD，来在叠层绝缘膜2A上形成膜厚为200nm的多结晶硅膜3。
其次，如图1(c)所示，通过对多结晶硅膜3选择性地蚀刻，来形成栅极电极3A。此时，如图1(c)所示，可以在与形成栅极电极3A的工序一样的工序中将叠层绝缘膜2A蚀刻，形成被图案化的叠层绝缘膜2B，也可以在与形成栅极电极3A的工序不一样的工序中形成被图案化的叠层绝缘膜2B。
其次，如图1(d)所示，通过将栅极电极3A作为掩模，例如，沿着硅衬底1的主面的法线方向(与法线方向的倾斜度为0度)，用30KeV的注入能量且3×1015atoms/cm-2的注入剂量向硅衬底1注入砷离子，来在硅衬底1的表面层，形成作为源极或者漏极作用的源极漏极扩散区域4。
其次，如图1(e)所示，例如，通过在氮大气环境中，在900℃温度下进行30分钟的热处理，来使源极漏极扩散区域4的杂质扩散。此时，如图所示，使源极漏极扩散区域4的杂质扩散，以便使源极漏极扩散区域4中的与栅极电极3A重叠的区域为60nm或多于60nm，也就是说，以便使源极漏极扩散区域4和栅极电极3A在平面设置上重叠60nm或超过60nm。
其次，如图1(f)所示，在接下来的工序中，因紫外线照射到栅极电极3A而被激起的电子，如上所述，被捕获在叠层绝缘膜2B内且被积累在固定电荷积累区域中。该固定电荷积累区域，如上所述，是叠层绝缘膜2B中的从该叠层绝缘膜2B的侧面，朝着中心方向上最大为60nm的区域。
另外，虽然在本实施例中，对叠层绝缘膜2A是由下部氧化膜2a、氮化硅膜2b及上部氧化膜2c构成的ONO膜的情况加以了说明，但是叠层绝缘膜2A可以是由氮化硅膜构成的单层膜，或者是由下部氧化膜和氮化硅膜的叠层而构成的膜。
并且，在本实施例中，形成有N沟道型晶体管，也可以形成P沟道型晶体管。
这里，图2(a)及(b)示出了为了说明本实施例的效果而用的非易失半导体装置的结构剖面模式图。
在图2(a)中，示出了为了使源极漏极扩散区域4在平面设置上与叠层绝缘膜2B中的固定电荷积累区域S1重叠，且使存在于源极漏极扩散区域4之间的沟道区域在朝着中央部的方向上大大超出固定电荷积累区域S1，而让源极漏极扩散区域4扩散时的模式图。此时，如图2(a)所示，积累因紫外线的影响而产生的电子的固定电荷积累区域S1、和进行写入动作及消去动作的区域P1隔有一定的距离。因此，能够在完全不受到紫外线影响的情况下，很容易地控制非易失半导体存储装置中的阈值电压。所以，能够使非易失半导体存储装置正常地工作。
并且，在图2(b)中，示出了为了使源极漏极扩散区域4在平面设置上与叠层绝缘膜2B中的固定电荷积累区域S1重叠，且使在源极漏极扩散区域4之间存在的沟道区域在朝着中央部的方向上超出固定电荷积累区域S1一点，而让源极漏极扩散区域4扩散时的模式图。此时，如图2(b)所示，积累因紫外线的影响而产生的电子的固定电荷积累区域S1、和进行写入动作及消去动作的区域P1一部分重叠在一起，非易失半导体存储装置中的阈值电压完全不受紫外线的影响。所以，由于能够很容易地控制阈值电压，因此能够使非易失半导体存储装置正常地工作。
并且，根据本实施例所涉及的非易失半导体存储装置，由于不必设置象以往的例子那样的紫外线遮光膜，因此能够降低制造成本。
另外，当是图2(b)所示的结构时，由于能够使加工栅极长度和有效栅极长度之间的差缩小，因此是非常适合于细微化加工的结构。
(第2实施例)
以下，参照图3(a)～图3(e)对本发明的第2实施例所涉及的非易失半导体存储装置的制造方法加以说明。
图3(a)～图3(e)为表示本发明的第2实施例所涉及的非易失半导体存储装置的制造方法的工序剖面图。
首先，如图3(a)所示，通过在氧化大气环境下进行900℃的热处理，来沿着整个硅衬底1上，形成膜厚为7nm的下部氧化膜2a。其次，通过700℃的LPCVD，来在下部氧化膜2a上形成膜厚为7nm的氮化硅膜2b。其次，通过在氧化大气环境下进行1000℃的热处理，来在氮化硅膜2b上形成膜厚为12nm的上部氧化膜2c。这样一来，叠层绝缘膜2A就成了由下部氧化膜2a、氮化硅膜2b及上部氧化膜2c构成的ONO膜。
其次，如图3(b)所示，通过600℃的LPCVD，来在叠层绝缘膜2A上形成膜厚为200nm的多结晶硅膜3。
其次，如图3(c)所示，通过对多结晶硅膜3选择性地蚀刻，来形成栅极电极3A。此时，如图3(c)所示，可以在与形成栅极电极3A的工序一样的工序中将叠层绝缘膜2A蚀刻，形成被图案化的叠层绝缘膜2B，也可以在与形成栅极电极3A的工序不一样的工序中形成被图案化的叠层绝缘膜2B。
其次，如图3(d)所示，通过将栅极电极3A作为掩模，例如，在相对于硅衬底1的主面的法线方向倾斜20度的角度上，用30KeV的注入能量且3×1015atoms/cm-2的注入剂量向硅衬底1注入砷离子，来在硅衬底1的表面层中，形成源极漏极扩散区域4。象这样，通过用相对于硅衬底1的主面的法线方向倾斜20度的角度进行离子注入，来使源极漏极扩散区域4的杂质扩散，以便使源极漏极扩散区域4和栅极电极3A在平面设置上重叠60nm或超出60nm。因此，在叠层绝缘膜2B中的具有从侧面朝着膜中央方向最大为60nm的区域的固定电荷积累区域的下部，存在有源极漏极扩散区域4。所以，能够在阈值电压完全不受被积累在固定电荷积累区域中的电荷的影响的情况下，很容易地控制阈值电压。
其次，如图3(e)所示，在接下来的工序中，因紫外线照射到栅极电极3A而被激起的电子，如上所述，被捕获在叠层绝缘膜2B内且被积累在固定电荷积累区域中。该固定电荷积累区域，如上所述，是叠层绝缘膜2B中的从该叠层绝缘膜2B的侧面朝着中心方向上最大为60nm的区域。
另外，虽然在本实施例中，对叠层绝缘膜2A是由下部氧化膜2a、氮化硅膜2b及上部氧化膜2c构成的ONO膜的情况加以了说明，但是叠层绝缘膜2A可以是由氮化硅膜构成的单层膜，或者是由下部氧化膜和氮化硅膜的叠层构成的膜。
并且，在本实施例中，形成有N沟道型晶体管，也可以形成P沟道型晶体管。
这里，对本实施例的效果加以说明。
在本实施例中，与上述图2(a)或者图2(b)所示的结构一样，能够用使源极漏极扩散区域4在平面设置上，与叠层绝缘膜2B中的固定电荷积累区域重叠，且使存在于源极漏极扩散区域4之间的沟道区域在朝着中央部的方向上超出固定电荷积累区域的方式，来形成源极漏极扩散区域4。因此，积累因紫外线的影响而产生的电子的固定电荷积累区域S1、和进行写入动作及消去动作的区域，或存在于彼此隔开一定距离的位置上，或存在于一部分重叠在一起的位置上。因此，与上述一样，能够排除紫外线的影响，很容易地控制非易失半导体存储装置中的阈值电压。所以，能够使非易失半导体存储装置正常地工作。
并且，根据本实施例所涉及的非易失半导体存储装置，由于不必设置象以往的例子那样的紫外线遮光膜，因此能够降低制造成本。并且，与第1实施例相比，能够减少制造工序的数目。
另外，当是固定电荷积累区域的一部分、和进行写入动作及消去动作的区域的一部分重叠在一起的结构时，由于能够使加工栅极长度和有效栅极长度之间的差缩小，因此是非常适合于细微化加工的结构。
(第3实施例)
在本发明所涉及的第3实施例中，参照图4(a)～图4(c)对上述第1及第2实施例的变形例加以说明。
首先，图4(a)示出了仅在栅极电极中的与源极漏极扩散区域对着的端部一方的下部形成有固定电荷积累区域时的剖面图。
如图4(a)所示，在硅衬底21上的表面层中，形成有源极漏极扩散区域22。在硅衬底21及源极漏极扩散区域22上依次形成有含有氮化硅膜的叠层绝缘膜23及多结晶硅膜24。这里，仅在栅极电极中的与源极漏极扩散区域22对着的端部一方的下部，以源极漏极扩散区域22与栅极电极在平面设置上重叠60nm或多于60nm的方式，形成有源极漏极扩散区域22。并且，在硅衬底21及源极漏极扩散区域22上依次形成有部分地覆盖栅极电极的氧化硅膜25及多结晶硅膜26。
其次，图4(b)示出了仅在栅极电极中的与源极漏极扩散区域对着的端部的下部，存在有叠层绝缘膜时，在该叠层绝缘膜中形成有固定电荷积累区域时的剖面图。
如图4(b)所示，在硅衬底31上的表面层中，形成有源极漏极扩散区域32。在硅衬底31上形成有凹状氧化硅膜33，在该氧化硅膜33的内部形成有多结晶硅膜35。并且，在硅衬底31及源极漏极扩散区域32上的凹状氧化硅膜33的外侧，依次形成有含有氮化硅膜的叠层绝缘膜34及多结晶硅膜35。这里，在栅极电极中的与源极漏极扩散区域32对着的端部下部，以源极漏极扩散区域32和栅极电极在平面设置上重叠60nm或多于60nm的方式，形成有源极漏极扩散区域32。
并且，图4(c)与图4(b)一样，示出了仅在栅极电极中的与源极漏极扩散区域对着的端部下部，存在有叠层绝缘膜时，在该叠层绝缘膜中形成有固定电荷积累区域时的剖面图。
如图4(c)所示，在硅衬底41上的表面层形成有源极漏极扩散区域42。在硅衬底41上形成有下部氧化膜43。在下部氧化膜43的端部上，依次形成有氮化硅膜44及上部氧化膜45。在下部氧化膜43上形成有覆盖氮化硅膜44及上部氧化膜45的多结晶硅膜46。这里，在栅极电极中的与源极漏极扩散区域42对着的端部下部，以源极漏极扩散区域42和栅极电极在平面设置上重叠60nm或多于60nm的方式，形成有源极漏极扩散区域42。
另外，虽然在上述第1、第2及第3实施例中，用多结晶硅作为栅极电极材料加以了说明，但是并不限定于此，例如，也能够将金属材料、或者多结晶硅和金属材料的叠层膜等作为栅极电极材料使用。此时，由于紫外线吸收率因使用的材料不同而不同，因此所需的栅极电极膜厚也根据该紫外线吸收率而变化。
如上所述，无论是图4(a)～图4(c)所示的任意一种非易失半导体装置，源极漏极扩散区域都被形成为在平面设置上，与叠层绝缘膜中的固定电荷积累区域重叠，且朝着存在于源极漏极扩散区域之间的沟道区域的中央部分方向上超过固定电荷积累区域的样子。因此，积累因紫外线的影响而产生的电子的固定电荷积累区域、和进行写入动作及消去动作的区域，或存在于彼此隔开一定距离的位置上，或存在于一部分重叠在一起的位置上。因此，与上述一样，能够排除紫外线的影响，很容易地控制非易失半导体存储装置中的阈值电压。所以，能够使非易失半导体存储装置正常地工作。
(实用性)
如上所述，本发明的非易失半导体存储装置及其制造方法，能够用较低的成本有效地抑制因紫外光而造成电荷被积累的影响，对于将电荷离散地积累在叠层绝缘膜内的非易失半导体存储装置有用。

Claims (11)

1、一种非易失半导体存储装置，具有：由在衬底上形成的离散地积累电荷的叠层绝缘膜构成的栅极绝缘膜、在上述栅极绝缘膜上形成的栅极电极、在上述衬底的表面层中形成的夹着上述栅极电极的作为源极或者漏极作用的一对扩散区域及存在于上述一对扩散区域之间的沟道区域，其特征在于：
在上述栅极绝缘膜中的区域，并且是在平面布置中上述栅极电极和上述一对扩散区域分别重叠的区域中的至少一个区域中，存在有将紫外线照射到上述栅极电极而产生的电荷积累起来的固定电荷积累区域；
上述一对扩散区域中的存在于上述固定电荷积累区域下侧的至少一个扩散区域，被设置成在平面布置中，与上述固定电荷积累区域重叠且在朝着上述沟道区域的中央部分的方向上超出上述固定电荷积累区域的样子。
2、根据权利要求1所述的非易失半导体存储装置，其特征在于：
上述栅极绝缘膜中的区域，并且是与上述沟道区域和上述一对扩散区域中的至少一个扩散区域交界的附近对着的区域，是在写入动作中积累电荷的区域或者在消去动作中积累抽出的电荷的区域。
3、根据权利要求1所述的非易失半导体存储装置，其特征在于：
上述一对扩散区域中的存在于上述固定电荷积累区域下侧的至少一个扩散区域与上述栅极电极，在平面布置中，重叠60nm或者多于60nm。
4、根据权利要求1所述的非易失半导体存储装置，其特征在于：
上述栅极绝缘膜是将氧化硅膜、氮化硅膜及氧化硅膜依次层叠而成的。
5、根据权利要求1所述的非易失半导体存储装置，其特征在于：
上述栅极电极由多结晶硅构成，上述栅极电极的膜厚为60nm或者大于60nm。
6、一种非易失半导体存储装置的制造方法，其特征在于：
包括：在衬底上形成由离散地积累电荷的叠层绝缘膜构成的栅极绝缘膜的工序，在上述栅极绝缘膜上形成导电膜的工序，对上述导电膜选择性地进行蚀刻形成栅极电极的工序，通过将上述栅极电极作为掩模、大致沿着上述衬底面的法线方向、对上述衬底注入离子、来在上述衬底的表面层中形成作为源极或者漏极作用的一对扩散区域和在上述一对扩散区域之间存在的沟道区域的工序，以及为了使上述一对扩散区域扩散而进行热处理的工序；
在上述栅极绝缘膜中的区域，并且是在平面布置中上述栅极电极和上述一对扩散区域分别重叠的区域中的至少一个区域中，存在有将紫外线照射到上述栅极电极而产生的电荷积累起来的固定电荷积累区域；
上述进行热处理的工序，包含：使上述一对扩散区域中的存在于上述固定电荷积累区域下侧的至少一个扩散区域扩散，以便使其在平面布置中与上述固定电荷积累区域重叠，且在朝着上述沟道区域的中央部分的方向上超出上述固定电荷积累区域的工序。
7、一种非易失半导体存储装置的制造方法，其特征在于：
包括：在衬底上形成由离散地积累电荷的叠层绝缘膜构成的栅极绝缘膜的工序，在上述栅极绝缘膜上形成导电膜的工序，对上述导电膜选择性地进行蚀刻形成栅极电极的工序，以及通过将上述栅极电极作为掩模、在相对于上述衬底面的法线方向倾斜20度或大于20度的角度上、向上述衬底注入离子、来在上述衬底的表面层中形成作为源极或者漏极作用的一对扩散区域和在上述一对扩散区域之间存在的沟道区域的工序；
在上述栅极绝缘膜中的区域，并且是在平面布置中上述栅极电极和上述一对扩散区域分别重叠的区域中的至少一个区域中，存在有将紫外线照射到上述栅极电极而产生的电荷积累起来的固定电荷积累区域；
上述形成扩散区域的工序，包含：使上述一对扩散区域中的存在于上述固定电荷积累区域下侧的至少一个扩散区域扩散，以便使其在平面布置中与上述固定电荷积累区域重叠，且在朝着上述沟道区域的中央部分的方向上超出上述固定电荷积累区域的工序。
8、根据权利要求6或者7所述的非易失半导体存储装置的制造方法，其特征在于：
在上述栅极绝缘膜中的区域，并且是在与上述沟道区域和上述一对扩散区域中的至少一个扩散区域交界的附近对着的区域中，进行在写入动作中的电荷的积累或者在消去动作中的电荷的抽出。
9、根据权利要求6或者7所述的非易失半导体存储装置的制造方法，其特征在于：
将上述一对扩散区域中的存在于上述固定电荷积累区域下侧的至少一个扩散区域，形成为在平面布置中与上述栅极电极重叠60nm或者多于60nm的样子。
10、根据权利要求6或者7所述的非易失半导体存储装置的制造方法，其特征在于：
上述栅极绝缘膜是将氧化硅膜、氮化硅膜及氧化硅膜依次层叠而成的叠层膜。
11、根据权利要求6或者7所述的非易失半导体存储装置的制造方法，其特征在于：
上述栅极电极由多结晶硅构成，上述栅极电极的膜厚为60nm或多于60nm。
CNB2005100668818A 2004-07-20 2005-04-28 非易失半导体存储装置及其制造方法 Expired - Fee Related CN100483717C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004212112A JP2006032797A (ja) 2004-07-20 2004-07-20 不揮発性半導体記憶装置及びその製造方法
JP2004212112 2004-07-20

Publications (2)

Publication Number Publication Date
CN1725494A CN1725494A (zh) 2006-01-25
CN100483717C true CN100483717C (zh) 2009-04-29

Family

ID=35656250

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100668818A Expired - Fee Related CN100483717C (zh) 2004-07-20 2005-04-28 非易失半导体存储装置及其制造方法

Country Status (3)

Country Link
US (1) US7518180B2 (zh)
JP (1) JP2006032797A (zh)
CN (1) CN100483717C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602009B2 (en) * 2005-06-16 2009-10-13 Micron Technology, Inc. Erasable non-volatile memory device using hole trapping in high-K dielectrics
US20070296023A1 (en) * 2006-06-21 2007-12-27 Macronix International Co., Ltd. Charge Monitoring Devices and Methods for Semiconductor Manufacturing
US7498228B2 (en) * 2007-07-09 2009-03-03 United Microelectronics Corp. Method for fabricating SONOS a memory
CN101826531B (zh) * 2009-03-06 2012-08-22 中芯国际集成电路制造(上海)有限公司 半导体存储器单元、驱动其的方法及半导体存储器
US8383443B2 (en) * 2010-05-14 2013-02-26 International Business Machines Corporation Non-uniform gate dielectric charge for pixel sensor cells and methods of manufacturing
JP6140400B2 (ja) * 2011-07-08 2017-05-31 エスケーハイニックス株式会社ＳＫ ｈｙｎｉｘ Ｉｎｃ． 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341775A (ja) * 1989-07-10 1991-02-22 Matsushita Electron Corp 半導体記憶装置の製造方法
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6348711B1 (en) * 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
JP2000164736A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JP2000208647A (ja) * 1999-01-12 2000-07-28 Internatl Business Mach Corp <Ibm> Ｅｅｐｒｏｍメモリセル及びその製造方法
JP2002222876A (ja) * 2001-01-25 2002-08-09 Sony Corp 不揮発性半導体記憶素子及びその製造方法
US7098107B2 (en) 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
JP2003258128A (ja) * 2002-02-27 2003-09-12 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法
JP4224243B2 (ja) * 2002-03-12 2009-02-12 シチズンホールディングス株式会社 半導体記憶装置
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
JP2003297957A (ja) * 2002-04-05 2003-10-17 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US6897518B1 (en) * 2003-07-10 2005-05-24 Advanced Micro Devices, Inc. Flash memory cell having reduced leakage current
JP4255797B2 (ja) * 2003-10-06 2009-04-15 株式会社ルネサステクノロジ 半導体記憶装置及びその駆動方法

Also Published As

Publication number Publication date
CN1725494A (zh) 2006-01-25
US7518180B2 (en) 2009-04-14
US20060017121A1 (en) 2006-01-26
JP2006032797A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
US6486028B1 (en) Method of fabricating a nitride read-only-memory cell vertical structure
KR100475256B1 (ko) 불휘발성기억소자를가지는반도체장치및그제조방법
CN100483717C (zh) 非易失半导体存储装置及其制造方法
US7480185B2 (en) Ballistic injection NROM flash memory
KR100735534B1 (ko) 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
TWI361489B (en) Transistor with independent gate structures
KR100690925B1 (ko) 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
KR100739084B1 (ko) 반도체장치 및 그 제조방법
US6088263A (en) Non-volatile memory using substrate electrons
EP0801427A2 (en) Field effect transistor, semiconductor storage device, method of manufacturing the same and method of driving semiconductor storage device
KR100906014B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2007500953A (ja) 不揮発性メモリデバイス
TW200405408A (en) Semiconductor memory device and method of manufacturing the same
US6399466B2 (en) Method of manufacturing non-volatile semiconductor memory device storing charge in gate insulating layer therein
US6903405B2 (en) Semiconductor memory device with a pair of floating gates
KR20070058307A (ko) 비휘발성 반도체 기억 장치 및 그 제조 방법
US5641696A (en) Method of forming diffusion layer and method of manufacturing nonvolatile semiconductor memory device
US6025229A (en) Method of fabricating split-gate source side injection flash memory array
JPH04155870A (ja) 半導体不揮発性記憶装置
US5278787A (en) Semiconductor device and method of manufacturing the same
JP2007281470A (ja) 金属酸化物絶縁膜内に電荷保存ナノクリスタルを有する集積回路メモリ装置のゲート構造物及びその形成方法
JP2006237311A (ja) 不揮発性半導体記憶装置およびその製造方法
JP4481013B2 (ja) 基板および基板の製造法
JP2933818B2 (ja) 半導体装置及びその製造方法
KR102051304B1 (ko) 폴리실리콘 기반의 1t 디램 셀 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Osaka, Japan

Patentee after: Panasonic Holding Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230110

Address after: California, USA

Patentee after: Pannovasemec Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Panasonic Holding Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429