KR100990588B1 - 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 랜드리스 비아를 갖는 인쇄회로기판(PCB; printed circuit board) 및 그 제조방법에 관한 것이며, 보다 구체적으로는 비아의 직경이 최소인 면에 형성되며, 비아의 최소직경보다 작은 라인폭을 갖는 회로패턴을 포함하는 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다. 본 발명에 따르면 비아의 직경이 최소인 면에 상부 랜드가 없으므로, 비아와 접속하는 회로패턴을 미세하게 형성하여 회로패턴을 고밀도화할 수 있고, 이로 인하여 인쇄회로기판 크기의 축소 및 층(layer) 수 감소를 실현할 수 있는 이점이 있다.

랜드리스, 상부랜드, 최소직경

Description

랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD COMPRISING LANDLESS VIA AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 랜드리스 비아를 갖는 인쇄회로기판(PCB; printed circuit board) 및 그 제조방법에 관한 것이며, 보다 구체적으로는 비아의 직경이 최소인 면에 형성되며, 비아의 최소직경보다 작은 라인폭을 갖는 회로패턴을 포함하는 비아의 상부 랜드가 없는 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.

인쇄회로기판(Printed Circuit Board; PCB)은 전자기기의 부품실장 및 배선에 사용되는 것으로, 페놀수지 절연판 또는 에폭시 수지 절연판 등의 일면에 구리 등의 박판을 부착시킨 후에, 회로의 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성하고, 부품들을 부착 탑재시키기 위한 홀(hall)을 뚫어서 만든다.

인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층인쇄회로기판;Multi Layered Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다.

대부분 양면 PCB 또는 MLB는 층간 도통을 위한 비아를 구비하는데, 이때, 층간의 안정적인 전기도통을 위하여 비아홀을 통해 상층 회로와 연결되는 부위에 필수적으로 랜드를 형성하고 있다. 랜드는 비아를 형성하는 기계가공의 가공오차와 상층 회로 형성 시 사용하는 노광 설비의 오차, 및 사용하는 원자재의 공정 중의 변형을 감안하여 설계된다. 설비 및 자재, 공정간의 편차는 피할 수 없이 존재하는 것이어서 인쇄회로기판을 제조할 때 생산성 및 공정수율을 높이기 위하여 랜드의 설계는 당연시되어 왔다. 그러나 전자산업이 발달함에 따라 고집적 반도체가 개발되고 전자부품의 소형화, 박형화가 가속되어 이러한 전자부품들이 실장되는 인쇄회로기판에도 소형화, 박형화, 고밀도화가 요구되고 있다. 이를 위하여 인쇄회로기판의 배선을 미세화하고, 비아의 간격을 세밀화하기 위한 노력이 지속되고 있으나 랜드의 존재로 인하여 인쇄회로기판의 고밀도화가 제한되고 있다. 고밀도 기판의 층간 정합을 개선하기 위하여 비아를 형성하는 레이저 설비의 정합력을 개선하거나 미세회로를 형성하기 위한 새로운 고정합 노광설비들이 개발되고 있으나 이러한 설비의 개선은 많은 시간이 소요되고 근본적으로 랜드를 완전히 제거할 수 없다는 한계를 지니고 있다.

본 발명은 고밀도 배선이 요구되는 인쇄회로기판, 특히 고집적 반도체가 탑재되는 패키지용 기판에 있어서, 보다 배선밀도를 높이기 위하여 층간 접속에 사용 되는 비아의 랜드를 제거하는 인쇄회로기판의 제조방법에 관한 것이다.

도 1은 종래의 방식으로 제조된 양면기판(1), 그 상부에 적층된 절연층(2), 절연층(2) 사이에 형성된 비아(7), 및 절연층 상부에 형성된 회로층을 포함하는 인쇄회로기판의 단면도이다. 도 1을 참조하면, 인쇄회로기판에 형성된 비아(7)는 비아(7)의 직경보다 큰 폭을 가지는 상부랜드(4)를 구비한다. 상부랜드(4)는 비아홀을 가공하는 레이저의 편차와 노광시의 편차를 감안하여 비아홀이 가공된 이후 안정적으로 전해 동도금이 될 수 있도록 하는 크기로 형성된다. 통상적으로 상부랜드(4)는 비아(7) 상부면적의 7배 이상의 면적을 갖도록 설계되며, 상부랜드(4)가 기판면적의 상당부분을 차지함으로써 회로의 고밀도화에 장애가 되고 있다. 특히 상부랜드가 형성된 회로층이 반도체 칩 등이 실장되어 가장 고밀도 회로가 요구되는 기판의 최외층에 배치되는 경우 소형 기판의 제조에 미치는 문제가 크다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 비아의 직경이 최소인 면에 형성되며, 비아의 최소직경보다 작은 라인폭을 갖는 회로패턴을 포함하는 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법을 제안한다.

삭제

삭제

본 발명에 따른 랜드리스 비아를 갖는 인쇄회로기판의 제조방법은, (A) 일면에 제1 동박층이 형성되고 타면에 제2 동박층이 형성된 절연층을 갖는 양면기판을 제공하는 단계; (B) 상기 제2 동박층 및 상기 절연층을 관통하는 비아홀을 형성하는 단계; (C) 상기 비아홀의 내벽에 도금층을 형성하는 단계; (D) 상기 양면기판에 비아, 상기 비아의 직경이 최소인 면에 형성되는 상기 비아의 최소직경보다 작은 라인폭을 가지는 회로패턴을 포함하는 제1 회로층, 및 하부랜드를 포함하는 제2 회로층을 형성하는 단계;를 포함하고, 상기 제1 동박층은 상기 절연층 상에 적층된 하부 동박층 및 상기 하부 동박층 상에 적층된 상부 동박층으로 이루어지고, 상기 하부 동박층 및 상기 상부 동박층은 이형재로 부착된 것을 그 특징으로 한다.

본 발명의 바람직한 한 특징으로서, 상기 (D) 단계는 어디티브 공법으로 수행되는 것에 있다.

삭제

본 발명의 바람직한 또 다른 특징으로서, 상기 회로층을 형성하는 단계는, (ⅰ) 상기 상부 동박층을 제거하는 단계; (ⅱ) 상기 하부 동박층 상에 제1 레지스트층을 적층하고, 상기 제2 동박층 상에 제2 레지스트층을 적층하는 단계; (ⅲ) 상기 제1 레지스트층은 상기 비아의 직경보다 작은 폭을 가지는 회로패턴 포함하는 제1 회로층 형성용 개구부를 갖고, 상기 제2 레지스트층은 하부랜드를 포함하는 제2 회로층 형성용 개구부를 갖도록 패터닝하는 단계; (ⅳ) 상기 개구부를 금속 도금하고 잔류한 제1 및 제2 레지스트층을 제거하는 단계;를 포함하는 것에 있다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따른 랜드리스 비아를 갖는 인쇄회로기판은 비아의 직경이 최소인 면에 상부 랜드가 없으므로, 비아와 접속하는 회로패턴을 미세하게 형성하여 회로패턴을 고밀도화할 수 있고, 반도체 칩 등이 실장되는 기판의 최외각 회로층을 고밀도로 형성할 수 있는 이점이 있다.

또한, 본 발명에 따른 랜드리스 비아홀을 갖는 인쇄회로기판의 제조방법에 따르면, 이형재로 부착된 상부 동박층 및 하부 동박층을 사용하여 용이하게 랜드리스 비아를 갖는 인쇄회로기판를 제조할 수 있는 이점이 있다.

이하, 본 발명에 따른 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

도 2a는 본 발명의 바람직한 실시예에 따른 랜드리스 비아를 갖는 인쇄회로기판의 단면도이고, 도 2b는 도 2a의 인쇄회로기판의 비아(90) 형성 영역의 평면도이다. 도 2a 및 도 2b에 도시된 바와 같이, 본 발명은, 비아(90)의 직경이 최소인 상부면(93)에 형성된, 비아(90)의 최소직경보다 작은 라인 폭을 갖는 회로패턴(63)을 포함하는 구성이다.

비아(90)는 하부랜드(73)와 회로패턴(63)을 전기적으로 연결하는 구성이다. 본 실시예의 비아(90)는 하부랜드(73)에서 회로패턴(63) 방향으로 직경이 감소하는 형상이다. 바람직하게는 직경이 일정하게 감소하는 원추 형상이 될 수 있다. 비아홀(40)(도 4 참조) 형성시 일반적으로 사용하는 레이저 드릴, 즉, CO₂ 또는 YAG 레이저로 비아홀(40)을 가공하는 경우 원추형상의 비아(90)가 형성된다. 본 실시예에서, 비아(90)는 예를 들면, 구리로 이루어진다.

회로패턴(63)은 비아(90)의 상면(93)에 면접하는 전도성 라인이다. 본 실시예의 회로패턴(63)은 비아(90)의 직경이 최소인 비아(90)의 상면(93)에 형성되며, 회로패턴(63)의 라인 폭(W1)이 비아(90)의 최소 직경(D1)보다 작다.

레이저 드릴에 의해 형성된 비아(90)는 상술한 바와 같이, 일정하게 직경이 감소하는 원추형 형상이 되는데 이때 비아(90)의 직경이 최소(D1)인 상면(93)에 형성되는 제1 회로층(60)은 비아(90)의 직경이 최대(D2)인 하면(95)에 접속하는 제2 회로층(70)에 비해 고밀도로 형성될 수 있다. 즉, 비아의 면적이 좁을수록 고밀도 회로의 구현이 가능하다. 특히, 회로패턴(63)이 고밀도가 요구되는 칩(미도시) 실장면의 본딩패드로 사용되는 경우 그 효과가 크다.

이에 더하여, 본 실시예의 회로패턴(63)은 비아(90)의 최소직경인 상면(93)에 형성될 뿐만 아니라 비아(90)의 최소직경(D1)보다 작은 라인폭(W1)을 가지기 때 문에 비아(90)의 상부에 형성되는 제1 회로층(70)에 보다 밀도 높은 회로를 구현할 수 있다.

도 2b를 참조하면, 본 실시예의 회로패턴(63)은 비아(90)의 상면(93)을 가로질러 면접촉하는 구성이다. 따라서, 비아(90) 내벽 도금층에 접속하는 기존의 랜드리스에 비해 전기접속이 양호하다.

이하, 본 발명의 바람직한 실시예에 따른 랜드리스 비아를 갖는 인쇄회로기판의 제조방법에 대해 서술한다. 도 3 내지 도 10은 본 발명의 실시예에 따른 랜드리스 비아를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이다.

먼저, 도 3에 도시된 바와 같이, 상면에 제1 동박층(20), 하면에 제2 동박층(30)이 적층된 절연층(10)이 제공된다. 제1 동박층(20)은 하부 동박층(25)과 하부 동박층(25) 상에 적층된 상부 동박층(23)의 두 개의 층으로 구성된다. 하부 동박층(25)은 약 3 ㎛, 상부 동박층(23)은 약 18 ㎛, 제2 동박층(30)은 약 3 ㎛ 두께인 것이 바람직하다.

이후, 도 4에 도시된 바와 같이, 제2 동박층(30) 및 절연층(10)를 관통하는 비아홀(40)을 형성한다. 본 실시예에서, 예를 들면, CO₂ 또는 YAG 레이저 등을 사용하는 레이저 드릴로 제2 동박층(30) 방향에서 비아홀(40)을 형성한다. 레이저 드릴을 사용하기 이전에 비아홀(40)이 형성될 위치의 제2 동박층(30)을 제거하는 윈도우(미도시) 형성공정이 선행될 수 있다. 도시된 바와 같이, 레이저 드릴을 이용하 여 비아홀(40)을 형성하는 경우 레이저의 특성상 비아홀(40)은 레이저 조사면으로부터 멀어지는 방향, 즉 제2 동박층(30)에서 제1 동박층(20) 방향으로 직경이 일정하게 감소하는 형상이 된다.

이후, 도 5에 도시된 바와 같이, 무전해 도금 공정을 실시하여 비아홀(40) 내벽에 무전해 도금층(50)을 형성한다. 여기서, 무전해 도금 공정은 전해 동도금으로 비아(90)를 형성하기 위해 필요한 도전성 막을 형성시켜주기 위한 전처리 공정이다.

이후, 도 6에 도시된 바와 같이, 제1 동박층(20)의 상부 동박층(23)을 제거한다. 상부 동박층(23)과 하부 동박층(25)은 예를 들면, 이형재로 부착되어 있어 손쉽게 분리가능하다. 이형재 이외에도, 상부 동박층(23)과 하부 동박층(25)을 분리할 수 있도록 하는 다른 공지된 물질을 사용하여도 무방하다.

이후, 도 7에 도시된 바와 같이, 하부 동박층(25) 상에 제1 레지스트층(81)및 제2 동박층(30) 상에 제2 레지스트층(82)을 형성한다. 본 실시예에서, 제1 및 제2 레지스트층(81, 82)은 감광성 레지스트필름으로 이루어진다.

이후, 도 8에 도시된 바와 같이, 제1 및 제2 레지스트층(81, 82)을 패터닝한다. 제1 및 제2 레지스트층(81, 82)에 노광 및 현상 공정을 실시하여 제1 레지스트층(81)은 회로패턴(63)을 포함하는 제1 회로층(60) 형성용 개구부(83)를 갖고, 제2 레지스트층(82)은 하부랜드(73)를 포함하는 제2 회로층(70) 형성용 개구부(85)를 갖도록 패터닝한다. 이때, 제1 레지스트층(81)의 비아(90) 상부에 형성되는 회로패턴(63) 형성용 개구부(83)의 폭은 비아(90)의 최소직경(D1)보다 작다.

이후, 도 9에 도시된 바와 같이, 제1 및 제2 레지스트층(81, 82)의 개구부를 전해 도금하고, 잔류한 제1 및 제2 레지스트층(81, 82)을 제거한다. 이때, 본 실시예에서는, 구리 필도금(copper fill plating)을 실시하여 비아(90)를 형성한다.

다음, 도 10에 도시된 바와 같이, 플레쉬(flesh) 에칭을 수행하여 노출된 하부 동박층(25), 무전해 도금층(50) 및 제2 동박층(30)을 제거하여, 제1 회로층(60) 및 제2 회로층(70)을 완성한다. 상술한 공정에 의해 비아(90)의 직경이 최소인 면에 비아(90)의 최소직경보다 작은 회로패턴(63)의 라인폭을 갖는 인쇄회로기판을 제조할 수 있다.

본 실시예에서는, 어디티브공법(additive process; 세미어디티브 및 수정된 어디티브공법을 포함함)을 수행하여 비아, 제1 회로층(60) 및 제2 회로층(70)을 동시에 형성하는 방법에 대해 도시 및 서술하였지만, 하부랜드(73)를 포함하는 제2 회로층(70) 및 비아(90)를 먼저 형성하고, 이후, 회로패턴(63)을 포함하는 제1 회로층(60)을 형성하는 것도 가능하며, 이 역시 본 발명의 범위에 속한다.

한편, 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

도 1은 종래의 상부 랜드가 형성된 비아를 갖는 인쇄회로기판의 단면도이다.

도 2a는 본 발명의 바람직한 실시예에 따른 랜드리스 비아를 갖는 인쇄회로기판의 단면도이다.

도 2b는 도 2a의 인쇄회로기판을 상측에서 바라본 비아 영역의 평면도이다.

도 3 내지 도 10은 본 발명의 바람직한 실시예에 따른 랜드리스 비아를 갖는 인쇄회로기판의 제조방법은 공정순서대로 도시하는 도면이다.

Claims (6)

1. 삭제
2. 삭제
3. (A) 일면에 제1 동박층이 형성되고 타면에 제2 동박층이 형성된 절연층을 갖는 양면기판을 제공하는 단계;

   (B) 상기 제2 동박층 및 상기 절연층을 관통하는 비아홀을 형성하는 단계;

   (C) 상기 비아홀의 내벽에 도금층을 형성하는 단계;

   (D) 상기 양면기판에 비아, 상기 비아의 직경이 최소인 면에 형성되는 상기 비아의 최소직경보다 작은 라인폭을 가지는 회로패턴을 포함하는 제1 회로층, 및 하부랜드를 포함하는 제2 회로층을 형성하는 단계;

   를 포함하고,

   상기 제1 동박층은 상기 절연층 상에 적층된 하부 동박층 및 상기 하부 동박층 상에 적층된 상부 동박층으로 이루어지고, 상기 하부 동박층 및 상기 상부 동박층은 이형재로 부착된 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.
4. 삭제
5. 제3항에 있어서,

   상기 (D) 단계는 어디티브 공법으로 수행되는 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.
6. 제3항에 있어서,

   상기 회로층을 형성하는 단계는,

   (ⅰ) 상기 상부 동박층을 제거하는 단계;

   (ⅱ) 상기 하부 동박층 상에 제1 레지스트층을 적층하고, 상기 제2 동박층 상에 제2 레지스트층을 적층하는 단계;

   (ⅲ) 상기 제1 레지스트층은 상기 비아의 직경보다 작은 폭을 가지는 회로패턴 포함하는 제1 회로층 형성용 개구부를 갖고, 상기 제2 레지스트층은 하부랜드를 포함하는 제2 회로층 형성용 개구부를 갖도록 패터닝하는 단계;

   (ⅳ) 상기 개구부를 금속 도금하고 잔류한 제1 및 제2 레지스트층을 제거하는 단계;

   를 포함하는 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.

Images