TWI696868B

TWI696868B - 顯示面板及顯示面板製作方法

Info

Publication number: TWI696868B
Application number: TW108117474A
Authority: TW
Inventors: 劉展睿; 梁育馨; 王脩華; 黃巧俐; 鄭君丞
Original assignee: 友達光電股份有限公司
Priority date: 2019-05-21
Filing date: 2019-05-21
Publication date: 2020-06-21
Also published as: TW202043867A; CN111081140B; CN111081140A

Abstract

一種顯示面板包括一基板、多個主動元件、一導通結構以及多個第一導電圖案。基板具有貫穿基板的多個貫孔。主動元件呈陣列排列且設置於基板的一上表面上。導通結構包括設置於基板的一下表面上的一線路層以及多個第一導通柱。第一導通柱分別與貫孔嵌合而貫穿基板，第一導通柱分別耦接線路層與主動元件之間。第一導電圖案設置於基板的上表面上，第一導電圖案分別包覆第一導通柱的側壁。

Description

顯示面板及顯示面板製作方法

本發明是有關於一種電子裝置及電子裝置製作方法，且特別是有關於一種顯示面板及顯示面板製作方法。

一般而言，顯示面板可具有顯示區及位於顯示區周圍的非顯示區。非顯示區可包括佈線區域以設置走線以及驅動電路區以設置用來驅動顯示面板中的主動元件的驅動電路，例如源級驅動電路或閘極驅動電路，因此，顯示面板的非顯示區無法顯示影像，而影響顯示面板的外觀設計。

具體而言，當非顯示區的面積縮小時，顯示區佔據顯示面板更大的面積，而對應地設置更多的畫素，因此可提高顯示面板的解析度。當非顯示區的面積縮小時，顯示區的邊界更接近顯示面板的外緣，因此可實現窄邊框設計。對於拼接而成的大型顯示面板，非顯示區形成無法顯示影像的拼接縫隙，造成整體影像的不連續性，而影響顯示品質。因此現有的顯示面板仍有待改進。

本發明的一實施例中，提供一種顯示面板，其架構有助於縮小顯示面板的尺寸，或者可縮減基板上的佈線區域面積。

本發明的一實施例提出一種顯示面板，包括一基板、多個主動元件、一導通結構以及多個第一導電圖案。該基板具有貫穿該基板的多個貫孔。該些主動元件呈陣列排列且設置於該基板的一上表面上。該導通結構包括設置於該基板的一下表面上的一線路層以及多個第一導通柱。該些第一導通柱分別與該些貫孔嵌合而貫穿該基板，該些第一導通柱分別耦接該線路層與該些主動元件之間。該些第一導電圖案設置於該基板的該上表面上，該些第一導電圖案分別包覆該些第一導通柱的側壁。

本發明的一實施例提出一種顯示面板製作方法，包括形成多個主動元件於一基板的一上表面上、形成多個第一導電圖案於該基板的該上表面上、形成貫穿該基板的多個貫孔以及形成一導通結構。該些主動元件呈陣列排列。該導通結構包括一線路層以及多個第一導通柱。該線路層設置於該基板的一下表面上。該些第一導通柱分別與該些貫孔嵌合而貫穿該基板。該些第一導通柱分別耦接該線路層與該些主動元件之間。該些第一導電圖案分別包覆該些第一導通柱的側壁。

在本發明的實施例的顯示面板具有貫穿基板的貫孔，因此位於基板的上表面的元件可藉由嵌入貫孔的導通結構，而耦接至位於基板的下表面的元件，如此一來，可達成尺寸微型化，或者可縮減基板上的佈線區域面積，而可實現窄邊框設計或是無縫拼接設計。此外，本發明的顯示面板以導電材料結構的導電圖案或基板的表面處理覆膜作為晶種層，其包覆導通結構，而利於導通結構的形成。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、30、40、50、60:顯示面板

100、199、600、699、500、599a、599b:基板

100B、600B:下表面

100T、600T:上表面

100Va、100Vb、500V1a~500V22a、500V1b~500V18b、600V:貫孔

102:表面處理覆膜

110a、110b、610a、610b:緩衝層

120a、120b、620a、620b:閘絕緣層

130、630:層間介電層

140:平坦層

181C、182C、183C、184C、185C、186C、681C~686C:連接圖案

181H1、181H2、182H、183H1、183H2、184H、181H1’、183H1’:開口

181P1、181P2、182P、183P1、183P2、184P、185P、186P、181P1’、183P1’、681P~684P:導電圖案

181S、182S、183S、184S、185S、186S、181S’、183S’、681S、682S、683S、684S、685S、686S:導電材料結構

190:導通結構

190L、650:線路層

190L1、190L2a~190L5a、190L2b~190L5b、590L1a~590L22a、590L1b~590L18b:訊號線

190P1a、190P2a、190P1b、190P2b、690P1a、690P1b:導通柱

190Pa、190Pb、690Pa、690Pb、690Pc:導通部

190Sa、190Sb、690Sa、690Sb、690Sc:連接區塊

640:絕緣層

BDa、BDb:接合區

CH1、CH2:通道區

D1、D2:汲極

DP1a、DP1b、DP2a、DP2b:汲極區

G1、G2:閘極

H1~H3、H4~H6、H1’:接觸洞

IC:驅動電路

L1、L2:發光單元

LL:特徵長度

PE1、PE2:畫素電極

PE1a、PE1b、PE2c:電極圖案

S1、S2:源極

SE1、SE2:半導體層

SP1a、SP1b、SP2a、SP2b:源極區

T1、T2:主動元件

XX:交線

X、Y、Z:方向

圖1A及圖1B分別是本發明一實施方式的顯示面板局部的剖面示意圖。

圖2A至圖2D是圖1A所示的顯示面板之局部區域的製造流程的剖面示意圖。

圖3A及圖3B分別是本發明一實施方式的顯示面板局部的剖面示意圖。

圖4A及圖4B分別是本發明一實施方式的顯示面板局部的剖面示意圖。

圖5是本發明一實施方式的顯示面板的平面示意圖。

圖6分別是本發明一實施方式的顯示面板局部的剖面示意圖。

實施方式中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附圖的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。在附圖中，各圖式繪示的是特定示範實施例中所使用的方法、結構及/或材料的通常性特徵。然而，這些圖式不應被解釋為界定或限制由這些示範實施例所涵蓋的範圍或性質。舉例來說，為了清楚起見，各膜層、區域及/或結構的相對尺寸、厚度及位置可能縮小或放大。

在實施方式中，相同或相似的元件將採用相同或相似的標號，且將省略其贅述。此外，不同示範實施例中的特徵在沒有衝突的情況下可相互組合，且依本說明書或申請專利範圍所作之簡單的等效變化與修飾，皆仍屬本專利涵蓋之範圍內。另外，本說明書或申請專利範圍中提及的「第一」、「第二」等用語僅用以命名分立(discrete)的元件或區別不同實施例或範圍，而並非用來限制元件數量上的上限或下限，也並非用以限定元件的製造順序或設置順序。

圖1A及圖1B分別是本發明一實施方式的顯示面板10局部的剖面示意圖，其中，圖1A及圖1B的剖面相交於交線XX。請參照圖1A及圖1B，顯示面板10可包括基板100、199、緩衝層(buffer)110a、110b、閘絕緣層(gate insulator，GI)120a、120b、一層間介電層(inter-layer dielectric，ILD)130、一平坦層(planarization layer，PL)140、導電材料結構181S、182S、183S、184S、185S、186S、一導通結構190、一驅動電路IC、一主動元件T1、一發光單元L1以及一畫素電極PE1。但本發明元件的數量不以此為限，而可視不同設計考量而適當調整，也就是說顯示面板10可包括一個或多個基板、緩衝層、閘絕緣層、層間介電層、平坦層、導電材料結構、導通結構、驅動電路、主動元件、發光單元以及畫素電極。

基板100適於承載其他元件，其可具有彼此相對的一上表面100T以及一下表面100B，並且上表面100T及下表面100B的法線方向可平行於方向Z。基板100可具有貫穿基板100的多個貫孔(如貫孔100Va、100Vb)。基板100包括一表面處理覆膜102。表面處理覆膜102包覆基板100的貫孔100Va、100Vb以及基板100的下表面100B。在本實施例中，基板100可以是可撓性基板，但本發明不限於此，在其他的實施例中，基板100也可以是剛性基板。貫孔100Va、100Vb的特徵長度LL介於5微米(micrometer，μm)與50微米之間。

緩衝層110a、110b配置在基板100上且可為無機材料所構成的無機薄膜，且構成緩衝層110a、110b的材料通常可為絕緣材料。閘絕緣層120a、120b配置在緩衝層110a、110b上，且閘絕緣層120a、120b的材料例如是氧化矽、氮化矽或其他絕緣材料。層間介電層130配置在閘絕緣層120a、120b上，且層間介電層130的材料可包括無機材料、有機材料或其組合。平坦層140配置在層間介電層130上，且平坦層140的材料可包括各種適用的有機材料。

主動元件(如主動元件T1)設置於基板100的上表面100T 上且呈陣列排列。在本實施例中，主動元件T1可例如是頂部閘極型的薄膜電晶體(top gate TFT)。然而，本發明並不限於此，在其他實施例中，也可設計為底部閘極型的薄膜電晶體(bottom gate TFT)或其他適當型式的薄膜電晶體。主動元件T1可包括半導體層SE1、源極S1、汲極D1及閘極G1。半導體層SE1配置在緩衝層110a、110b上，且半導體層SE1的材料例如是多晶矽(例如低溫多晶矽(low temperature crystalline silicon，LTPS))、非晶矽(amorphous silicon)、金屬氧化物半導體(例如銦鎵鋅氧化物(Indium Gallium Zinc Oxide，IGZO))或是其他半導體材料。半導體層SE1可包括源極區SP1a、SP1b、汲極區DP1a、DP1b及通道區CH1。部分的源極S1及汲極D1配置在層間介電層130上，而其他部分的源極S1及汲極D1貫穿閘絕緣層120a、120b及層間介電層130且分別與源極區SP1a、SP1b及汲極區DP1a、DP1b的半導體層SE1接觸。

基於導電性的考量，導電材料結構181S~185S的材質一般是金屬材料或合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等的其他導電材料。導電材料結構181S~185S設置於基板100的上表面100T上。導電材料結構181S(也可稱作第一導電材料結構)可包括一導電圖案181P1(也可稱作第一導電圖案)、一導電圖案181P2(也可稱作第二導電圖案)以及一連接圖案181C。導電材料結構182S(也可稱作第二導電材料結構)可包括一導電圖案182P(也可稱作第三導電圖案)以及一連接圖案182C。類似地，導電材料結構183S包括導電圖案183P1、183P2以及一連接圖案183C。導電材料結構184S、185S、186S可分別包括導電圖案184P、185P、186P以及連接圖案184C、185C、186C。

在本實施例中，導電材料結構181S電性連接至導電材料結構182S，導電材料結構183S電性連接至導電材料結構184S、185S。導電圖案181P1~186P大致沿著方向Z延伸。導電材料結構181S的導電圖案181P1的底表面接觸導電材料結構182S的頂表面，導電材料結構181S的導電圖案181P2的底表面接觸主動元件T1的源極S1，導電材料結構181S的連接圖案181C電性連接於導電圖案181P1與導電圖案181P2之間。導電材料結構182S的導電圖案182P的底表面接觸基板100的上表面100T，導電材料結構182S的連接圖案182C電性連接至導電圖案182P。類似地，導電材料結構183S的導電圖案183P1的底表面接觸導電材料結構184S的頂表面，導電材料結構183S的導電圖案183P2的底表面接觸導電材料結構185S的頂表面，導電材料結構183S的連接圖案183C電性連接於導電圖案183P1與導電圖案183P2之間。導電材料結構184S的導電圖案184P的底表面接觸基板100的上表面100T，導電材料結構184S的連接圖案184C電性連接至導電圖案184P。導電材料結構185S的導電圖案185P的底表面接觸主動元件T1的閘極G1，導電材料結構185S的連接圖案185C電性連接至導電圖案185P。導電材料結構186S的導電圖案186P的底表面接觸主動元件T1的汲極D1，導電材料結構186S的連接圖案186C電性連接至導電圖案186P。

連接圖案181C、182C、183C、184C、185C、186C是用來連接導電圖案，其沿方向Z於基板100上的投影形狀可視不同設計考量而適應性調整。導電圖案181P1、181P2、182P、183P1、183P2、184P分別具有開口181H1、181H2、182H、183H1、183H2、184H，而大致為管狀的中空結構。導電圖案181P1~184P沿方向Z於基板100上的投影形狀亦可視不同設計考量而適應性調整。在一些實施例中，投影形狀的內輪廓與外輪廓共形(conformal)，舉例來說，投影形狀的內輪廓與外輪廓均為矩形。在一些實施例中，投影形狀的內輪廓與外輪廓可為同心圓，但不限於此。在本實施例中，導電圖案181P1、182P的投影形狀的內輪廓為開口181H1~182H投影後的輪廓，其可與貫孔100Va重疊且對齊，在此情況下，導電圖案181P1、182P的投影形狀的內輪廓與貫孔100Va的形狀、面積、尺寸且/或位置均相同，但本發明不限於此。也就是說，開口181H1~182H連通至貫孔100Va。類似地，導電圖案183P1、184P的投影形狀的內輪廓可為開口183H1~184H投影後的輪廓，其與貫孔100Vb重疊且對齊。也就是說，開口183H1~184H連通至貫孔100Vb。導電圖案181P1、182P的投影形狀的外輪廓可重疊且對齊，導電圖案183P1、184P的投影形狀的外輪廓可重疊且對齊。另一方面，在本實施例中，導電圖案185P、186P可為實心柱，但本發明不限於此。

基於導電性的考量，導通結構190的材質一般是金屬材料或合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等的其他導電材料。導通結構190可包括一線路層190L、導通部190Pa、190Pb。

導通部190Pa可包括導通柱190P1a(也可稱作第一導通柱)、導通柱190P2a(也可稱作第二導通柱)以及一連接區塊190Sa。類似地，導通部190Pb可包括導通柱190P1b(也可稱作第一導通柱)、導通柱190P2b(也可稱作第二導通柱)以及一連接區塊190Sb。導通部190Pa的導通柱190P1a及導通部190Pb的導通柱190P1b分別電性連接至線路層190L。導通部190Pa的導通柱190P2a及導通部190Pb的導通柱190P2b分別耦接至主動元件T1，其中，導通柱190P2a電性連接至主動元件T1的源極S1，導通柱190P2b耦接至主動元件T1的閘極G1。連接區塊190Sa、連接區塊190Sb設置於基板100的上表面100T上。連接區塊190Sa電性連接於導通柱190P1a、190P2a之間，連接區塊190Sb電性連接於導通柱190P1b、190P2b之間。

線路層190L設置於基板100的下表面100B上，其可包括訊號線190L1、190L2a~190L5a、190L2b~190L5b。線路層190L耦接於多個導通柱(如導通柱190P1a、190P1b)與驅動電路IC之間。但本發明元件的數量不以此為限，而可視不同設計考量而適當調整，也就是說導通結構190可包括多個導通部，線路層190L可包括多個訊號線。

由上述可知，位於基板100上表面100T上的主動元件 T1的源極S1可藉由導通部190Pa耦接至位於基板100下表面100B上的線路層190L，並藉由線路層190L耦接至位於基板100下表面100B上的驅動電路IC。位於基板100上表面100T上的主動元件T1的閘極G1可藉由導通部190Pb耦接至位於基板100下表面100B上的線路層190L，並藉由線路層190L耦接至位於基板100下表面100B上的驅動電路IC。如此一來，可充分利用基板100上表面100T以及下表面100B的空間進行佈線，而可縮小顯示面板10的尺寸，進而達成尺寸微型化。並且，將線路層190L中的訊號線(例如訊號線190L1、190L2a~190L5a、190L2b~190L5b)設置於基板100下表面100B上，可縮減基板100上表面100T上的佈線區域面積(即不發光區域)。在此情況下，顯示面板10可實現窄邊框設計或是無縫拼接設計。

導電材料結構181S~185S的材質可不同於導通結構190的材質，但本發明不限於此，導電材料結構181S~185S的材質可相同於導通結構190的材質，惟可分別於不同的時間點形成。在本實施例中，導通柱190P1a與貫孔100Va嵌合而貫穿基板100，且導電材料結構181S的導電圖案181P1以及導電材料結構182S的導電圖案182P分別包覆導通部190Pa的導通柱190P1a的側壁，而利於導通柱190P1a的形成。類似地，導通柱190P1b與貫孔100Va嵌合而貫穿基板100，且導電材料結構183S的導電圖案183P1以及導電材料結構184S的導電圖案184P分別包覆導通部190Pb的導通柱190P1b的側壁，而利於導通柱190P1b的形成。導電圖案 181P2包覆導通部190Pa的導通柱190P2a的側壁而利於導通柱190P2a的形成，導電圖案183P2包覆導通部190Pb的導通柱190P2b的側壁而利於導通柱190P2b的形成。

導通部190Pa的導通柱190P1a、190P2a、連接區塊190Sa及導通部190Pb的導通柱190P1b、190P2b、連接區塊190Sb沿方向Z於基板100上的投影形狀可視不同設計考量而適應性調整。在本實施例中，導通部190Pa的導通柱190P1a、190P2a及導通部190Pb的導通柱190P1b、190P2b均為實心柱，但本發明不限於此。基於鍍膜特性，在一些實施例中，導通部190Pa沿方向Z於基板100上的投影(也可稱作第一投影)的外輪廓與導電材料結構181S沿方向Z於基板100上的投影(也可稱作第二投影)的外輪廓重疊，更具體地為重疊且對齊，在此情況下，第一投影與第二投影的形狀、面積、尺寸且/或位置均相同，但本發明不限於此。在本實施例中，導電材料結構181S沿方向Z於基板100上投影的外輪廓即為導電材料結構181S的連接圖案181C沿方向Z於基板100上投影的外輪廓，導通部190Pa沿方向Z於基板100上投影的外輪廓即為導通部190Pa的連接區塊190Sa沿方向Z於基板100上投影的外輪廓。如圖1A所示，導通部190Pa的連接區塊190Sa沿方向Z於基板100上的投影的外輪廓與導電材料結構181S的連接圖案181C沿方向Z於基板100上的投影的外輪廓重疊且對齊。類似地，導通部190Pb沿方向Z於基板100上的投影的外輪廓與導電材料結構183S沿方向Z於基板100上的投影的外輪廓重疊且對齊。

基板199適於承載其他元件，其可為薄膜覆晶(Chip on Film，COF)基板，但本發明不限於此。驅動電路IC可用以提供驅動訊號至主動元件(如主動元件T1)，其位於基板100的下表面100B上，且設置於基板199上。主動元件T1可電性連接畫素電極PE1，以傳輸畫素電壓至畫素電極PE1。基於導電性的考量，畫素電極PE1的材質可包括金屬材料或合金，或者畫素電極PE1的材質可包括透明金屬氧化物導電材料，例如包括(但不限於)銦錫氧化物。畫素電極PE1可包括電極圖案PE1a、PE1b。畫素電極PE1的電極圖案PE1b設置於導電材料結構186S的連接圖案186C與平坦層140之間。導電材料結構186S的連接圖案186C可電性連接至發光單元L1，畫素電極PE1的電極圖案PE1a包覆導電材料結構186S的導電圖案186P的側壁。發光單元L1可為發光二極體(Light-emitting diode，LED)，但本發明不限於此。

為了詳細說明本實施例之顯示面板10的技術內容，以下更搭配圖2A至圖2D來說明顯示面板10的製造方法。圖2A至圖2D是圖1A所示的顯示面板10之局部區域的製造流程的剖面示意圖。

請參照圖2A，首先提供基板100。在一些實施例中，基板100可設置於一承載基板(未繪示)上。接著於基板100上全面性地形成緩衝層110a、110b。接著於緩衝層110a、110b上形成半導體層SE1，其中，半導體層SE1的形成方法可包括於緩衝層 110b上全面性地形成一層材料層(未繪示)後，進行一道或多道圖案化步驟。圖案化步驟可包括於材料層上形成一光阻材料層(未繪示)後，利用一個或多個光罩(未繪示)對光阻材料層進行曝光顯影製程而圖案化光阻材料層，並以圖案化的光阻材料層(未繪示)作為遮罩來對材料層進行蝕刻製程而完成材料層的圖案化，此後再移除圖案化的光阻材料層。

接著於半導體層SE1、緩衝層110a、110b上全面性地形成閘絕緣層120a、120b。接著於閘絕緣層120a、120b上形成閘極G1。閘極G1的形成方法可包括物理氣相沉積(Physical vapor deposition，PVD)法或化學氣相沉積法，並且，於閘絕緣層120b上全面性地形成一層材料層(未繪示)後，進行一道或多道圖案化步驟。接著以閘極G1為遮罩，對半導體層SE1進行離子摻雜製程，以形成源極區SP1a、SP1b、汲極區DP1a、DP1b及通道區CH1。

接著於閘極G1上全面性地形成層間介電層130。接著圖案化緩衝層110a、110b、閘絕緣層120a、120b、層間介電層130，例如進行一道或多道圖案化步驟，以於緩衝層110a、110b、閘絕緣層120a、120b、層間介電層130形成接觸洞H1~H3。接觸洞H1~H3分別暴露出至少部分的基板100及半導體層SE1。

接著於層間介電層130上形成導電材料結構182S、源極S1及汲極D1。如此一來，可於一基板100的上表面100T上形成主動元件(如主動元件T1)。其中，形成導電材料結構182S、源極S1及汲極D1的材料填入接觸洞H1~H3，而使導電材料結構 182S、源極S1及汲極D1分別接觸基板100及半導體層SE1。在一些實施例中，導電材料結構182S、源極S1及汲極D1可於同一道程序中一併形成，並且，導電材料結構182S、源極S1及汲極D1的形成方法包括於層間介電層130上全面性地形成一層材料層(未繪示)後，進行一道或多道圖案化步驟。在另一些實施例中，導電材料結構182S、源極S1及汲極D1也可於不同道程序中分別形成。在一些實施例中，圖1B中的導電材料結構184S、185S也可與導電材料結構182S、源極S1及汲極D1於同一道程序中一併形成。

請參照圖2B，於層間介電層130、導電材料結構182S、源極S1及汲極D1上全面性地形成平坦層140。接著圖案化平坦層140，例如進行一道或多道圖案化步驟，以於平坦層140形成接觸洞H4~H6。接觸洞H4~H6分別暴露出至少部分的導電材料結構182S、源極S1及汲極D1。在一些實施例中，接觸洞H4沿方向Z於基板100上的投影可與接觸洞H1沿方向Z於基板100上的投影重疊且對齊，在此情況下，接觸洞H4與接觸洞H1的形狀、面積、尺寸且/或位置均相同，但本發明不限於此。

接著於平坦層140上形成導電材料結構181S及畫素電極PE1。其中，形成導電材料結構181S及畫素電極PE1的材料填入接觸洞H4~H6，而使導電材料結構181S及畫素電極PE1分別接觸導電材料結構182S、源極S1及汲極D1。在一些實施例中，導電材料結構181S及畫素電極PE1可於同一道程序中一併形成，也就是說，於形成導電材料結構181S的導電圖案181P1時，一併形成畫素電極PE1於基板100的上表面100T上。其中，導電材料結構181S及畫素電極PE1的形成方法可包括物理氣相沉積法或化學氣相沉積法，並且，於平坦層140上全面性地形成一層材料層(未繪示)後，進行一道或多道圖案化步驟。在另一些實施例中，導電材料結構181S及畫素電極PE1也可於不同道程序中分別形成。在一些實施例中，圖1B中的導電材料結構183S也可與導電材料結構181S及畫素電極PE1於同一道程序中一併形成。

請參照圖2C，於基板100上形成貫穿基板100的貫孔100Va。在一些實施例中，圖1B中的貫孔100Vb也可與貫孔100Va於同一道程序中一併形成。貫孔100Va的形成方法可包括雷射或蝕刻(如乾式蝕刻)。貫孔100Va沿方向Z於基板100上的投影面積小於接觸洞H1、H4沿方向Z於基板100上的投影面積。在一些實施例中，接著還會將承載基板自基板100移除，即進行離型程序。於基板100上形成貫穿基板100的貫孔100Va之後，形成表面處理覆膜102。在一些實施例中，可利用表面金屬化程序而形成表面處理覆膜102。在一些實施例中，可藉由物理性處理(如電漿處理)或化學性處理(如強鹼處理)來進行基板100的表面開環(ring opening)，即打開基板100的雜環或打開較弱的鍵結，接著，對基板100的表面進行金屬離子交換，接著，再還原金屬至基板100的表面，而形成表面處理覆膜102。表面處理覆膜102包覆基板100的貫孔100Va、100Vb以及基板100的下表面100B，其可作為晶種層(seed layer)，而利於導通結構190的形成，或可加強基板100與導通柱190P1a、190P1b的結合情形。

請參照圖2D，形成導通結構190及導電材料結構186S。導通結構190及導電材料結構186S的形成方法可包括物理氣相沉積法或化學氣相沉積法，並且，於形成一層材料層(未繪示)後，進行一道或多道圖案化步驟。如此一來，導通結構190的線路層190L可圖案化為圖1B所示的訊號線190L1、190L2a~190L5a、190L2b~190L5b，並且，導通結構190的導通部190Pa可圖案化出連接區塊190Sa。在一些實施例中，導通結構190及導電材料結構186S可於同一道程序中一併形成。在另一些實施例中，導通結構190及導電材料結構186S也可於不同道程序中分別形成。其中，形成導電材料結構186S的材料填入接觸洞H6，而使導電材料結構186S的導電圖案186P接觸汲極D1。

此外，導通結構190的線路層190L及導通部(如導通部190Pa及圖1B所示的導通部190Pb)可一體成形，也就是說，線路層190L及導通部在同一個程序中形成。形成導通結構190的材料填入貫孔100Va、導電圖案181P1的開口181H1以及導電圖案182P的開口182H，而使導通結構190的導通部190Pa的導通柱190P1a與貫孔100Va、開口181H1、182H嵌合而貫穿基板100及基板100的上表面100T上的膜層。形成導通結構190的材料填入導電圖案181P2的開口181H2，而使導通結構190的導通部190Pa的導通柱190P2a接觸源極S1。導電材料結構181S、182S可作為晶種層(seed layer)，其利於導通柱190P1a、190P2a的形成，或者可提升導通柱190P1a、190P2a的形成均勻度，或者可加強導通柱190P1a、190P2a與緩衝層110a、110b、閘絕緣層120a、120b、層間介電層130及/或平坦層140的結合情形。位於基板100上表面100T上的主動元件T1的源極S1可藉由導通部190Pa耦接至位於基板100下表面100B上的線路層190L。

請一併參照圖1A及圖2D，於形成導通結構190之後，於導電材料結構186S上形成發光單元L1。並且，將驅動電路IC及基板199設置於基板100的下表面100B上，並接合至導通結構190的線路層190L。於此，可完成顯示面板10的製作。

在圖1A及圖1B中，導電材料結構181S的導電圖案181P1以及導電材料結構182S的導電圖案182P分別包覆導通部190Pa的導通柱190P1a的側壁，且導電材料結構183S的導電圖案183P1以及導電材料結構184S的導電圖案184P分別包覆導通部190Pb的導通柱190P1b的側壁。然而，本發明不以此為限，導電材料結構可依據不同設計考量而選擇性設置。舉例來說，請參照圖3A及圖3B，圖3A及圖3B分別是本發明一實施方式的顯示面板30局部的剖面示意圖。本實施例的顯示面板30與圖1A及圖1B所述實施例的顯示面板10兩者結構相似，不同之處在於，顯示面板30不包括導電材料結構182S、184S。在此情況下，導電材料結構181S的導電圖案181P1的底表面接觸層間介電層130的頂表面，導電材料結構183S的導電圖案183P1的底表面接觸層間介電層130的頂表面。導電材料結構181S的導電圖案181P1及表面處理覆膜102包覆導通部190Pa的導通柱190P1a的部分側壁，且導通柱190P1a的部分側壁未接觸導電材料。導電材料結構183S的導電圖案183P1以及表面處理覆膜102包覆導通部190Pb的導通柱190P1b的部分側壁，且導通柱190P1b的部分側壁未接觸導電材料。在一些實施例中，緩衝層110a、110b、閘絕緣層120a、120b、層間介電層130中形成的接觸洞H1’以及導電圖案181P1的開口181H1連通至貫孔100Va，且接觸洞H1’、開口181H1以及貫孔100Va沿方向Z於基板100上的投影重疊且對齊，在此情況下，接觸洞H1’、開口181H1以及貫孔100Va的形狀、面積、尺寸且/或位置均相同，但本發明不限於此。

此外，請參照圖4A及圖4B，圖4A及圖4B分別是本發明一實施方式的顯示面板40局部的剖面示意圖。本實施例的顯示面板40與圖3A及圖3B所述實施例的顯示面板30兩者結構相似，不同之處在於，顯示面板40除了不包括導電材料結構182S、184S，顯示面板40中的導電材料結構181S’的導電圖案181P1’的底表面接觸基板100的上表面100T，且導電材料結構183S’的導電圖案183P1’的底表面接觸基板100的上表面100T。導電材料結構181S’的導電圖案181P1’及表面處理覆膜102完全包覆導通部190Pa的導通柱190P1a的側壁，且導電材料結構183S’的導電圖案183P1’以及表面處理覆膜102完全包覆導通部190Pb的導通柱190P1b的側壁。此外，導電圖案181P1’的開口181H1’連通至貫孔 100Va，導電圖案183P1’的開口183H1’連通至貫孔100Vb。

基板100中的貫孔(如貫孔100Va、100Vb)可依據不同設計考量而設置於基板100中。舉例來說，請參照圖5，圖5是本發明一實施方式的顯示面板50的平面示意圖。如圖5所示，顯示面板50可包括基板500、599a、599b以及導通結構的訊號線590L1a~590L22a、590L1b~590L18b。其中，圖5的顯示面板50可應用於圖1A至圖4B的顯示面板10~40中，而作為圖1A至圖4B的顯示面板10~40的實施例。因此，基板500可對應基板100，基板599a、599b可分別對應基板199，訊號線590L1a~590L22a、590L1b~590L18b可分別對應訊號線190L1~190L5b。並且，為便於說明，圖5的顯示面板50主要繪示出基板500的下表面的一側，圖5中省略繪示基板500的上表面上的元件。

如圖5所示，基板500可具有貫穿基板500的貫孔500V1a~500V22a、500V1b~500V18b。在圖5中，貫孔500V1a~500V22a、500V1b~500V18b分別沿著一矩形路徑排列，但本發明不以此為限，貫孔的排列方式可依據不同設計考量而調整，例如沿著其他形狀的路徑排列，或者呈陣列排列，或者不規則排列。此外，基板500可具有顯示區與非顯示區。在一些實施例中，貫孔500V1a~500V22a、500V1b~500V18b可均分布於顯示區。在另一些實施例中，貫孔500V1a~500V22a、500V1b~500V18b可均分布於非顯示區，並且，貫孔500V1a~500V22a、500V1b~500V18b對應的兩個矩形路徑各自圍繞基板500的兩個顯示區。在另一些實施例中，一部分的貫孔500V1a~500V22a、500V1b~500V18b可分布於非顯示區，另一部分的貫孔500V1a~500V22a、500V1b~500V18b可分布於非顯示區。

如圖5所示，顯示面板50的導通結構的每個訊號線590L1a~590L22a、590L1b~590L18b的一端分別連接至貫孔500V1a~500V22a、500V1b~500V18b，每個訊號線590L1a~590L22a、590L1b~590L18b的另一端分別連接至接合區BDa、BDb。在一些實施例中，基板100藉由接合區BDa、BDb與基板599a、599b相接合，在一些實施例中，基板100的線路藉由接合區BDa、BDb分別耦接至基板599a、599b上的驅動電路。

此外，請參照圖6，圖6分別是本發明一實施方式的顯示面板60局部的剖面示意圖。本實施例的顯示面板60與圖1A及圖1B所述實施例的顯示面板10兩者結構相似，不同之處在於，除了緩衝層110a、110b、閘絕緣層120a、120b、層間介電層130、平坦層140、驅動電路IC、主動元件T1、發光單元L1以及畫素電極PE1，顯示面板60另包括基板600、699、緩衝層610a、610b、閘絕緣層620a、620b、一層間介電層630、一絕緣層640、一線路層650、導電材料結構681S、682S、683S、684S、685S、686S、導通部690Pa、690Pb、690Pc、一主動元件T2、一發光單元L2以及一畫素電極PE2。

主動元件T2可包括半導體層SE2、源極S2、汲極D2及閘極G2。半導體層SE2可包括源極區SP2a、SP2b、汲極區DP2a、 DP2b及通道區CH2。導電材料結構681S、682S、684S~686S設置於基板600的上表面600T上，導電材料結構683S設置於基板600的下表面600B上。導電材料結構681S~684S的導電圖案681P~684P分別連接至導電材料結構681S~684S的連接圖案681C~684C；類似地，導電材料結構685S、686S的導電圖案(圖未示)分別連接至導電材料結構685S、686S的連接圖案685C、686C。導通部690Pa、690Pb的連接區塊690Sa、690Sb分別連接至導通部690Pa、690Pb的導通柱690P1a、690P1b，導通部690Pc的連接區塊690Sc分別連接至導通部690Pc的導通柱(圖未示)。

導通部690Pa的導通柱690P1a與貫孔600V嵌合而貫穿基板600，且導電材料結構681S的導電圖案681P1、導電材料結構682S的導電圖案682P以及導電材料結構683S的導電圖案683P分別包覆導通部690Pa的導通柱690P1a的側壁，而利於導通柱690P1a的形成。導電材料結構684S的導電圖案684P包覆導通部690Pb的導通柱690P1b的側壁而利於導通柱690P1b的形成，導電材料結構685S的導電圖案(圖未示)包覆導通部690Pc的導通柱(圖未示)的側壁而利於導通柱的形成。

位於基板600上表面600T上的發光單元L2可藉由導通部690Pa耦接至位於基板600下表面600B上的主動元件T2的源極S2。如此一來，可充分利用基板600上表面600T以及下表面600B的空間進行佈線，而可縮小顯示面板60的尺寸，進而達成尺寸微型化。

綜上所述，本發明的顯示面板具有貫穿基板的貫孔，因此位於基板的上表面的元件可藉由嵌入貫孔的導通結構或導通部，而耦接至位於基板的下表面的元件，如此一來，可達成尺寸微型化，或者可縮減基板上的佈線區域面積(即不發光區域)，而可實現窄邊框設計或是無縫拼接設計。此外，本發明的顯示面板以導電材料結構的導電圖案或基板的表面處理覆膜作為晶種層，其包覆導通結構或導通部，而利於導通結構或導通部的形成。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:顯示面板

100、199:基板

100B:下表面

100T:上表面

100Va:貫孔

102:表面處理覆膜

110a、110b:緩衝層

120a、120b:閘絕緣層

130:層間介電層

140:平坦層

181C、182C、186C:連接圖案

181H1、181H2、182H:開口

181P1、181P2、182P、186P:導電圖案

181S、182S、186S:導電材料結構

190:導通結構

190L:線路層

190L1:訊號線

190P1a、190P2a:導通柱

190Pa:導通部

190Sa:連接區塊

CH1:通道區

D1:汲極

DP1a、DP1b:汲極區

G1:閘極

IC:驅動電路

L1:發光單元

LL:特徵長度

PE1:畫素電極

PE1a、PE1b:電極圖案

S1:源極

SE1:半導體層

SP1a、SP1b:源極區

T1:主動元件

XX:交線

X、Y、Z:方向

Claims

一種顯示面板，包括：一基板，具有貫穿該基板的多個貫孔；多個主動元件，呈陣列排列且設置於該基板的一上表面上；一導通結構，包括：一線路層，設置於該基板的一下表面上；多個第一導通柱，該些第一導通柱分別與該些貫孔嵌合而貫穿該基板，該些第一導通柱分別耦接該線路層與該些主動元件之間；以及多個導通部，各該導通部包括該些第一導通柱中的一第一導通柱、一第二導通柱以及一連接區塊，各該第一導通柱電性連接至該線路層，該些第二導通柱分別電性連接至該些主動元件，並且該些連接區塊分別電性連接於該些第一導通柱與該些第二導通柱之間；以及多個第一導電圖案，設置於該基板的該上表面上，該些第一導電圖案分別包覆該些第一導通柱的側壁。
如申請專利範圍第1項所述的顯示面板，另包括一驅動電路，位於該基板的該下表面上，該線路層電性連接於該些第一導通柱與該驅動電路之間。
如申請專利範圍第1項所述的顯示面板，另包括多個第一導電材料結構，設置於該基板的該上表面上，各該第一導電材料結構包括該些第一導電圖案中的一第一導電圖案、一第二導電圖案以及一連接圖案，該些第二導電圖案分別包覆該些第二導通柱，並且該些連接圖案分別電性連接於該些第一導電圖案與該些第二導電圖案之間。
如申請專利範圍第3項所述的顯示面板，其中各該導通部於該基板上之一第一投影的外輪廓與各該第一導電材料結構於該基板上之一第二投影的外輪廓重疊。
如申請專利範圍第1項所述的顯示面板，另包括多個第二導電材料結構，各該第二導電材料結構包括一第三導電圖案，該些第三導電圖案分別包覆該些第一導通柱。
如申請專利範圍第5項所述的顯示面板，其中各該第一導電圖案的一底表面接觸該該基板的該上表面或該第二導電材料結構的一頂表面。
一種顯示面板製作方法，包括：形成多個主動元件於一基板的一上表面上，該些主動元件呈陣列排列；形成多個第一導電圖案於該基板的該上表面上；以及形成貫穿該基板的多個貫孔；以及形成一導通結構，該導通結構包括一線路層、多個第一導通柱以及多個導通部，該線路層設置於該基板的一下表面上，該些第一導通柱分別與該些貫孔嵌合而貫穿該基板，該些第一導通柱分別耦接該線路層與該些主動元件之間，其中各導通部包括該些第一導通柱中的一第一導通柱、一第二導通柱以及一連接區塊，各該第一導通柱電性連接至該線路層，該些第二導通柱分別電性連接至該些主動元件，並且該些連接區塊分別電性連接於該些第一導通柱與該些第二導通柱之間，其中該些第一導電圖案分別包覆該些第一導通柱的側壁。
如申請專利範圍第7項所述的顯示面板製作方法，其中於形成該些第一導電圖案時，一併形成多個畫素電極於該基板的該上表面上，該些畫素電極分別電性連接該些主動元件。
如申請專利範圍第7項所述的顯示面板製作方法，其中於形成貫穿該基板的該些貫孔之後，形成一表面處理覆膜，該表面處理覆膜包覆該基板的該些貫孔以及該基板的該下表面。