TW202336978A - 半導體結構 - Google Patents
半導體結構 Download PDFInfo
- Publication number
- TW202336978A TW202336978A TW111108686A TW111108686A TW202336978A TW 202336978 A TW202336978 A TW 202336978A TW 111108686 A TW111108686 A TW 111108686A TW 111108686 A TW111108686 A TW 111108686A TW 202336978 A TW202336978 A TW 202336978A
- Authority
- TW
- Taiwan
- Prior art keywords
- well
- well region
- region
- semiconductor structure
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 153
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000000295 complement effect Effects 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本發明提供一種半導體結構。至少一第一井區設置在一半導體基底中，並具有一第一導電類型。一電晶體的至少一閘極設置在該第一井區上方且沿一第一方向延伸。至少一第二井區和至少一第三井區設置在該第一井區的相對兩側且沿該第一方向延伸。該第二井區與該第三井區具有一第二導電類型，而該第二導電類型與該第一導電類型互補。一第一屏蔽結構設置於該閘極之至少一端且於一垂直投影方向上與該第一井區部分重疊。該第一屏蔽結構分離於該閘極之該端。一塊體環設置在該半導體基底中，且圍繞該閘極、該第二井區、該第三井區與該第一屏蔽結構。
Description
本發明係有關於一種半導體結構，且特別係有關於一種具有屏蔽結構之半導體結構。
電子產業經歷對於較小又較快，且同時支持較大量之日漸複雜及高科技功能之電子裝置的需求增加。因此，半導體產業中持續的趨勢為製作低成本、高效能及低功率的積體電路(Integrated Circuit，IC)。
現今，積體電路包括形成於半導體基底(例如矽)上的數百萬或數十億半導體元件。積體電路可取決於IC的應用而使用許多不同類型的半導體結構器件。近年來，對於蜂窩式器件和射頻(RF)元件的市場增大已使得高壓半導體結構元件的使用顯著增加。舉例來說，高壓半導體結構元件由於能夠操縱高崩潰電壓(Breakdown voltage)和高頻率而常用於RF發射/接收器中的功率放大器。此外，高壓半導體結構元件也可使用在靜電放電(ESD)保護電路中。
本發明提供一種半導體結構。半導體結構包括一半導體基底、至少一第一井區、一電晶體的至少一閘極、至少一第二井區和至少一第三井區、一第一屏蔽結構以及一塊體環。該至少一第一井區設置在該半導體基底中，並具有一第一導電類型。該電晶體的該至少一閘極設置在該至少一第一井區上方且沿一第一方向延伸。該至少一第二井區和該至少一第三井區設置在該至少一第一井區的相對兩側且沿該第一方向延伸。該至少一第二井區與該至少一第三井區具有一第二導電類型，而該第二導電類型與該第一導電類型互補。該第一屏蔽結構設置於該至少一閘極之至少一端且於一垂直投影方向上與該至少一第一井區部分重疊。該第一屏蔽結構分離於該至少一閘極之該至少一端。該塊體環設置在該半導體基底中，且圍繞該至少一閘極、該至少一第二井區、該至少一第三井區與該第一屏蔽結構。
為讓本發明之該和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一元件和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一元件和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個(些)部件或特徵與另一個(些)部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
第1圖係顯示根據本發明一些實施例所述之半導體結構100的上視圖。在一些實施例中，半導體結構100是N型對稱半導體結構。在一些實施例中，半導體結構100為高壓半導體結構。在此實施例中，半導體結構100包括電晶體，而電晶體的塊體(bulk)區形成一個環，以下稱為塊體環122。塊體環122是經由接點205以及金屬線210a而電性耦接於上層的互連結構(未顯示)。在一些實施例中，半導體結構100中電晶體的閘極G包括金屬閘極結構。此外，閘極G是經由接點205以及金屬線210d和210e而電性耦接於上層的互連結構(未顯示)。半導體結構100中電晶體的源極區S是形成在第二井區110a，並經由接點205以及金屬線210b而電性耦接於上層的互連結構(未顯示)。再者，半導體結構100中電晶體的汲極區D是形成在第二井區110b，並經由接點205以及金屬線210c而電性耦接於上層的互連結構(未顯示)。在此實施例中，金屬線210a部分地重疊於塊體環122。此外，金屬線210b、210c、210d和210e是沿著Y方向而延伸，而金屬線210d和210會跨過一部分的塊體環122(即未被金屬線210a所覆蓋的部分)。
在第1圖中，半導體結構100更包括屏蔽(shielding)結構10A與10B。在此實施例中，塊體環122為方形環。屏蔽結構10A與10B是形成在閘極G和塊體環122之間。例如，在佈局上，屏蔽結構10A是形成在閘極G與塊體環122的第一側(或第一邊)之間，而屏蔽結構10B是形成在閘極G與塊體環122的第二側(或第二邊)之間。對塊體環122而言，第一側是相對於第二側。相似地，屏蔽結構10A是設置接近閘極G的一端(例如上端)，而屏蔽結構10B是設置接近閘極G的另一端(例如下端)。對閘極G而言，屏蔽結構10A和10B是設置在閘極G的相對兩端。在此實施例中，屏蔽結構10A更設置在金屬線210d和210e之間。屏蔽結構10A包括電極(或金屬板)215a與接點205，而屏蔽結構10B包括電極(或金屬板)215b與接點205。在第1圖的半導體結構的上視圖中，閘極G是沿著Y方向而延伸。在一些實施例中，閘極G是由多晶矽所形成。在一些實施例中，閘極G是由金屬所形成。汲極區D和源極區S是設置在閘極G的左右兩側，而屏蔽結構10A與10B是形成在閘極G的上下兩側。換言之，閘極G與屏蔽結構10A和10B是設置在沿著Y方向的同一直線上。
在半導體結構100中，金屬線210a-210e和金屬板215a和215b是由相同導電材料所形成。此外，金屬線210a-210e和金屬板215a和215b是設置在同一金屬層(例如最低金屬層)。此外，金屬板215b在塊體環122的第二側是連接於金屬線210a。
第2圖係顯示根據本發明一些實施例所述之第1圖中移除金屬線210a-210e和金屬板215a和215b的半導體結構100的上視圖。同時參考第1圖和第2圖，第一摻雜區132a形成在第二井區110a中，以及金屬線210b是經由接點205和第一摻雜區132a而電性耦接於電晶體的源極區S。此外，N型摻雜區132b形成在第二井區110b中，以及金屬線210c是經由接點205和第一摻雜區132b而電性耦接於電晶體的汲極區D。第一摻雜區132a和132b是沿著Y方向而延伸。在一些實施例中，第一摻雜區132a和132b為N型摻雜區。
屏蔽結構10A於一實施例為多晶矽，而屏蔽結構10A是經由接點205而電性耦接於金屬板215a。屏蔽結構10A是分離於閘極G以及塊體環122，且部分地重疊於第二井區110a和110b。此外，屏蔽結構10A是經由金屬板215a和接點205而電性連接於塊體環122。相似地，屏蔽結構10B於一實施例為多晶矽，而屏蔽結構10B是經由接點205而電性耦接於金屬板215b。屏蔽結構10B是分離於閘極G以及塊體環122，且部分地重疊於第二井區110a和110b。此外，屏蔽結構10B是經由金屬板215b和接點205而電性連接於塊體環122。
在一些實施例中，閘極G和屏蔽結構10A和10B是設置在同一層且由相同多晶矽材料所形成，然本發明並不以此為限。在一些實施例中，閘極G、屏蔽結構10A和10B分別可由不同材料所形成。閘極G包括一多晶矽、金屬或由其他適合材料所形成。屏蔽結構10A和10B包括多晶矽、金屬或由其他適合材料所形成。在X方向上，屏蔽結構10A和10B的寬度是小於閘極G的寬度(或尺寸)。在Y方向上，屏蔽結構10A和10B的長度亦是小於閘極G的長度(或尺寸)。具體而言，屏蔽結構10A或10B的面積是小於閘極G的面積，以達較佳面積利用率有利於半導體元件縮小。
第3圖係顯示根據本發明一些實施例所述之第1-2圖中半導體結構100沿著A-AA線的剖面圖。第二井區110a和110b形成於半導體基底15中。在一些實施例中，半導體基底15可以是體矽基底、絕緣體上矽基底、二元化合物半導體基底、三元化合物半導體基底或更高階化合物半導體基底等。第二井區110a和110b是透過注入一或多種摻雜劑或離子佈植製程所形成。
半導體結構100中源極區S是由第二井區110a所形成，以及第二井區110a是依序經由第一摻雜區132a和接點205而電性耦接於金屬線210b。此外，半導體結構100中汲極區D是由第二井區110b所形成，以及第二井區110b是依序經由第一摻雜區132b和接點205而電性耦接於金屬線210c。
塊體環122以及第一井區105a和105b形成於半導體基底15中。第一井區105a形成在第二井區110a和110b之間，而第一井區105b形成在第二井區110a和110b以及塊體環122之間。在一些實施例中，第一井區105a和105b為P型井區，而第二井區110a和110b為N型井區。在一些實施例中，第一井區105a和105b可以是半導體基底15。在一些實施例中，第一井區105a和105b和塊體環122是由相同材料所形成。此外。半導體結構100中電晶體的通道是形成在第一井區105a中。塊體環122是由P型井區所形成。第二摻雜區134形成在塊體環122中，以及金屬線210a是經由接點205和第二摻雜區134而電性耦接於塊體環122。在一些實施例中，第二摻雜區134是P型重摻雜區。
第二井區110a和110b和塊體環122是由第一井區105a所分離。再者，第一摻雜區132a和第二摻雜區134是由場氧化物130所分離，以及第一摻雜區132b和第二摻雜區134是由場氧化物130所分離。閘極G形成在第一井區105a上方。為了簡化說明，半導體結構100中閘極G的其他特徵(例如閘極介電層等)將省略。此外，閘極G是經由接點205而電性耦接於金屬線210d和210e。此外，閘極G和第一摻雜區132a和132b是由場氧化物130所分離。
第4圖係顯示根據本發明一些實施例所述之第1-2圖中半導體結構100沿著B-BB線的剖面圖。第二井區110a和110b、塊體環122和第一井區105a和105b形成在半導體基底15中。屏蔽結構10B形成在第一井區105a上，並經由場氧化物130分離於第一井區105a和第二井區110a和110b。由第2圖和第4圖可知，屏蔽結構10A和10B於垂直投影方向上與第一井區105a和第二井區110a和110b部分重疊。如先前所描述，屏蔽結構10B會依序經由接點205、金屬板215b、金屬線210a、接點205和第二摻雜區134而電性耦接於塊體環122。因此，當塊體環122經由半導體結構中的互連結構而接地時，屏蔽結構10B會被接地。因此，當有由較高金屬層所形成的金屬線配置(繞線)在第一井區105a和第二井區110a和110b上方時，屏蔽結構10B可避免較高金屬層的電壓(例如欲供應到半導體結構100的汲極電壓)耦合至第一井區105a。因此，由第二井區110a、第一井區105a以及第二井區110b所形成的寄生NPN型雙極性電晶體(NPN BJT)113不會被導通，所以不會有漏電流產生。此外，亦可抑制高溫下半導體結構100的閘極偏壓所產生的漏電流，因此可提高崩潰電壓。
第5圖係顯示根據本發明一些實施例所述之半導體結構300的上視圖。在一些實施例中，半導體結構300是N型對稱半導體結構。在一些實施例中，半導體結構300為高壓半導體結構。在此實施例中，半導體結構300包括電晶體，而電晶體的塊體區形成一個環，以下稱為塊體環122。半導體結構300中電晶體的閘極G由複數子閘極150a-150d所形成。在一些實施例中，子閘極150a-150d是經由接點205電性耦接於上層的同一指狀電極(未顯示)。半導體結構300中電晶體的源極區S是形成在第二井區110a、110c與110e，並經由第一摻雜區132a、132c與132e以及接點205而電性耦接於上層的互連結構(未顯示)。半導體結構300中電晶體的汲極區D是形成在第二井區110b與110d，並經由第一摻雜區132b與132d以及接點205而電性耦接於上層的互連結構(未顯示)。在此實施例中，為了簡化說明，將省略用來電性耦接半導體結構300的各特徵的最低金屬層中的電極與金屬線。此外，第二井區110a、110c與110e和第二井區110b與110d是沿著X方向而交替排列，即汲極區D和源極區S是沿著X方向而交替排列。
在此實施例中，子閘極150a是設置在第一摻雜區132a和132b之間並設置在第一井區125a上方。子閘極150b是設置在第一摻雜區132b和132c之間並設置在第一井區125b上方。子閘極150c是設置在第一摻雜區132c和132d之間並設置在第一井區125c上方。子閘極150d是設置在第一摻雜區132d和132e之間並設置在第一井區125d上方。第一井區125a-125d可以是P型井區。此外，第二井區110a-110e分別被環型井區120a-120e所包圍。例如，第二井區110a被環型井區120a完全地包圍，而第二井區110b被環型井區120b完全地包圍。在一些實施例中，環型井區120a-120e可以是P型井區所形成。在一些實施例中，環型井區120a-120e可以是P型基底所形成。
在第5圖中，半導體結構300包括屏蔽結構10A_1-10A_4與10B_1-10B_4。在此實施例中，塊體環122為方形環。屏蔽結構10A_1-10A_4是形成在接近塊體環122的第一側，而屏蔽結構10B_1-10B_4是形成在接近塊體環122的第二側。如先前所描述，屏蔽結構10A_1-10A_4和屏蔽結構10B_1-10B_4是由多晶矽所形成。屏蔽結構10A_1-10A_4以及屏蔽結構10B_1-10B_4可經由接點205以及上層的金屬板(例如第1圖的電極215a和215b)而電性耦接於塊體環122。
此外，子閘極150a與屏蔽結構10A_1和10B_1是設置在沿著Y方向的同一直線上。子閘極150b與屏蔽結構10A_2和10B_2是設置在沿著Y方向的同一直線上。子閘極150c與屏蔽結構10A_3和10B_3是設置在沿著Y方向的同一直線上。子閘極150d與屏蔽結構10A_4和10B_4是設置在沿著Y方向的同一直線上。
第6圖係顯示根據本發明一些實施例所述之第5圖中半導體結構300沿著C-CC線的剖面圖。第二井區110a和110b形成於半導體基底15中。第二井區110a形成半導體結構300的源極區S，以及第二井區110a是經由第一摻雜區132a和接點205而電性耦接於上方的金屬線。此外，第二井區110b形成半導體結構300的汲極區D，以及第二井區110b是經由第一摻雜區132b和接點205而電性耦接於上方的金屬線。
如先前所描述，第二井區110a被環型井區120a所包圍，而第二井區110b被環型井區120b所包圍。第一井區125a形成在半導體基底15中並在環型井區120a和120b之間。子閘極150a形成在第二井區110a、環型井區120a、第一井區125a、環型井區120b以及第二井區110b上方。此外，子閘極150a是經由接點205而電性耦接於上方的金屬線(例如指狀電極)。值得注意的是，子閘極150a是完全地重疊於第一井區125a。
第7圖係顯示根據本發明一些實施例所述之第5圖中半導體結構300沿著D-DD線的剖面圖。第二井區110a和110b和塊體環122形成在半導體基底15中。屏蔽結構10B_1形成在第一井區125a上，並經由場氧化物130分離於第一井區125a和環型井區120a和120b。屏蔽結構10B_2形成在第一井區125b上，並經由場氧化物130分離於第一井區125b和環型井區120b和120c。如先前所描述，屏蔽結構10B_1和10B_2會經由接點205、上層的金屬板和金屬線、接點205和第二摻雜區134而電性耦接於塊體環122。因此，當塊體環122經由半導體結構中的互連結構而接地時，屏蔽結構10A_1-10A_4以及屏蔽結構10B_1-10B_4會被接地。因此，當有由較高金屬層所形成的金屬線配置(繞線)在第一井區125a和125b上方時，屏蔽結構10B_1和10B_2可避免該金屬線上的電壓(例如欲供應到半導體結構300的汲極電壓)耦合至第一井區125a和125b。因此，由第二井區110a、第一井區125a以及第二井區110b所形成的寄生NPN型雙極性電晶體(例如第4圖的雙極性電晶體113)不會被導通，所以不會有漏電流產生。
第8圖係顯示根據本發明一些實施例所述之半導體結構400的上視圖。在一些實施例中，半導體結構400是N型對稱半導體結構。在一些實施例中，半導體結構400為高壓半導體結構。半導體結構400的結構相似於第5圖之半導體結構300的結構。與第5圖之半導體結構300的差異在於，第8圖中半導體結構400包括屏蔽結構30A和30B。屏蔽結構30A是形成在接近塊體環122的第一側，而屏蔽結構30B是形成在接近塊體環122的第二側之間。屏蔽結構30A和30B可經由接點205以及上層的金屬板(例如第1圖的電極215a和215b)而電性耦接於塊體環122。在一些實施例中，屏蔽結構30A和30B上方的接點205是設置在接近源極區S、汲極區D和閘極G。在此實施例中，屏蔽結構30A與30B是沿著X方向延伸，而子閘極150a-150d是沿著Y方向延伸。
子閘極150a-150d和屏蔽結構30A和30B是設置在同一層且由相同多晶矽材料所形成。在一些實施例中，子閘極150a-150d和屏蔽結構30A和30B可以由相同導電材料所形成。在X方向上，子閘極150a-150d的寬度(或尺寸)是小於屏蔽結構30A和30B的寬度。在Y方向上，子閘極150a-150d的長度(或尺寸)亦是大於屏蔽結構30A和30B的長度。在第8圖中，屏蔽結構30A和30B在X方向是從第一摻雜區132a延伸至第一摻雜區132e。
第9圖係顯示根據本發明一些實施例所述之第8圖中半導體結構400沿著E-EE線的剖面圖。第二井區110a和110b和塊體環122形成在半導體基底15中。屏蔽結構30B形成在場氧化物130上方。如先前所描述，屏蔽結構30B會經由接點205、上層的金屬板和金屬線、接點205和第二摻雜區134而電性耦接於塊體環122。因此，當塊體環122經由半導體結構中的互連結構而接地時，屏蔽結構30A和30B會被接地。因此，當有由較高金屬層所形成的金屬線配置(繞線)在第一井區125a和125b上方時，屏蔽結構30B可避免該金屬線上的電壓(例如欲供應到半導體結構400的汲極電壓)耦合至第一井區125a和125b。因此，不會導通寄生NPN型雙極性電晶體，於是可防止漏電流產生。
第10圖係顯示根據本發明一些實施例所述之半導體結構500的上視圖。在一些實施例中，半導體結構500是作為靜電放電(ESD)保護的N型半導體結構。半導體結構500的結構相似於第8圖之半導體結構400的結構。與第8圖之半導體結構500的差異在於，第10圖中半導體結構500之子閘極150a-150d的接點205的配置是不同於第8圖中半導體結構400之子閘極150a-150d的接點205的配置。在第8圖中，每一子閘極150a-150d是透過沿著Y方向排列成一排的接點205而電性耦接於上層的電極(或金屬線)，以便接收施加至半導體結構400之閘極G的閘極電壓。在第10圖中，每一子閘極150a-150d是透過沿著X方向排列成一排的接點205而電性耦接於上層的電極(或金屬線)。
第11圖係顯示根據本發明一些實施例所述之第10圖之半導體結構500與電極510的上視圖。電極510是由形成在最低金屬層的金屬線所形成的金屬環。電極510重疊於塊體環122以及第一摻雜區132a、132c和132e，並經由接點205電性耦接於塊體環122與第一摻雜區132a、132c和132e。於是，半導體結構500的塊體B與源極區S會經由電極510電性耦接在一起。此外，電極510更包括子電極512、514和516，用以經由接點205電性耦接於子閘極150a-150d。於是，半導體結構500的塊體B、源極區S和閘極G會經由電極510電性耦接在一起。
第12圖係顯示根據本發明一些實施例所述之由半導體結構500所實施的靜電放電保護電路50。靜電放電保護電路50包括半導體結構500。同時參考第10-12圖，半導體結構500的汲極區D是經由金屬線520與522以及其他互連結構而電性耦接於接合墊52。半導體結構500中電晶體的閘極G與源極區S是經由電極510以及其他互連結構而電性耦接於接地端VSS。如先前所描述，藉由使用屏蔽結構30A和30B，可使來自接合墊52的靜電放電能量或是較高的電壓信號不會耦合至半導體結構500的閘極G，以避免導通寄生NPN型雙極性電晶體，於是可防止漏電流產生。
第13圖係顯示根據本發明一些實施例所述之半導體結構600的上視圖。在一些實施例中，半導體結構600是N型對稱半導體結構。在一些實施例中，半導體結構600為高壓半導體結構。半導體結構600的配置相似於第5圖之半導體結構300的配置。與第5圖之半導體結構300的差異在於，第13圖之半導體結構600更包括屏蔽結構10C_1-10C_3、屏蔽結構10D_1和10D_2、屏蔽結構10E_1-10E_3、屏蔽結構10F_1和10F_2。屏蔽結構10C_1-10C_3和屏蔽結構10D_1和10D_2是形成在接近塊體環122的第一側，而屏蔽結構10E_1-10E_3和屏蔽結構10F_1和10F_2是形成在接近塊體環122的第二側之間。
屏蔽結構10C_1-10C_3以及屏蔽結構10D_1-10D_2可經由接點205以及上層的金屬板(未顯示)而電性耦接於塊體環122的第一側。屏蔽結構10E_1-10E_3以及屏蔽結構10F_1-10F _2可經由接點205以及上層的電極(未顯示)而電性耦接於塊體環122的第二側。
在第13圖中，第一摻雜區132a與屏蔽結構10C_1和10E_1是設置在沿著Y方向的同一直線上。第一摻雜區132b與屏蔽結構10D_1和10F_1是設置在沿著Y方向的同一直線上。第一摻雜區132c與屏蔽結構10C_2和10E_2是設置在沿著Y方向的同一直線上。第一摻雜區132d與屏蔽結構10D_2和10F_2是設置在沿著Y方向的同一直線上。第一摻雜區132e與屏蔽結構10C_3和10E_3是設置在沿著Y方向的同一直線上。
在X方向上，第一摻雜區132a、132c和132e的寬度(或尺寸)是小於屏蔽結構10C_1-10C_3和屏蔽結構10E_1-10E_3的寬度。再者，在X方向上，第一摻雜區132b和132d的寬度(或尺寸)是小於屏蔽結構10D_1和10D_2以及屏蔽結構10F_1和F_2的寬度。
屏蔽結構10C_1-10C_3、屏蔽結構10D_1-10D _2、屏蔽結構10E_1-10E_3以及屏蔽結構10F_1-10F_2可經由接點205以及最低金屬層的金屬板而電性耦接於塊體環122。相較於第8圖中半導體結構400的連續的屏蔽結構30A和30B，屏蔽結構10C_1-10C_3、屏蔽結構10D_1-10D _2、屏蔽結構10E_1-10E_3以及屏蔽結構10F_1-10F_2之間的間隙的上方可以保留給最低金屬層的金屬線進行繞線，於是可增加佈局的彈性。此外，如先前所描述，藉由調整接點205的配置，半導體結構600可作為靜電放電保護的N型半導體結構。
在本發明實施例中，藉由設置由屏蔽多晶矽所形成的屏蔽結構於半導體結構之閘極和塊體環之間，可防止來自上層之高壓信號會耦合至閘極的P型井區，於是可以避免導通寄生NPN型雙極性電晶體，進而防止漏電流的產生。
雖然本發明已以較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10A,10A_1-10A_4:屏蔽結構
10B,10B_1-10B-_4:屏蔽結構
10C_1-10C-_3:屏蔽結構
10D_1-10D-_2:屏蔽結構
10E_1-10E-_3:屏蔽結構
10F_1-10F-_2:屏蔽結構
15:半導體基底
30A:屏蔽結構
30B:屏蔽結構
50:靜電放電保護電路
52:接合墊
100:半導體結構
105a-105b:第一井區
110a-110e:第二井區
120a-120e:環型井區
122:塊體環
125a-125d:第一井區
130:場氧化物
132a-132e:第一摻雜區
134:第二摻雜區
205:接點
210a-210e:金屬線
215a,215b:電極
300:半導體結構
400:半導體結構
500:半導體結構
510:電極
512,514,516:子電極
520,522:金屬線
600:半導體結構
D:汲極區
G:閘極
S:源極區
VSS:接地端
第1圖係顯示根據本發明一些實施例所述之半導體結構的上視圖。
第2圖係顯示根據本發明一些實施例所述之第1圖中移除金屬線和金屬板的半導體結構的上視圖。
第3圖係顯示根據本發明一些實施例所述之第1-2圖中半導體結構沿著A-AA線的剖面圖。
第4圖係顯示根據本發明一些實施例所述之第1-2圖中半導體結構沿著B-BB線的剖面圖。
第5圖係顯示根據本發明一些實施例所述之半導體結構的上視圖。
第6圖係顯示根據本發明一些實施例所述之第5圖中半導體結構沿著C-CC線的剖面圖。
第7圖係顯示根據本發明一些實施例所述之第5圖中半導體結構沿著D-DD線的剖面圖。
第8圖係顯示根據本發明一些實施例所述之半導體結構的上視圖。
第9圖係顯示根據本發明一些實施例所述之第8圖中半導體結構沿著E-EE線的剖面圖。
第10圖係顯示根據本發明一些實施例所述之半導體結構的上視圖。
第11圖係顯示根據本發明一些實施例所述之第10圖之半導體結構的上視圖。
第12圖係顯示根據本發明一些實施例所述之由半導體結構所實施的靜電放電保護電路。
第13圖係顯示根據本發明一些實施例所述之半導體結構的上視圖。
100:半導體結構
10A、10B:屏蔽結構
110a、110b:N型井區
122:塊體環
205:接點
210a-210e:金屬線
215a,215b:電極
D:汲極區
G:閘極
S:源極區
Claims (12)
- 一種半導體結構，包括： 一半導體基底； 至少一第一井區，設置在該半導體基底中，具有一第一導電類型； 一電晶體的至少一閘極，設置在該至少一第一井區上方且沿一第一方向延伸； 至少一第二井區和至少一第三井區，設置在該至少一第一井區的相對兩側且沿該第一方向延伸，其中該至少一第二井區與該至少一第三井區具有一第二導電類型，而該第二導電類型與該第一導電類型互補； 一第一屏蔽結構，設置於該至少一閘極之至少一端且於一垂直投影方向上與該至少一第一井區部分重疊，其中該第一屏蔽結構分離於該至少一閘極之該至少一端；以及 一塊體環，設置在該半導體基底中，且圍繞該至少一閘極、該至少一第二井區、該至少一第三井區與該第一屏蔽結構。
- 如請求項1之半導體結構，更包括： 一第一電極，形成在該第一屏蔽結構上方，其中該第一屏蔽結構是經由該第一電極而電性耦接於該塊體環且電性連接於一接地端。
- 如請求項1之半導體結構，更包括： 一第二屏蔽結構，設置在該至少一閘極的另一端及該塊體環之間且於該垂直投影方向上與該至少一第一井區部分重疊。
- 如請求項1之半導體結構，其中該塊體環是具有該第一導電類型。
- 如請求項1之半導體結構，其中該至少一第二井區與該至少一第三井區為該電晶體的一源極區與一汲極區，且該第一屏蔽結構是部分地重疊於該至少一第二井區與該至少一第三井區。
- 如請求項1之半導體結構，更包括： 一第一環型井區，形成在該半導體基底中，其中該至少第二井區是由該第一環型井區所包圍；以及 一第二環型井區，形成在該半導體基底中，其中該第三井區是由該第二環型井區所包圍，其中該第一環型井與該第二環型井具有該第一導電類型。
- 如請求項6之半導體結構，其中該第一井區是形成在該第一環型井區和該第二環型井區之間。
- 如請求項1之半導體結構，其中該至少一閘極、該至少一第一井區、該至少一第二井區與該至少一第三井區分別為複數個且皆沿著該第一方向延伸，以及該些閘極、該些第二井區與該些第三井區於一第二方向交替排列，其中該第一方向垂直於該第二方向。
- 如請求項8之半導體結構，其中該些第二井區與該些第三井區為該電晶體的一源極區與一汲極區。
- 如請求項1之半導體結構，更包括： 一第一互連結構，形成在該半導體基底上方； 一接合墊，形成在該半導體基底上方，其中該接合墊是經由該第一互連結構而電性耦接於該電晶體的一汲極區；以及 一第二互連結構，形成在該半導體基底上方； 其中該至少一閘極、該電晶體的一源極區、該塊體環以及該第一屏蔽結構是經由該第二互連結構而電性連接於一接地端。
- 如請求項1之半導體結構，更包括： 一第三屏蔽結構，形成在該半導體基底上方； 其中該第三屏蔽結構是設置在該至少一第二井區及/或該至少一第三井區以及該塊體環之間，其中該第一屏蔽結構與該第三屏蔽結構是設置在該至少一閘極的相同側。
- 如請求項11之半導體結構，其中該第一屏蔽結構電性連接於該第三屏蔽結構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111108686A TWI795229B (zh) | 2022-03-10 | 2022-03-10 | 半導體結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111108686A TWI795229B (zh) | 2022-03-10 | 2022-03-10 | 半導體結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI795229B TWI795229B (zh) | 2023-03-01 |
| TW202336978A true TW202336978A (zh) | 2023-09-16 |
Family
ID=86692300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111108686A TWI795229B (zh) | 2022-03-10 | 2022-03-10 | 半導體結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI795229B (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734507B1 (ko) * | 2005-05-12 | 2007-07-03 | 하이맥스 테크놀로지스, 인코포레이션 | 고전압 소자의 전류 누설을 방지하기 위한 구조 |
| JP4711061B2 (ja) * | 2005-09-13 | 2011-06-29 | セイコーエプソン株式会社 | 半導体装置 |
-
2022
- 2022-03-10 TW TW111108686A patent/TWI795229B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI795229B (zh) | 2023-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11107912B2 (en) | Trench gate semiconductor device with dummy gate electrode and manufacturing method of the same | |
| US8823101B2 (en) | ESD protection semiconductor device having an insulated-gate field-effect transistor | |
| US11227946B2 (en) | Trench MOSFET contacts | |
| EP2544241A2 (en) | Insulated gate field-effect transistor having a dummy gate | |
| KR20090036831A (ko) | 멀티 핑거 트랜지스터 및 그 제조 방법 | |
| TW201640641A (zh) | 針對在高電阻絕緣體覆矽的基板上之射頻積體電路中的漏泄、耗損和非線性緩解的隔離方法 | |
| JP2003008009A (ja) | 半導体装置 | |
| CN102201283A (zh) | 电容器、集成装置、高频转换装置及电子设备 | |
| US20240096873A1 (en) | Esd structure | |
| TWI697092B (zh) | 半導體靜電放電保護電路、半導體靜電放電保護元件及其佈局結構 | |
| US20230013672A1 (en) | Transistor unit and array and integrated circuit thereof | |
| TWI795229B (zh) | 半導體結構 | |
| US20070034969A1 (en) | Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor | |
| TWI747235B (zh) | 高壓半導體裝置 | |
| US20230387103A1 (en) | Semiconductor structure | |
| CN116825765A (zh) | 半导体结构 | |
| CN113497025B (zh) | 用于静电防护的soi栅极接地mos器件结构及其制造方法 | |
| CN113497026B (zh) | 用于静电防护的soi栅极接地mos器件结构及其制造方法 | |
| CN112185954B (zh) | 垂直式双极性晶体管装置 | |
| US20230395592A1 (en) | Semiconductor devices with improved layout to increase electrostatic discharge performance | |
| CN116344530A (zh) | 晶体管单元及其阵列、集成电路 | |
| CN117673079A (zh) | Mos结构的esd器件 | |
| CN113540078A (zh) | 高压半导体装置 |