JP2003298305A - 高周波スイッチ装置及びこれを用いた電子装置 - Google Patents

高周波スイッチ装置及びこれを用いた電子装置

Info

Publication number
JP2003298305A
JP2003298305A JP2002093376A JP2002093376A JP2003298305A JP 2003298305 A JP2003298305 A JP 2003298305A JP 2002093376 A JP2002093376 A JP 2002093376A JP 2002093376 A JP2002093376 A JP 2002093376A JP 2003298305 A JP2003298305 A JP 2003298305A
Authority
JP
Japan
Prior art keywords
switch
switches
ground
switch device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002093376A
Other languages
English (en)
Inventor
Naoyuki Miyazawa
直行 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Priority to JP2002093376A priority Critical patent/JP2003298305A/ja
Priority to US10/396,462 priority patent/US7253513B2/en
Publication of JP2003298305A publication Critical patent/JP2003298305A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Electronic Switches (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ上に形成されたスイッチ間のア
イソレーションを改善して、小型かつ高集積度の高周波
スイッチ装置及び及びこれを用いた電子装置を提供す
る。 【解決手段】 半導体チップと、該半導体チップ上に形
成された少なくとも２つのスイッチとを有し、各スイッ
チのグランド部を前記２つのスイッチの間に配置した。
グランド部が２つのスイッチを静電的に絶縁するように
作用するので、２つのスイッチの結合を弱めることがで
きる。これにより、スイッチ間の静電的結合を抑制する
ことができ、２つのスイッチを近接配置することが可能
になり、高周波スイッチ装置の高集積化、小型化が可能
になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高周波をオン・オフ
する高周波スイッチ装置に関し、より詳細には、ＧａＡ
ｓなどの化合物半導体を用いた高周波スイッチ装置に関
する。
【０００２】
【従来の技術】数百ＭＨｚ以上の高周波（ＲＦ）を扱う
高周波スイッチ装置は、低損失で高周波をオン・オフで
きることが求められる。この要求を満たす高周波スイッ
チ装置として、化合物半導体を用いた高周波スイッチ装
置が知られている。
【０００３】図１はこの種の高周波スイッチ装置の回路
図、図２は高周波スイッチ装置の模式的な平面図であ
る。図１に示す回路は、ＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏ
ｌｅＤｕａｌ Ｔｈｒｏｗ）スイッチとして知られてい
る。図示する高周波スイッチ装置は、４つの電界効果ト
ランジスタＦＥＴ１１、ＦＥＴ１２、ＦＥＴ２１及びＦ
ＥＴ２２を有する。ＦＥＴ１１とＦＥＴ２２のゲートに
は制御電圧Ｖｃｏｎ１が与えられ、ＦＥＴ１２とＦＥＴ
２１のゲートには制御電圧Ｖｃｏｎ２が与えられる。Ｆ
ＥＴ１１とＦＥＴ２１は信号端子Ｔ１とＴ２の間に直列
に接続され、その接続点に信号端子ＰＣが接続されてい
る。信号端子ＰＣはスイッチの可動接点に相当し、信号
端子Ｔ１とＴ２は固定接点に相当する。信号端子Ｔ１は
ＦＥＴ１２を介してグランドＧＮＤ１に接続され、信号
端子Ｔ２はＦＥＴ２２を介してグランドＧＮＤ２に接続
されている。
【０００４】ＦＥＴ１１とＦＥＴ２２がＯＮ状態の時、
ＦＥＴ２１とＦＥＴ１２はＯＦＦ状態にある。同様に、
ＦＥＴ２１とＦＥＴ１２がＯＮ状態の時には、ＦＥＴ１
１とＦＥＴ２２はＯＦＦ状態にある。これらのＯＮ／Ｏ
ＦＦを制御電圧Ｖｃｏｎ１、Ｖｃｏｎ２で制御する。Ｆ
ＥＴ１１がＯＮのとき、信号端子ＰＣとＴ１は接続さ
れ、信号端子ＰＣとＴ２は切り離されている。この時、
ＦＥＴ２２はＯＮしており、信号端子Ｔ２をグランド電
位に設定する。ＦＥＴ２１がＯＮの時も同様である。
【０００５】図２に示すように、図１の高周波スイッチ
装置は、ＧａＡｓ基板（ＧａＡｓチップ）１０上に形成
される。ＧａＡｓチップ１０上に図示されている四角形
は、パッドである。パッドの横に記載の記号は図１の記
号に対応している。また、図１の回路を模式的に１つの
可動接点と２つの固定接点を持つ記号で図示してある。
【０００６】図３（Ａ）に、上記高周波スイッチ装置を
２個用いた回路を示す。スイッチＳＷ１とＳＷ２はそれ
ぞれ、図１及び図２に示す高周波スイッチ装置である。
スイッチＳＷ１とＳＷ２の間に２つのフィルタＦＬＴ
１、ＦＬＴ２が接続されている。フィルタＦＬＴ１とＦ
ＬＴ２は異なる中心周波数を持ったバンドパスフィルタ
である。スイッチＳＷ１とＳＷ２を切り替えることで、
フィルタＦＬＴ１又はＦＬＴ２が選択される。スイッチ
ＳＷ１とＳＷ２はそれぞれ独立したチップで形成されて
いるため、空間的に離れて配置される。よって、図３
（Ｂ）に示すように、スイッチＳＷ１とＳＷ２の静電的
な結合（矢印で示す電気力線の存在）は弱くなり、アイ
ソレーションを５０ｄＢ以上確保することができる。こ
の減衰量は、通常要求されるフィルタＦＬＴ１、ＦＬＴ
２の抑圧周波数帯域の減衰量４０ｄＢより十分に低い。
よって、フィルタＦＬＴ１、ＦＬＴ２の性能が完全に発
揮される。
【０００７】
【発明が解決しようとする課題】ところが、図４（Ａ）
に示すように、１〜２ｍｍ□のＧａＡｓ１チップ１２に
２個のスイッチＳＷ１、ＳＷ２を集積した場合に問題が
発生する。この場合、パッドやスイッチを構成するＦＥ
Ｔの間隔が数１００μｍ程度となり、空間的に近接して
しまう。この結果、静電的結合によるスイッチＳＷ１、
ＳＷ２間のアイソレーションが図４（Ｂ）に示すよう
に、例えば３０ｄＢ程度しか確保することができない。
アイソレーション３０ｄＢはフィルタＦＬＴ１、ＦＬＴ
２の抑圧周波数帯域の減衰量４０ｄＢよりも悪い。つま
り、フィルタＦＬＴ１、ＦＬＴ２が４０ｄＢの減衰量を
持っているにもかかわらず、図４（Ａ）の構成全体とし
ては３０ｄＢの抑圧周波数帯域減衰量となってしまう。
この結果、半導体チップ上に複数のスイッチを高い集積
度で形成することができない。換言すれば、半導体チッ
プを小型化することができない。
【０００８】従って、本発明は上記従来技術の問題点を
解決し、半導体チップ上に形成されたスイッチ間のアイ
ソレーションを改善して、小型かつ高集積度の高周波ス
イッチ装置及び及びこれを用いた電子装置を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】本発明は、請求項１に記
載のように、半導体チップと、該半導体チップ上に形成
された少なくとも２つのスイッチとを有し、各スイッチ
のグランド部を前記２つのスイッチの間に配置したこと
を特徴とするスイッチ装置である。グランド部が２つの
スイッチを静電的に絶縁するように作用するので、２つ
のスイッチの結合を弱めることができる。これにより、
スイッチ間の静電的結合を抑制することができ、２つの
スイッチを近接配置することが可能になり、高周波スイ
ッチ装置の高集積化、小型化が可能になる。
【００１０】請求項１記載のスイッチ装置において、例
えば請求項２に記載のように、前記各スイッチのグラン
ド部は、外部接続用のグランド端子である。グランド部
として、外部接続用のグランド端子を用いることができ
る。
【００１１】請求項１記載のスイッチ装置において、例
えば請求項３に記載のように、前記各スイッチのグラン
ド部は外部接続用のグランド端子であって、該グランド
端子は、前記２つのスイッチの略中央に位置している。
この配置により、２つのスイッチの静電的結合を抑制す
ることができる。
【００１２】請求項１記載のスイッチ装置において、例
えば請求項４に記載のように、前記各スイッチのグラン
ド部は外部接続用のグランド端子であって、前記２つの
スイッチの固定接点に相当する端子は前記グランド端子
の両側に配置されている。２つのスイッチの固定接点に
相当する端子は、近接していると静電的に強く結合す
る。これらの固定接点をグランド端子の両側に配置した
ことにより、上記静電的結合を弱めることができる。
【００１３】請求項１記載のスイッチ装置において、例
えば請求項５に記載のように、前記各スイッチのグラン
ド部は外部接続用のグランド端子であって、該グランド
端子を結ぶ仮想的な線の両側に前記２つのスイッチが配
置されている。この配置により、スイッチ間の静電的結
合を弱めることができる。
【００１４】請求項１記載のスイッチ装置において、例
えば請求項６に記載のように、前記各スイッチのグラン
ド部は外部接続用のグランド端子であって、該グランド
端子は前記２つのスイッチの可動接点に相当する端子よ
りも固定接点に相当する端子に近接して配置されてい
る。これにより、２つのスイッチの固定接点に相当する
端子間の静電的結合を弱めることができる。
【００１５】請求項１記載のスイッチ装置において、例
えば請求項７に記載のように、前記各スイッチのグラン
ド部は、前記２つのスイッチが形成された前記半導体チ
ップの面と同一の面に設けられている。グランド部が同
一面に形成されているので、スイッチ各部とグランド部
との距離が短くなり、スイッチ間の静電的結合をより効
果的に抑制することができる。
【００１６】請求項１記載のスイッチ装置において、例
えば請求項８に記載のように、前記各スイッチのグラン
ド部は各スイッチに共通のグランドメタルである。グラ
ンドはスイッチごとに複数個存在するが、このグランド
を各スイッチに共通のグランドメタルとすることで、ス
イッチ間の静電的結合を弱めることができる。
【００１７】請求項１記載のスイッチ装置において、例
えば請求項９に記載のように、前記各スイッチのグラン
ド部は各スイッチに共通のグランドメタルを含み、前記
半導体チップに形成されたビアを介して前記２つのスイ
ッチが形成された面に対向する面を介して外部と接続可
能である。回路形成面を配線基板とは反対側に向けて実
装する場合を考慮した構成である。半導体チップの裏側
からグランド部をグランド電位に設定することができ
る。
【００１８】請求項１記載のスイッチ装置において、例
えば請求項１０に記載のように、前記２つのスイッチは
同一の信号線内に配置される。これにより、一方のスイ
ッチの出力側と他方のスイッチの入力側とを静電的に絶
縁することができる。
【００１９】請求項１記載のスイッチ装置において、例
えば請求項１１に記載のように、前記半導体チップ上に
は３つ以上のスイッチが形成され、各スイッチのグラン
ド部は前記スイッチを２つのグループに分割するように
一列に配置されていることを特徴とする。一列配列され
たグランド部は、異なるグループに属するスイッチ間を
静電的に絶縁することができる。
【００２０】請求項１記載のスイッチ装置において、例
えば請求項１２に記載のように、前記２つのスイッチの
固定接点は、前記半導体チップの１つのエッジに沿って
配置されている。グランド部とスイッチの固定接点との
配置関係の一態様である。
【００２１】請求項１記載のスイッチ装置において、例
えば請求項１３に記載のように、前記各スイッチの固定
接点は、前記半導体チップの対向する２つのエッジに沿
って配置されている。グランド部とスイッチの固定接点
との配置関係の別の態様である。
【００２２】本発明はまた、請求項１４に記載のよう
に、半導体チップと、該半導体チップ上に形成された少
なくとも２つのスイッチとを有し、各スイッチの固定接
点同士の静電的な結合を抑制する手段を前記２つのスイ
ッチ間に設けたことを特徴とするスイッチ装置である。
この手段により、スイッチ間の静電的結合を抑制するこ
とができ、２つのスイッチを近接配置することが可能に
なり、高周波スイッチ装置の高集積化、小型化が可能に
なる。
【００２３】請求項１４記載のスイッチ装置において、
例えば請求項１５に記載のように、前記手段は前記２つ
のスイッチの間に配置された各スイッチのグランド端子
を含む。また、請求項１６に記載のように、前記手段は
前記２つのスイッチの間に配置されたグランドメタルを
含む。
【００２４】請求項１から１６のいずれか一項記載のス
イッチ装置において、例えば請求項１７に記載のよう
に、前記半導体チップは、化合物半導体で形成されたチ
ップである。ＧａＡｓなどの化合物半導体を用いること
で、高周波を低損失でスイッチすることができる。
【００２５】本発明はまた、請求項１８に記載のよう
に、スイッチ装置と、該スイッチ装置が実装される配線
基板とを有し；前記スイッチ装置は半導体チップと、該
半導体チップ上に形成された少なくとも２つのスイッチ
とを有し、各スイッチのグランド部を前記２つのスイッ
チの間に配置した構成を有し；前記グランド部は前記配
線基板上に形成されたグランドメタルと電気的に接続さ
れていることを特徴とする電子装置である。上述したよ
うに、必要とする特性を維持しつつ、高周波スイッチ装
置を高集積化、小型化することができるので、所望の特
性を有する高集積化、小型化された電子装置を実現する
ことができる。
【００２６】請求項１８記載の電子装置において、例え
ば請求項１９に記載のように、前記各スイッチのグラン
ド部はパッドであって、前記スイッチ装置が前記配線基
板にフリップチップ実装され、前記スイッチ装置の前記
パッド間を接続するグランドコンタクトパターンが前記
配線基板に形成されていることを特徴とする。
【００２７】請求項１９記載の電子装置において、例え
ば請求項２０に記載のように、前記グランドコンタクト
パターンは、前記スイッチ装置が実装されている状態
で、前記２つのスイッチを２分割する位置に配置されて
いる。
【００２８】請求項１８記載の電子装置において、例え
ば請求項２１に記載のように、前記配線基板は、前記ス
イッチ装置の半導体チップの実装面に接触するグランド
メタルを有し、前記各スイッチのグランド部はパッドで
あって、前記グランドメタルにワイヤボンディングで接
続されている。
【００２９】請求項１８記載の電子装置において、例え
ば請求項２２に記載のように、前記各スイッチのグラン
ド部は各スイッチに共通の第１のグランドメタルを含
み、前記半導体チップに形成されたビアを介して前記２
つのスイッチが形成された面に対向する面を介して、前
記配線基板上に形成された第２のグランドメタルと電気
的に接続されている。
【００３０】本発明はまた、請求項２３に記載のよう
に、パッケージ内に収容されたスイッチ装置及び該スイ
ッチ装置に接続される複数の回路部品とを有し；前記ス
イッチ装置は半導体チップと、該半導体チップ上に形成
された少なくとも２つのスイッチとを有し、各スイッチ
のグランド部を前記２つのスイッチの間に配置した構成
を有し；前記スイッチ装置は、前記パッケージに支持さ
れた入力端子と出力端子との間に、前記複数の回路部品
を選択的に接続することを特徴とする電子装置である。
前記複数の回路部品本来の性能を劣化させることなく、
スイッチ機能を備えた電子装置を実現することができ
る。
【００３１】請求項２３記載の電子装置において、例え
ば請求項２４に記載のように、前記複数の回路部品は、
特性が異なるフィルタである。フィルタ本来の特性を損
なうことなく、フィルタを切り替える機能を備えた電子
装置を提供することができる。
【００３２】本発明はまた、請求項２５に記載のよう
に、信号処理回路と、該信号処理回路に接続されるモジ
ュールを有し；該モジュールはモジュール内に設けられ
たスイッチ装置及び該スイッチ装置に接続される複数の
回路部品とを有し；前記スイッチ装置は半導体チップ
と、該半導体チップ上に形成された少なくとも２つのス
イッチとを有し、各スイッチのグランド部を前記２つの
スイッチの間に配置した構成を有し；前記スイッチ装置
は、前記モジュールの入力端子と出力端子との間に、前
記複数の回路部品を選択的に接続することを特徴とする
電子装置である。
【００３３】請求項２５記載の電子装置において、例え
ば請求項２６に記載のように、前記モジュールは、前記
複数の回路部品が異なる特性のフィルタであるフィルタ
モジュールである。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態を、添
付図面を参照して詳細に説明する。
【００３５】(第１実施形態)図５は、本発明の第１実施
形態による高周波スイッチ装置を模式的に示す平面図で
ある。図示する高周波スイッチ装置１００は、ＧａＡｓ
などの化合物半導体のチップ１４上に、前述した図１の
回路が２つ形成されたものである。以下の説明では、図
１に示す参照記号にＡとＢの記号を追加して、２つのス
イッチを区別する。例えば、図１に示すＦＥＴ１１に対
応するＦＥＴは、図５ではＦＥＴ１１ＡとＦＥＴ１１Ｂ
の参照記号で示されている。図５に示すレイアウトは、
図４（Ａ）のように１つのチップ上に２つのスイッチを
形成した場合に生ずる図４（Ｂ）の問題点を解決するこ
とができる。
【００３６】半導体チップ１４の左側には一方のスイッ
チが形成され（以下、スイッチＳＷ１という）、右方に
は他方のスイッチ（以下、スイッチＳＷ２という）が形
成されている。スイッチＳＷ１の２つのグランドＧＮＤ
１ＡとＧＮＤ２Ａは、グランド部の一実施例であるグラ
ンドパッド１６Ａで形成される。ＦＥＴ１２ＡとＦＥＴ
２２Ａのソースとグランドパッド１６Ａとは、グランド
配線１８Ａで接続されている。同様に、スイッチＳＷ２
の２つのグランドＧＮＤ１ＢとＧＮＤ２Ｂは、グランド
部の一実施例であるグランドパッド１６Ｂに相当する。
ＦＥＴ１２ＢとＦＥＴ２２Ｂのソースとグランドパッド
１６Ｂは、グランド配線１８Ｂで接続されている。
【００３７】スイッチＳＷ１のグランドパッド１６Ａと
スイッチＳＷ２のグランドパッド１６Ｂが、２つのスイ
ッチＳＷ１、ＳＷ２の間に配置されている。図５の構成
では、２つのスイッチＳＷ１、ＳＷ２の略中央にグラン
ドパッド１６Ａと１６Ｂが配置されている。この配置は
また、グランドパッド１６Ａと１６Ｂを結ぶ仮想的な線
の両側にスイッチＳＷ１とＳＷ２が位置しているとも言
える。グランドパッド１６Ａと１６Ｂにグランド電位を
与えると、参照番号２０で示すグランド領域（斜線の領
域）が形成される。グランド領域２０はスイッチＳＷ１
とスイッチＳＷ２を静電的に絶縁する。つまり、スイッ
チＳＷ１とＳＷ２を始点又は終点とする電気力線の終点
又は始点はグランドパッド１６Ａ、１６Ｂとなる。グラ
ンドパット１６Ａ、１６Ｂはグランド領域２０を形成
し、スイッチＳＷ１とＳＷ２の静電的結合を抑制するの
で、スイッチの高集積化及び高周波スイッチ装置の小型
化が可能となる。
【００３８】グランドパッド１６Ａ、１６Ｂはスイッチ
ＳＷ１とＳＷ２との間に配置されていればアイソレーシ
ョンの効果を奏する。従って、例えばグランドパッド１
６Ａ、１６Ｂを内側に位置させ、両者間の距離が短くな
るように配置しても、同様の作用・効果を奏する。ま
た、スイッチＳＷ１とＳＷ２の間にグランド領域２０を
形成する手段は、図５に限定されるものではなく、後述
するように、他の様々な手段を用いることができる。
【００３９】なお、図５では、図を簡略化して本実施形
態の特徴を明確にするために、制御電圧Ｖｃｏｎ１Ａ
（＝Ｖｃｏｎ１Ｂ）が印加されるパッドとＦＥＴとの配
線、及び制御電圧Ｖｃｏｎ２Ａ（＝Ｖｃｏｎ２Ｂ）が印
加されるパッドとＦＥＴとの配線の図示を省略してあ
る。
【００４０】図６に、比較例を示す。この比較例は、図
２に示す高周波スイッチ装置のレイアウトを２つ、１つ
の半導体チップ１４上にミラー反転配置した高周波スイ
ッチ装置１１０である。図示するように、スイッチＳＷ
１の２つのグランドパッドＧＮＤ１Ａ、ＧＮＤ２Ａは半
導体チップのコーナ部分に位置し、同様にスイッチＳＷ
２の２つのグランドパッドＧＮＤ１Ｂ、ＧＮＤ２Ｂも半
導体チップのコーナ部に位置している。ＦＥＴ１２Ａと
ＦＥＴ１２Ｂとの間、及びＦＥＴ２２ＡとＦＥＴ２２Ｂ
との間には、これらを静電的に絶縁するものは何も存在
していない。前述したように、チップが１〜２ｍｍ□の
チップでは、これらの距離は数１００μｍである。従っ
て静電的な結合が強く、前述した問題点が発生する。
【００４１】図７（Ａ）は、図５に示すレイアウトを詳
細に示した平面図である。ただし、図７（Ａ）に示すグ
ランドパッド１６Ａ、１６Ｂの位置は図５と異なり、上
下が逆となっている。グランドパット１６Ａ、１６Ｂは
上下どちらであってもよい。また、図７（Ｂ）は、図７
（Ａ）のレイアウトで実現される回路をそのレイアウト
に対応させて図示した回路図である。グランドパッド１
６Ａ、１６Ｂが２つのスイッチＳＷ１、ＳＷ２の間に位
置している。グランドパッド１６Ａ、１６Ｂの配置を他
のパッドとの関係で特定すると、次の通りである。グラ
ンドパッド１６Ａは、スイッチＳＷ１の可動接点に相当
するパッドＰＣＡよりも固定接点に相当するパッドＴ１
Ａ、Ｔ２Ａにより近い位置に配置されている。同様に、
グランドパッド１６Ｂは、スイッチＳＷ２の可動接点に
相当するパッドＰＣＢよりも、固定接点に相当するパッ
ドＴ１Ｂ、Ｔ２Ｂにより近い位置に配置されている。こ
れを模式的に示すと、図７（Ｃ）の通りである。前述し
たように、グランドパッド１６Ａ、１６Ｂがグランド電
位に設定されると、グランド領域２０がスイッチＳＷ１
とＳＷ２の間に形成される。このグランド領域２０は、
近接して配置されているスイッチＳＷ１の固定接点Ｔ１
Ａ、Ｔ２ＡとスイッチＳＷ２の固定接点Ｔ１Ｂ、Ｔ２Ｂ
との間の静電的結合を抑制するように機能する。つま
り、スイッチＳＷ１の出力側のスイッチＳＷ２の入力側
が静電的に絶縁される。これにより、２つのスイッチＳ
Ｗ１、ＳＷ２間のアイソレーションを十分に保つことが
できる。
【００４２】図８（Ａ）は、フリップチップ実装された
第１実施形態による高周波スイッチ装置１００を示す平
面図である。図８（Ａ）は、半導体チップ１４上のパッ
ドを、半導体チップ１４の裏面（上面）から透視して見
たものである。また、図８（Ｂ）は、図８（Ａ）のＶＩ
ＩＩB−ＶＩＩＩB線断面図である。配線基板（実装基
板）２４上には、パターニングされたグランドメタル２
６が形成されている。グランドメタル２６は、矩形のグ
ランドコンタクト部２６ｅを有する。フリップチップ実
装された高周波スイッチ装置１００のグランドパッド１
６Ａ，１６Ｂはバンプ３０を介してグランドコンタクト
部２６ｅに接続されている。また、グランドパッド１６
Ａ、１６Ｂ以外のパッドは、はんだなどのバンプを介し
て配線基板２４上に形成された配線２８に接続されてい
る。グランドコンタクト部２６ｅは、半導体チップ１４
を２分割する位置で、半導体チップ１４の短手方向に延
びている。これにより、グランドパッド１６Ａと１６Ｂ
を単にグランド電位に設定する構成に比べ、スイッチＳ
Ｗ１とＳＷ２とのアイソレーションはより一層強化され
る。なお、図８（Ａ）、（Ｂ）は配線基板２４とフリッ
プチップ実装された高周波スイッチ装置１００とを備え
た本発明の電子装置の一実施形態を示す図でもある。
【００４３】図９（Ａ）は、第１実施形態による高周波
スイッチ装置１００の別の実装方法を示す平面図であ
る。また、図９（Ｂ）は図９（Ａ）のＩＸB−ＩＸB線断
面図である。高周波スイッチ装置１００は、ＦＥＴやパ
ッドが形成されている半導体チップ１４の回路形成面が
上に向くように、配線基板２４に実装されている。回路
形成面に対向する面（底面）が、配線基板２４上に形成
されたグランドメタル４０上に搭載されている。グラン
ドメタル４０は半導体チップ１４の底面よりも広い面積
を持ち、グランドパッド１６Ａ、１６Ｂはボンディング
ワイヤ４２により、グランドメタル４０の露出部分に接
続されている。グランドパッド１６Ａ、１６Ｂ以外のパ
ッドはボンディングワイヤ４２により、配線基板２４上
に形成された配線２８に接続されている。
【００４４】図１０は、図５や図７に示す第１実施形態
による高周波スイッチ装置１００を用いて図４（Ａ）に
示すフィルタ装置を構成した場合の周波数特性（本発明
として図示してある）と、図６に示す比較例１１０のレ
イアウトを用いて同様のフィルタ装置を構成した場合の
周波数特性を示す図である。高周波スイッチ装置はいず
れも、フリップチップ実装を用いた。本発明によるフィ
ルタ装置は、グランドパッド１６Ａ、１６Ｂをスイッチ
ＳＷ１とＳＷ２の中間に配置したため、これらの静電的
結合が弱くなり、フィルタ本来の帯域外抑圧度（−４０
ｄＢ程度）がそのまま引き出されている。これに対し、
比較例１１０ではスイッチＳＷ１とＳＷ２の静電的結合
が強く、帯域外抑圧度はフィルタ本来の帯域外抑圧度よ
りも劣化している。
【００４５】（第２実施形態）図１１（Ａ）は、本発明
の第２実施形態を示す平面図、及び図１１（Ｂ）は図１
１（Ａ）のＸＩB−ＸＩB断面図である。本実施の形態
は、高周波スイッチ及びこれを配線基板に実装した電子
回路である。高周波スイッチ装置１２０は、配線基板２
４上に形成されたグランドメタル４０上に実装されてい
る。半導体チップ１４の回路形成面は上向きである。回
路形成面にグランドパターン４６を有する。グランドパ
ターン４６は半導体チップ１４のほぼ中央に位置し、ス
イッチＳＷ１とＳＷ２との間に介在している。グランド
パターン４６は、半導体チップ１４を横断するように配
置されている。半導体チップ１４には、グランドパター
ン４６と外部との電気的接続を形成するために、ビア４
８Ａ、４８Ｂが形成されている。ビア４８Ａ、４８Ｂは
半導体チップ１４内部を貫通し、半導体チップ１４の底
面まで延びている。ビア４８Ａ、４８Ｂは半導体チップ
１４に形成されたビアホール内に、導電性材料を充填し
たものである。ビア４８Ａ、４８Ｂの先端は半導体チッ
プ１４の底面から露出し、配線基板２４上に形成された
グランドメタル４０に接触している。
【００４６】このように、本発明の第２実施形態によれ
ば、半導体チップ１４の回路形成面にスイッチＳＷ１と
ＳＷ２を分離するように配置されたグランドパターン４
６を設けたので、スイッチＳＷ１とＳＷ２との静電的結
合を抑制することができ、高集積化及び小型化が可能と
なる。
【００４７】（第３実施形態）図１２（Ａ）は本発明の
第３実施形態による高周波スイッチ装置を用いたフィル
タ装置の回路図、及び図１２（Ｂ）は図１２（Ａ）のフ
ィルタ装置で用いられる高周波スイッチ装置の模式的な
平面図である。本実施形態で用いられる高周波スイッチ
装置は、３つ以上のスイッチを１つの半導体チップ上に
集積した形態の一例であって、４つのスイッチＳＷ１〜
ＳＷ４を備える。
【００４８】フィルタ装置１３０は、４つのスイッチＳ
Ｗ１〜ＳＷ４と４つのフィルタＦＬＴ１〜ＦＬＴ４を備
える。スイッチＳＷ１とスイッチＳＷ２は１つの信号線
上に設けられ、通過帯域特性が異なる２つのフィルタＦ
ＬＴ１、ＦＬＴ２の１つを選択して信号線に接続する。
同様に、スイッチＳＷ３とＳＷ４は別の信号線上に設け
られ、通過帯域特性が異なる２つのフィルタＦＬＴ３、
ＦＬＴ４の１つを選択して信号線に接続する。例えば、
フィルタＦＬＴ３はスイッチＳＷ３の固定接点Ｔ１Ｃと
スイッチＳＷ４の固定接点Ｔ１Ｄとの間に接続されてい
る。またフィルタＦＬＴ４は、スイッチＳＷ３の固定接
点Ｔ２ＣとスイッチＳＷ４の固定接点Ｔ２Ｄとの間に接
続されている。スイッチＳＷ３とＳＷ４の組み合わせ
で、スイッチＳＷ３の可動接点ＰＣＣに印加される信号
をフィルタＦＬＴ３又はＦＬＴ４のいずれか一方を通過
させ、スイッチＳＷ４の可動接点ＰＣＤに出力する。な
お、スイッチＳＷ１〜ＳＷ４の状態は、それぞれの制御
電圧Ｖｃｏｎ１〜Ｖｃｏｎ４がＯＦＦの時である。
【００４９】図１２（Ｂ）に示すように、スイッチＳＷ
１〜ＳＷ４を備える高周波スイッチ装置１４０は、半導
体チップ６０上に形成されている。スイッチＳＷ１〜Ｓ
Ｗ４はマトリクス状に配置されている。スイッチＳＷ１
のグランドパッド１６Ａ，スイッチＳＷ２のグランドパ
ッド１６Ｂ、スイッチＳＷ３のグランドパッド１６Ｃ、
及びスイッチＳＷ４のグランドパッド１６Ｄは、半導体
チップ６０の回路形成面上に形成されている。グランド
パッド１６Ａ〜１６Ｄは１つの列を形成するように配列
されている。この列は、スイッチＳＷ１とＳＷ２を分離
し、スイッチＳＷ３とＳＷ４とを分離するように位置し
ている。また、グランドパッド１６Ａ〜１６Ｄの列は、
スイッチＳＷ１〜ＳＷ４を２つのグループ（スイッチＳ
Ｗ１とＳＷ３のグループと、ＳＷ２とＳＷ４のグルー
プ）に分離するように配置されている。グランドパッド
１６Ａ〜１６Ｄをグランド電位に接地すると、グランド
領域６２が図示するように形成される。従って、スイッ
チＳＷ１とＳＷ２との静電的結合及びスイッチＳＷ３と
ＳＷ４の静電的結合を抑制することができる。
【００５０】図１２（Ｂ）の高周波スイッチ装置１４０
に対し、前述の第２実施形態の技術を適用することがで
きる。この場合、参照番号６２で示す斜線領域は、半導
体チップ６０の回路形成面上に設けられたグランドパタ
ーンである。グランドパターン６２は、参照番号１６Ａ
〜１６Ｄの位置に形成されたビアにより、半導体チップ
６０の裏面で外部との電気的接続がなされる。
【００５１】（第４実施形態）図１３（Ａ）は、本発明
の第４実施形態によるフィルタ装置の回路図である。ま
た、図１３（Ｂ）は図１３（Ａ）で用いられている高周
波スイッチ装置の回路図である。
【００５２】図１３（Ａ）に示すように、フィルタ装置
１５０はセラミックスなどのパッケージ８０内に収容さ
れた高周波スイッチ装置１００と２つのフィルタＦＬＴ
１、ＦＬＴ２とを備える。フィルタ装置１５０は、入力
端子７２と出力端子７４とを備える。ＩＮは入力端子７
２に印加される入力信号、ＯＵＴは出力端子７４から取
り出される出力信号を意味する。高周波スイッチ装置１
００は例えば、図８や図９に示すようにして配線基板２
４上に実装されている。フィルタＦＬＴ１、ＦＬＴ２も
配線基板２４上に実装されている。高周波スイッチ装置
１００とフィルタＦＬＴ１、ＦＬＴ２との電気的接続
は、図８や図９に示す配線２８を用いて行われる。図８
のフリップチップ実装を採用した場合には、参照番号７
０の斜線部分は前述のグランドコンタクト部２６ｅに相
当する。また、図９に示す実装方法を採用した場合に
は、参照番号７０の斜線部分はグランド領域となる。ま
た、高周波スイッチ装置１００に代えて、図１１に示す
高周波スイッチ装置１２０を用いた場合には、図１３
（Ａ）の斜線部分７０は半導体チップ１４の回路実装面
上に形成されたグランドパターン４６に相当する。
【００５３】ここで、半導体チップ１４上に形成された
スイッチＳＷ１とＳＷ２の配置は、前述した第１から第
３の実施形態とは異なる別の実施形態である。スイッチ
ＳＷ１の２つの可動接点に相当する信号端子Ｔ１Ａ、Ｔ
２Ａは半導体チップ１４のエッジに沿って一列に配置さ
れている。言い換えれば、信号端子Ｔ１Ａ、Ｔ２Ａは半
導体チップ１４の同じ側に設けられている。同様に、ス
イッチＳＷ２の２つの可動接点に相当する信号端子Ｔ１
Ｂ、Ｔ２Ｂは半導体チップ１４の同じエッジに沿って
（同じ側に）一列に配置されている。同じ側に固定接点
（信号端子）が配置されていると、外付けの回路部品と
の接続を短距離で行うことができる場合がある。図１３
（Ａ）はこの一例である。このような配置であっても、
グランドパッド１６Ａ、１６ＢがスイッチＳＷ１とＳＷ
２との間に形成されているので、十分なアイソレーショ
ンを確保することができる。
【００５４】以上のように構成されたフィルタ装置は、
図１０の実線で示す特性を有する。また、高周波スイッ
チ装置１００が小型化、高集積化されているので、フィ
ルタ装置１５０も小型化、高集積化が可能になる。な
お、フィルタＦＬＴ１、ＦＬＴ２は例えば、弾性表面波
共振器をラダー型に接続した構成の弾性表面波フィルタ
である。
【００５５】（第５実施形態）図１４は、本発明の第５
実施形態による電子装置の構成を示すブロック図であ
る。この電子装置は、携帯電話やＰＤＡ（Ｐｅｒｓｏｎ
ａｌ ＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔ）などの無線
通信装置である。図示する無線通信装置は、音声処理回
路８１、ベースバンド回路８２、中間周波（ＩＦ）／高
周波（ＲＦ）回路８３、前記フィルタ装置１５０、パワ
ーアンプ８５、低雑音アンプ８６、デュプレクサ８７、
アンテナ８８及び制御部８９を備える。フィルタ装置１
５０は送信系に用いられており、送信周波数に応じたフ
ィルタが選択される。スイッチＳＷ１、ＳＷ２の切り替
えは、制御部８９が出力する制御電圧Ｖｃｏｎ１、Ｖｃ
ｏｎ２で制御される。
【００５６】以上、本発明の実施の形態を説明した。本
発明は上記実施の形態に限定されるものではなく、本発
明の要旨の範囲内において、種々の変形・変更が可能で
ある。例えば、上記実施の形態はＰＳＤＴのスイッチ構
成を用いているが、その他のスイッチ構成、例えばＤＰ
ＤＴ（Ｄｕａｌ Ｐｏｌｅ Ｄｕａｌ Ｔｈｒｏｗ）や
ＳＰＮＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｎ（整数） Ｔｈ
ｒｏｗ）などを用いた場合も同様に実施できる。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
半導体チップ上に形成されたスイッチ間のアイソレーシ
ョンを改善して、小型かつ高集積度の高周波スイッチ装
置及び及びこれを用いた電子装置を提供することができ
る。
【図面の簡単な説明】
【図１】高周波スイッチ装置の回路図である。
【図２】図１に示す高周波スイッチ装置の模式的な平面
図である。
【図３】図１及び図２に示す高周波スイッチ装置を２つ
用いてフィルタ装置を構成した例（Ａ）とその特性
（Ｂ）を示す図である。
【図４】図３に示すフィルタ装置を、単一の半導体チッ
プを用いて実現しようとした場合に考えられる構成
（Ａ）と、その特性（Ｂ）を示す図である。
【図５】本発明の第１実施形態による高周波スイッチ装
置の模式的な平面図である。
【図６】比較例の高周波スイッチ装置の模式的な平面図
である。
【図７】図５に示す高周波スイッチ装置をより詳細に示
す平面図（Ａ）、この高周波スイッチ装置の回路図
（Ｂ）及びこの高周波スイッチ装置の利点を説明するた
めの図（Ｃ）である。
【図８】第１実施形態による高周波スイッチ装置を配線
基板にフリップチップ実装した電子装置の平面図
（Ａ）、及びＶＩＩＩB−ＶＩＩＩB線断面図である。
【図９】第１実施形態による高周波スイッチ装置を配線
基板にフェイスアップ実装した電子装置の平面図
（Ａ）、及びＩＸB−ＩＸB線断面図である。
【図１０】第１実施形態による高周波スイッチ装置を用
いたフィルタ装置の周波数特性と、比較例の周波数特性
を示すグラフである。
【図１１】本発明の第２実施形態による高周波スイッチ
装置を用いた電子装置の模式的な平面図（Ａ）、及びＸ
ＩB−ＸＩB線断面図である。
【図１２】本発明の第３実施形態による高周波スイッチ
装置を用いたフィルタ装置の回路図（Ａ）、及びこのフ
ィルタ装置で用いられる高周波スイッチ装置の模式的な
平面図（Ｂ）である。
【図１３】本発明の第４実施形態によるフィルタ装置の
回路図（Ａ）、及びこのフィルタ装置で用いられている
高周波スイッチ装置の回路図である。
【図１４】本発明の第５実施形態による電子装置の構成
を示すブロック図である。
【符号の説明】
１０、１２ ＧａＡｓチップ １４ 半導体チップ １６Ａ、１６Ｂ、１６Ｃ、１６Ｄ グランドパッド １８Ａ、１８Ｂ グランド配線 ２４ 配線基板（実装基板） ２６ グランドメタル ２６ｅ グランドコンタクト部 ２８ 配線 ３０ バンプ ４０ グランドメタル ４２ ボンディングワイヤ ４６ グランドパターン ４８Ａ、４８Ｂ ビア ６０ 半導体チップ ６２ グランド領域（グランドパターン） ７０ グランドコンタクト部又はグランドパターン ７２ 入力端子 ７４ 出力端子 ８０ パッケージ １００ 高周波スイッチ装置 １１０ 比較例の高周波スイッチ装置 １２０ 高周波スイッチ装置 １３０ フィルタ装置 １４０ 高周波スイッチ装置 １５０ フィルタ装置
フロントページの続き Ｆターム(参考） 5F038 BH10 BH19 EZ20 5J012 BA03 BA04 5J055 AX41 AX44 AX47 BX03 BX04 BX05 CX03 CX24 DX25 EZ14 GX01 GX06 GX07 GX08 5K062 AB01 BA02 BC03

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、該半導体チップ上に形
    成された少なくとも２つのスイッチとを有し、各スイッ
    チのグランド部を前記２つのスイッチの間に配置したこ
    とを特徴とするスイッチ装置。
  2. 【請求項２】 前記各スイッチのグランド部は、外部接
    続用のグランド端子であることを特徴とする請求項１記
    載のスイッチ装置。
  3. 【請求項３】 前記各スイッチのグランド部は外部接続
    用のグランド端子であって、該グランド端子は、前記２
    つのスイッチの略中央に位置していることを特徴とする
    請求項１記載のスイッチ装置。
  4. 【請求項４】 前記各スイッチのグランド部は外部接続
    用のグランド端子であって、前記２つのスイッチの固定
    接点に相当する端子は前記グランド端子の両側に配置さ
    れていることを特徴とする請求項１記載のスイッチ装
    置。
  5. 【請求項５】 前記各スイッチのグランド部は外部接続
    用のグランド端子であって、該グランド端子を結ぶ仮想
    的な線の両側に前記２つのスイッチが配置されているこ
    とを特徴とする請求項１記載のスイッチ装置。
  6. 【請求項６】 前記各スイッチのグランド部は外部接続
    用のグランド端子であって、該グランド端子は前記２つ
    のスイッチの可動接点に相当する端子よりも固定接点に
    相当する端子に近接して配置されていることを特徴とす
    る請求項１記載のスイッチ装置。
  7. 【請求項７】 前記各スイッチのグランド部は、前記２
    つのスイッチが形成された前記半導体チップの面と同一
    の面に設けられていることを特徴とする請求項１記載の
    スイッチ装置。
  8. 【請求項８】 前記各スイッチのグランド部は各スイッ
    チに共通のグランドメタルであることを特徴とする請求
    項１記載のスイッチ装置。
  9. 【請求項９】 前記各スイッチのグランド部は各スイッ
    チに共通のグランドメタルを含み、前記半導体チップに
    形成されたビアを介して前記２つのスイッチが形成され
    た面に対向する面を介して外部と接続可能であることを
    特徴とする請求項１記載のスイッチ装置。
  10. 【請求項１０】 前記２つのスイッチは同一の信号線内
    に配置されることを特徴とする請求項１記載のスイッチ
    装置。
  11. 【請求項１１】 前記半導体チップ上には３つ以上のス
    イッチが形成され、各スイッチのグランド部は前記スイ
    ッチを２つのグループに分割するように一列に配置され
    ていることを特徴とする請求項１記載のスイッチ装置。
  12. 【請求項１２】 前記２つのスイッチの固定接点は、前
    記半導体チップの１つのエッジに沿って配置されている
    ことを特徴とする請求項１記載のスイッチ装置。
  13. 【請求項１３】 前記各スイッチの固定接点は、前記半
    導体チップの対向する２つのエッジに沿って配置されて
    いることを特徴とする請求項１記載のスイッチ装置。
  14. 【請求項１４】 半導体チップと、該半導体チップ上に
    形成された少なくとも２つのスイッチとを有し、各スイ
    ッチの固定接点同士の静電的な結合を抑制する手段を前
    記２つのスイッチ間に設けたことを特徴とするスイッチ
    装置。
  15. 【請求項１５】 前記手段は、前記２つのスイッチの間
    に配置された各スイッチのグランド端子を含むことを特
    徴とする請求項１４記載のスイッチ装置。
  16. 【請求項１６】 前記手段は、前記２つのスイッチの間
    に配置されたグランドメタルを含むことを特徴とする請
    求項１４記載のスイッチ装置。
  17. 【請求項１７】 前記半導体チップは、化合物半導体で
    形成されたチップであることを特徴とする請求項１から
    １６のいずれか一項記載のスイッチ装置。
  18. 【請求項１８】 スイッチ装置と、該スイッチ装置が実
    装される配線基板とを有し、 前記スイッチ装置は半導体チップと、該半導体チップ上
    に形成された少なくとも２つのスイッチとを有し、各ス
    イッチのグランド部を前記２つのスイッチの間に配置し
    た構成を有し、 前記グランド部は前記配線基板上に形成されたグランド
    メタルと電気的に接続されていることを特徴とする電子
    装置。
  19. 【請求項１９】 前記各スイッチのグランド部はパッド
    であって、前記スイッチ装置が前記配線基板にフリップ
    チップ実装され、前記スイッチ装置の前記パッド間を接
    続するグランドコンタクトパターンが前記配線基板に形
    成されていることを特徴とする請求項１８記載の電子装
    置。
  20. 【請求項２０】 前記グランドコンタクトパターンは、
    前記スイッチ装置が実装されている状態で、前記２つの
    スイッチを２分割する位置に配置されていることを特徴
    とする請求項１９記載の電子装置。
  21. 【請求項２１】 前記配線基板は、前記スイッチ装置の
    半導体チップの実装面に接触するグランドメタルを有
    し、前記各スイッチのグランド部はパッドであって、前
    記グランドメタルにワイヤボンディングで接続されてい
    ることを特徴とする請求項１８記載の電子装置。
  22. 【請求項２２】 前記各スイッチのグランド部は各スイ
    ッチに共通の第１のグランドメタルを含み、前記半導体
    チップに形成されたビアを介して前記２つのスイッチが
    形成された面に対向する面を介して、前記配線基板上に
    形成された第２のグランドメタルと電気的に接続されて
    いることを特徴とする請求項１８記載の電子装置。
  23. 【請求項２３】 パッケージ内に収容されたスイッチ装
    置及び該スイッチ装置に接続される複数の回路部品とを
    有し、 前記スイッチ装置は半導体チップと、該半導体チップ上
    に形成された少なくとも２つのスイッチとを有し、各ス
    イッチのグランド部を前記２つのスイッチの間に配置し
    た構成を有し、 前記スイッチ装置は、前記パッケージに支持された入力
    端子と出力端子との間に、前記複数の回路部品を選択的
    に接続することを特徴とする電子装置。
  24. 【請求項２４】 前記複数の回路部品は、特性が異なる
    フィルタであることを特徴とする請求項２３記載の電子
    装置。
  25. 【請求項２５】 信号処理回路と、該信号処理回路に接
    続されるモジュールを有し、 該モジュールはモジュール内に設けられたスイッチ装置
    及び該スイッチ装置に接続される複数の回路部品とを有
    し、 前記スイッチ装置は半導体チップと、該半導体チップ上
    に形成された少なくとも２つのスイッチとを有し、各ス
    イッチのグランド部を前記２つのスイッチの間に配置し
    た構成を有し、 前記スイッチ装置は、前記モジュールの入力端子と出力
    端子との間に、前記複数の回路部品を選択的に接続する
    ことを特徴とする電子装置。
  26. 【請求項２６】 前記モジュールは、前記複数の回路部
    品が異なる特性のフィルタであるフィルタモジュールで
    あることを特徴とする請求項２５記載の電子装置。
JP2002093376A 2002-03-28 2002-03-28 高周波スイッチ装置及びこれを用いた電子装置 Pending JP2003298305A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002093376A JP2003298305A (ja) 2002-03-28 2002-03-28 高周波スイッチ装置及びこれを用いた電子装置
US10/396,462 US7253513B2 (en) 2002-03-28 2003-03-26 High-frequency switch device and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002093376A JP2003298305A (ja) 2002-03-28 2002-03-28 高周波スイッチ装置及びこれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2003298305A true JP2003298305A (ja) 2003-10-17

Family

ID=28449652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002093376A Pending JP2003298305A (ja) 2002-03-28 2002-03-28 高周波スイッチ装置及びこれを用いた電子装置

Country Status (2)

Country Link
US (1) US7253513B2 (ja)
JP (1) JP2003298305A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339192A (ja) * 2005-05-31 2006-12-14 Sanyo Electric Co Ltd 化合物半導体装置
US7388453B2 (en) 2004-11-15 2008-06-17 Tdk Corporation High frequency module
US7471930B2 (en) 2004-10-28 2008-12-30 Tdk Corporation High frequency module
US7565116B2 (en) 2004-11-15 2009-07-21 Tdk Corporation High frequency module
JP2013211802A (ja) * 2012-03-30 2013-10-10 Sumitomo Electric Device Innovations Inc 半導体スイッチ素子およびその試験方法
JP2014143625A (ja) * 2013-01-25 2014-08-07 Toshiba Corp 高周波半導体スイッチ
WO2019138904A1 (ja) * 2018-01-11 2019-07-18 株式会社村田製作所 スイッチモジュール

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340741A (ja) * 2004-05-31 2005-12-08 Renesas Technology Corp 半導体装置
KR100816811B1 (ko) * 2006-09-15 2008-03-27 주식회사 케이엠더블유 이중전극 이중연결 고주파 스위치 및 이를 이용한 타워장착증폭장치
US7663235B2 (en) * 2006-11-03 2010-02-16 Broadcom Corporation Semiconductor die with reduced bump-to-pad ratio
US9312817B2 (en) 2012-07-20 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
US9240390B2 (en) * 2013-06-27 2016-01-19 Freescale Semiconductor, Inc. Semiconductor packages having wire bond wall to reduce coupling
JP7293757B2 (ja) * 2019-03-15 2023-06-20 株式会社村田製作所 スイッチ回路、高周波モジュール及び通信装置
US11710802B2 (en) 2019-08-13 2023-07-25 Lite-On Opto Technology (Changzhou) Co., Ltd. Sensing device
CN112397630A (zh) * 2019-08-13 2021-02-23 光宝光电(常州)有限公司 发光装置
US20230075505A1 (en) * 2021-09-03 2023-03-09 Wolfspeed, Inc. Metal pillar connection topologies for heterogeneous packaging

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04176162A (ja) * 1990-11-07 1992-06-23 Mitsubishi Electric Corp 半導体集積回路装置
JPH08213472A (ja) * 1995-02-02 1996-08-20 Nippon Telegr & Teleph Corp <Ntt> スイッチ回路
JPH08251089A (ja) * 1995-03-09 1996-09-27 Mitsubishi Electric Corp 移動通信用携帯端末、高周波装置、高周波モジュール、およびスパイラルインダクタ
JP2000165101A (ja) * 1998-11-26 2000-06-16 Denso Corp 高周波スイッチ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251640A (ja) * 1988-03-31 1989-10-06 Toshiba Corp 半導体集積回路装置
JPH06310558A (ja) 1993-04-20 1994-11-04 Sanyo Electric Co Ltd Ｉｃチップ
JP2801563B2 (ja) 1994-08-30 1998-09-21 松下電器産業株式会社 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機
JPH10150395A (ja) 1996-11-20 1998-06-02 Hitachi Ltd スイッチ回路およびスイッチならびに無線装置
JPH10190380A (ja) 1996-12-26 1998-07-21 Matsushita Electric Ind Co Ltd スイッチ付きアンプ
JP2000349502A (ja) 1999-03-29 2000-12-15 Toyota Central Res & Dev Lab Inc 高周波スイッチ装置
JP2000341002A (ja) 1999-05-31 2000-12-08 Mitsubishi Electric Corp マイクロ波制御回路
JP3403669B2 (ja) 1999-06-04 2003-05-06 富士通株式会社 アンテナ分波器
JP2001326333A (ja) 2000-05-15 2001-11-22 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
TWI252582B (en) * 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
US7292124B2 (en) * 2004-02-03 2007-11-06 Ntt Docomo, Inc. Variable resonator and variable phase shifter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04176162A (ja) * 1990-11-07 1992-06-23 Mitsubishi Electric Corp 半導体集積回路装置
JPH08213472A (ja) * 1995-02-02 1996-08-20 Nippon Telegr & Teleph Corp <Ntt> スイッチ回路
JPH08251089A (ja) * 1995-03-09 1996-09-27 Mitsubishi Electric Corp 移動通信用携帯端末、高周波装置、高周波モジュール、およびスパイラルインダクタ
JP2000165101A (ja) * 1998-11-26 2000-06-16 Denso Corp 高周波スイッチ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471930B2 (en) 2004-10-28 2008-12-30 Tdk Corporation High frequency module
US7650120B2 (en) 2004-10-28 2010-01-19 Tdk Corporation High frequency module
US7388453B2 (en) 2004-11-15 2008-06-17 Tdk Corporation High frequency module
US7565116B2 (en) 2004-11-15 2009-07-21 Tdk Corporation High frequency module
JP2006339192A (ja) * 2005-05-31 2006-12-14 Sanyo Electric Co Ltd 化合物半導体装置
JP2013211802A (ja) * 2012-03-30 2013-10-10 Sumitomo Electric Device Innovations Inc 半導体スイッチ素子およびその試験方法
JP2014143625A (ja) * 2013-01-25 2014-08-07 Toshiba Corp 高周波半導体スイッチ
WO2019138904A1 (ja) * 2018-01-11 2019-07-18 株式会社村田製作所 スイッチモジュール
US11264353B2 (en) 2018-01-11 2022-03-01 Murata Manufacturing Co., Ltd. Switch module

Also Published As

Publication number Publication date
US20030183928A1 (en) 2003-10-02
US7253513B2 (en) 2007-08-07

Similar Documents

Publication Publication Date Title
JP2003298305A (ja) 高周波スイッチ装置及びこれを用いた電子装置
US6380823B1 (en) Antenna duplexer with receiving, transmitting, and antenna terminal groups separated planarly
CN1316673C (zh) 天线开关模块及其制造方法、一体化通信模块和通信装置
CN112470407B (zh) 高频模块以及通信装置
JP5024445B2 (ja) 高周波部品及び通信装置
JP2003168736A (ja) 半導体素子及び高周波電力増幅装置並びに無線通信機
JPH10126213A (ja) 分波器パッケージ
CN114080756B (zh) 高频模块和通信装置
JP4876658B2 (ja) 弾性表面波フィルタ及びそれを用いた通信機器
JP2000311986A (ja) ディジタル・高周波アナログ混載ｉｃチップ、ｉｃパッケージ並びにディジタル・高周波アナログ混載ｉｃ
US7541894B2 (en) Phase-shifting circuit and multibit phase shifter
JP2006094557A (ja) 半導体素子及び高周波電力増幅装置並びに無線通信機
WO2022107460A1 (ja) 高周波モジュールおよび通信装置
JP2005102098A (ja) 高周波モジュール及びそれを用いた無線通信装置
WO2022209757A1 (ja) 高周波モジュールおよび通信装置
CN215186738U (zh) 高频模块和通信装置
KR19990086988A (ko) 탄성 표면파 소자
JP2004304435A (ja) マルチバンド無線通信モジュールおよびマルチバンド無線通信端末機
CN115956343A (zh) 高频模块以及通信装置
JP4170184B2 (ja) 半導体回路装置
US20240030894A1 (en) Radio-frequency module and communication device
WO2022034819A1 (ja) 高周波モジュール
JPH07288488A (ja) 送信電力増幅器モジュール及び小型無線装置
JP2003152589A (ja) アンテナスイッチ回路及びアンテナスイッチモジュール
JP2024085070A (ja) 高周波モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601