JP2003168736A - 半導体素子及び高周波電力増幅装置並びに無線通信機 - Google Patents

半導体素子及び高周波電力増幅装置並びに無線通信機

Info

Publication number
JP2003168736A
JP2003168736A JP2001366351A JP2001366351A JP2003168736A JP 2003168736 A JP2003168736 A JP 2003168736A JP 2001366351 A JP2001366351 A JP 2001366351A JP 2001366351 A JP2001366351 A JP 2001366351A JP 2003168736 A JP2003168736 A JP 2003168736A
Authority
JP
Japan
Prior art keywords
electrode terminal
transistor
terminal
frequency power
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001366351A
Other languages
English (en)
Other versions
JP2003168736A5 (ja
Inventor
Hitoshi Akamine
均 赤嶺
Shoji Suzuki
將司 鈴木
Masao Yamane
正雄 山根
Tetsuaki Adachi
徹朗 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001366351A priority Critical patent/JP2003168736A/ja
Priority to US10/291,834 priority patent/US6765268B2/en
Priority to CN02152669A priority patent/CN1421927A/zh
Publication of JP2003168736A publication Critical patent/JP2003168736A/ja
Priority to US10/870,921 priority patent/US6992528B2/en
Publication of JP2003168736A5 publication Critical patent/JP2003168736A5/ja
Priority to US11/280,464 priority patent/US7141876B2/en
Priority to US11/581,587 priority patent/US7439622B2/en
Priority to US12/203,851 priority patent/US8022537B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の小型化により、高周波電力増幅
装置の小型化を図る。 【解決手段】 半導体基板と、前記半導体基板に形成さ
れるトランジスタを有し、前記半導体基板の主面に前記
トランジスタの外部電極端子を構成する制御電極端子及
び出力信号を送出する第１の電極端子が設けられ、前記
制御電極端子は１乃至複数設けられるとともに、前記１
乃至複数の制御電極端子を挟んで、一側には複数の前記
第１の電極端子が配列され、他側には複数の前記第１の
電極端子が配列され、前記１乃至複数の制御電極端子と
前記制御電極端子の一側の複数の前記第１の電極端子を
含む部分によって第１のトランジスタ部分を構成し、前
記１乃至複数の制御電極端子と前記制御電極端子の他側
の複数の前記第１の電極端子を含む部分によって第２の
トランジスタ部分を構成している。半導体素子は四角形
である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子及び高
周波電力増幅装置（高周波電力増幅モジュール）並びに
その高周波電力増幅装置を組み込んだ無線通信機に係わ
り、例えば、通信周波数帯が異なる複数の通信機能を有
する多バンド通信方式のセルラー携帯電話機に適用して
有効な技術に関する。
【０００２】
【従来の技術】近年、北米セルラー市場においては、従
来から使用されている北米全土をカバーするアナログ方
式のＡＭＰＳ（Advanced Mobile phone Service）と、
ＴＤＭＡ（time division multiple access ），ＣＤＭ
Ａ（code division multiple access ）等デジタル方式
を一つの携帯電話に組み込んだいわゆるデュアルモード
携帯電話機が使用されている。
【０００３】一方、欧州等においては、ＴＤＭＡ技術と
ＦＤＤ（frequency division duplex ：周波数分割双方
向）技術を使うＧＳＭ（Global System for Mobile Com
munication）方式とＤＣＳ（Digital Cellular System
）方式が使用されている。
【０００４】日経ＢＰ社発行「日経エレクトロニクス」
1999年７月26日号〔no.748〕、P140〜P153には、使用周
波数が８００〜９００ＭＨｚのＧＳＭと、使用周波数が
１．７〜１．８ＧＨｚのＰＣＮ（別名ＤＳＣ）を一体化
したデュアルモードの携帯電話について記載されてい
る。同文献には、受動部品を集積して回路全体を小型化
する多層セラミックス・デバイスについて記載されてい
る。
【０００５】また、デュアルバンド向けＲＦパワーモジ
ュールについては、株式会社日立製作所半導体グループ
発行、「ＧＡＩＮ」、Ｎｏ．１３１、２０００．１に記
載されている。
【０００６】
【発明が解決しようとする課題】高度情報通信により携
帯電話もより一層多機能化が図られている。このため、
携帯電話に組み込まれる高周波電力増幅装置（高周波電
力増幅モジュール）もそれに追従して多機能になってい
る。特に、複数の通信モード（含む通信バンド）を有す
る高周波電力増幅装置においては、シングル通信モード
製品に比較して組み立て部品数が多くなり、装置が大型
化し製品コストが高騰する。
【０００７】そこで、本発明者等は高周波電力増幅装置
の小型化を図るべく、電界効果トランジスタ（ＭＯＳＦ
ＥＴ：Metal Oxide Semiconductor Field-Effect-Trans
istor ）を組み込んだ半導体チップの小型化を検討し
た。
【０００８】図１６乃至図２０は本発明に先立って検討
した高周波電力増幅器（高周波電力増幅モジュール）２
０と、最終増幅段を構成するトランジスタが組み込まれ
た半導体素子に係わる図である。図１９は高周波電力増
幅装置の等価回路図であり、図２０は高周波電力増幅装
置２０における配線基板（モジュール基板）２１Ｂ上の
電子部品のレイアウトを示す模式的平面図である。
【０００９】高周波電力増幅器は、デュアルバンド型の
高周波電力増幅モジュールであり、図１９の回路図に示
すように、第１の増幅系としてＰＣＮ（Personal Commu
nications Network)方式用の増幅系Ｐと、第２の増幅系
としてＧＳＭ方式用の増幅系Ｇを有している。従って、
図１９及び図２０において、整合回路等を構成する容量
（コンデンサ），抵抗を示す記号にあって、ＰＣＮ用の
増幅系ＰではＣＰ１（コンデンサ）、ＲＰ１（抵抗）の
ようにＰを含み、ＧＳＭ用の増幅系ＧではＣＧ１（コン
デンサ）、ＲＧ１（抵抗）のようにＧを含んで示してあ
る。
【００１０】図１９及び図２０に示すように、増幅系Ｐ
の外部電極端子は入力端子Ｐin１，出力端子Ｐout １，
電源電位Ｖdd１となり、増幅系Ｇの外部電極端子は入力
端子Ｐin２，出力端子Ｐout ２，電源電位Ｖdd２とな
り、基準電位（グランド：ＧＮＤ）と制御端子Ｖapc が
共通となっている。また、ＧＳＭ用の増幅系ＧまたはＰ
ＣＮ用の増幅系Ｐのいずれを動作させるかの選択は、ス
イッチＳＷ１の切替えによって行い、このスイッチＳＷ
１は選択端子Ｖctl に供給される信号によって切り替わ
る。制御端子Ｖapc はスイッチＳＷ１に接続され、この
制御端子Ｖapc に供給されるバイアス信号はスイッチＳ
Ｗ１の切替えによって、ＧＳＭ用の増幅系Ｇの各トラン
ジスタにバイアス電位を供給する。また、図１９の回路
図における細長四角形部分はマイクロストリップライン
を示すものである。
【００１１】ＰＣＮ用の増幅系Ｐ及びＧＳＭ用の増幅系
Ｇは、いずれもトランジスタを順次従属接続した３段構
成〔第１増幅段，第２増幅段，第３増幅段（最終増幅
段）〕になっている。また、最終増幅段では出力を増大
させるため並列に二つのトランジスタを接続する電力合
成構成になっている。トランジスタは、ＭＯＳＦＥＴ
（Metal Oxide Semiconductor Field-Effect-Transisto
r ）が使用されている。
【００１２】従って、ＰＣＮ用の増幅系Ｐでは、入力端
子Ｐin１と出力端子Ｐout １との間に第１増幅段として
トランジスタＱ１、第２増幅段としてトランジスタＱ
２、最終増幅段として並列接続されるトランジスタＱ
３，Ｑ４を順次従属接続した構成になるとともに、入力
側整合回路や出力側整合回路やノイズフイルター等の回
路を構成するため、各所にディスクリート部品としてコ
ンデンサ（ＣＰ１〜ＣＰ１３），バイパスコンデンサ
（ＣＢ１，ＣＢ２），抵抗（ＲＰ１〜ＲＰ４），インダ
クタＬ１が配置されている。
【００１３】トランジスタＱ１〜Ｑ４の制御電極端子と
なるゲート電極には、それぞれ増幅されるべき信号とバ
イアス電位が供給される。このバイアス電位は、前述の
ように制御端子Ｖapc に供給される信号であり、この信
号はスイッチＳＷ１によってＰＣＮ用の増幅系Ｐまたは
ＧＳＭ用の増幅系Ｇに選択して供給される。この選択は
選択端子Ｖctl に供給される信号によってスイッチＳＷ
１が切り換えられることによって選択される。各ゲート
電極に供給される電位はそれぞれ所定のバイアス抵抗に
よって規定されている。
【００１４】また、各トランジスタＱ１〜Ｑ４の第１の
電極端子（ドレイン電極）には電源電位Ｖdd１が供給さ
れるとともに、第１の電極端子に増幅信号が出力され
る。各トランジスタの第２の電極端子（ソース電極）は
基準電位（ＧＮＤ）が供給される。
【００１５】また、ＧＳＭ用の増幅系Ｇでは、入力端子
Ｐin２と出力端子Ｐout ２との間に第１増幅段としてト
ランジスタＱ５、第２増幅段としてトランジスタＱ６、
最終増幅段として並列接続されるトランジスタＱ７，Ｑ
８を順次従属接続した構成になるとともに、入力側整合
回路や出力側整合回路やノイズフイルター等の回路を構
成するため、各所にディスクリート部品としてコンデン
サ（ＣＧ１〜ＣＧ１３），バイパスコンデンサ（ＣＢ
３，ＣＢ４），抵抗（ＲＧ１〜ＲＧ４），インダクタＬ
２が配置されている。
【００１６】トランジスタＱ５〜Ｑ８の制御電極端子と
なるゲート電極には、それぞれ増幅されるべき信号とバ
イアス電位が供給される。また、各トランジスタＱ５〜
Ｑ８の第１の電極端子（ドレイン電極）には電源電位Ｖ
dd２が供給されるとともに、第１の電極端子に増幅信号
が出力される。各トランジスタの第２の電極端子（ソー
ス電極）は基準電位（ＧＮＤ）が供給される。
【００１７】チップ１にはトランジスタＱ１，Ｑ２，Ｑ
５，Ｑ６がモノリシックに形成されている。チップ２に
は増幅系Ｐの最終増幅段を構成するトランジスタＱ３，
Ｑ４がモノリシックに形成されている。チップ３には増
幅系Ｇの最終増幅段を構成するトランジスタＱ６，Ｑ８
がモノリシックに形成されている。
【００１８】各チップの電極と、配線基板２１の主面に
設けられた配線２１Ｗのワイヤボンディングパッド２１
Ｄは、導電性のワイヤ１４で電気的に接続される。ま
た、各チップの下面に設けられた電極は配線基板２１に
固定される際、配線に連なる導電性の固定部に電気的に
接続される。これにより、図１９に示す回路が構成され
る。また、特に説明しないが、コンデンサや抵抗、さら
にはインダクタ等を構成する受動部品は表面実装が可能
なチップ部品となり、各電極はソルダーによって配線に
連なる電極接続部に電気的に接続されている。
【００１９】ところで、最終増幅段を構成するトランジ
スタを組み込んだ半導体素子（半導体チップ）１０は、
図１６および図１８に示すような電極配置構成になって
いる。図１６は最終増幅段を構成するトランジスタを組
み込んだ半導体素子（半導体チップ）１０の模式的平面
図、図１７は半導体素子の等価回路図、図１８はトラン
ジスタの電極パターンを示す模式的平面図である。半導
体チップ１０は、図１９や図２０に示すチップ２及びチ
ップ３を構成するものであり、半導体チップ１０はチッ
プ３の例で図１８を用いて説明する。
【００２０】半導体チップ１０は長方形となり、その一
方の長辺に沿ってゲート電極パッド１１が並び、他方の
長辺に沿ってドレイン電極パッド１２が並び、一方の長
辺の中間部分にソース電極パッド１３が設けられてい
る。図ではゲート電極パッド１１及びドレイン電極パッ
ド１２は一列にそれぞれ８個並ぶとともに、４個ずつ二
分化され、その二分化されたゲート電極パッド１１の間
には抵抗Ｒ５が接続され、二分化されたドレイン電極パ
ッド１２の間には抵抗Ｒ６が接続されている。チップ２
の場合はドレイン電極パッドは６個一列に並び、３個ず
つ二分化されている。
【００２１】図１６に示すように、ソース電極パッド１
３と抵抗Ｒ５及び抵抗Ｒ６の左側のゲート電極パッド１
１及びドレイン電極パッド１２を含む部分で第１のトラ
ンジスタ部分（ＦＥＴ１）を構成し、ソース電極パッド
１３と抵抗Ｒ５及び抵抗Ｒ６の右側のゲート電極パッド
１１及びドレイン電極パッド１２を含む部分で第２のト
ランジスタ部分（ＦＥＴ２）を構成している。ＦＥＴ１
及びＦＥＴ２は、図１９や図２０に示すチップ２ではト
ランジスタＱ３，Ｑ４を構成し、図１９や図２０に示す
チップ３ではトランジスタＱ７，Ｑ８を構成することに
なる。
【００２２】電極パターンは、図１８に示すように各電
極のフィンガーが櫛歯状に噛み合うフィンガーパターン
構造となっている。また、この電極パターン構成におい
て、信号の位相が遅れないようにするためフィンガーが
短くなる構造になっている。従って、ゲート電極パッド
とドレイン電極パッドを対面させてフィンガーを短くす
る構造を採用する結果、図１６に示すように、半導体チ
ップ１０は長細い構造となる。例えば、半導体チップ１
０の大きさは縦２ｍｍ、横１ｍｍとなる。
【００２３】しかし、このように半導体チップ１０が細
長くなると、半導体チップ１０を搭載する配線基板の大
きさも大きくなり、高周波電力増幅装置も大型化してし
まう。
【００２４】本発明の目的は、増幅器を組み込んだ縦横
の寸法差が小さい半導体素子を提供することにある。
【００２５】本発明の他の目的は、小型化が可能な高周
波電力増幅装置を提供することにある。
【００２６】本発明の他の目的は、小型化が可能な無線
通信機を提供することにある。
【００２７】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００２８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００２９】（１）半導体基板と、前記半導体基板に形
成されるトランジスタを有し、前記半導体基板の主面に
前記トランジスタの外部電極端子を構成する制御電極端
子及び出力信号を送出する第１の電極端子が設けられ、
前記制御電極端子は１乃至複数設けられるとともに、前
記１乃至複数の制御電極端子を挟んで、一側には複数の
前記第１の電極端子が配列され、他側には複数の前記第
１の電極端子が配列され、前記１乃至複数の制御電極端
子と前記制御電極端子の一側の複数の前記第１の電極端
子を含む部分によって第１のトランジスタ部分を構成
し、前記１乃至複数の制御電極端子と前記制御電極端子
の他側の複数の前記第１の電極端子を含む部分によって
第２のトランジスタ部分を構成していることを特徴とす
る。
【００３０】前記半導体素子は正方形に近くすることが
でき、前記半導体基板の対面する一対の辺に沿って前記
第１の電極端子がそれぞれ一列に並ぶとともに、前記両
列の中間に前記制御電極端子が位置している。前記トラ
ンジスタの前記制御電極端子及び前記第１の電極端子並
びに第２の電極端子にそれぞれ電気的に接続される前記
半導体基板に形成される各半導体領域はフィンガー構造
となり、フィンガーの長さは３００μｍ以下となってい
る。前記トランジスタはシリコン基板に形成された電界
効果トランジスタであり、ゲート電極端子が前記制御電
極端子となり、ドレイン電極端子が前記第１の電極端子
となり、ソース電極端子が前記第２の電極端子となって
いる。
【００３１】このような半導体素子は、以下の構成の高
周波電力増幅装置の最終増幅段として組み込まれる。高
周波電力増幅装置は、配線基板に１乃至複数の増幅系を
形成した高周波電力増幅装置であって、前記増幅系は、
増幅されるべき信号が供給される入力端子と、出力端子
と、パワー制御信号を受ける制御端子と、前記入力端子
と前記出力端子の間に順次従属接続される複数の増幅段
と、前記増幅段にそれぞれ所定の電位を供給する第１電
源端子及び第２電源端子とを有し、前記増幅段は、その
段へ供給される入力信号及び前記パワー制御信号を受け
る制御電極端子と、その段の出力信号を送出する第１の
電極端子と、前記第２電源端子に接続される第２の電極
端子を含む構成になっている。
【００３２】前記高周波電力増幅装置は無線通信機に組
み込まれる。
【００３３】前記（１）の手段によれば、（ａ）ゲート
電極パッドを挟んで半導体チップの一方の辺に沿ってド
レイン電極パッドを複数配置するとともに、半導体チッ
プの他方の辺に沿ってドレイン電極パッドを複数配置す
る構造となることから、半導体チップは正方形に近くす
ることができる。この結果、高周波電力増幅装置に組み
込んだ場合、細長い半導体チップを組み込む場合に比較
して高周波電力増幅装置の配線基板を小さくすることが
でき、高周波電力増幅装置の小型化が可能になる。ま
た、高周波電力増幅装置の小型化から、高周波電力増幅
装置を組み込む無線通信機も小型化できる。
【００３４】（ｂ）トランジスタにおける電極パターン
はフィンガーパターン構造となるとともに、フィンガー
の長さは３００μｍ以下となっていることから、信号の
位相ずれが大きくならない。
【００３５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００３６】（実施形態１）本実施形態１では、ＧＳＭ
用の増幅系とＰＣＮ用の増幅系を有する高周波電力増幅
装置の最終増幅段を構成する半導体素子（半導体チッ
プ）に本発明を適用した例について説明する。また、前
記高周波電力増幅装置を組み込んだデュアルバンド方式
の無線通信機についても説明する。
【００３７】高周波電力増幅装置（高周波電力増幅モジ
ュール）２０は、図５の平面図、図６の側面図及び図７
の正面図に示すように外観的には偏平な矩形体構造にな
っている。また、高周波電力増幅装置の底面の電極パタ
ーンは、図８の透視的に示す模式的平面図で示すような
パターンになっている。点々を施した領域が電極部分で
ある。
【００３８】高周波電力増幅装置２０は、板状の配線基
板（モジュール基板）２１と、この配線基板２１の一面
側（主面側）に重ねて取り付けられたキャップ２２によ
って偏平矩形体構造のパッケージ２３が構成された構造
になっている。前記キャップ２２は電磁シールド効果の
役割を果たす金属製になっている。図１０に示すよう
に、配線基板２１の配線パターンや配線基板２１に搭載
される半導体素子を含む電子部品によって、図９に示す
ような回路を構成するようになっている。
【００３９】図７及び図８に示すように、配線基板２１
の周面から底面に掛けてそれぞれ外部電極端子が設けら
れている。この外部電極端子は、表面実装型となり、モ
ジュール基板２１に形成された配線と、この配線の表面
に形成されたソルダーによって形成されている。
【００４０】外部電極端子の１から８までは以下の通り
である。端子１はＧＳＭ用増幅系Ｇの入力端子Ｐin２、
端子２は制御端子Ｖapc 、端子３は増幅系Ｇの電源電位
Ｖdd２、端子４は増幅系Ｇの出力端子Ｐout ２、端子５
はＰＣＮ用増幅系Ｐの出力端子Ｐout １、端子６は増幅
系Ｐの電源電位Ｖdd１、端子７は選択端子Ｖctl 、端子
８は増幅系Ｐの入力端子Ｐin１である。また、符号は付
してないが、ＧＮＤは基準電位を供給するグランド用端
子である。
【００４１】図９及び図１０に示すように、高周波電力
増幅装置２０は、ＰＣＮ用の増幅系Ｐと、ＧＳＭ用の増
幅系Ｇを有するデュアルバンド型の高周波電力増幅モジ
ュールである。増幅系Ｐ及び増幅系Ｇは、それぞれ使用
する電子部品の性能は異なるものもあるが、回路構成は
略同一となる。
【００４２】図９の回路図に示すように、第１の増幅系
としてＰＣＮ方式用の増幅系Ｐと、第２の増幅系として
ＧＳＭ方式用の増幅系Ｇを有している。従って、図９及
び図１０において、整合回路等を構成する容量素子（コ
ンデンサ），抵抗素子を示す記号にあって、ＰＣＮ用の
増幅系ＰではＣＰ１（コンデンサ）、ＲＰ１（抵抗）の
ようにＰを含み、ＧＳＭ用の増幅系ＧではＣＧ１（容
量）、ＲＧ１（抵抗）のようにＧを含んで示してある。
【００４３】図９及び図１０に示すように、増幅系Ｐの
外部電極端子は入力端子Ｐin１，出力端子Ｐout １，電
源電位Ｖdd１となり、増幅系Ｇの外部電極端子は入力端
子Ｐin２，出力端子Ｐout ２，電源電位Ｖdd２となり、
基準電位（グランド：ＧＮＤ）と制御端子Ｖapc が共通
となっている。
【００４４】また、ＧＳＭ用の増幅系ＧまたはＰＣＮ用
の増幅系Ｐのいずれを動作させるかの選択は、スイッチ
ＳＷ１の切替えによって行い、このスイッチＳＷ１は選
択端子Ｖctl に供給される信号によって切り替わる。制
御端子Ｖapc はスイッチＳＷ１に接続され、この制御端
子Ｖapc に供給されるバイアス信号はスイッチＳＷ１の
切替えによって、ＧＳＭ用の増幅系Ｇの各トランジスタ
にバイアス電位を供給したり、ＰＣＮ用の増幅系Ｐの各
トランジスタにバイアス電位を供給する。バイアス電位
は各バイアス抵抗等によって決定されている。また、図
９の回路図における細長四角形部分はマイクロストリッ
プラインを示すものである。
【００４５】ＰＣＮ用の増幅系Ｐ及びＧＳＭ用の増幅系
Ｇは、いずれもトランジスタを順次従属接続した３段構
成〔第１増幅段，第２増幅段，第３増幅段（最終増幅
段）〕になっている。また、最終増幅段では出力を増大
させるため並列に二つのトランジスタを接続する電力合
成構成になっている。トランジスタは、ＭＯＳＦＥＴが
使用されている。
【００４６】従って、ＰＣＮ用の増幅系Ｐでは、入力端
子Ｐin１と出力端子Ｐout １との間に第１増幅段として
トランジスタＱ１、第２増幅段としてトランジスタＱ
２、最終増幅段として並列接続されるトランジスタＱ
３，Ｑ４を順次従属接続した構成になるとともに、入力
側整合回路や出力側整合回路やノイズフイルター等の回
路を構成するため、各所にディスクリート部品としてコ
ンデンサ（ＣＰ１〜ＣＰ１３），バイパスコンデンサ
（ＣＢ１，ＣＢ２），抵抗（ＲＰ１〜ＲＰ４），インダ
クタＬ１が配置されている。
【００４７】また、同様にＧＳＭ用の増幅系Ｇでは、入
力端子Ｐin２と出力端子Ｐout ２との間に第１増幅段と
してトランジスタＱ５、第２増幅段としてトランジスタ
Ｑ６、最終増幅段として並列接続されるトランジスタＱ
７，Ｑ８を順次従属接続した構成になるとともに、入力
側整合回路や出力側整合回路やノイズフイルター等の回
路を構成するため、各所にディスクリート部品としてコ
ンデンサ（ＣＧ１〜ＣＧ１３），バイパスコンデンサ
（ＣＢ３，ＣＢ４），抵抗（ＲＧ１〜ＲＧ４），インダ
クタＬ２が配置されている。
【００４８】チップ１には、増幅系Ｐ及び増幅系Ｇの第
１増幅段及び第２増幅段を構成するトランジスタＱ１，
Ｑ２，Ｑ５，Ｑ６がモノリシックに形成されている。チ
ップ２には増幅系Ｐの最終増幅段を構成するトランジス
タＱ３，Ｑ４がモノリシックに形成されている。チップ
３には増幅系Ｇの最終増幅段を構成するトランジスタＱ
６，Ｑ８がモノリシックに形成されている。
【００４９】図１０に示すように、各チップの電極と、
配線基板２１の主面に設けられた配線２１Ｗのワイヤボ
ンディングパッド２１Ｄは、導電性のワイヤ１４で電気
的に接続される。また、各チップの下面に設けられた電
極は配線基板２１に固定される際、配線に連なる導電性
の固定部に電気的に接続される。これにより、図９に示
す回路が構成される。また、特に説明しないが、コンデ
ンサや抵抗、さらにはインダクタ等を構成する受動部品
は表面実装が可能なチップ部品となり、各電極はソルダ
ーによって配線に連なる電極接続部に電気的に接続され
ている。
【００５０】トランジスタＱ１〜Ｑ８の制御電極端子と
なるゲート電極には、それぞれ増幅されるべき信号とバ
イアス電位が供給される。このバイアス電位は、前述の
ように制御端子Ｖapc に供給される信号であり、この信
号は、選択端子Ｖctl に供給される信号によるスイッチ
ＳＷ１の切り換えによって選択され、ある時は増幅系Ｐ
のトランジスタＱ１〜Ｑ４が制御され、また別のある時
は増幅系ＧのトランジスタＱ５〜Ｑ８が制御される。
【００５１】また、増幅系ＰのトランジスタＱ１〜Ｑ４
の第１の電極端子（ドレイン電極）には電源電位Ｖdd１
が供給され、増幅系ＧのトランジスタＱ５〜Ｑ８の第１
の電極端子（ドレイン電極）には電源電位Ｖdd２が供給
される。また、各トランジスタの第１の電極端子に増幅
信号が出力される。各トランジスタの第２の電極端子
（ソース電極）は基準電位（ＧＮＤ）が供給される。
【００５２】一方、増幅系ＰのトランジスタＱ３，Ｑ４
における入力整合回路においては、図１９の回路の場合
は、トランジスタＱ３のゲート電極に一端がＧＮＤに接
地される容量素子ＣＰ７を接続するとともに、トランジ
スタＱ４のゲート電極に一端がＧＮＤに接地される容量
素子ＣＰ８を接続し、かつ両トランジスタＱ３，Ｑ４の
ゲート電極間に抵抗Ｒ５（図１７参照）を接続している
が、本実施形態１の場合はトランジスタＱ３，Ｑ４のゲ
ート電極が共通化されていることから、容量素子ＣＰ８
及び抵抗Ｒ５を廃止（図２参照）している。
【００５３】容量及び抵抗の廃止は、増幅系Ｇにおいて
も同様であり、この結果図１９に示す容量素子ＣＧ８及
び、図１７に示す抵抗Ｒ５も図９及び図２に示すように
廃止できる。従って、高周波電力増幅装置２０におい
て、容量素子ＣＰ８，ＣＧ８の廃止から高周波電力増幅
装置２０の小型化も図れることになる。
【００５４】そして、これは以下に詳述するが、最終増
幅段を構成するトランジスタを形成した半導体チップ１
０の小型化、即ち半導体チップの正方形化から搭載面積
の縮小が可能になり、高周波電力増幅装置２０の小型化
が達成できることになる。図１０において、本実施形態
１による配線基板２１と図２０に示す配線基板２１Ｂを
左端が一致するように重ね合わせた際、図２０の配線基
板２１Ｂの右端は、二点鎖線で示すようにはみ出し、本
実施形態１の配線基板２１が小型化されたことが分か
る。キャップは配線基板よりも外形寸法が僅かに小さ
く、かつ配線基板に重ねられることから、配線基板の小
型化は高周波電力増幅装置の小型化になる。この小型化
は本実施形態１の半導体チップ１０の小型化と、前記容
量素子ＣＰ８，ＣＧ８の廃止によるものである。
【００５５】また、高周波電力増幅装置２０では、増幅
系Ｐ及び増幅系Ｇの初段増幅段と第２段増幅段は、単一
の半導体チップ（チップ１）にモノリシックに形成され
ていることから、高周波電力増幅装置２０の小型化を図
ることができる。
【００５６】つぎに、最終増幅段を構成する二つのトラ
ンジスタをモノリシックに形成した半導体素子（半導体
チップ）１０について、図１乃至図４を参照しながら説
明する。図１は本発明の一実施形態（実施形態１）であ
るＦＥＴを組み込んだ半導体素子の模式的平面図、図２
は半導体素子の等価回路図、図３は半導体素子の電極パ
ターンを示す模式図、図４はＦＥＴの単一フィンガー部
分の断面図である。
【００５７】本実施形態１の半導体素子（半導体チッ
プ）１０は、シリコン基板に電界効果トランジスタ（Ｆ
ＥＴ）等をモノリシックに形成した構造になっている。
ＦＥＴはゲート電極端子（制御電極端子）と、ドレイン
電極端子（第１の電極端子）と、ソース電極端子（第２
の電極端子）を有する構成になっている。半導体チップ
１０は図１に示すように正方形に近い形となる。例え
ば、半導体チップ１０は１辺が１．２ｍｍもう一辺が
１．０ｍｍの正方形に近い形である。
【００５８】図１に示すように、半導体チップ１０の主
面中央にはゲート電極パッド１１が設けられている。こ
のゲート電極パッド１１はワイヤを接続できる程度の幅
及び長さを有している。例えば、２５μｍ直径程度のワ
イヤの場合、ワイヤボンディング用のパッドとしては一
辺が８０μｍの正方形を必要とする。
【００５９】ゲート電極パッド１１を挟んでドレイン電
極パッド１２が一列ずつ並んで配列されている。即ち、
ゲート電極パッド１１の一側にはドレイン電極パッド１
２が一列に並び、ゲート電極パッド１１の他側にはドレ
イン電極パッド１２が一列に並んでいる。
【００６０】各列のドレイン電極パッド１２は、半導体
チップ１０の対応する一対の辺（図１では上下の辺）に
沿って並んで配置されている。図ではドレイン電極パッ
ド１２はそれぞれ４個並んで配置されている。また、図
１において、左寄り中央部分にソース電極パッド１３が
設けられている。ソース電極パッド１３及びドレイン電
極パッド１２は前述のようにそれぞれワイヤが接続でき
る領域である。
【００６１】各電極パッドは各電極層の一部に形成され
る。即ち、ゲート電極パッド１１はゲート電極層１１ａ
の一部に形成され、ドレイン電極パッド１２はドレイン
電極層１２ａの一部に形成され、ソース電極パッド１３
はソース電極層１３ａの一部に形成される。例えば、各
電極層はそのパターンがそれぞれ所定パターンに形成さ
れることは勿論であるが、各電極層の表面を被う絶縁性
の保護膜を所定箇所で除去することによって電極層を露
出させ、各パッドとするものである。
【００６２】一方、図１の模式図では、ゲート電極パッ
ド１１とドレイン電極パッド１２列との間には、それぞ
れ４個の長方形が示されているが、この部分は櫛歯状電
極パターン構造（フィンガーパターン構造）になってい
る。このフィンガーパターン構造は、図３に示すよう
に、ゲート電極層１１ａ，ドレイン電極層１２ａ及びソ
ース電極層１３ａがドレイン電極層１２ａとソース電極
層１３ａとの間にゲート電極層１１ａが位置するような
櫛歯状電極パターンとなっている。このような単一のフ
ィンガーはドレイン電極パッド１２の列方向に沿って繰
り返し配置され、マルチフィンガーとなっている。この
マルチフィンガーはゲート電極パッド１１の一側及び他
側にそれぞれ設けられている。単一のフィンガーの長さ
は３００μｍ以下となり、信号の位相ずれが起きないよ
うに（大きくならないように）なっている。
【００６３】ゲート電極パッド１１及びソース電極パッ
ド１３並びに一側の複数のドレイン電極パッド１２を含
む領域部分で第１の電界効果トランジスタ部分（ＦＥＴ
１）が形成され、ゲート電極パッド１１及びソース電極
パッド１３並びに他側の複数のドレイン電極パッド１２
を含む領域部分で第２の電界効果トランジスタ部分（Ｆ
ＥＴ２）が形成される。このＦＥＴ１は、図９に示すよ
うに、増幅系ＰにおいてはトランジスタＱ３を構成し、
ＦＥＴ２はトランジスタＱ４を構成し、増幅系Ｇにおい
てはトランジスタＱ７を構成し、ＦＥＴ２はトランジス
タＱ８を構成する。ただし、増幅系ＰのトランジスタＱ
３，Ｑ４を有するチップ２では、図１０に示すように、
ドレイン電極パッド１２はそれぞれ３個ずつ並べて設け
た構造になっている。
【００６４】また、ＦＥＴ１のドレイン電極パッド１２
とＦＥＴ２のドレイン電極パッド１２は抵抗Ｒ６によっ
て接続されている。この抵抗Ｒ６は各ＦＥＴの出力の整
合をとるために設けられている。また、半導体チップ１
０の裏面にはソース電極が設けられている。
【００６５】図４は半導体チップ１０の断面図であり、
単一のフィンガー部分を示す図である。低抵抗のＰ型シ
リコンからなる半導体基板３０の主面には、高抵抗のＰ
型からなるエピタキシャル層３１が設けられている。こ
のエピタキシャル層３１の表層部分には所定間隔離して
Ｐ型のＰウエル領域３２，３３が設けられている。この
層はパンチスルーストッパ層として作用する。
【００６６】一対のＰウエル領域３２，３３の間のエピ
タキシャル層３１の表層部分はＮ型ドレインオフセット
領域３４となっている。また、一対のＰウエル領域３
２，３３の中間のＮ型ドレインオフセット領域３４部分
にはＮ型のドレイン領域３５が設けられている。このド
レイン領域３５の底はＮ型ドレインオフセット領域３４
を貫通し、エピタキシャル層３１の途中深さにまで延在
している。
【００６７】一方、一対のＰウエル領域３２，３３の外
側にはＰウエル領域３２，３３等を囲むように半導体基
板３０の途中深さにまで到達するＰ＋型領域３９が設け
られるとともに、このＰ＋型領域３９上には表面が露出
するＰ＋型のＰ型コンタクト領域４０が設けられてい
る。また、一対のＰウエル領域３２，３３の表層部分に
はＮ型ドレインオフセット領域３４の端から所定間隔離
れてＮ型のソース領域４１がそれぞれ設けられている。
【００６８】Ｎ型ドレインオフセット領域３４とソース
領域４１との間のウエル領域部分はチャンネル層とな
る。そして、このチャンネル層上にはゲート絶縁膜（酸
化膜）４２を介してゲート電極４３が形成されている。
また、エピタキシャル層３１の主面全体は層間絶縁膜４
７で被われている。この層間絶縁膜４７はゲート電極４
３をも被う。
【００６９】また、前記層間絶縁膜４７は部分的にコン
タクト用の孔が設けられている。そして、この層間絶縁
膜４７上には選択的に電極層が形成される。電極層は前
記コンタクト用の孔にも充填され、その底に位置する半
導体領域（層）と電気的に接続される。ドレイン領域３
５に接続される電極層はドレイン電極層１２ａとなり、
ソース領域４１及びＰ型コンタクト領域４０に接続され
る電極層はソース電極層１３ａとなり、図示しないがゲ
ート電極４３に接続される電極層はゲート電極層１１ａ
となる。また、図示しないが、層間絶縁膜４７及び層間
絶縁膜４７から露出する電極層は絶縁性の保護膜（パッ
シベーション膜）によって被われるとともに、所定の保
護膜は除去されて、それぞれゲート電極パッド１１，ド
レイン電極パッド１２，ソース電極パッド１３が形成さ
れる。また、半導体基板３０の裏面にはソース電極１３
ｃが形成されている。
【００７０】本実施形態１の半導体チップ１０は、ゲー
ト電極パッド１１を挟んで半導体チップ１０の一方の辺
に沿ってドレイン電極パッド１２を複数配置するととも
に、半導体チップ１０の他方の辺に沿ってドレイン電極
パッド１２を複数配置する構造となることから、半導体
チップ１０の縦横比率を１に近づけることができ、本実
施形態１のように半導体チップ１０を正方形に近くする
ことができ、配線基板に搭載する際、細長半導体チップ
のように長い距離に亘る固定部分を必要としなくなり、
前述のように高周波電力増幅装置２０の配線基板２１の
小型化を図ることができるようになる。
【００７１】また、ゲートが共通化されることにより、
ワイヤ本数が少なくなるとともに、ゲート電極パッドの
占める面積が小さくなる。
【００７２】つぎに、本実施形態１による高周波電力増
幅装置２０を組み込んだ無線通信機について説明する。
図１１はデュアルバンド無線通信機の一部を示すブロッ
ク図であり、高周波信号処理ＩＣ（ＲＦlinear）５０か
らアンテナ（Ａntenna）５１までの部分を示す。なお、
図１１では、高周波電力増幅装置の増幅系はＰＣＮ用の
増幅系ＰとＧＳＭ用の増幅系Ｇの二つを別けて示してあ
るが、二点鎖線で囲まれる部分が高周波電力増幅装置２
０に相当する。ＰＣＮ用の増幅系（増幅器）をＰで示
し、ＧＳＭ用の増幅系（増幅器）をＧで示す。
【００７３】アンテナ５１はアンテナ送受信切替器５２
のアンテナ端子に接続されている。アンテナ送受信切替
器５２は、高周波電力増幅装置２０の出力を入力する出
力端子Ｐout １，Ｐout ２と、受信端子Ｒｘ１，Ｒｘ２
と、制御端子contorol１，contorol２とを有している。
【００７４】高周波信号処理ＩＣ５０からのＧＳＭ用の
信号はＰＡ（Ｐ）に送られ、Ｐout１に出力される。Ｐ
Ａ（Ｐ）の出力はカプラー５４ａによって検出され、こ
の検出信号は自動出力制御回路（ＡＰＣ回路）５３にフ
ィードバックされる。ＡＰＣ回路５３は上記検出信号を
基に動作してＰＡ（Ｐ）を制御する。
【００７５】また、同様に高周波信号処理ＩＣ５０から
のＧＳＭ用の信号はＰＡ（Ｇ）に送られ、Ｐout ２に出
力される。ＰＡ（Ｇ）の出力はカプラー５４ｂによって
検出され、この検出信号はＡＰＣ回路５３にフィードバ
ックされる。ＡＰＣ回路５３は上記検出信号を基に動作
してＰＡ（Ｇ）を制御する。
【００７６】アンテナ送受信切替器５２はデュプレクサ
ー５５を有している。このデュプレクサー５５は端子有
し、１端子は上記アンテナ端子に接続され、他の２端子
の内の一方はＰＣＮ用の送信受信切替スイッチ５６ａに
接続され、他方はＧＳＭ用の送信受信切替スイッチ５６
ｂに接続されている。
【００７７】送信受信切替スイッチ５６ａのａ接点はフ
ィルター５７ａを介してＰout １に接続されている。送
信受信切替スイッチ５６ａのｂ接点は容量Ｃ１を介して
受信端子Ｒｘ１に接続されている。送信受信切替スイッ
チ５６ａは制御端子contorol１に入力される制御信号に
よってａ接点またはｂ接点との電気的接続の切替えが行
われる。
【００７８】また、送信受信切替スイッチ５６ｂのａ接
点はフィルター５７ｂを介してＰout ２に接続されてい
る。送信受信切替スイッチ５６ｂのｂ接点は容量Ｃ２を
介して受信端子Ｒｘ２に接続されている。送信受信切替
スイッチ５６ｂは制御端子contorol２に入力される制御
信号によってａ接点またはｂ接点との電気的接続の切替
えが行われる。
【００７９】受信端子Ｒｘ１と高周波信号処理ＩＣ５０
との間には、フィルター６０ａと低雑音アンプ（ＬＮ
Ａ）６１ａが順次接続されている。また、受信端子Ｒｘ
２と高周波信号処理ＩＣ５０との間には、フィルター６
０ｂと低雑音アンプ（ＬＮＡ）６１ｂが順次接続されて
いる。この無線通信機によってＰＣＮ用通信及びＧＳＭ
通信が可能になる。
【００８０】図１２（ａ），（ｂ）は本実施形態１の変
形例を示す模式図である。この変形例では、ワイヤ１４
を複数箇所で接続できるようにドレイン電極パッド１２
を帯状電極２５としてある。実施形態１では半導体チッ
プ１０の中央左側にソース電極パッド１３を設けたが、
この変形例ではソース電極パッド１３を半導体チップ１
０の他側の辺側に寄せ、この空いた部分から半導体チッ
プ１０の中央に掛けて長い帯状電極２５となるゲート電
極パッド１１を配置したものである。
【００８１】即ち、帯状電極２５は半導体基板３０の一
対の辺に沿ってそれぞれ配置されるゲート電極パッド列
（第１の電極端子列）の少なくとも列中間位置部分から
列の一方の端側部分（半導体チップ１０の左端）にまで
対応して延在している。
【００８２】このように帯状電極２５とすることによっ
て、ワイヤボンディング時ゲート電極パッド１１に対し
て所望の位置にワイヤ１４を接続することが可能であ
る。図１２（ａ）では帯状電極２５の左端にワイヤ１４
を固定した例であり、この場合、ワイヤ１４の長さは最
も短くでき、ワイヤ１４のインダクタンスを最も小さく
することができる。
【００８３】また、図１２（ｂ）は帯状電極２５の右端
にワイヤ１４を接続したものであり、電気の給電点を半
導体チップ１０の中心に位置させることができ、ゲート
電極層全体により均一に電気を供給することができる。
【００８４】換言するならば、外部電極端子となるゲー
ト電極パッド１１を帯状電極２５としておくことによっ
て、ワイヤ１４の接続位置を変えることができる。従っ
て、半導体素子製造バラツキや、配線基板２１のマイク
ロストリップライン等の製造バラツキ、搭載するチップ
部品の製造バラツキに対応して、ワイヤの接続位置を選
択することによってワイヤのインダクタンス値を選択す
ることができるため、高品質の高周波電力増幅モジュー
ルを製造することができる。
【００８５】本実施形態１によれば以下の効果を有す
る。 （１）ゲート電極パッド１１を挟んで半導体チップ１０
の一方の辺に沿ってドレイン電極パッド１２を複数配置
するとともに、半導体チップ１０の他方の辺に沿ってド
レイン電極パッド１２を複数配置する構造となることか
ら、半導体チップ１０を正方形に近くすることができ
る。この結果、半導体チップ１０を高周波電力増幅装置
２０に組み込んだ場合、細長い半導体チップを組み込む
場合に比較して高周波電力増幅装置２０の配線基板２１
を小さくすることができ、高周波電力増幅装置２０の小
型化が可能になる。また、高周波電力増幅装置２０の小
型化から、高周波電力増幅装置を組み込む無線通信機も
小型化できる。
【００８６】（２）トランジスタにおける電極パターン
はフィンガーパターン構造となるとともに、フィンガー
の長さは３００μｍ以下となっていることから、信号の
位相ずれが起き難くなり、通信特性の低下を抑止でき
る。
【００８７】（３）半導体チップ１０の中央に半導体チ
ップ１０の一端側から半導体チップ１０の中心に亘って
帯状電極２５となるゲート電極パッド１１を配置するこ
とによって、ワイヤ１４のゲート電極パッド１１への接
続位置を変えることができ、ワイヤのインダクタンス調
整が可能になり、高周波電力増幅装置２０の出力調整等
が可能になる。また、電気の給電点も所望位置にするこ
とができる。
【００８８】（４）半導体チップ１０は、図２０に示す
ように縦２ｍｍ、横１ｍｍに比較して、一辺が１．２ｍ
ｍもう一辺が１．０ｍｍとなる四角形の本実施形態１の
半導体チップ１０では、小型化となり、面積も小さくな
ることから、高周波電力増幅装置２０における配線基板
２１への実装も広い場所や長い場所が不要となることか
ら、配線基板２１の小型化から高周波電力増幅装置２０
の小型化が可能になる。また、高周波電力増幅装置２０
の軽量化も可能になる。
【００８９】（５）小型・軽量な高周波電力増幅装置２
０を搭載した無線通信機も小型・軽量化が図れる。特
に、本実施形態１の場合は、容量素子の数も減らすこと
ができ、より小型・軽量化される。
【００９０】（６）高周波電力増幅装置２０における配
線基板２１の小型化、容量素子の搭載数の軽減から高周
波電力増幅装置２０のコスト低減、無線通信機のコスト
低減も達成することができる。
【００９１】（実施形態２）図１３は本発明の他の実施
形態（実施形態２）である半導体素子の模式的平面図で
ある。本実施形態２では、最終増幅段を構成する複数の
トランジスタを単一の半導体チップ１０（半導体基板３
０）に組み込むとともに、各トランジスタのゲート電極
パッド（制御電極端子）１１と、配線基板２１の配線の
一部であるワイヤボンディングパッド２１Ｄを接続する
ワイヤ１４を、隣接するトランジスタ間でかつ隣接近接
するワイヤ間では相互に交差する方向に延在するように
位置させるものである。
【００９２】図１３はそれぞれ最終増幅段を構成する二
つのトランジスタ、例えば、トランジスタＱ３，Ｑ４及
びトランジスタＱ７，Ｑ８を半導体基板３０にモノリシ
ックに形成してある。そして、トランジスタＱ３，Ｑ４
の下側のワイヤ１４と、トランジスタＱ７，Ｑ８の下側
のワイヤ１４は交差する方向に延在してある。また、ト
ランジスタＱ３，Ｑ４の上側のワイヤ１４と、トランジ
スタＱ７，Ｑ８の上側のワイヤ１４は交差する方向に延
在してある。この交差角度は３０度以上になっている。
【００９３】これは、一方の増幅系が動作していると
き、他方の増幅系は動作していないわけであるが、増幅
系が異なるトランジスタ間で、同一方向，平行方向に２
本のワイヤが近接していると、動作していない増幅系の
トランジスタのワイヤに相互誘導作用によって誘起電流
が発生し、これがもとで雑音が発生し、動作している増
幅系に支障を起こしてしまうことを防止するためであ
る。
【００９４】本実施形態１による半導体チップ１０が組
み込まれた高周波電力増幅装置２０を組み込んだ無線通
信機では、雑音が少ない通話が可能になる。
【００９５】（実施形態３）図１４は本発明の他の実施
形態（実施形態３）である外部電極端子を突起電極とし
た半導体素子の模式図である。図１４（ａ）は半導体素
子の平面図である。図１４（ｂ）は図１４（ａ）のＡ−
Ａ線に沿う断面図、図１４（ｃ）は図１４（ａ）のＢ−
Ｂ線に沿う断面図である。なお、図１４（ｂ）及び図１
４（ｃ）には、半導体チップ１０を固定する配線基板２
１を二点鎖線で示してある。
【００９６】下地電極（バンプパッド）１５上に突起電
極（バンプ電極）１６が設けられ、図では突起電極（バ
ンプ電極）１６に配線基板２１が接触する状態で示され
ている。
【００９７】半導体チップ１０の外部電極端子を突起電
極とすることによって、ワイヤによる接続に比較してイ
ンダクタンスを低くすることができる。従って、高周波
電力増幅装置２０の場合、ドレイン側のワイヤの損失を
軽減でき特性を向上させることができる。例えば、高周
波電力増幅装置２０の効率が１〜２％向上し、出力が
０．１ｄＢＤ程度向上する。
【００９８】図１５は本実施形態３の変形例である半導
体素子の平面図である。図１５（ａ）は図１３に示す半
導体チップ１０において、外部電極端子を突起電極（バ
ンプ電極）１６としたものである。即ち、半導体チップ
１０の主面には最終増幅段を構成する二つのトランジス
タ、例えば、トランジスタＱ３，Ｑ４とトランジスタＱ
７，Ｑ８の各電極が突起電極（バンプ電極）１６となっ
たものである。
【００９９】また、図１５（ｂ）は、図１５（ａ）にお
いてトランジスタＱ３，Ｑ４となるものが９０度回転し
た配置構成となるものであり、トランジスタＱ３，Ｑ４
が動作せず、トランジスタＱ７，Ｑ８が動作していると
きのトランジスタＱ７，Ｑ８からトランジスタＱ３，Ｑ
４への相互誘導作用による誘起電流の発生を減らし、こ
の高周波電力増幅装置２０を組み込んだ無線通信機の雑
音を減らす効果がある。
【０１００】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。即ち、
本実施形態では、トランジスタとしてＭＯＳＦＥＴの例
について説明したが、例えば、増幅段を構成する半導体
増幅素子（トランジスタ）としてＭＯＳＦＥＴを用いた
例について説明したが、他のトランジスタでもよい。例
えば、トランジスタとして、ＧａＡｓ−ＭＥＳ（Metal-
Semiconductor ）ＦＥＴ，ＨＥＭＴ（High Electron Mo
bility Transistor ），Ｓｉ−ＧｅＦＥＴ等であって、
前記実施形態同様に適用でき同様な効果を得ることがで
きる。
【０１０１】また、実施形態ではデュアルバンド方式に
ついて説明したが、多モード通信方式や多バンド多モー
ド通信方式にも同様に適用でき同様な効果を得ることが
できる。
【０１０２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１０３】（１）増幅器（増幅段）を組み込んだ縦横
の寸法差が小さい小型化された半導体素子を提供するこ
とができる。
【０１０４】（２）高周波電力増幅装置の小型化が達成
できる。
【０１０５】（３）無線通信機の小型化が達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）であるＦＥ
Ｔを組み込んだ半導体素子の模式的平面図である。
【図２】前記半導体素子の等価回路図である。
【図３】前記半導体素子の電極パターンを示す模式図で
ある。
【図４】前記半導体素子におけるＦＥＴの単一フィンガ
ー部分の断面図である。
【図５】本実施形態１の高周波電力増幅装置の平面図で
ある。
【図６】本実施形態１の高周波電力増幅装置の側面図で
ある。
【図７】本実施形態１の高周波電力増幅装置の正面図で
ある。
【図８】本実施形態１の高周波電力増幅装置の底面の電
極パターンを透視的に示す模式的平面図である。
【図９】本実施形態１の高周波電力増幅装置の等価回路
図である。
【図１０】前記高周波電力増幅装置における配線基板の
表面上の電子部品のレイアウトの概略を示す平面図であ
る。
【図１１】本実施形態１の高周波電力増幅装置を組み込
んだ無線通信機の機能構成を示すブロック図である。
【図１２】本実施形態１の変形例である半導体素子にお
けるワイヤ接続位置の変更によるワイヤ長さの違いを示
す模式的平面図である。
【図１３】本発明の他の実施形態（実施形態２）である
半導体素子の模式的平面図である。
【図１４】本発明の他の実施形態（実施形態３）である
半導体素子を示す模式図である。
【図１５】本実施形態３の変形例である半導体素子の平
面図である。
【図１６】本発明に先立って検討した高周波電力増幅器
における最終増幅段を構成するトランジスタを組み込ん
だ半導体素子の模式的平面図である。
【図１７】図１６の半導体素子の等価回路図である。
【図１８】図１６のトランジスタの電極パターンを示す
模式的平面図である。
【図１９】本発明に先立って検討した高周波電力増幅装
置の等価回路図である。
【図２０】本発明に先立って検討した高周波電力増幅装
置における配線基板上の電子部品のレイアウトを示す模
式的平面図である。
【符号の説明】 １０…半導体チップ、１１…ゲート電極パッド、１１ａ
…ゲート電極層、１２…ドレイン電極パッド、１２ａ…
ドレイン電極層、１３…ソース電極パッド、１３ａ…ソ
ース電極層、１３ｃ…ソース電極、１４…ワイヤ、１５
…下地電極（バンプパッド）、１６…突起電極（バンプ
電極）、２０…高周波電力増幅装置、２１，２１Ｂ…配
線基板（モジュール基板）、２１Ｄ…ワイヤボンディン
グパッド、２１Ｗ…配線、２２…キャップ、２３…パッ
ケージ、３０…半導体基板、３１…エピタキシャル層、
３２，３３…Ｐウエル領域、３４…Ｎ型ドレインオフセ
ット領域、３５…ドレイン領域、３９…Ｐ＋型領域、４
０…Ｐ型コンタクト領域、４１…ソース領域、４２…ゲ
ート絶縁膜（酸化膜）、４３…ゲート電極、４７…層間
絶縁膜、５０…高周波信号処理ＩＣ、５１…アンテナ、
５２…アンテナ送受信切替器、５３…ＡＰＣ回路、５４
ａ，５４ｂ…カプラー、５５…デュプレクサー、５６
ａ，ｂ…送信受信切替スイッチ、５７ａ，５７ｂ，６０
ａ，６０ｂ…フィルター、６１ａ，６１ｂ…低雑音アン
プ（ＬＮＡ）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山根 正雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 安達 徹朗 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F038 AV06 BE07 CA02 CA10 DF01 DF02 DF16 EZ02 EZ07 EZ20 5J091 AA04 AA41 CA92 FA16 HA09 HA25 HA29 HA33 HA38 KA00 KA41 KA66 KA68 MA11 QA01 QA02 QA03 QA04 QA05 SA13 TA01 UW08 5J500 AA04 AA41 AC92 AF16 AH09 AH25 AH29 AH33 AH38 AK00 AK41 AK66 AK68 AM11 AQ01 AQ02 AQ03 AQ04 AQ05 AS13 AT01 WU08

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】半導体基板と、 前記半導体基板に形成されるトランジスタを有し、 前記半導体基板の主面に前記トランジスタの外部電極端
    子を構成する制御電極端子及び出力信号を送出する第１
    の電極端子が設けられ、 前記制御電極端子は１乃至複数設けられるとともに、前
    記１乃至複数の制御電極端子を挟んで、一側には複数の
    前記第１の電極端子が配列され、他側には複数の前記第
    １の電極端子が配列され、 前記１乃至複数の制御電極端子と前記制御電極端子の一
    側の複数の前記第１の電極端子を含む部分によって第１
    のトランジスタ部分を構成し、 前記１乃至複数の制御電極端子と前記制御電極端子の他
    側の複数の前記第１の電極端子を含む部分によって第２
    のトランジスタ部分を構成していることを特徴とする半
    導体素子。
  2. 【請求項２】前記トランジスタが前記半導体基板に複数
    設けられていることを特徴とする請求項１に記載の半導
    体素子。
  3. 【請求項３】前記半導体素子は四角形であり、前記半導
    体基板の対面する一対の辺に沿って前記第１の電極端子
    がそれぞれ一列に並ぶとともに、前記両列の中間に前記
    制御電極端子が位置していることを特徴とする請求項１
    に記載の半導体素子。
  4. 【請求項４】前記トランジスタの前記制御電極端子及び
    前記第１の電極端子並びに第２の電極端子にそれぞれ電
    気的に接続される前記半導体基板に形成される各半導体
    領域はフィンガー構造となっていることを特徴とする請
    求項１に記載の半導体素子。
  5. 【請求項５】前記フィンガー構造のフィンガーの長さは
    信号の位相ずれが大きくならないように３００μｍ以下
    となっていることを特徴とする請求項４に記載の半導体
    素子。
  6. 【請求項６】前記第１の電極端子及び前記制御電極端子
    は導電性のワイヤを接続できるワイヤボンディングパッ
    ドを構成し、前記半導体基板の裏面には外部電極端子と
    なる第２の電極端子が設けられていることを特徴とする
    請求項１に記載の半導体素子。
  7. 【請求項７】前記制御電極端子は前記ワイヤが複数箇所
    の位置に接続できるように長く延在する帯状電極となっ
    ていることを特徴とする請求項６に記載の半導体素子。
  8. 【請求項８】前記帯状電極は前記半導体基板の一対の辺
    に沿ってそれぞれ配置される前記第１の電極端子列の少
    なくとも列中間位置部分から前記列の一方の端側部分に
    まで対応して延在していることを特徴とする請求項７に
    記載の半導体素子。
  9. 【請求項９】前記半導体基板の主面には前記トランジス
    タの外部電極端子を構成する第２の電極端子が設けら
    れ、この第２の電極端子は導電性のワイヤを接続できる
    ワイヤボンディングパッドを構成していることを特徴と
    する請求項６に記載の半導体素子。
  10. 【請求項１０】前記半導体基板の主面には前記トランジ
    スタの外部電極端子を構成する第１の電極端子及び制御
    電極端子並びに第２の電極端子が設けられ、これら各電
    極端子は表面実装が可能な突起電極になっていることを
    特徴とする請求項１に記載の半導体素子。
  11. 【請求項１１】前記第１のトランジスタ部分の第１の電
    極端子と、前記第２のトランジスタ部分の第１の電極端
    子は、前記半導体基板に設けられた抵抗を介して電気的
    に接続されていることを特徴とする請求項１に記載の半
    導体素子。
  12. 【請求項１２】前記トランジスタはシリコン基板に形成
    された電界効果トランジスタであり、ゲート電極端子が
    前記制御電極端子となり、ドレイン電極端子が前記第１
    の電極端子となり、ソース電極端子が前記第２の電極端
    子となっていることを特徴とする請求項１に記載の半導
    体素子。
  13. 【請求項１３】前記半導体基板は正方形となっているこ
    とを特徴とする請求項１に記載の半導体素子。
  14. 【請求項１４】配線基板に１乃至複数の増幅系を形成し
    た高周波電力増幅装置であって、 前記増幅系は、 増幅されるべき信号が供給される入力端子と、 出力端子と、 パワー制御信号を受ける制御端子と、 前記入力端子と前記出力端子の間に順次従属接続される
    複数の増幅段と、 前記増幅段にそれぞれ所定の電位を供給する第１電源端
    子及び第２電源端子とを有し、 前記増幅段は、その段へ供給される入力信号及び前記パ
    ワー制御信号を受ける制御電極端子と、その段の出力信
    号を送出する第１の電極端子と、前記第２電源端子に接
    続される第２の電極端子を含み、 前記最終増幅段を構成する半導体素子は、 半導体基板と、 前記半導体基板に形成されるトランジスタを有し、 前記半導体基板の主面に前記トランジスタの外部電極端
    子を構成する制御電極端子及び出力信号を送出する第１
    の電極端子が設けられ、 前記制御電極端子は１乃至複数設けられるとともに、前
    記１乃至複数の制御電極端子を挟んで、一側には複数の
    前記第１の電極端子が配列され、他側には複数の前記第
    １の電極端子が配列され、 前記１乃至複数の制御電極端子と前記制御電極端子の一
    側の複数の前記第１の電極端子を含む部分によって第１
    のトランジスタ部分を構成し、 前記１乃至複数の制御電極端子と前記制御電極端子の他
    側の複数の前記第１の電極端子を含む部分によって第２
    のトランジスタ部分を構成した構成になっていることを
    特徴とする高周波電力増幅装置。
  15. 【請求項１５】前記トランジスタが前記半導体基板に複
    数設けられていることを特徴とする請求項１４に記載の
    高周波電力増幅装置。
  16. 【請求項１６】前記半導体素子は四角形であり、前記半
    導体基板の対面する一対の辺に沿って前記第１の電極端
    子がそれぞれ一列に並ぶとともに、前記両列の中間に前
    記制御電極端子が位置していることを特徴とする請求項
    １４に記載の高周波電力増幅装置。
  17. 【請求項１７】前記半導体素子に設けられた前記トラン
    ジスタの前記制御電極端子及び前記第１の電極端子並び
    に第２の電極端子にそれぞれ電気的に接続される前記半
    導体基板に形成される各半導体領域はフィンガー構造と
    なるとともに、前記フィンガー構造のフィンガーの長さ
    は信号の位相ずれが大きくならないように３００μｍ以
    下となっていることを特徴とする請求項１４に記載の高
    周波電力増幅装置。
  18. 【請求項１８】前記半導体素子の前記トランジスタの前
    記第１の電極端子及び前記制御電極端子は導電性のワイ
    ヤを接続できるワイヤボンディングパッドを構成し、前
    記半導体基板の裏面には外部電極端子となる第２の電極
    端子が設けられ、前記制御電極端子は長く延在した帯状
    電極となり、前記ワイヤの一端は前記帯状電極の所望の
    一箇所に接続されていることを特徴とする請求項１４に
    記載の高周波電力増幅装置。
  19. 【請求項１９】前記半導体素子を構成する前記半導体基
    板の主面には前記トランジスタの外部電極端子を構成す
    る前記第１の電極端子及び制御電極端子並びに第２の電
    極端子が設けられるとともに、これら各電極端子は突起
    電極となり、この突起電極を介して前記配線基板の各配
    線に接続されていることを特徴とする請求項１４に記載
    の高周波電力増幅装置。
  20. 【請求項２０】前記半導体素子における前記第１のトラ
    ンジスタ部分の第１の電極端子と、前記第２のトランジ
    スタ部分の第１の電極端子は、前記半導体素子を構成す
    る半導体基板に設けられた抵抗を介して電気的に接続さ
    れていることを特徴とする請求項１４に記載の高周波電
    力増幅装置。
  21. 【請求項２１】前記トランジスタはシリコン基板に形成
    された電界効果トランジスタであり、ゲート電極端子が
    前記制御電極端子となり、ドレイン電極端子が前記第１
    の電極端子となり、ソース電極端子が前記第２の電極端
    子となっていることを特徴とする請求項１４に記載の高
    周波電力増幅装置。
  22. 【請求項２２】前記増幅系の初段増幅段と第２段増幅段
    は、単一の半導体チップにモノリシックに形成されてい
    ることを特徴とする請求項１４に記載の高周波電力増幅
    装置。
  23. 【請求項２３】前記増幅系が２以上設けられた高周波電
    力増幅装置であって、前記各増幅系の各最終増幅段を構
    成する各トランジスタは単一の半導体基板に組み込まれ
    るとともに、前記各トランジスタの制御電極端子と前記
    配線基板の配線を接続するワイヤと、前記各トランジス
    タの第１の電極端子と前記配線基板の配線を接続するワ
    イヤとは、隣接するトランジスタ間でかつ隣接するワイ
    ヤ間では相互に交差する方向に延在いることを特徴とす
    る請求項１４に記載の高周波電力増幅装置。
  24. 【請求項２４】前記両ワイヤの交差角度は３０度以上で
    あることを特徴とする請求項２３に記載の高周波電力増
    幅装置。
  25. 【請求項２５】前記半導体素子は正方形であることを特
    徴とする請求項１４に記載の高周波電力増幅装置。
  26. 【請求項２６】請求項１４に記載の高周波電力増幅装置
    を有することを特徴とする無線通信機。
JP2001366351A 2001-11-30 2001-11-30 半導体素子及び高周波電力増幅装置並びに無線通信機 Pending JP2003168736A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001366351A JP2003168736A (ja) 2001-11-30 2001-11-30 半導体素子及び高周波電力増幅装置並びに無線通信機
US10/291,834 US6765268B2 (en) 2001-11-30 2002-11-12 Multiple transistors having a common gate pad between first group of drains and second group of drains
CN02152669A CN1421927A (zh) 2001-11-30 2002-11-29 半导体器件
US10/870,921 US6992528B2 (en) 2001-11-30 2004-06-21 Semiconductor device
US11/280,464 US7141876B2 (en) 2001-11-30 2005-11-17 Semiconductor device
US11/581,587 US7439622B2 (en) 2001-11-30 2006-10-17 Semiconductor device
US12/203,851 US8022537B2 (en) 2001-11-30 2008-09-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001366351A JP2003168736A (ja) 2001-11-30 2001-11-30 半導体素子及び高周波電力増幅装置並びに無線通信機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005335152A Division JP2006094557A (ja) 2005-11-21 2005-11-21 半導体素子及び高周波電力増幅装置並びに無線通信機

Publications (2)

Publication Number Publication Date
JP2003168736A true JP2003168736A (ja) 2003-06-13
JP2003168736A5 JP2003168736A5 (ja) 2005-09-15

Family

ID=19176263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001366351A Pending JP2003168736A (ja) 2001-11-30 2001-11-30 半導体素子及び高周波電力増幅装置並びに無線通信機

Country Status (3)

Country Link
US (5) US6765268B2 (ja)
JP (1) JP2003168736A (ja)
CN (1) CN1421927A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867753A (zh) * 2012-09-07 2013-01-09 清华大学 基于倒置工艺的射频功率管及其形成方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US6825559B2 (en) 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
JP4146290B2 (ja) * 2003-06-06 2008-09-10 株式会社ルネサステクノロジ 半導体装置
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
US7211840B2 (en) * 2003-10-31 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Transistor
US7166867B2 (en) 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
US20050134410A1 (en) * 2003-12-18 2005-06-23 Intel Corporation Power addition apparatus, systems, and methods
JP3999759B2 (ja) * 2004-04-02 2007-10-31 富士通株式会社 基板及び電子機器
US7135748B2 (en) * 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
US7508261B2 (en) * 2005-01-19 2009-03-24 Micro-Mobio, Inc. Systems of miniaturized compatible radio frequency wireless devices
US7548111B2 (en) * 2005-01-19 2009-06-16 Micro Mobio Corporation Miniature dual band power amplifier with reserved pins
CN104183591A (zh) * 2005-07-01 2014-12-03 维税-希力康克斯公司 以单个贴装封装实现的完整功率管理***
US7385263B2 (en) * 2006-05-02 2008-06-10 Atmel Corporation Low resistance integrated MOS structure
US7834662B2 (en) 2006-12-13 2010-11-16 Apple Inc. Level shifter with embedded logic and low minimum voltage
US8111001B2 (en) 2007-07-17 2012-02-07 Cree, Inc. LED with integrated constant current driver
JP4655083B2 (ja) * 2007-11-16 2011-03-23 セイコーエプソン株式会社 微小電気機械装置
US8629495B2 (en) * 2008-04-15 2014-01-14 Nxp, B.V. High frequency field-effect transistor
JP5644042B2 (ja) * 2008-10-20 2014-12-24 株式会社村田製作所 半導体装置
GB2466313A (en) 2008-12-22 2010-06-23 Cambridge Silicon Radio Ltd Radio Frequency CMOS Transistor
JP2010171114A (ja) * 2009-01-21 2010-08-05 Renesas Technology Corp 半導体装置
US8798564B2 (en) * 2009-03-17 2014-08-05 Provigent Ltd. Transmitter with replaceable power amplifier
US8139370B2 (en) * 2009-03-24 2012-03-20 Viasat, Inc. Electronic system having field effect transistors and interconnect bumps on a semiconductor substrate
US8102728B2 (en) 2009-04-07 2012-01-24 Apple Inc. Cache optimizations using multiple threshold voltage transistors
JP5397289B2 (ja) * 2010-03-29 2014-01-22 住友電気工業株式会社 電界効果トランジスタ
US8319256B2 (en) 2010-06-23 2012-11-27 Power Integrations, Inc. Layout design for a high power, GaN-based FET
TW201310585A (zh) * 2011-08-29 2013-03-01 Fortune Semiconductor Corp 封裝結構
KR101262643B1 (ko) * 2011-10-17 2013-05-08 숭실대학교산학협력단 멀티 트랜지스터
RU2504897C1 (ru) * 2012-10-04 2014-01-20 Открытое акционерное общество "Омский научно-исследовательский институт приборостроения" (ОАО "ОНИИП") Полосовой высокоизбирательный перестраиваемый lс-фильтр
US9078380B2 (en) * 2012-10-19 2015-07-07 Nvidia Corporation MOSFET stack package
US8947888B2 (en) * 2012-12-17 2015-02-03 Microsoft Corporation Substantially rigid interconnection structure for devices
DE102013202220A1 (de) * 2013-02-12 2014-08-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Strahlungsquelle und Verfahren zu deren Betrieb
US9214423B2 (en) * 2013-03-15 2015-12-15 Semiconductor Components Industries, Llc Method of forming a HEMT semiconductor device and structure therefor
EP2869339B1 (en) * 2013-10-31 2016-07-27 Ampleon Netherlands B.V. Transistor arrangement
KR101566155B1 (ko) * 2013-12-17 2015-11-05 전자부품연구원 나노크기의 이산화티탄으로 표면이 코팅된 구형의 전이금속복합탄산물을 이용한 고전압용 비수계 리튬이차전지용 고용량 양극재료 및 그의 제조 방법
CN104485361B (zh) * 2014-12-25 2018-03-30 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
US9712117B2 (en) 2014-12-30 2017-07-18 Skyworks Solutions, Inc. Cascode switch for power amplifier
JP6488720B2 (ja) * 2015-01-23 2019-03-27 三菱電機株式会社 半導体装置
CN107534060B (zh) * 2015-02-20 2020-12-22 威世通用半导体有限责任公司 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
US10211861B2 (en) 2015-03-17 2019-02-19 Skyworks Solutions, Inc. Multi-mode integrated front end module
TWI584467B (zh) 2015-09-24 2017-05-21 台達電子工業股份有限公司 半導體裝置
KR20170056391A (ko) * 2015-11-13 2017-05-23 삼성전기주식회사 프론트 엔드 모듈
DE102015223599A1 (de) * 2015-11-27 2017-06-01 Robert Bosch Gmbh Leistungsmodul für einen Elektromotor
WO2017098578A1 (ja) * 2015-12-08 2017-06-15 三菱電機株式会社 電力増幅器
US10153306B2 (en) * 2016-02-29 2018-12-11 Skyworks Solutions, Inc. Transistor layout with low aspect ratio
US9786660B1 (en) * 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) * 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
CN106501340B (zh) * 2016-09-23 2019-07-09 上海小海龟科技有限公司 电极、离子敏感传感器、电容和离子活度的检测方法
US10692863B2 (en) * 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
WO2018110393A1 (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 スイッチｉｃ、フロントエンドモジュール及び通信装置
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
CN109494204B (zh) * 2018-10-19 2020-11-27 隔空微电子（广州）有限公司 低噪声放大器芯片封装结构和***电路
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
CA3114695A1 (en) 2020-04-08 2021-10-08 National Research Council Of Canada Distributed inductance integrated field effect transistor structure
CN112420841B (zh) * 2020-11-09 2023-12-01 深圳必特跨境科技有限公司 负微分电阻电路以及神经元晶体管结构
US11804527B2 (en) 2021-07-14 2023-10-31 Nxp Usa, Inc. Transistor with center fed gate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025296A (en) 1988-02-29 1991-06-18 Motorola, Inc. Center tapped FET
JPH02114561A (ja) 1988-10-24 1990-04-26 Mitsubishi Electric Corp 半導体装置
JP2878137B2 (ja) * 1994-06-29 1999-04-05 シャープ株式会社 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
JP2669392B2 (ja) 1995-03-10 1997-10-27 日本電気株式会社 半導体装置およびその実装構造
US5613861A (en) * 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
US6522173B1 (en) * 1998-03-31 2003-02-18 Kanji Otsuka Electronic device
US6320548B1 (en) * 2000-01-26 2001-11-20 Integral Technologies, Inc. Dual disk active antenna
JP4536942B2 (ja) * 2001-02-09 2010-09-01 三菱電機株式会社 高周波用集積回路及びこれを用いた高周波回路装置
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US6774718B2 (en) * 2002-07-19 2004-08-10 Micro Mobio Inc. Power amplifier module for wireless communication devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867753A (zh) * 2012-09-07 2013-01-09 清华大学 基于倒置工艺的射频功率管及其形成方法

Also Published As

Publication number Publication date
US20090008774A1 (en) 2009-01-08
CN1421927A (zh) 2003-06-04
US6765268B2 (en) 2004-07-20
US20070034946A1 (en) 2007-02-15
US20060076620A1 (en) 2006-04-13
US7439622B2 (en) 2008-10-21
US20040232485A1 (en) 2004-11-25
US8022537B2 (en) 2011-09-20
US20030102494A1 (en) 2003-06-05
US7141876B2 (en) 2006-11-28
US6992528B2 (en) 2006-01-31

Similar Documents

Publication Publication Date Title
JP2003168736A (ja) 半導体素子及び高周波電力増幅装置並びに無線通信機
JP4018312B2 (ja) 無線通信装置
US7149496B2 (en) High-frequency module and radio communication apparatus
US6975271B2 (en) Antenna switch module, all-in-one communication module, communication apparatus and method for manufacturing antenna switch module
US7116175B2 (en) Semiconductor device
KR20050007353A (ko) 반도체장치 및 전자 장치
JP2006094557A (ja) 半導体素子及び高周波電力増幅装置並びに無線通信機
JP2020027974A (ja) 高周波モジュールおよび通信装置
JP2006180151A (ja) 電力増幅モジュールおよびその製造方法
WO2011104774A1 (ja) 半導体装置
US20070202832A1 (en) Wireless communication system
JP2005039320A (ja) 半導体素子及び高周波電力増幅装置
JP4711442B2 (ja) 半導体集積回路装置
JP4828644B2 (ja) 半導体集積回路装置
TW560079B (en) Compound semiconductor device
JP2006093500A (ja) 電子装置
JP2007005476A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060207