JP2003273675A - 自動利得制御回路 - Google Patents

自動利得制御回路

Info

Publication number
JP2003273675A
JP2003273675A JP2002070023A JP2002070023A JP2003273675A JP 2003273675 A JP2003273675 A JP 2003273675A JP 2002070023 A JP2002070023 A JP 2002070023A JP 2002070023 A JP2002070023 A JP 2002070023A JP 2003273675 A JP2003273675 A JP 2003273675A
Authority
JP
Japan
Prior art keywords
signal
output
variable gain
circuit
gain amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002070023A
Other languages
English (en)
Inventor
Takahiro Tsuji
貴浩 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002070023A priority Critical patent/JP2003273675A/ja
Publication of JP2003273675A publication Critical patent/JP2003273675A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【課題】 入力電圧の波形が上下非対称であってもピー
クホールド回路のみで可変利得増幅器の利得制御を行う
ことができ、可変利得増幅器からの出力信号の振幅に誤
差が生じることなく一定にすることができる自動利得制
御回路を得る。 【解決手段】 可変利得増幅器2の出力電圧が所定値以
上になると、信号生成回路11から出力された同相信
号、すなわち可変利得増幅器2の出力信号Soをピーク
ホールド回路14に出力し、可変利得増幅器2の出力電
圧が所定値未満になると、信号生成回路11で生成され
た可変利得増幅器2の出力信号Soの逆相信号をピーク
ホールド回路14に出力させ、ピークホールド回路14
からの出力信号S2を積分して電流に変換し、該電流に
よって可変利得増幅器2の利得制御を行うようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力信号の振幅の
変化に応じて可変利得増幅器の利得を変え、入力信号の
振幅をそれぞれ所定値で一定にして出力する自動利得制
御回路に関する。
【0002】
【従来の技術】図6は、従来の自動利得制御回路の回路
例を示したブロック図である。図6の自動利得制御回路
100において、可変利得増幅器101から出力された
信号のピーク値がピークホールド回路102でホールド
され、該出力された信号のボトム値がボトムホールド回
路103でホールドされる。更に、演算回路104で、
ピークホールド回路102でホールドされたピーク値か
らボトムホールド回路103でホールドされたボトム値
が減算される。このように演算回路104で演算して得
られた信号は、積分回路105に入力され、積分回路1
05で積分されて出力される。
【0003】積分回路105の出力信号は、更に電圧−
電流変換回路106で電流に変換されて、利得制御信号
として可変利得増幅器101に出力される。可変利得増
幅器101は、利得制御信号として入力された制御電流
に応じた利得で入力信号を増幅して出力する。入力信号
の振幅が所定値よりも小さいときは可変利得増幅器10
1の利得が大きくなり、入力信号の振幅が所定値よりも
大きいときは可変利得増幅器101の利得が小さくなる
ため、可変利得増幅器101から出力される信号の振幅
が所定値で一定になる。このように、ピークホールド回
路102と並列にボトムホールド回路103を接続し、
ピークホールド回路102の出力信号とボトムホールド
回路103の出力信号の電圧差を積分回路105に出力
するため、可変利得増幅器101の出力信号波形が上下
非対称であっても該出力信号の振幅を検出することがで
きる。
【0004】
【発明が解決しようとする課題】一方、ピークホールド
回路102及びボトムホールド回路103をCMOSプ
ロセスのLSIで形成する場合、ピークホールド回路1
02は図7のようになり、ボトムホールド回路103は
図8のようになる。図7及び図8において、それぞれの
出力端OUTa及びOUTbには、コンデンサCa及び
Cbがそれぞれ対応して接続されており、該各コンデン
サCa及びCbは、ホールド時間を設定するために必要
になる。
【0005】しかし、コンデンサCa及びCbは、通
常、数十pF以上の容量となり、LSIに内蔵する場合
には、チップ面積を増大させる要因になっていた。ま
た、図7のピークホールド回路102では、コンデンサ
Caに並列に接続された定電流源111の電流供給能力
を小さくしていることから、出力端OUTaの電圧上昇
時の上昇速度よりも電圧低下時の低下速度のほうが小さ
い。また、図8のボトムホールド回路103では、コン
デンサCbに直列に接続された定電流源112の電流供
給能力を小さくしていることから、出力端OUTbの電
圧低下時の低下速度よりも電圧上昇時の上昇速度のほう
が小さい。
【0006】このように、図7のピークホールド回路1
02及び図8のボトムホールド回路103では、回路構
成上、電圧オフセットを制御しにくく、ホールド結果が
それぞれのオフセットを含むものになることから、ピー
クホールド回路102及びボトムホールド回路103に
おける各ホールド時間にばらつきが発生し、可変利得増
幅器101から出力される信号の振幅に誤差が生じる要
因になっていた。
【0007】本発明は、上記のような問題を解決するた
めになされたものであり、入力電圧の波形が上下非対称
であってもピークホールド回路のみで可変利得増幅器の
利得制御を行うようにして、可変利得増幅器からの出力
信号の振幅に誤差が生じることなく一定にすることがで
きる自動利得制御回路を得ることを目的とする。
【0008】
【課題を解決するための手段】この発明に係る自動利得
制御回路は、入力された制御信号に応じて利得を変化さ
せる可変利得増幅器と、該可変利得増幅器から出力され
た信号の振幅を検出し、該検出した振幅が所定値になる
ように可変利得増幅器の利得制御を行う利得制御回路部
とを備えた自動利得制御回路において、前記利得制御回
路部は、可変利得増幅器から出力された信号の同相信号
と逆相信号をそれぞれ生成して出力する信号生成回路部
と、入力された制御信号に応じて、該信号生成回路部か
ら出力された同相信号及び逆相信号のいずれか一方を出
力する信号切換回路部と、前記可変利得増幅器から出力
された電圧に応じて該信号切換回路部の動作制御を行う
切換制御回路部と、前記信号切換回路部から出力された
信号のピーク値をホールドするピークホールド回路部
と、該ピークホールド回路部から出力された信号を積分
して前記可変利得増幅器の制御信号として出力する積分
回路部とを備えるものである。
【0009】具体的には、前記信号生成回路部は、前記
可変利得増幅器の出力信号が入力され、該入力された信
号から前記逆相信号を生成して出力する電圧増幅度1の
反転増幅回路で構成され、前記可変利得増幅器の出力信
号を前記同相信号として出力するようにした。
【0010】また、前記切換制御回路部は、信号切換回
路部に対して、前記可変利得増幅器の出力信号の電圧が
所定値以上の場合は前記信号生成回路部から出力された
同相信号を出力させ、前記可変利得増幅器の出力信号の
電圧が所定値未満の場合は前記信号生成回路部から出力
された逆相信号を出力させるようにした。
【0011】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 第1の実施の形態.図1は、本発明の第1の実施の形態
における自動利得制御回路の構成例を示したブロック図
である。図1における自動利得制御回路1は、入力信号
Siの振幅の変化に応じて該入力信号Siに対する増幅
率を変えることにより、入力信号の振幅を一定にして出
力するものである。自動利得制御回路1は、入力される
制御電流に応じて利得を変化させる可変利得増幅器2
と、該可変利得増幅器2の出力信号Soの振幅を検出
し、該検出した振幅が所定値で一定になるように可変利
得増幅器2の利得制御を行う利得制御回路部3とで構成
されている。
【0012】利得制御回路部3は、可変利得増幅器2か
ら出力された信号Soの同相信号と逆相信号をそれぞれ
生成して出力する信号生成回路11と、入力された制御
信号に応じて、該信号生成回路11から出力された同相
信号及び逆相信号のいずれか一方を出力する信号切換回
路12と、可変利得増幅器2から出力された電圧に応じ
て該信号切換回路12の動作制御を行う切換制御回路1
3とを備えている。更に、利得制御回路部3は、信号切
換回路12から出力された信号のピーク値をホールドす
るピークホールド回路14と、ピークホールド回路14
から出力された信号を積分して出力する積分回路15
と、積分回路15から出力された信号の電圧を電流に変
換して可変利得増幅器2に対する利得制御電流として出
力する電圧−電流変換回路16とを備えている。
【0013】信号生成回路11は、出力端OUT1から
逆相信号を出力し、出力端OUT2から同相信号を出力
する。切換制御回路13は、信号切換回路12に対し
て、可変利得増幅器2の出力電圧が所定値以上になる
と、信号生成回路11から出力された同相信号をピーク
ホールド回路14に出力させ、可変利得増幅器2の出力
電圧が所定値未満になると、信号生成回路11から出力
された逆相信号をピークホールド回路14に出力させ
る。なお、積分回路15及び電圧−電流変換回路16は
積分回路部をなす。
【0014】ここで、図2は、信号生成回路11、信号
切換回路12及び切換制御回路13の回路例を示した図
であり、図2を用いて信号生成回路11、信号切換回路
12及び切換制御回路13の動作例についてもう少し詳
細に説明する。図2において、信号生成回路11は、演
算増幅器21及び抵抗22,23からなる電圧増幅度1
の反転増幅器で構成されている。演算増幅器21におい
て、非反転入力端には所定の基準電圧Vrが入力され、
出力端から出力信号Soの逆相信号が出力される。ま
た、演算増幅器21の反転入力端には、抵抗22を介し
て可変利得増幅器2の出力信号Soが入力され、演算増
幅器21の出力端と反転入力端との間には抵抗23が接
続されている。
【0015】信号切換回路12は、スイッチ回路25及
び26で構成されており、スイッチ回路25には演算増
幅器21の出力信号が入力され、スイッチ回路26には
可変利得増幅器2の出力信号Soが入力されている。ス
イッチ回路25及び26は、切換制御回路13からの制
御信号に応じて、信号生成回路11から入力された信号
をピークホールド回路14に出力する。一方、切換制御
回路13は、コンパレータ28とインバータ29で構成
されており、コンパレータ28の非反転入力端には可変
利得増幅器2の出力信号Soが、コンパレータ28の反
転入力端には基準電圧Vrがそれぞれ入力されている。
【0016】コンパレータ28の出力信号は、スイッチ
ング制御信号としてスイッチ回路26に出力され、ま
た、インバータ29を介してスイッチング制御信号とし
てスイッチ回路25に出力される。コンパレータ28
は、可変利得増幅器2の出力電圧が、基準電圧Vr以上
になるとハイ(High)レベルの信号を出力し、基準
電圧Vr未満になるとロー(Low)レベルの信号を出
力する。これに対して、スイッチ回路25及び26は、
ハイレベルの制御信号が入力されるとオンして導通状態
になり、ローレベルの制御信号が入力されるとオフして
遮断状態になる。
【0017】これらのことから、可変利得増幅器2の出
力電圧が基準電圧Vr以上になるとスイッチ回路25が
オフしてスイッチ回路26がオンし、ピークホールド回
路14には、可変利得増幅器2の出力信号Soが入力さ
れる。これに対して、可変利得増幅器2の出力電圧が基
準電圧Vr未満になるとスイッチ回路25がオンしてス
イッチ回路26がオフし、ピークホールド回路14に
は、信号生成回路11から可変利得増幅器2の出力信号
Soの逆相信号が入力される。
【0018】図3は、図2の各部の信号波形例を示した
タイミングチャートであり、図3では可変利得増幅器2
の入力信号Siの振幅が変動していない場合を例にして
示している。図3において、(a)はスイッチ回路25
の入力信号を、(b)はスイッチ回路26の入力信号
を、(c)はスイッチ回路25に入力される制御信号
を、(d)はスイッチ回路26に入力される制御信号を
それぞれ示している。また、図3において、(e)はピ
ークホールド回路14の入力信号S1を、(f)はピー
クホールド回路14の出力信号S2と積分回路15の出
力信号S3をそれぞれ示している。なお、(f)では、
実線がピークホールド回路14の出力信号S2を、破線
が積分回路15の出力信号S3をそれぞれ示している。
【0019】図3から分かるように、ピークホールド回
路14には、可変利得増幅器2の出力信号Soを全波整
流した信号が入力されることになる。また、可変利得増
幅器2から出力された信号Soの振幅が所定値で一定で
あることから、積分回路15の出力信号S3は、ほぼ一
定の電圧になっていることが分かる。
【0020】次に、図4及び図5は、図2の各部におけ
る信号波形の他の例を示したタイミングチャートであ
り、図4及び図5では可変利得増幅器2の入力信号Si
の振幅が変動した場合を例にして示している。図4にお
いて、(a)は可変利得増幅器2の入力信号Siを、
(b)は可変利得増幅器2の出力信号Soを、(c)は
ピークホールド回路14の入力信号S1をそれぞれ示し
ている。また、図5は、ピークホールド回路14の出力
信号S2と積分回路15の出力信号S3をそれぞれ示し
ている。なお、図5では、1点鎖線がピークホールド回
路14の入力信号S1を、実線がピークホールド回路1
4の出力信号S2を、破線が積分回路15の出力信号S
3をそれぞれ示している。図4及び図5から、入力信号
Siの振幅の低下に対して、可変利得増幅器2の出力信
号Soは、振幅が低下した後、次第に増加して所定値で
一定になっていることが分かる。
【0021】なお、図3から図5では、ピークホールド
回路14に図7で示した回路と同様の回路を使用した場
合を例にして示している。
【0022】このように、本第1の実施の形態における
自動利得制御回路は、可変利得増幅器2の出力電圧が所
定値以上になると、信号生成回路11から出力された同
相信号、すなわち可変利得増幅器2の出力信号Soをピ
ークホールド回路14に出力し、可変利得増幅器2の出
力電圧が所定値未満になると、信号生成回路11で生成
された可変利得増幅器2の出力信号Soの逆相信号をピ
ークホールド回路14に出力させ、ピークホールド回路
14からの出力信号S2を積分して電流に変換し、該電
流によって可変利得増幅器2の利得制御を行うようにし
た。このことから、入力電圧の波形が上下非対称であっ
てもピークホールド回路のみで可変利得増幅器の利得制
御を行うことができ、可変利得増幅器からの出力信号の
振幅に誤差が生じることなく一定にすることができる。
【0023】なお、前記第1の実施の形態では、入力さ
れる制御電流に応じて利得を変化させる可変利得増幅器
を使用した場合を例にして示したが、本発明は、これに
限定するものではなく、入力される制御電圧に応じて利
得を変化させる可変利得増幅器を使用した場合において
も適用することができる。この場合、図1及び図2にお
いて、電圧−電流変換回路16をなくし、積分回路15
の出力電圧が可変利得増幅器2の利得を変化させる制御
信号となる。
【0024】
【発明の効果】上記の説明から明らかなように、本発明
の自動利得制御回路によれば、可変利得増幅器から出力
された電圧に応じて、信号生成回路部から出力された同
相信号及び逆相信号のいずれか一方をピークホールド回
路部に出力し、ピークホールド回路部からの出力信号を
積分して得られた信号で可変利得増幅器の利得制御を行
うようにした。このことから、入力電圧の波形が上下非
対称であってもボトムホールド回路を使用することなく
可変利得増幅器の利得制御を行うことができ、可変利得
増幅器からの出力信号の振幅のばらつきを低減させるこ
とができる。
【0025】具体的には、信号生成回路部を、前記可変
利得増幅器の出力信号が入力され、該入力された信号か
ら前記逆相信号を生成して出力する電圧増幅度1の反転
増幅回路で構成し、前記可変利得増幅器の出力信号を前
記同相信号として出力するようにした。このことから、
簡単な回路で可変利得増幅器の出力信号に対する同相信
号と逆相信号を生成することができる。
【0026】また、前記切換制御回路部は、信号切換回
路部に対して、可変利得増幅器の出力信号の電圧が所定
値以上の場合は信号生成回路部から出力された同相信号
を出力させ、可変利得増幅器の出力信号の電圧が所定値
未満の場合は信号生成回路部から出力された逆相信号を
出力させるようにした。このことから、入力電圧の波形
が上下非対称であってもボトムホールド回路を使用する
ことなく可変利得増幅器の利得制御を行うことができ
る。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態における自動利得
制御回路の構成例を示したブロック図である。
【図2】 図1において、信号生成回路11、信号切換
回路12及び切換制御回路13の回路例を示した図であ
る。
【図3】 図2の各部の信号波形例を示したタイミング
チャートである。
【図4】 図2の各部の信号波形における他の例を示し
たタイミングチャートである。
【図5】 図2の各部の信号波形における他の例を示し
たタイミングチャートである。
【図6】 従来の自動利得制御回路の回路例を示したブ
ロック図である。
【図7】 図6のピークホールド回路102の回路例を
示した図である。
【図8】 図6のボトムホールド回路103の回路例を
示した図である。
【符号の説明】
1 自動利得制御回路 2 可変利得増幅器 3 利得制御回路部 11 信号生成回路 12 信号切換回路 13 切換制御回路 14 ピークホールド回路 15 積分回路 16 電圧−電流変換回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 入力された制御信号に応じて利得を変化
    させる可変利得増幅器と、該可変利得増幅器から出力さ
    れた信号の振幅を検出し、該検出した振幅が所定値にな
    るように可変利得増幅器の利得制御を行う利得制御回路
    部とを備えた自動利得制御回路において、 前記利得制御回路部は、 前記可変利得増幅器から出力された信号の同相信号と逆
    相信号をそれぞれ生成して出力する信号生成回路部と、 入力された制御信号に応じて、該信号生成回路部から出
    力された同相信号及び逆相信号のいずれか一方を出力す
    る信号切換回路部と、 前記可変利得増幅器から出力された電圧に応じて該信号
    切換回路部の動作制御を行う切換制御回路部と、 前記信号切換回路部から出力された信号のピーク値をホ
    ールドするピークホールド回路部と、 該ピークホールド回路部から出力された信号を積分して
    前記可変利得増幅器の制御信号として出力する積分回路
    部と、を備えることを特徴とする自動利得制御回路。
  2. 【請求項2】 前記信号生成回路部は、前記可変利得増
    幅器の出力信号が入力され、該入力された信号から前記
    逆相信号を生成して出力する電圧増幅度1の反転増幅回
    路で構成され、前記可変利得増幅器の出力信号を前記同
    相信号として出力することを特徴とする請求項1記載の
    自動利得制御回路。
  3. 【請求項3】 前記切換制御回路部は、信号切換回路部
    に対して、前記可変利得増幅器の出力信号の電圧が所定
    値以上の場合は前記信号生成回路部から出力された同相
    信号を出力させ、前記可変利得増幅器の出力信号の電圧
    が所定値未満の場合は前記信号生成回路部から出力され
    た逆相信号を出力させることを特徴とする請求項1又は
    2記載の自動利得制御回路。
JP2002070023A 2002-03-14 2002-03-14 自動利得制御回路 Pending JP2003273675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002070023A JP2003273675A (ja) 2002-03-14 2002-03-14 自動利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002070023A JP2003273675A (ja) 2002-03-14 2002-03-14 自動利得制御回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006218536A Division JP2006304371A (ja) 2006-08-10 2006-08-10 自動利得制御回路

Publications (1)

Publication Number Publication Date
JP2003273675A true JP2003273675A (ja) 2003-09-26

Family

ID=29200712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002070023A Pending JP2003273675A (ja) 2002-03-14 2002-03-14 自動利得制御回路

Country Status (1)

Country Link
JP (1) JP2003273675A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174289A (ja) * 2005-12-22 2007-07-05 Fujitsu Ltd センサ用アナログ多段増幅回路
JP6310049B1 (ja) * 2016-12-26 2018-04-11 株式会社コムテック 受信感度調整装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174289A (ja) * 2005-12-22 2007-07-05 Fujitsu Ltd センサ用アナログ多段増幅回路
JP6310049B1 (ja) * 2016-12-26 2018-04-11 株式会社コムテック 受信感度調整装置
JP2018107592A (ja) * 2016-12-26 2018-07-05 株式会社コムテック 受信感度調整装置

Similar Documents

Publication Publication Date Title
EP1137162A1 (en) Analog/digital PWM control circuit of a winding
TW405299B (en) A cmos soft clipper
JP2003273675A (ja) 自動利得制御回路
JP2006025365A (ja) オフセット補償機能付きd/a変換装置およびd/a変換装置のオフセット補償方法
JP4148077B2 (ja) D級信号増幅回路
TWI253809B (en) DC offset transient response cancelling system
JP2006304371A (ja) 自動利得制御回路
JP2001161069A (ja) 電力変換器の制御装置
JP2006105900A (ja) センサ回路
JP4890233B2 (ja) 信号変換回路
JP3838944B2 (ja) Ask受信機
JP3807863B2 (ja) A/d変換装置
US7235985B2 (en) Method and device for signal amplitude detection
JPH0218601Y2 (ja)
JP4559830B2 (ja) 自動利得制御回路
JP2001285070A (ja) Δς型a/d変換器
JP2806519B2 (ja) 信号検出回路
JPH0449739A (ja) 光受信装置
JPH05136662A (ja) パルス供給回路
JPS62169515A (ja) 半導体集積回路
JP2007143009A (ja) 高周波検波回路
JP2006005470A (ja) アクティブフィルタの周波数調整回路及びその半導体集積回路
JP2000183983A (ja) 赤外線リモコン受信用プリアンプ及びその検波方法
JP2005192069A (ja) デジタル音声再生装置
JPS58195156A (ja) 速度信号検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041122

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070213