JPH0218601Y2 - - Google Patents
Info
- Publication number
- JPH0218601Y2 JPH0218601Y2 JP10784582U JP10784582U JPH0218601Y2 JP H0218601 Y2 JPH0218601 Y2 JP H0218601Y2 JP 10784582 U JP10784582 U JP 10784582U JP 10784582 U JP10784582 U JP 10784582U JP H0218601 Y2 JPH0218601 Y2 JP H0218601Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- predetermined level
- voltage
- amplifier
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
この考案は入力電圧に応じた周波数の信号を出
力する周波数変換回路に関する。
力する周波数変換回路に関する。
この種の周波数変換回路において、正負両極性
を持つた超電力を周波数に変換する場合、従来は
先ず入力電圧を絶対値回路で一定の極性にし、そ
の後積分回路と比較器からなる周波数変換回路で
絶対値入力電圧に応じた周波数の信号を得るよう
にしていた。またこのような従来回路において
は、ゲイン(周波数/入力電圧)を可変にするに
は入力バツフアアンプにゲイン調整用回路を付加
する特別の回路を設けていた。そのため従来回路
は絶対値回路、ゲイン調整用回路を余分に必要と
し、回路が複雑になるという欠点があつた。
を持つた超電力を周波数に変換する場合、従来は
先ず入力電圧を絶対値回路で一定の極性にし、そ
の後積分回路と比較器からなる周波数変換回路で
絶対値入力電圧に応じた周波数の信号を得るよう
にしていた。またこのような従来回路において
は、ゲイン(周波数/入力電圧)を可変にするに
は入力バツフアアンプにゲイン調整用回路を付加
する特別の回路を設けていた。そのため従来回路
は絶対値回路、ゲイン調整用回路を余分に必要と
し、回路が複雑になるという欠点があつた。
この考案の目的は上記した従来回路の欠点を解
消し、簡素化された周波数変換回路を提供するも
のであり、この考案の周波数変換回路は入力電圧
を受けて積分する積分回路と、この積分回路の正
極性出力電圧が第1の所定レベルに達したことを
検出する第1検出回路と、前記積分回路の負極性
出力電圧が第2の所定レベルに達したことを検出
する第2検出回路と、これら検出回路による第1
所定レベルの検出もしくは第2の所定レベル検出
でオンするスイツチング回路と、このスイツチン
グ回路がオンすると前記積分回路の出力電圧を前
記第1所定レベルと第2所定レベル間に存する第
3の所定レベルにコントロールする回路と、前記
第1所定レベルもしくは第2の所定レベルの検出
に同期してパルス信号を発生するパルス信号発生
回路とを備え、前記積分回路が前記スイツチング
回路のオン・オフの繰り返しで前記第3所定レベ
ルから第1所定レベルまでの、または前記第3所
定レベルから第2所定レベルまでの積分動作を繰
り返すことにより、前記パルス信号発生回路は入
力電圧に応じた周波数のパルス信号を出力するよ
うにしている。
消し、簡素化された周波数変換回路を提供するも
のであり、この考案の周波数変換回路は入力電圧
を受けて積分する積分回路と、この積分回路の正
極性出力電圧が第1の所定レベルに達したことを
検出する第1検出回路と、前記積分回路の負極性
出力電圧が第2の所定レベルに達したことを検出
する第2検出回路と、これら検出回路による第1
所定レベルの検出もしくは第2の所定レベル検出
でオンするスイツチング回路と、このスイツチン
グ回路がオンすると前記積分回路の出力電圧を前
記第1所定レベルと第2所定レベル間に存する第
3の所定レベルにコントロールする回路と、前記
第1所定レベルもしくは第2の所定レベルの検出
に同期してパルス信号を発生するパルス信号発生
回路とを備え、前記積分回路が前記スイツチング
回路のオン・オフの繰り返しで前記第3所定レベ
ルから第1所定レベルまでの、または前記第3所
定レベルから第2所定レベルまでの積分動作を繰
り返すことにより、前記パルス信号発生回路は入
力電圧に応じた周波数のパルス信号を出力するよ
うにしている。
以下、図面に示す実施例によりこの考案を詳細
に説明する。
に説明する。
第1図はこの考案の一実施例を示す周波数変換
回路の接続図である。同図において1,2は入力
電圧Eiを加える入力端子である。入力端子1には
抵抗Riの一端が接続され、抵抗Riの他端は増幅
器3の反転入力端子に接続されている。増幅器3
の反転入力端子と出力端子間にコンデンサC1が
接続されており、増幅器3の非反転入力端子はア
ース接続されている。これら抵抗Ri、コンデン
サC及び増幅器3で積分回路が構成されている。
回路の接続図である。同図において1,2は入力
電圧Eiを加える入力端子である。入力端子1には
抵抗Riの一端が接続され、抵抗Riの他端は増幅
器3の反転入力端子に接続されている。増幅器3
の反転入力端子と出力端子間にコンデンサC1が
接続されており、増幅器3の非反転入力端子はア
ース接続されている。これら抵抗Ri、コンデン
サC及び増幅器3で積分回路が構成されている。
増幅器3の出力端は比較器4の非反転入力端子
と比較器5の反転入力端子に接続されている。ま
た比較器4の反転入力端子は設定電源VSの正極
端に接続され、比較器5の非反転入力端子はアー
ス接続されている。比較器4は正極性のレベル
ESを検出するための回路、比較器5は負極性の
レベルOを検出するための回路として設けられて
いる。
と比較器5の反転入力端子に接続されている。ま
た比較器4の反転入力端子は設定電源VSの正極
端に接続され、比較器5の非反転入力端子はアー
ス接続されている。比較器4は正極性のレベル
ESを検出するための回路、比較器5は負極性の
レベルOを検出するための回路として設けられて
いる。
比較器4及び5の出力端はダイオードd1,d2さ
らにコンデンサC2を介してワンシヨツトマルチ
回路6に接続されるとともに抵抗R1を介してス
イツチングトランジスタ7の入力電極に接続され
ている。なお上記積分抵抗Riはこのスイツチン
グトランジスタ7のオン抵抗に比して十分大きい
抵抗値に選ばれている。
らにコンデンサC2を介してワンシヨツトマルチ
回路6に接続されるとともに抵抗R1を介してス
イツチングトランジスタ7の入力電極に接続され
ている。なお上記積分抵抗Riはこのスイツチン
グトランジスタ7のオン抵抗に比して十分大きい
抵抗値に選ばれている。
一方、設定電源VSの中点(電圧ES/2)は抵
抗Rを介して増幅器8の反転入力端子に接続され
ておりまた増幅器8の非反転入力端子はそれぞれ
抵抗Rを介して増幅器3の出力端と、アースに接
続されている。さらに増幅器8の出力端はスイツ
チングトランジスタ7を介して増幅器3の反転入
力端に接続されている。この増幅器8はスイツチ
ングトランジスタ7がオンするとその出力端が増
幅器3の反転入力端に結合され、増幅器3の出力
すなわち積分回路出力を初期条件設定電圧ES/
2にコントロールするための回路として設けられ
ている。
抗Rを介して増幅器8の反転入力端子に接続され
ておりまた増幅器8の非反転入力端子はそれぞれ
抵抗Rを介して増幅器3の出力端と、アースに接
続されている。さらに増幅器8の出力端はスイツ
チングトランジスタ7を介して増幅器3の反転入
力端に接続されている。この増幅器8はスイツチ
ングトランジスタ7がオンするとその出力端が増
幅器3の反転入力端に結合され、増幅器3の出力
すなわち積分回路出力を初期条件設定電圧ES/
2にコントロールするための回路として設けられ
ている。
次に以上のように構成される実施例回路の動作
を第2図に示す信号波形を参照して説明する。
を第2図に示す信号波形を参照して説明する。
なお第2図において、Eo1は、入力電圧Eiが0
よりも小さい場合の増幅器3の出力電圧すなわち
積分電圧Eoを示しており、Q1はその時の出力端
子9に得られるパルス信号であり、Eo2は入力電
圧Eiが0より大きい場合の積分電圧Eoを示して
おりQ2はその時の出力端子9に得られるパルス
信号である。ただし設定電源VSの設定電圧ESは
10V(ES/2=5V)としている。
よりも小さい場合の増幅器3の出力電圧すなわち
積分電圧Eoを示しており、Q1はその時の出力端
子9に得られるパルス信号であり、Eo2は入力電
圧Eiが0より大きい場合の積分電圧Eoを示して
おりQ2はその時の出力端子9に得られるパルス
信号である。ただし設定電源VSの設定電圧ESは
10V(ES/2=5V)としている。
今、比較器4,5が「H」(ハイ)信号を出力
していない状態でEi<0の入力電圧が入力端子
1,2に加えられるとその入力電圧は積分され
て、増幅器3の出力電圧は第2図Eo1に示すよう
に正極性で、増加してゆく。この出力電圧Eo1が
設定電源VSの設定電圧ESに達すると比較器4は
「H」レベルとなり、この「H」レベル信号によ
りワンシヨツトマルチ6がトリガされ、パルス信
号を出力する(第2図Q1のt1参照)。この時比較
器4の「H」レベル信号でスイツチングトランジ
スタ7がオンし、増幅器8の出力が増幅器3の反
転入力端に加えられ、増幅器8のコントロール作
用により増幅器3の出力電圧Eo1は初期条件設定
電圧ES/2に落着く。その結果比較器4はリセ
ツトされその出力は「L」レベルとなり、スイツ
チングトランジスタ7はオフとなる。そして再び
積分動作を開始し、出力電圧Eo1が設定電圧ESに
達すると上記と同様に比較器4は「H」レベル信
号を出力しダイオードd1をオンして、ワンシヨツ
トマルチ6をトリガしてパルス信号を出力する
(第2図Q1のt2参照)とともに、スイツチングト
ランジスタ7をオンして再度増幅器8のコントロ
ールを作用により増幅器3の出力電圧Eo1をES/
2に落着かせる。以下同様にして設定電圧E/2
からESまでの間で積分動作を繰り返し出力電圧
E1がESに達する度にパルス信号を出力する。こ
の場合積分波形の傾斜は入力電圧Eiが大きいほど
大となるので、入力電圧Eiが大なるほどパルス信
号の周期Tが小となり周波数の大なる信号が出力
される。すなわち入力電圧Eiに応じた周波数の信
号を得ることができる。
していない状態でEi<0の入力電圧が入力端子
1,2に加えられるとその入力電圧は積分され
て、増幅器3の出力電圧は第2図Eo1に示すよう
に正極性で、増加してゆく。この出力電圧Eo1が
設定電源VSの設定電圧ESに達すると比較器4は
「H」レベルとなり、この「H」レベル信号によ
りワンシヨツトマルチ6がトリガされ、パルス信
号を出力する(第2図Q1のt1参照)。この時比較
器4の「H」レベル信号でスイツチングトランジ
スタ7がオンし、増幅器8の出力が増幅器3の反
転入力端に加えられ、増幅器8のコントロール作
用により増幅器3の出力電圧Eo1は初期条件設定
電圧ES/2に落着く。その結果比較器4はリセ
ツトされその出力は「L」レベルとなり、スイツ
チングトランジスタ7はオフとなる。そして再び
積分動作を開始し、出力電圧Eo1が設定電圧ESに
達すると上記と同様に比較器4は「H」レベル信
号を出力しダイオードd1をオンして、ワンシヨツ
トマルチ6をトリガしてパルス信号を出力する
(第2図Q1のt2参照)とともに、スイツチングト
ランジスタ7をオンして再度増幅器8のコントロ
ールを作用により増幅器3の出力電圧Eo1をES/
2に落着かせる。以下同様にして設定電圧E/2
からESまでの間で積分動作を繰り返し出力電圧
E1がESに達する度にパルス信号を出力する。こ
の場合積分波形の傾斜は入力電圧Eiが大きいほど
大となるので、入力電圧Eiが大なるほどパルス信
号の周期Tが小となり周波数の大なる信号が出力
される。すなわち入力電圧Eiに応じた周波数の信
号を得ることができる。
Ei>0の入力電圧が入力端子1,2に加えられ
ると、その入力電圧Eiは積分されて増幅器3の出
力電圧は第2図E02に示すようにES/2より負方
向に変化してゆく。この出力電圧E02が0Vに達す
ると、比較器5の出力が「H」レベルとなり、こ
の「H」レベル信号によりダイオードd2がオン
しワンシヨツトマルチ6がトリガされてパルス信
号Q2を出力するとともにスイツチングトランジ
スタ7もオンし、増幅器8のコントロール作用に
より増幅器3の出力電圧E02はES/2に落着く。
そして以後、初期設定電圧E/2から0までの間
で積分動作を繰り返し出力電圧E2が0に達する
毎にパルス信号を出力する。このようにして上記
した入力電圧Eiが負の場合と同様、入力電圧に応
じた周波数の信号が出力される。
ると、その入力電圧Eiは積分されて増幅器3の出
力電圧は第2図E02に示すようにES/2より負方
向に変化してゆく。この出力電圧E02が0Vに達す
ると、比較器5の出力が「H」レベルとなり、こ
の「H」レベル信号によりダイオードd2がオン
しワンシヨツトマルチ6がトリガされてパルス信
号Q2を出力するとともにスイツチングトランジ
スタ7もオンし、増幅器8のコントロール作用に
より増幅器3の出力電圧E02はES/2に落着く。
そして以後、初期設定電圧E/2から0までの間
で積分動作を繰り返し出力電圧E2が0に達する
毎にパルス信号を出力する。このようにして上記
した入力電圧Eiが負の場合と同様、入力電圧に応
じた周波数の信号が出力される。
なお上記実施例において初期条件設定電圧を
ES/2にしているが、この初期条件設定電圧は
設定電圧ESの1/2にする必要はなく任意の他の値
にしてもよい。初期条件設定電圧をES/2とし
ない場合には、コントロール用の増幅器8のフイ
ードバツク抵抗のうち1個を省略することができ
る。
ES/2にしているが、この初期条件設定電圧は
設定電圧ESの1/2にする必要はなく任意の他の値
にしてもよい。初期条件設定電圧をES/2とし
ない場合には、コントロール用の増幅器8のフイ
ードバツク抵抗のうち1個を省略することができ
る。
また、上記実施例においてスイツチングトラン
ジスタ7をオンするための信号は、ワンシヨツト
マルチ6のパルス信号のパルス幅がパルス信号の
周期Tに比して十分に小さい場合は、ワンシヨツ
トマルチ6の出力パルスによりスイツチングトラ
ンジスタ7をオンするようにしてもよい。
ジスタ7をオンするための信号は、ワンシヨツト
マルチ6のパルス信号のパルス幅がパルス信号の
周期Tに比して十分に小さい場合は、ワンシヨツ
トマルチ6の出力パルスによりスイツチングトラ
ンジスタ7をオンするようにしてもよい。
以上のように、この考案の周波数変換回路によ
れば、従来回路のように絶対値回路がゲイン調整
用のバツフアアンプが不要であり、比較的簡単な
構成の周波数変換回路を得ることができる。また
初期条件設定用の電圧及び正負レベル検出用の設
定電圧レベルを変えることにより入力電圧の正・
負により同じ入力電圧値でも異なる周波数の信号
を得ることができる。
れば、従来回路のように絶対値回路がゲイン調整
用のバツフアアンプが不要であり、比較的簡単な
構成の周波数変換回路を得ることができる。また
初期条件設定用の電圧及び正負レベル検出用の設
定電圧レベルを変えることにより入力電圧の正・
負により同じ入力電圧値でも異なる周波数の信号
を得ることができる。
第1図はこの考案の一実施例を示す周波数変換
回路の接続図、第2図は第1図に示す実施例回路
の動作を説明するための信号波形図である。 1,2:入力端子、3:増幅器(積分用)、4,
5:比較器、6:ワンシヨツトマルチ回路、7:
スイツチングトランジスタ、8:増幅器(コント
ロール用)、VS:設定電源、9,10:出力端
子。
回路の接続図、第2図は第1図に示す実施例回路
の動作を説明するための信号波形図である。 1,2:入力端子、3:増幅器(積分用)、4,
5:比較器、6:ワンシヨツトマルチ回路、7:
スイツチングトランジスタ、8:増幅器(コント
ロール用)、VS:設定電源、9,10:出力端
子。
Claims (1)
- 入力電圧を受けて積分する積分回路と、この積
分回路の正極性出力電圧が第1の所定レベルに達
したことを検出する第1検出回路と、前記積分回
路の負極性出力電圧が第2の所定レベルに達した
ことを検出する第2検出回路と、これら検出回路
による第1所定レベルの検出もしくは第2の所定
レベル検出でオンするスイツチング回路と、この
スイツチング回路がオンすると前記積分回路の出
力電圧を前記第1所定レベルと第2所定レベル間
に存する第3の所定レベルにコントロールする回
路と、前記第1所定レベルもしくは第2の所定レ
ベルの検出に同期してパルス信号を発生するパル
ス信号発生回路とを備え、前記積分回路が前記ス
イツチング回路のオン・オフの繰り返しで前記第
3所定レベルから第1所定レベルまでの、または
前記第3所定レベルから第2所定レベルまでの積
分動作を繰り返すことにより、前記パルス信号発
生回路は入力電圧に応じた周波数のパルス信号を
出力することを特徴とする周波数変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10784582U JPS5911532U (ja) | 1982-07-15 | 1982-07-15 | 周波数変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10784582U JPS5911532U (ja) | 1982-07-15 | 1982-07-15 | 周波数変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5911532U JPS5911532U (ja) | 1984-01-24 |
JPH0218601Y2 true JPH0218601Y2 (ja) | 1990-05-24 |
Family
ID=30251836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10784582U Granted JPS5911532U (ja) | 1982-07-15 | 1982-07-15 | 周波数変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5911532U (ja) |
-
1982
- 1982-07-15 JP JP10784582U patent/JPS5911532U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5911532U (ja) | 1984-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4326245A (en) | Current foldback circuit for a DC power supply | |
US6885177B2 (en) | Switching regulator and slope correcting circuit | |
JPH05111241A (ja) | Dc−dcコンバータ | |
JPH0677035B2 (ja) | Ac−dc変換回路 | |
JPH0218601Y2 (ja) | ||
JPH0124444B2 (ja) | ||
US6201426B1 (en) | Pulse generation device having integrating circuit having substantially constant charging/discharging ratio | |
JPS6110312A (ja) | 信号変換回路 | |
JP3036756B2 (ja) | 発振回路 | |
JPH067367Y2 (ja) | 電圧・電流発生装置 | |
CN112671233B (zh) | 一种补偿电路以及开关电源 | |
JPH04267620A (ja) | 三角波発振回路 | |
CN111669033B (zh) | 一种同步整流管控制电路及反激式电压变换电路和控制方法 | |
JP2725329B2 (ja) | 電流電圧変換回路 | |
JPS641797Y2 (ja) | ||
WO2000072432A1 (en) | A soft start circuit | |
SU1192140A1 (ru) | Функциональный преобразователь напр жени в частоту | |
JPH0728736Y2 (ja) | 電圧−周波数変換回路 | |
JPS628969B2 (ja) | ||
SU1416974A1 (ru) | Развертывающий преобразователь | |
JPH0224272Y2 (ja) | ||
JPH0795690B2 (ja) | A/d変換器 | |
JP2003273675A (ja) | 自動利得制御回路 | |
JPH03117912A (ja) | パルス発生回路 | |
JPH05336733A (ja) | 電圧変換装置 |