JP2003101020A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 トレンチゲート構造の半導体装置において、
コレクタ−エミッタ間の耐圧を低下させることなく、キ
ャリアの蓄積効果を高め、ドリフト層における電圧降下
を低減させること。 【解決手段】 チャネル層の、トレンチにより仕切られ
た複数の領域のうち、エミッタ電極２６に接触する第１
の領域２２ａをトレンチよりも浅くして、コレクタ層２
８から注入された正孔をエミッタ電極２６から抜け難く
し、キャリアの蓄積効果を高める。また、チャネル層
の、エミッタ電極２６に接触しない第２の領域２２ｂを
第１の領域２２ａよりも深くして、トレンチボトムでの
電界集中を抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特にトレンチゲート構造を有するパワーＭＯＳＦＥ
ＴやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）
を構成する半導体装置に関する。

【０００２】

【従来の技術】近年、電力変換装置に用いられるパワー
ＭＯＳＦＥＴやＩＧＢＴ、またサイリスタやダイオード
などにおいて、チャネル密度の飛躍的な向上という利点
を有するトレンチゲート構造が実用化されている。特
に、ＩＧＢＴなどのバイポーラデバイスでは、トレンチ
ゲート構造の採用によりキャリアの蓄積効果が向上する
ため、チャネル抵抗成分の寄与が小さい高耐圧デバイス
において低損失化を図ることができる。

【０００３】図５は、従来のトレンチゲート構造のノン
パンチスルー型ＩＧＢＴの構成を示す断面図である。図
５に示すように、このＩＧＢＴでは、ドリフト層１１と
なるＦＺウェハ１の表面に均一な厚さのチャネル層１２
が形成されている。エミッタ領域１３はチャネル層１２
の表面層に選択的に形成されている。ポリシリコンより
なるゲート電極１４は、エミッタ領域１３の表面からチ
ャネル層１２を貫通してドリフト層１１に達するトレン
チの内部にゲート酸化膜１５を介して設けられている。
エミッタ電極１６は、層間絶縁膜１７を介して、エミッ
タ領域１３およびチャネル層１２の一部（近接する２つ
のエミッタ領域１３に挟まれる部分）に共通に接触して
形成されている。一方、ＦＺウェハ１の裏面にはコレク
タ層１８が形成されており、さらにコレクタ電極１９が
形成されている。

【０００４】図５に示す構成のＩＧＢＴでは、チャネル
層１２からのトレンチの張り出し量ａが大きいほど、ま
た近接する２つのトレンチの間隔、すなわち２つの対向
するエミッタ領域１３，１３を挟む２つのトレンチの間
隔ｂが狭いほど、コレクタ層１８から注入された正孔は
エミッタ電極１６へ抜け難くなる。そのため、ドリフト
層１１にキャリアが蓄積されることになり、ドリフト層
１１における電圧降下が低減する。

【０００５】

【発明が解決しようとする課題】しかしながら、近接す
るトレンチの間隔にはプロセス上の限界がある。また、
チャネル層からのトレンチの張り出しを大きくすると、
トレンチのボトム部分での電界集中が大きくなるため、
コレクタ−エミッタ間の耐圧が低下するという問題点が
ある。

【０００６】本発明は、上記問題点に鑑みてなされたも
のであって、コレクタ−エミッタ間の耐圧を低下させる
ことなく、キャリアの蓄積効果を高め、ドリフト層にお
ける電圧降下を低減させることができるトレンチゲート
構造の半導体装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる半導体装置は、トレンチゲート構造
を有する半導体装置において、チャネル層の、トレンチ
により仕切られた複数の領域のうち、エミッタ電極に接
触する第１の領域をトレンチよりも浅くし、一方、エミ
ッタ電極に接触しない第２の領域をトレンチとほぼ同じ
深さに、あるいはトレンチよりも深く形成したことを特
徴とする。

【０００８】この発明によれば、チャネル層の第１の領
域ではチャネル層からのトレンチの張り出しが大きいた
め、コレクタ層から注入された正孔がエミッタ電極へ抜
け難くなってキャリアの蓄積効果が高まり、一方、チャ
ネル層の第２の領域ではチャネル層からのトレンチの張
り出しが小さいため、トレンチボトムでの電界集中が抑
制される。

【０００９】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明するが、ここでは本発
明をトレンチゲート構造のＩＧＢＴに適用した例を挙げ
て説明する。

【００１０】実施の形態１．図１は、本発明の実施の形
態１であるトレンチゲート構造のノンパンチスルー型Ｉ
ＧＢＴの構成を示す断面図である。図１に示すように、
このＩＧＢＴは、第１の半導体領域であるドリフト層２
１となるＮ型のＦＺウェハ２の表面に、第２の半導体領
域であるＰ型のチャネル層を構成する第１の領域２２ａ
と第２の領域２２ｂを有する。第１の領域２２ａは、第
２の領域２２ｂよりも拡散深さが浅い。チャネル層に、
このように異なる拡散深さの領域２２ａ，２２ｂを形成
するには、対応するパターンを有するマスクを用い、た
とえばそれぞれの拡散深さに応じてイオン注入エネルギ
ーを変えてイオンの打ち込みをおこなえばよく、領域２
２ｂをトレンチとほぼ同じ深さ、あるいはトレンチより
も深くすることもできる。このように、領域２２ｂを深
くすることで、トレンチボトムの電界が緩和されて、コ
レクタ・エミッタ間の耐圧を上げることができる。ま
た、イオン注入エネルギーを変える手段のほかに、トレ
ンチ形成後に拡散の温度・時間を変えて領域２２ａ、２
２ｂを形成してもよい。

【００１１】第３の半導体領域であるＮ型のエミッタ領
域２３はチャネル層の第１の領域２２ａの表面層の中央
部分を除いて選択的に形成される。そして、チャネル層
の第１の領域２２ａと第２の領域２２ｂとの境界部分に
トレンチがエミッタ領域２３を挟むように形成される。
このトレンチはチャネル層の第１の領域２２ａよりも深
く、第２の領域２２ｂとほぼ同じ深さである。このトレ
ンチの内面には絶縁膜であるゲート酸化膜２５が形成さ
れ、さらにその内側にゲートポリシリコンが充填されて
第１の電極であるゲート電極２４が設けられる。

【００１２】ゲート電極２４、エミッタ領域２３、チャ
ネル層の第１の領域２２ａおよび第２の領域２２ｂ上に
は、層間絶縁膜２７を介して第２の電極であるエミッタ
電極２６が積層される。エミッタ電極２６は、エミッタ
領域２３の一部と、チャネル層の第１の領域２２ａにお
いて、対向するエミッタ領域２３，２３の間の部分に接
触する。ＦＺウェハ２の裏面には第４の半導体領域であ
るＰ型のコレクタ層２８が形成され、さらに第３の電極
であるコレクタ電極２９が形成される。

【００１３】上述した実施の形態１によれば、ノンパン
チスルー型ＩＧＢＴにおいて、チャネル層の第１の領域
２２ａではチャネル層からのトレンチの張り出しが大き
いため、コレクタ層２８から注入された正孔がエミッタ
電極２６へ抜け難くなるので、キャリアの蓄積効果が高
まり、ドリフト層２１における電圧降下を低減させるこ
とができる。また、チャネル層の第２の領域２２ｂでは
チャネル層からのトレンチの張り出しが小さいため、ト
レンチボトムでの電界集中が抑制されるので、コレクタ
−エミッタ間の耐圧低下を避けることができる。また、
第２の領域２２ｂでは正孔がエミッタ電極２６へ抜けな
いので、トレンチの張り出しが小さくてもキャリアの蓄
積効果が損なわれることはない。

【００１４】実施の形態２．図２は、本発明の実施の形
態２であるトレンチゲート構造のフィールドストップ型
ＩＧＢＴの構成を示す断面図である。フィールドストッ
プ型ＩＧＢＴについては、ＩＳＰＳＤ’００，Ｐ．３５
５−３５８，（２０００）においてＬａｓｋａらにより
報告されている。図２に示すように、実施の形態２のＩ
ＧＢＴは、図１に示す構成のノンパンチスルー型ＩＧＢ
Ｔの、ドリフト層２１とコレクタ層２８との間にフィー
ルドストップ層として第５の半導体領域であるＮ型のバ
ッファ層２０を設けた構成となっている。その他の構成
は基本的に実施の形態１と同じである。したがって、実
施の形態１と同じ構成については同一の符号を付して説
明を省略する。

【００１５】この実施の形態２によれば、フィールドス
トップ型ＩＧＢＴにおいて実施の形態１と同様の効果、
すなわちコレクタ−エミッタ間の耐圧を低下させること
なく、キャリアの蓄積効果を高め、ドリフト層における
電圧降下を低減させることができるという効果が得られ
る。

【００１６】実施の形態３．図３は、本発明の実施の形
態３であるトレンチゲート構造のノンパンチスルー型Ｉ
ＧＢＴの構成を示す断面図である。図３に示すように、
実施の形態３のＩＧＢＴは、図１に示す構成のＩＧＢＴ
において、チャネル層の第２の領域２２ｂを１個または
２個以上、図示例では４個のトレンチにより細かく分け
た構成となっている。その他の構成は基本的に実施の形
態１と同じである。したがって、実施の形態１と同じ構
成については同一の符号を付して説明を省略する。

【００１７】この実施の形態３によれば、実施の形態１
と同様の効果、すなわちコレクタ−エミッタ間の耐圧を
低下させることなく、キャリアの蓄積効果を高め、ドリ
フト層における電圧降下を低減させることができるとい
う効果が得られる。

【００１８】実施の形態４．図４は、本発明の実施の形
態４であるトレンチゲート構造のフィールドストップ型
ＩＧＢＴの構成を示す断面図である。図４に示すよう
に、実施の形態４のＩＧＢＴは、図２に示す構成のＩＧ
ＢＴ（実施の形態２）において、チャネル層の第２の領
域２２ｂを１個または２個以上、図示例では４個のトレ
ンチにより細かく分けた構成となっている。その他の構
成は基本的に実施の形態２と同じである。したがって、
実施の形態２と同じ構成については同一の符号を付して
説明を省略する。

【００１９】この実施の形態４によれば、実施の形態２
と同様の効果、すなわちフィールドストップ型ＩＧＢＴ
においてコレクタ−エミッタ間の耐圧を低下させること
なく、キャリアの蓄積効果を高め、ドリフト層における
電圧降下を低減させることができるという効果が得られ
る。

【００２０】以上において本発明は、上述した実施の形
態１〜４に限らず種々変更可能である。たとえば、上述
した各実施の形態ではチャネル層の第２の領域２２ｂは
層間絶縁膜２７によりエミッタ電極２６に接触していな
いとしたが、第２の領域２２ｂとエミッタ電極２６との
間に抵抗が設けられていてもよく、本発明ではそのよう
な構成も第２の領域２２ｂとエミッタ電極２６とが接触
しないという構成に含まれる。また、上述した各実施の
形態では第１導電型をＮ型とし、第２導電型をＰ型とし
たが、その逆でもよい。また、上述した各実施の形態で
はＩＧＢＴを例にして説明したが、本発明はトレンチゲ
ート構造を有するパワーＭＯＳＦＥＴにも適用できる。

【００２１】

【発明の効果】本発明によれば、チャネル層の、トレン
チにより仕切られた複数の領域のうち、エミッタ電極に
接触する第１の領域をトレンチよりも浅くしたため、チ
ャネル層からのトレンチの張り出しが大きくなり、コレ
クタ層から注入された正孔はエミッタ電極へ抜け難くな
る。したがって、キャリアの蓄積効果が高まり、ドリフ
ト層における電圧降下を低減させることができる。ま
た、チャネル層の前記複数の領域のうち、エミッタ電極
に接触しない第２の領域を第１の領域よりも深くしたた
め、この領域ではトレンチの張り出しが小さいので、ト
レンチボトムでの電界集中を抑制することができる。し
たがって、コレクタ−エミッタ間の耐圧低下を避けるこ
とができる。

【図面の簡単な説明】

【図１】本発明にかかる半導体装置の実施の形態１の構
成を示す断面図である。

【図２】本発明にかかる半導体装置の実施の形態２の構
成を示す断面図である。

【図３】本発明にかかる半導体装置の実施の形態３の構
成を示す断面図である。

【図４】本発明にかかる半導体装置の実施の形態４の構
成を示す断面図である。

【図５】従来の半導体装置の構成を示す断面図である。

【符号の説明】

２０ バッファ層（第５の半導体領域） ２１ ドリフト層（第１の半導体領域） ２２ａ チャネル層中の第１の領域（第２の半導体領
域） ２２ｂ チャネル層中の第２の領域（第２の半導体領
域） ２３ エミッタ領域（第３の半導体領域） ２４ ゲート電極（第１の電極） ２５ ゲート酸化膜（絶縁膜） ２６ エミッタ電極（第２の電極） ２８ コレクタ層（第４の半導体領域） ２９ コレクタ電極（第３の電極）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１導電型の第１の半導体領域と、 前記第１の半導体領域の表面部分に選択的に形成された
   第２導電型の第２の半導体領域と、 前記第２の半導体領域の表面部分に選択的に形成された
   第１導電型の第３の半導体領域と、 前記第１の半導体領域の裏面に形成された第２導電型の
   第４の半導体領域と、 前記第３の半導体領域の表面から前記第２の半導体領域
   を貫通して前記第１の半導体領域に達する複数のトレン
   チ内に絶縁膜を介して設けられた第１の電極と、 前記第２の半導体領域の一部および前記第３の半導体領
   域に共通に接触した第２の電極と、 前記第４の半導体領域に接触した第３の電極と、 を具備し、 前記第２の半導体領域の、前記トレンチにより仕切られ
   た複数の領域のうち、前記第２の電極に接触する第１の
   領域は相対的に浅く、一方、前記第２の電極に接触しな
   い第２の領域は相対的に深いことを特徴とする半導体装
   置。
2. 【請求項２】 前記第１の半導体領域と前記第４の半導
   体領域との間に第１導電型の第５の半導体領域が設けら
   れていることを特徴とする請求項１に記載の半導体装
   置。
3. 【請求項３】 前記第２の半導体領域において、隣り合
   う前記第１の領域の間に複数の前記第２の領域が設けら
   れていることを特徴とする請求項１または２に記載の半
   導体装置。
4. 【請求項４】 前記第２の半導体領域において、前記第
   １の領域は前記トレンチよりも浅く、前記第２の領域は
   前記トレンチとほぼ同じ深さであること、あるいは前記
   トレンチよりも深いことを特徴とする請求項１〜３のい
   ずれか一つに記載の半導体装置。